JP2008148214A5

JP2008148214A5 -

Info

Publication number: JP2008148214A5
Application number: JP2006335861A
Authority: JP
Filing date: 2006-12-13
Publication date: 2010-02-04
Anticipated expiration: 2026-12-13

Claims

短絡されたベース及びコレクタに交流信号及び基準電圧が入力される第１のトランジスタと、
第１の抵抗と、
ベースが前記第１の抵抗のみを介して前記第１のトランジスタの前記ベースに接続され、コレクタ側から検波電圧を出力する第２のトランジスタと、
前記第１のトランジスタのベース及びコレクタと接地点との間に設けられ、ダイオード接続された温度特性補償用トランジスタとを有し、
前記第２トランジスタの前記ベースが前記第１の抵抗を除いた他の要素に直接に接続されていないことを特徴とする検波回路。
短絡されたベース及びコレクタに交流信号及び基準電圧が入力される第１のトランジスタと、
第１の抵抗と、
ベースが前記第１の抵抗のみを介して前記第１のトランジスタの前記ベースに接続され、コレクタ側から検波電圧を出力する第２のトランジスタと、
前記第１のトランジスタのベース及びコレクタと接地点との間に設けられた温度特性補償用ダイオードとを有し、
前記第２トランジスタの前記ベースが前記第１の抵抗を除いた他の要素に直接に接続されていないことを特徴とする検波回路。
短絡されたベース及びコレクタに交流信号及び基準電圧が入力される第１のトランジスタと、
第１の抵抗と、
ベースが前記第１の抵抗のみを介して前記第１のトランジスタの前記ベースに接続され、コレクタ側から検波電圧を出力する第２のトランジスタと、
前記第１のトランジスタのベース及びコレクタと接地点との間に設けられた第１の温度特性補償用トランジスタと、
短絡されたベース及びコレクタが前記第１の温度特性補償用トランジスタのベースに接続された第２の温度特性補償用トランジスタと、
前記第２の温度特性補償用トランジスタのベース及びコレクタに電流を供給する正の温度傾斜を持つ定電流源とを有し、
前記第２トランジスタの前記ベースが前記第１の抵抗を除いた他の要素に直接に接続されていないことを特徴とする検波回路。
短絡されたベース及びコレクタに交流信号及び第１の基準電圧が入力される第１のトランジスタと、
第１の抵抗と、
ベースが前記第１の抵抗のみを介して前記第１のトランジスタの前記ベースに接続され、コレクタ側から検波電圧を出力する第２のトランジスタと、
第２の基準電圧の入力端子と前記第２のトランジスタのコレクタとの間に設けられ、ダイオード接続された温度特性補償用トランジスタとを有し、
前記第２トランジスタの前記ベースが前記第１の抵抗を除いた他の要素に直接に接続されていないことを特徴とする検波回路。
短絡されたベース及びコレクタに交流信号及び第１の基準電圧が入力される第１のトランジスタと、
第１の抵抗と、
ベースが前記第１の抵抗のみを介して前記第１のトランジスタの前記ベースに接続され、コレクタ側から検波電圧を出力する第２のトランジスタと、
第２の基準電圧の入力端子と前記第２のトランジスタのコレクタとの間に設けられた温度特性補償用ダイオードとを有し、
前記第２トランジスタの前記ベースが前記第１の抵抗を除いた他の要素に直接に接続されていないことを特徴とする検波回路。
前記第１のトランジスタ、前記第１の抵抗及び前記温度特性補償用トランジスタを含むブロックが複数個設けられていることを特徴とする請求項１に記載の検波回路。
前記第２のトランジスタ及び前記第１の抵抗を含むブロックが複数個設けられていることを特徴とする請求項１に記載の検波回路。
前記第１の抵抗は抵抗値が可変であることを特徴とする請求項１〜７の何れか１項に記載の検波回路。
前記第１のトランジスタの前記ベースと前記コレクタとの間に設けられた第２の抵抗を更に有することを特徴とする請求項１〜８の何れか１項に記載の検波回路。
前記第１の抵抗はトランジスタのベース層を用いた抵抗であることを特徴とする請求項１〜９の何れか１項に記載の検波回路。
前記第１のトランジスタのミラー比は前記第２のトランジスタのミラー比よりも大きいことを特徴とする請求項１〜１０の何れか１項に記載の検波回路。
短絡されたベース及びコレクタに交流信号が入力される第１のトランジスタと、
第１の抵抗と、
ベースが前記第１の抵抗のみを介して前記第１のトランジスタの前記ベースに接続された第２のトランジスタと、
エミッタが前記第１のトランジスタの前記コレクタに接続され、短絡されたベース及びコレクタに基準電圧が入力される第３のトランジスタと、
第２の抵抗と、
エミッタが前記第２のトランジスタのコレクタに接続され、ベースが前記第２の抵抗のみを介して前記第３のトランジスタの前記ベースに接続され、コレクタ側から検波電圧を出力する第４のトランジスタと、
前記第３のトランジスタのベース及びコレクタと接地点との間に設けられ、ダイオード接続された温度特性補償用トランジスタとを有し、
前記第２トランジスタの前記ベースが前記第１の抵抗を除いた他の要素に直接に接続されておらず、
前記第４トランジスタの前記ベースが前記第２の抵抗を除いた他の要素に直接に接続されていないことを特徴とする検波回路。
前記交流信号の入力端子と前記第３のトランジスタの前記ベース及び前記コレクタとの間に設けられた第１のコンデンサを更に有することを特徴とする請求項１２に記載の検波回路。
前記交流信号の入力端子と前記第１のトランジスタの前記ベース及び前記コレクタとの間に設けられた可変容量コンデンサを更に有することを特徴とする請求項１２又は１３に記載の検波回路。
前記第１，３のトランジスタのミラー比は前記第２，４のトランジスタのミラー比よりも大きいことを特徴とする請求項１２〜１４の何れか１項に記載の検波回路。
前記第１のトランジスタのエミッタと接地点との間に設けられた第２のコンデンサを更に有することを特徴とする請求項１〜１５の何れか１項に記載の検波回路。
前記第２のコンデンサは可変容量化されていることを特徴とする請求項１６に記載の検波回路。
短絡されたベース及びコレクタに基準電圧が入力される第１のトランジスタと、
短絡されたベース及びコレクタに交流信号が入力され、前記ベース及び前記コレクタが前記第１のトランジスタのエミッタに接続され、エミッタ側から検波電圧を出力する第２のトランジスタと、
前記第１のトランジスタの前記ベース及び前記コレクタと接地点との間に設けられ、ダイオード接続された温度特性補償用トランジスタとを有することを特徴とする検波回路。
短絡されたベース及びコレクタに基準電圧が入力される第１のトランジスタと、
短絡されたベース及びコレクタに交流信号が入力され、前記ベース及び前記コレクタが前記第１のトランジスタのエミッタに接続され、エミッタ側から検波電圧を出力する第２のトランジスタと、
前記第１のトランジスタの前記ベース及び前記コレクタと接地点との間に設けられた温度特性補償用ダイオードとを有することを特徴とする検波回路。
短絡されたベース及びコレクタに基準電圧が入力される第１のトランジスタと、
短絡されたベース及びコレクタに交流信号が入力され、前記ベース及び前記コレクタが前記第１のトランジスタのエミッタに接続され、エミッタ側から検波電圧を出力する第２のトランジスタと、
前記第１のトランジスタの前記ベース及び前記コレクタと接地点との間に設けられ、ダイオード接続された第１の温度特性補償用トランジスタと、
前記第１のトランジスタの前記ベース及び前記コレクタと接地点との間に設けられ、ベースが前記第１の温度特性補償用トランジスタのベースに接続された第２の温度特性補償用トランジスタとを有することを特徴とする検波回路。
電力増幅器と同一基板上に集積化され、
前記電力増幅器の終段トランジスタのベース側において検波を行い、
前記電力増幅器の終段トランジスタのベースラインとの間隔が前記交流信号の波長の１／２０以下であることを特徴とする請求項１〜２０の何れか１項に記載の検波回路。
互いに接続されたベース及びコレクタを持ち、ある波長を持つ交流信号及び基準電圧を前記ベース及び前記コレクタで入力する第１のトランジスタと、
入力端子と、出力端子と、接地端子とを持つ３端子回路網と、
ベースが前記３端子回路網を介して前記第１のトランジスタの前記ベースに接続され、コレクタから検波電圧を出力する第２のトランジスタと、
接地点と前記第１のトランジスタの前記ベース及び前記コレクタとの間に直列に設けられた、第１の抵抗、及び、ダイオード接続された温度特性補償用トランジスタとを有し、
前記３端子回路網だけが前記第１のトランジスタの前記ベースと前記コレクタの接続点と前記第２のトランジスタの前記ベースとの間に接続され、
前記３端子回路網の前記入力端子は前記第１のトランジスタの前記ベースと前記コレクタに接続され、
前記３端子回路網の前記出力端子は前記第２のトランジスタの前記ベースに接続され、
前記３端子回路網の前記接地端子は接地点に接続され、
前記３端子回路網の前記入力端子と前記出力端子との間のインピーダンスは第１の抵抗だけであり、
前記第１のトランジスタのエミッタは第２の抵抗を介して接地され、
前記第２のトランジスタのエミッタは第３の抵抗を介して接地され、
前記３端子回路網の前記出力端子が接地された場合は、前記入力端子と前記接地端子との間のインピーダンスが、前記３端子回路網の前記入力端子と前記出力端子との間の前記インピーダンスと同じであり、
前記３端子回路網の前記入力端子が接地された場合は、前記出力端子と前記接地端子との間のインピーダンスが、前記３端子回路網の前記入力端子と前記出力端子との間の前記インピーダンスと同じであることを特徴とする検波回路。
前記第１のトランジスタの前記エミッタと接地点との間に前記第２の抵抗に並列に容量が接続されていることを特徴とする請求項２２に記載の検波回路。
前記第１のトランジスタの前記ベースと前記コレクタとの間に接続された第４の抵抗を更に有することを特徴とする請求項２２に記載の検波回路。