CN203658896U - 一种基准源电路 - Google Patents
一种基准源电路 Download PDFInfo
- Publication number
- CN203658896U CN203658896U CN201320884560.9U CN201320884560U CN203658896U CN 203658896 U CN203658896 U CN 203658896U CN 201320884560 U CN201320884560 U CN 201320884560U CN 203658896 U CN203658896 U CN 203658896U
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- metal
- source circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型提供了一种基准源电路,包括基准电流输出端和基准电压输出端,并具有连接在辅助电源和所述基准电流输出端之间的基准电流生成回路,以及连接在所述辅助电源和所述基准电压输出端之间的基准电压生成回路,所述基准电压输出端通过第三电阻与接地端连接。其中基准电压生成回路由三条支路并联而成,基准电流生成回路由两条支路并联而成。本实用新型的基准源电路,能够同时输出基准电压和基准电流,且电路简单,能够很好的适用于模-数/数-模转换器。
Description
技术领域
本实用新型涉及一种基准源电路。
背景技术
基准源是当代模拟集成电路中极为重要的组成部分,用于提供不随电源电压、工艺、温度变化的电压或电流,其广泛用于模-数/数-模转换器等电路中,也是大多数传感器和稳压供电电源或激励源。
然而传统的基准源都是只输出基准电压或只输出基准电流,无法满足各种数模转换器的需求。
实用新型内容
本实用新型针对现有基准源只能输出基准电压或基准电流的缺陷,提供了一种能够同时输出基准电压和基准电流的基准源电路,用于为模-数/数-模转换器提供参考电压和偏置电流。
本实用新型提供了一种基准源电路,具有基准电流输出端和基准电压输出端,并具有连接在辅助电源和所述基准电流输出端之间的基准电流生成回路,以及连接在所述辅助电源和所述基准电压输出端之间的基准电压生成回路,所述基准电压输出端通过第三电阻与接地端连接。
进一步地,所述基准电压生成回路包括并联的第一支路、第二支路和第三支路,其中,所述第一支路包括依次串联连接的第一MOS管、第一三极管以及第一电阻,所述第一MOS管的源极连接到所述辅助电源,所述第一电阻与所述基准电压输出端连接;所述第二支路包括串联的第二MOS管和第二三极管,所述第二MOS管的源极连接到所述辅助电源,所述第二三极管的发射极与基准电压输出端相连接;所述第一MOS管的栅极与所述第二MOS管的栅极均连接到第一电压偏置端,所述第一三极管的基极与所述第二三极管的基极相连接;所述第三支路包括串联的第三MOS管和第二电阻,所述第三MOS管的源极连接到所述辅助电源,所述第三电阻与所述基准电压输出端连接。
进一步地,所述基准电压生成回路还包括第二运算放大器,所述第二运算放大器的输出端与所述第三MOS管的栅极均连接至第二电压偏置端,所述第二运算放大器的两个输入端分别与所述第二MOS管的漏极和所述第三MOS管的漏极连接。
进一步地,所述基准电压生成回路还包括第一运算放大器,所述第一运算放大器的输出端与所述第一电压偏置端连接,所述第一运算放大器的两个输入端分别与所述第一MOS管的漏极和所述第二MOS管的漏极连接。
进一步地,所述基准电流生成回路包括第四支路和第五支路,其中,所述第四支路包括第四MOS管,所述第四MOS管的源极连接到所述辅助电源,栅极与所述第二电压偏置端连接;所述第五支路包括第五MOS管,所述第五MOS管的源极连接到所述辅助电源,栅极与所述第一电压偏置端连接;所述第四MOS管的漏极与所述第五MOS管的漏极均与所述基准电流输出端相连接。
优选地,本实用新型所涉及的基准源电路,还包括第一电容与第二电容,所述第一电容连接在所述辅助电源与所述第一电压偏置端之间,所述第二电容连接在所述辅助电源与所述第二电压偏置端之间。
其中,k为预定值。
优选地,本实用新型所涉及的基准源电路,所述第一和第二三极管为寄生NPN管,所述第一三极管的发射极面积S1与所述第二三极管的发射极面积S2满足如下条件:
S1=N×S2,
其中,N为预定值。
优选地,本实用新型所涉及的基准源电路,所述第一电阻的阻值R1与所述第二电阻的阻值R2满足如下条件:
本实用新型的基准源电路,能够同时输出基准电压和基准电流,且基准电压和基准电流值的大小由比例系数k以及电路中电阻值决定,且电路简单,能够很好的适用于模-数/数-模转换器。
附图说明
图1为本实用新型的基准源电路的优选的实施方式的电路图。
具体实施方式
以下结合附图和优选的实施方式对本实用新型的基准源电路做进一步的详细说明。
图1为本实用新型的基准源电路的优选地实施方式的电路图。如图1所示,在该实施方式中,基准源电路包括基准电流输出端和基准电压输出端,进一步包括基准电压生成回路、以及基准电流生成回路。
其中,该基准电压输出端基准电压输出端通过第三电阻R3接地,用于输出基准电压Vref,基准电流输出端用于输出基准电流Iref。
基准电压生成回路具有相互并联的三条支路,这三条支路的连接关系如下:
第一支路由第一NMOS管M1、第一NPN管T1、以及第一电阻R1串联而成,第一NMOS管M1的源极连接到辅助电源VDD,漏极与第一NPN管T1的集电极连接,第一NPN管T1的发射极通过第一电阻R1与基准电压输出端连接;
第二条支路由第二NMOS管M2、第二NPN管T2串联而成,第二NMOS管的源极连接到所述辅助电源VDD,漏极与第二NPN管T2的集电极连接,第二NPN管T2的基极与集电极短接,发射极与基准源电压输出端连接;
其中,第一NMOS管M1的栅极与第二NMOS管M2的栅极均连接到第一电压偏置端,第一NPN管T1的基极与第二NPN管T2的基极相连接。另外,第一NPN管T1与第二NPN管T2均为寄生NPN管,第一NPN管T1的发射极面积S1与第二NPN管T2的发射极面积S2满足:S1=N×S2;
第三支路由第三NMOS管M3和第二电阻R2串联,第三NMOS管M3的源极连接到辅助电流源VDD,第二电阻R2与基准电压输出端连接。
另外,该基准电压生成回路还包括两个运算放大器,其中第一运算放大器A1的输出端与第一电压偏置端连接,两个输入端分别与第一NMOS管M1的漏极和第二NMOS管M2的漏极连接。第二运算放大器A2的输出端以及第三NMOS管M3的栅极均连接至第二电压偏执端,两个输入端分别与第二NMOS管M2的漏极和第三NMOS管的漏极连接。
第一运算放大器A1使得第一NMOS管M1、第二NMOS管M2的漏极电压相等,且使第一NMOS管M1、第二NMOS管M2中的电流高度匹配,同时第一运算放大器A1的输出电压来偏置第一NMOS管M1、第二NMOS管M2、以及第五NMOS管M5的栅极。
第二运算放大器A2使第二电阻R2两端的电压等于第二NPN管T2的基极与发射极的电压VBE2。
基准电流生成回路包括第四支路和第五支路,第四支路包括第四NMOS管M4,第四NMOS管M4的源极连接到辅助电源VDD,栅极与第二电压偏置端连接。
第五支路包括第五NMOS管M5,第五NMOS管M5的源极连接到辅助电源VDD,栅极与第一电压偏置端连接。
第四NMOS管的漏极与第五NMOS管的漏极均与基准电流输出端相连接。
其中,k为预定值。
进一步,本实施例的基准源还包括第一电容C1和第二电容C2,第一电容C1连接在辅助电源VDD与第一电压偏置端之间,第二电容C2连接在辅助电源VDD与第二电压偏置端之间。第一电容C1和第二电容C2用于提供环路频率补偿。
根据以上电路,结合图1可知,第一NMOS管M1、第二NMOS管M2以及第五NMOS管M5构成第一电流镜,第三NMOS管M3与第四NMOS管M4构成第二电流镜。
因此第一电阻R1上的压降为:
根据第一NMOS管M1、第二NMOS管M2构成第一电流镜,从而第一支路与第二支路上的电流值为:
因此,第三电阻R3上的压降为
因此得到输出电流为:
因此,利用本实用新型的基准源电路,能够同时输出基准电压和基准电流,且基准电压和基准电流值的大小由比例系数k以及电路中电阻值决定,且电路简单,能够很好的适用于模-数/数-模转换器。
此外,本实施例只用于说明本实用新型的一个优选实施方式,本实用新型的保护范围并不限于上述实施例中的内容,在不脱离主旨的前提下可以有诸多变化,例如,该实施方式中的NPN管可以是所有类型的三极管,比如PNP型三极管等。再例如,该实施方式中的NMOS管可以是所有类型的MOS管,比如PMOS管等。
Claims (10)
1.一种基准源电路,其特征在于,该基准源电路具有基准电流输出端和基准电压输出端,并具有连接在辅助电源和所述基准电流输出端之间的基准电流生成回路,以及连接在所述辅助电源和所述基准电压输出端之间的基准电压生成回路,所述基准电压输出端通过第三电阻与接地端连接。
2.根据权利要求1所述的基准源电路,其特征在于,所述基准电压生成回路包括并联的第一支路、第二支路和第三支路,其中,
所述第一支路包括依次串联连接的第一MOS管、第一三极管以及第一电阻,所述第一MOS管的源极连接到所述辅助电源,所述第一电阻与所述基准电压输出端连接;
所述第二支路包括串联的第二MOS管和第二三极管,所述第二MOS管的源极连接到所述辅助电源,所述第二三极管的发射极与基准电压输出端相连接;
所述第一MOS管的栅极与所述第二MOS管的栅极均连接到第一电压偏置端,所述第一三极管的基极与所述第二三极管的基极相连接;
所述第三支路包括串联的第三MOS管和第二电阻,所述第三MOS管的源极连接到所述辅助电源,所述第三电阻与所述基准电压输出端连接。
3.根据权利要求2所述的基准源电路,其特征在于,所述基准电压生成回路还包括第二运算放大器,所述第二运算放大器的输出端与所述第三MOS管的栅极均连接至第二电压偏置端,所述第二运算放大器的两个输入端分别与所述第二MOS管的漏极和所述第三MOS管的漏极连接。
4.根据权利要求2所述的基准源电路,其特征在于,所述基准电压生成回路还包括第一运算放大器,所述第一运算放大器的输出端与所述第一电压偏置端连接,所述第一运算放大器的两个输入端分别与所述第一MOS管的漏极和所述第二MOS管的漏极连接。
5.根据权利要求2所述的基准源电路,其特征在于,所述基准电流生成回路包括第四支路和第五支路,其中,
所述第四支路包括第四MOS管,所述第四MOS管的源极连接到所述辅助电源,栅极与所述第二电压偏置端连接;
所述第五支路包括第五MOS管,所述第五MOS管的源极连接到所述辅助电源,栅极与所述第一电压偏置端连接;
所述第四MOS管的漏极与所述第五MOS管的漏极均与所述基准电流输出端相连接。
6.根据权利要求3所述的基准源电路,其特征在于,还包括第一电容与第二电容,所述第一电容连接在所述辅助电源与所述第一电压偏置端之间,所述第二电容连接在所述辅助电源与所述第二电压偏置端之间。
8.根据权利要求2所述的基准源电路,其特征在于,所述第一和第二三极管为寄生NPN管,所述第一三极管的发射极面积S1与所述第二三极管的发射极面积S2满足如下条件:
S1=N×S2,
其中,N为预定值。
9.根据权利要求8所述的基准源电路,其特征在于,所述第一电阻的阻值R1与所述第二电阻的阻值R2满足如下条件:
10.根据权利要求2-9中任一项所述的基准源电路,其特征在于,所述MOS管为NMOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320884560.9U CN203658896U (zh) | 2013-12-30 | 2013-12-30 | 一种基准源电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320884560.9U CN203658896U (zh) | 2013-12-30 | 2013-12-30 | 一种基准源电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203658896U true CN203658896U (zh) | 2014-06-18 |
Family
ID=50925269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201320884560.9U Expired - Fee Related CN203658896U (zh) | 2013-12-30 | 2013-12-30 | 一种基准源电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203658896U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103677051A (zh) * | 2013-12-30 | 2014-03-26 | 上海贝岭股份有限公司 | 一种基准源电路 |
CN107678486A (zh) * | 2017-10-19 | 2018-02-09 | 珠海格力电器股份有限公司 | 一种基准电路及芯片 |
CN107943197A (zh) * | 2017-12-06 | 2018-04-20 | 尚睿微电子(上海)有限公司 | 一种多电流源多电压源产生电路 |
-
2013
- 2013-12-30 CN CN201320884560.9U patent/CN203658896U/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103677051A (zh) * | 2013-12-30 | 2014-03-26 | 上海贝岭股份有限公司 | 一种基准源电路 |
CN103677051B (zh) * | 2013-12-30 | 2015-11-18 | 上海贝岭股份有限公司 | 一种基准源电路 |
CN107678486A (zh) * | 2017-10-19 | 2018-02-09 | 珠海格力电器股份有限公司 | 一种基准电路及芯片 |
CN107943197A (zh) * | 2017-12-06 | 2018-04-20 | 尚睿微电子(上海)有限公司 | 一种多电流源多电压源产生电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101930248B (zh) | 可调负电压基准电路 | |
CN101995898B (zh) | 一种高阶温度补偿电流基准源 | |
CN102253684B (zh) | 一种采用电流相减技术的带隙基准电路 | |
CN104679092B (zh) | 宽电源电压的过温迟滞保护电路 | |
CN103677031B (zh) | 一种提供零温度系数电压和电流的方法及电路 | |
CN203658896U (zh) | 一种基准源电路 | |
CN101901018A (zh) | 电压基准电路 | |
CN202404471U (zh) | 一种带隙基准源 | |
CN102520757A (zh) | 一种灌电流和拉电流产生电路 | |
CN103677051B (zh) | 一种基准源电路 | |
CN102854913A (zh) | 一种带隙基准电压源电路 | |
CN103472878B (zh) | 一种基准电流源 | |
CN105320207A (zh) | 带隙基准源电路 | |
CN203204485U (zh) | 一种带隙基准电路 | |
CN103151989B (zh) | 一种低电压低温度系数的对数放大器 | |
CN106020320B (zh) | 一种提高电源电压抑制比的基准电压源结构 | |
CN104267774B (zh) | 一种线性电源 | |
CN104242842B (zh) | 一种压电陶瓷的驱动放大电路 | |
CN210377197U (zh) | 一种低温漂带隙基准电压源电路 | |
CN108287584B (zh) | 一种带隙基准电路 | |
CN101763138B (zh) | 一种高精度电压基准电路 | |
CN203102063U (zh) | 具有温度曲率补偿的基准电压源 | |
CN203133655U (zh) | Cmos场效应管的阈值电压生成电路 | |
CN102243256B (zh) | 阈值电压产生电路 | |
CN201368997Y (zh) | 参考电压电路及共栅结构前端放大电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140618 Termination date: 20151230 |
|
EXPY | Termination of patent right or utility model |