CN107678486A - 一种基准电路及芯片 - Google Patents

Abstract

本发明涉及集成电路技术领域，特别是涉及一种基准电路及芯片。该基准电路包括：电流镜，用于响应于外部电源的激励，分别镜像出至少三条支路电流；电容单元，用于响应于外部电源的激励，输出电容电压；第一偏置电路；第二偏置电路，的输入，分别偏置输出与每条支路电流对应的偏置电流；基准源产生电路，用于响应于至少三条支路电流中两条支路电流分别对应的偏置电流与电容电压的输入，产生基准电流。当外部电源波动时，首先电容单元能够抑制外部电源产生的电压波动，并且，第二偏置电路能够为第一偏置电路提供偏置电压，使得第一偏置电路能够稳定可靠地工作，从而提高电源抑制比。

Description

一种基准电路及芯片

技术领域

本发明涉及集成电路技术领域，特别是涉及一种基准电路及芯片。

背景技术

基准电路作为芯片中一个最重要与最基本模块，基准电路由于其结构较为经典，在集成电路中被广发应用，但是其往往受限于输出电压为1.2V，在需要较高的输出基准电压的情况下，往往需要增加额外的电路去抬升电压，无形之中引入了较多不可控的变量，导致其工作不可靠。

发明内容

本发明实施例的一个目的旨在提供一种基准电路及芯片，其解决传统基准电路工作不可靠的技术问题。

为解决上述技术问题，本发明实施例提供以下技术方案：

在第一方面，本发明实施例提供一种基准电路，所述基准电路包括：电流镜，用于响应于外部电源的激励，分别镜像出至少三条支路电流；电容单元，用于响应于外部电源的激励，输出电容电压；第一偏置电路，其与所述电流镜连接；第二偏置电路，其与所述第一偏置电路连接，用于为所述第一偏置电路提供偏置电压，使得所述第一偏置电路响应于所述偏置电压的输入，分别偏置输出与每条所述支路电流对应的偏置电流；基准源产生电路，其与所述第一偏置电路连接，用于响应于所述至少三条支路电流中两条支路电流分别对应的偏置电流与所述电容电压的输入，产生基准电流。

可选地，所述基准电路还包括：电压调整电路，其与所述第一偏置电路连接，用于响应于控制信号的输入，根据所述至少三条支路电流中剩余的一条支路电流对应的偏置电流，调整并输出基准电压。

可选地，所述电流镜包括：第一PMOS管、第二PMOS管及第三PMOS管，所述第一PMOS管、所述第二PMOS管及所述第三PMOS管的源极共同连接至第一节点，所述第一PMOS管、所述第二PMOS管及所述第三PMOS管的栅极共同连接至第二节点，所述第一PMOS管的漏极用于输出一条支路电流，所述第二PMOS管的漏极用于输出另一条支路电流，所述第三PMOS管的漏极用于输出又另一条支路电流。

可选地，所述第一偏置电路包括：第四PMOS管、第五PMOS管及第六PMOS管，所述第一PMOS管的漏极与所述第四PMOS管的源极连接，所述第二PMOS管的漏极与所述第五PMOS管的源极连接，所述第三PMOS管的漏极与所述第六PMOS管的源极连接，所述第四PMOS管、所述第五PMOS管及所述第六PMOS管的栅极共同连接至第三节点，所述第四PMOS管的漏极用于输出一条偏置电流，所述第五PMOS管的漏极用于输出另一条偏置电流，所述第六PMOS管的漏极用于输出又另一条偏置电流。

可选地，所述基准源产生电路包括：第一运放、第一电阻、第二电阻、第三电阻、第一三极管及第二三极管，所述第一运放的输出端与所述电容单元连接，所述第一运放的反相输入端、所述第一电阻的一端、所述第二电阻的一端及所述第四PMOS管的漏极皆连接至第四节点，所述第一电阻的另一端连接至所述第一三极管的第一电极，所述第二电阻的另一端、所述第一三极管的第二电极及基极皆连接至地端，所述第一运放的同相输入端、所述第三电阻的一端及所述第二三极管的第一电极皆连接至第五节点，所述第三电阻的另一端、所述第二三极管的第二电极及基极皆连接至地端。

可选地，所述第二偏置电路包括第二运放，所述第二运放的反相输入端与所述第五PMOS管的源极连接，所述第二运放的同相输入端与所述第六PMOS管的源极连接，所述第二运放的输出端连接至所述第三节点。

可选地，所述控制信号包括第一控制信号与第二控制信号；所述电压调整电路包括：电压微调电路，用于根据输入的所述至少三条支路电流中剩余的一条支路电流对应的偏置电流与所述第一控制信号，输出第一电压；分压电路，其与所述电压微调电路连接，用于根据所述第二控制信号，对所述第一电压进行分压并输出基准电压。

可选地，所述电压微调电路包括互相串联的N+1个电阻以及N个开关，每相邻两个电阻之间的节点连接所述开关的输入端，每个所述开关的输出端与第一电阻的一端用于输入所述至少三条支路电流中剩余的一条支路电流对应的偏置电流，每个所述开关的输入端用于输入所述第一控制信号，第N+1电阻的另一端接地。

可选地，所述分压电路包括互相串联的M+1个电阻以及M个开关，第一电阻的一端用于输入所述至少三条支路电流中剩余的一条支路电流对应的偏置电流，每相邻两个电阻之间的节点连接所述开关的输入端，每个所述开关的输出端用于输出所述基准电压，第M+1电阻的另一端接地。

在第二方面，本发明实施例提供一种芯片，所述芯片包括任一项所述的基准电路。

在本发明各个实施例中，电流镜响应于外部电源的激励，分别镜像出至少三条支路电流，电容单元响应于外部电源的激励，输出电容电压，第一偏置电路与电流镜连接，第二偏置电路与第一偏置电路连接并为第一偏置电路提供偏置电压，使得第一偏置电路响应于偏置电压的输入，分别偏置输出与每条支路电流对应的偏置电流，基准源产生电路与第一偏置电路连接并响应于至少三条支路电流中两条支路电流分别对应的偏置电流与电容电压的输入，产生基准电流。当外部电源波动时，首先电容单元能够抑制外部电源产生的电压波动，并且，第二偏置电路能够为第一偏置电路提供偏置电压，使得第一偏置电路能够稳定可靠地工作，从而提高电源抑制比。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是本发明实施例提供一种基准电路的电路原理框图；

图2是本发明另一实施例提供一种基准电路的电路原理框图；

图3是本发明实施例提供一种基准电路的电路结构示意图；

图4是本发明实施例提供一种电压调整电路的电路结构示意图；

图5是图3对应的电源抑制比的曲线示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

请参阅图1，图1是本发明实施例提供一种基准电路的电路原理框图。如图1所示，该基准电路100包括：电流镜11、电容单元12、第一偏置电路13、第二偏置电路14及基准源产生电路15。

电流镜11响应于外部电源VCC的激励，分别镜像出至少三条支路电流，例如：如图1所示，电流镜11镜像出第一支路电流I1并从第一电流路径输出第一支路电流I1，镜像出第二支路电流I2并从第二电流路径输出第二支路电流I2，镜像出第三支路电流I3并从第三电流路径输出第三支路电流I3。其中，其可以通过配置电流镜11的晶体管或MOS管参数，以改变第一支路电流I1、第二支路电流I2及第三支路电流I3之间的倍数关系，例如：I1＝n*I2，I2＝m*I3。并且，该电流镜11可以采用任何一种电流镜结构，以镜像出多支路电流。

电容单元12响应于外部电源VCC的激励，输出电容电压。当外部电源VCC出现波动时，例如：外部电源VCC由3伏电压落到2伏电压，该电容单元12能够降低外部电源VCC的电压波动带给基准电路100的干扰。

第一偏置电路13与电流镜11连接，第二偏置电路14与第一偏置电路13连接。第二偏置电路14为第一偏置电路13提供偏置电压使得第一偏置电路13响应于偏置电压的输入，分别偏置输出与每条支路电流对应的偏置电流。例如：请再参阅图1，第一偏置电路13将第一支路电流I1偏置为第一偏置电流IP1，第一偏置电路13将第二支路电流I2偏置为第二偏置电流IP2，第一偏置电路13将第三支路电流I3偏置为第三偏置电流IP3。偏置电压能够稳定第一偏置电路13的工作状态，使得外部电源VCC产生波动时，偏置电压能够可靠地将第一偏置电路13稳定在预设工作点，因此，第一偏置电路13能够可靠地输出偏置电流。

基准源产生电路15与第一偏置电路13连接，基准源产生电路15响应于该至少三条支路电流中两条支路电流分别对应的偏置电流与电容电压的输入，产生基准电流。例如：基准源产生电路15响应于第一支路电流I1、第二支路电流I2及电容电压的输入，或者，还可以响应于第一支路电流I1、第三支路电流I3及电容电压的输入，或者，还可以响应于第二支路电流I2、第三支路电流I3及电容电压的输入。

用户可以配置基准源产生电路15中各类分立元件的电学参数，从而调节基准电流。

本发明实施例提供的基准电路工作时，首先外部电源VCC输入基准电路100，此时，电流镜11响应于外部电源VCC的激励，镜像出上述的三条支路电流。为了提高基准电路100的工作稳定性，其设置了第一偏置电路13，第一偏置电路13能够分别将三条支路电流偏置出对应的三条偏置电流。与此同时，为了避免外部电源VCC的电压过度波动，其还设置有电容单元12，电容单元12能够抑制外部电源VCC产生的电压波动，使得基准电路100能够可靠地工作。进一步的，其还设置了第二偏置电路14，其如同电容单元12的作用，其能够进一步增加基准电路100的工作可靠性。最后，基准源产生电路15响应于至少三条支路电流中两条支路电流分别对应的偏置电流与电容电压的输入，产生基准电流。

因此，该基准电路100的电源抑制比高，工作稳定可靠。

在一些实施例中，当上述实施例的基准电路100输出基准电流后，其还可以将基准电流转换成基准电压并且使该基准电压成为可调。如图2所示，该基准电路100还包括电压调整电路16，电压调整电路16与第一偏置电路13连接。电压调整电路16响应于控制信号的输入，根据至少三条支路电流中剩余的一条支路电流对应的偏置电流，调整并输出基准电压。

如前所述，基准源产生电路15将三条支路电流中两条支路电流分别对应的偏置电流，并且，这三条支路电流存在着倍数关系，通过调整该两条支路电流的大小，便可以调整剩余的一条支路电流，进而调整该剩余的一条支路电流对应的偏置电流。由此可得，其还可以通过计算出两条支路电流的大小，间接计算出基准电流。

在一些实施例中，控制信号包括第一控制信号与第二控制信号。如图2所示，电压调整电路16包括：电压微调电路161与分压电路162，电压微调电路161根据输入的至少三条支路电流中剩余的一条支路电流对应的偏置电流与第一控制信号，输出第一电压。分压电路162与电压微调电路161连接，分压电路162根据第二控制信号，对第一电压进行分压并输出基准电压。

下面，本发明实施例提供一种基准电路的结构示意图。请参阅图3，该电流镜11包括：第一PMOS管MP0、第二PMOS管MP1及第三PMOS管MP2，第一PMOS管MP0、第二PMOS管MP1及第三PMOS管MP2的源极共同连接至第一节点3a，第一PMOS管MP0、第二PMOS管MP1及第三PMOS管MP2的栅极共同连接至第二节点3b，第一PMOS管MP0的漏极用于输出一条支路电流，第二PMOS管MP1的漏极用于输出另一条支路电流，第三PMOS管MP2的漏极用于输出又另一条支路电流。

该电容单元12为电容C1。

该第一偏置电路13包括：第四PMOS管MP3、第五PMOS管MP4及第六PMOS管MP5，第一PMOS管MP0的漏极与第四PMOS管MP3的源极连接，第二PMOS管MP1的漏极与第五PMOS管MP4的源极连接，第三PMOS管MP2的漏极与第六PMOS管MP5的源极连接，第四PMOS管MP3、第五PMOS管MP4及第六PMOS管MP5的栅极共同连接至第三节点3c，第四PMOS管MP3的漏极用于输出一条偏置电流，第五PMOS管MP4的漏极用于输出另一条偏置电流，第六PMOS管MP5的漏极用于输出又另一条偏置电流。

该基准源产生电路15包括：第一运放A1、第一电阻R1、第二电阻R2、第三电阻R3、第一三极管Q1及第二三极管Q2，第一运放A1的输出端与电容单元12连接，第一运放A1的反相输入端、第一电阻R1的一端、第二电阻R2的一端及第四PMOS管的漏极皆连接至第四节点3d，第一电阻R1的另一端连接至第一三极管Q1的第一电极，第二电阻R2的另一端、第一三极管Q1的第二电极及基极皆连接至地端，第一运放A1的同相输入端、第三电阻R3的一端及第二三极管Q2的第一电极皆连接至第五节点3e，第三电阻R3的另一端、第二三极管Q2的第二电极及基极皆连接至地端。其中，第一电极或第二电极可以为集电极或发射极。

该第二偏置电路14包括第二运放A2，第二运放A2的反相输入端与第五PMOS管MP4的源极连接，第二运放A2的同相输入端与第六PMOS管MP5的源极连接，第二运放A2的输出端连接至第三节点3c。

请参阅图4，该电压微调电路161包括互相串联的N+1个电阻R5_1以及N个开关TM，每相邻两个电阻之间的节点连接开关的输入端，每个开关的输出端与第一电阻的一端用于输入至少三条支路电流中剩余的一条支路电流对应的偏置电流，每个开关的输入端用于输入所述第一控制信号，第N+1电阻R5_2的另一端接地。

分压电路162包括互相串联的M+1个电阻R4_1以及M个开关SW，第一电阻SW0的一端用于输入至少三条支路电流中剩余的一条支路电流对应的偏置电流，每相邻两个电阻之间的节点连接所述开关的输入端，每个所述开关的输出端用于输出基准电压，第M+1电阻R4_2的另一端接地。

以下是本发明实施例提供如图3与图4所示的基准电路的工作原理：

首先先阐述下述公式中涉及到各个符号的含义：

电阻R_X表示以X点(第四节点3d)为观测点，基准电路对应的等效负载电阻。

电阻R_Y表示以Y点(第五节点3e)为观测点，基准电路对应的等效负载电阻。

负载电容Cp表示以运放的输出端为观测点，基准电路对应的等效电容Cp(主要是内部寄生产生)。

电阻Rref表示以输出端Vref为观测点，基准电路到电源VCC的等效电阻。

电阻RoA表示以第一运放A1的输出端为观测点，基准电路对应的等效电阻。

gm1、gm2和gm0分别为MP1/MP2/MP0对应的等效低频跨导。其中，g_m0/1表示计算时，可以选择gm0或gm1为计算值。

μ表示电子迁移率，Cox表示单位面积的氧化层电容，λ表示沟道长度调制系数，W表示PMOS管的沟道宽度，L表示PMOS管的沟道长度，Vgs表示PMOS管的栅源压降，Vds表示PMOS管的漏源压降，Vth表示PMOS管的导通压降，V_A表示节点A对应的电压，V_B表示节点B对应的电压，Vos表示失调电压，Acascode表示共源共栅结构。Rout表示电压调整电路的等效电阻，r₀₁表示MP1管的等效内阻，r₀₄表示MP4管的等效内阻，g_mA表示以第一运放A1的输出端为观测点，基准电路对应的等效低频跨导，g_m4为MP4对应的等效低频跨导。

首先，电源抑制比PSRR的传输函数公式为：

为了实现更好的PSRR，其可以通过两种方法，第一种是将P_1n朝着低频推动，P_2n朝着高频推动，Z_1n点不动；第二种方法是P_1n点和P_2n点不动，Z_1n点朝着高频点推动。本发明实施例通过添加到电容C1的方式结合cascode结构两种方法结合去实现。

如图5所示，传统曲线所示的传统技术的PSRR峰值与0dB的差值比较大，本发明实施例提供的改进曲线的PSRR峰值与0dB的差值比较小，因此，在正常工作状态下又不会影响大环路的稳定性，和连接到地线上的效果相同，从而实现了高PSRR的作用，能够实现较好的效果。

第二运放A2将A点和B点的电压维持在相同电位，并且通过cascode结构，消除mos管的沟道调制效应，提高电流镜的镜像精准度，从而能够实现在不同的电源电压下，输出一个非常稳定的基准电压。通过下式，可以看出将Vds变小可以有效地提高精度：

(V_A-V_B)＝V_OSA_cascode(1+A₂)

电压调整电路16将得到的输出电压进行调整与分压，调整与分压的过程在图4，其不会改变整个输出基准的温度系数，只是通过不同的分压系数选择不同的输出，从而实现一个宽输出范围的基准，k为分压系数，x为选择数，即：

如图4所示，通过Nbit的电压调整电路将输出基准trim到目标值，然后通过M选1结构得到期望的基准电压值。输出的基准电流It为：

I_t＝I₄+I₅

如图4所示，电阻R5-1是一个可变值，通过不同的trim值，选择不同的电阻R5-1大小，可以改变最大输出稳定的Vout作为分压基准：

V_out＝I_t(R₄//(R_5-1+R_5-2))

通过上面的计算，最后得到的基准输出电压大小：

因此，通过对电阻R5_1进行微调，输出一个较为准确电压Vout，通过对电阻R4_1分压得到基准电压Vref。其中，其不引入温度系数，也不会改变温度特性，从而能够得到较好的温度系数。另外电阻R4_1的选择分支不会引入开关电阻，很好的保持了分压一致性，cascode加运放结构能够很好的消除沟道调制效应带来的影响。

作为本发明实施例的另一方面，本发明实施例提供一种芯片。该芯片包括上述任意实施例的基准电路。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种基准电路，其特征在于，包括：

电流镜，用于响应于外部电源的激励，分别镜像出至少三条支路电流；

电容单元，用于响应于所述外部电源的激励，输出电容电压；

第一偏置电路，其与所述电流镜连接；

第二偏置电路，其与所述第一偏置电路连接，用于为所述第一偏置电路提供偏置电压，使得所述第一偏置电路响应于所述偏置电压的输入，分别偏置输出与每条所述支路电流对应的偏置电流；

基准源产生电路，其与所述第一偏置电路连接，用于响应于所述至少三条支路电流中两条支路电流分别对应的偏置电流与所述电容电压的输入，产生基准电流。

2.根据权利要求1所述的基准电路，其特征在于，所述基准电路还包括：电压调整电路，其与所述第一偏置电路连接，用于响应于控制信号的输入，根据所述至少三条支路电流中剩余的一条支路电流对应的偏置电流，调整并输出基准电压。

3.根据权利要求2所述的基准电路，其特征在于，所述电流镜包括：第一PMOS管、第二PMOS管及第三PMOS管，所述第一PMOS管、所述第二PMOS管及所述第三PMOS管的源极共同连接至第一节点，所述第一PMOS管、所述第二PMOS管及所述第三PMOS管的栅极共同连接至第二节点，所述第一PMOS管的漏极用于输出一条支路电流，所述第二PMOS管的漏极用于输出另一条支路电流，所述第三PMOS管的漏极用于输出又另一条支路电流。

4.根据权利要求3所述的基准电路，其特征在于，所述第一偏置电路包括：第四PMOS管、第五PMOS管及第六PMOS管，所述第一PMOS管的漏极与所述第四PMOS管的源极连接，所述第二PMOS管的漏极与所述第五PMOS管的源极连接，所述第三PMOS管的漏极与所述第六PMOS管的源极连接，所述第四PMOS管、所述第五PMOS管及所述第六PMOS管的栅极共同连接至第三节点，所述第四PMOS管的漏极用于输出一条偏置电流，所述第五PMOS管的漏极用于输出另一条偏置电流，所述第六PMOS管的漏极用于输出又另一条偏置电流。

5.根据权利要求4所述的基准电路，其特征在于，所述基准源产生电路包括：第一运放、第一电阻、第二电阻、第三电阻、第一三极管及第二三极管，所述第一运放的输出端与所述电容单元连接，所述第一运放的反相输入端、所述第一电阻的一端、所述第二电阻的一端及所述第四PMOS管的漏极皆连接至第四节点，所述第一电阻的另一端连接至所述第一三极管的第一电极，所述第二电阻的另一端、所述第一三极管的第二电极及基极皆连接至地端，所述第一运放的同相输入端、所述第三电阻的一端及所述第二三极管的第一电极皆连接至第五节点，所述第三电阻的另一端、所述第二三极管的第二电极及基极皆连接至地端。

6.根据权利要求5所述的基准电路，其特征在于，所述第二偏置电路包括第二运放，所述第二运放的反相输入端与所述第五PMOS管的源极连接，所述第二运放的同相输入端与所述第六PMOS管的源极连接，所述第二运放的输出端连接至所述第三节点。

7.根据权利要求6所述的基准电路，其特征在于，所述控制信号包括第一控制信号与第二控制信号；

所述电压调整电路包括：

电压微调电路，用于根据输入的所述至少三条支路电流中剩余的一条支路电流对应的偏置电流与所述第一控制信号，输出第一电压；

分压电路，其与所述电压微调电路连接，用于根据所述第二控制信号，对所述第一电压进行分压并输出基准电压。

8.根据权利要求7所述的基准电路，其特征在于，所述电压微调电路包括互相串联的N+1个电阻以及N个开关，每相邻两个电阻之间的节点连接所述开关的输入端，每个所述开关的输出端与第一电阻的一端用于输入所述至少三条支路电流中剩余的一条支路电流对应的偏置电流，每个所述开关的输入端用于输入所述第一控制信号，第N+1电阻的另一端接地。

9.根据权利要求7所述的基准电路，其特征在于，所述分压电路包括互相串联的M+1个电阻以及M个开关，第一电阻的一端用于输入所述至少三条支路电流中剩余的一条支路电流对应的偏置电流，每相邻两个电阻之间的节点连接所述开关的输入端，每个所述开关的输出端用于输出所述基准电压，第M+1电阻的另一端接地。

10.一种芯片，其特征在于，包括如权利要求1至9任一项所述的基准电路。