JP2008147326A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008147326A JP2008147326A JP2006331450A JP2006331450A JP2008147326A JP 2008147326 A JP2008147326 A JP 2008147326A JP 2006331450 A JP2006331450 A JP 2006331450A JP 2006331450 A JP2006331450 A JP 2006331450A JP 2008147326 A JP2008147326 A JP 2008147326A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- impurity diffusion
- region
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】 良好な動作特性を維持しつつ、隣接するゲート電極間、或いはゲート電極とコンタクトプラグとの間の離間距離を拡大することなくこれらの間における短絡の発生を防止することを可能にする半導体装置並びにその製造方法を提供する。
【解決手段】 半導体基板10上の所定の領域に不純物拡散領域6が離隔形成されており、2つの不純物拡散領域に挟まれる領域上にゲート電極(3、5)が形成される。又、不純物拡散領域6と配線12との電気的接続を形成するために層間絶縁膜9を貫通してコンタクトプラグ11が形成されており、このコンタクトプラグ11の外周部の内、少なくともコントロールゲート電極5と対向する領域の一部の領域には層間絶縁膜9と別工程で形成される埋め戻し絶縁膜15が形成される。
【選択図】 図1
【解決手段】 半導体基板10上の所定の領域に不純物拡散領域6が離隔形成されており、2つの不純物拡散領域に挟まれる領域上にゲート電極(3、5)が形成される。又、不純物拡散領域6と配線12との電気的接続を形成するために層間絶縁膜9を貫通してコンタクトプラグ11が形成されており、このコンタクトプラグ11の外周部の内、少なくともコントロールゲート電極5と対向する領域の一部の領域には層間絶縁膜9と別工程で形成される埋め戻し絶縁膜15が形成される。
【選択図】 図1
Description
本発明は、半導体装置及びその製造方法に関し、特に配線用のコンタクトプラグを備える半導体装置及びその製造方法に関する。
図6は従来の製造方法に係るフローティングゲート電極およびコントロールゲート電極を有する不揮発性半導体記憶装置の一部の平面構造を示す図である。図6に示されるように、従来構成の不揮発性半導体記憶装置30は、同一方向に延伸する複数のゲート電極群(フローティングゲート電極及びコントロールゲート電極5)と、これらに交差するように前記ゲート電極群とは異なる別の同一方向に延伸する複数の配線12とが半導体基板上に構成されている。尚、図6では、図面の煩雑さを回避するため、ゲート電極群の内、コントロールゲート電極5のみを図示している。
又、半導体基板上において隣接するゲート電極群に挟まれた領域には、不純物拡散領域(ソース拡散領域、ドレイン拡散領域)6が形成されている。この不純物拡散領域6は、所定の位置において何れか一の配線12と電気的に接続される。このとき、不純物拡散領域6と配線12との間に形成される層間絶縁膜(図6では不図示)を貫通するコンタクトプラグ31によって、両者間の電気的接続が確保される。尚、コンタクトプラグ31は、層間絶縁膜内に形成されたコンタクトホール内を導電性材料が充填されることによって形成される。
図7は、図6内のL1−L2線で切断したときの断面図の一部を図示したものである。図7に示されるように、従来構成の不揮発性半導体記憶装置30は、半導体基板10上に複数の不純物拡散領域6が離隔形成されており、半導体基板10上において、2つの不純物拡散領域6に挟まれる領域の上部にはトンネル絶縁膜2、フローティングゲート電極3、ゲート間絶縁膜4、及びコントロールゲート電極5が下からこの順に積層形成されている。
又、フローティングゲート電極3及びコントロールゲート電極5を含む積層構造部(以下、単に「積層構造部」と称する)、並びに前記不純物拡散領域6を覆うように層間絶縁膜9が形成されており、この層間絶縁膜9の上部に配線12が形成されている。そして、不純物拡散領域6の上部領域において層間絶縁膜9を貫通するコンタクトプラグ31が形成されており、このコンタクトプラグ31によって前述のように配線12と不純物拡散領域6との電気的接続が確保されている。
尚、近年の微細化技術の進展に伴い、ゲート電極とコンタクトプラグの離間距離が縮まっており、これらの間において短絡の発生する蓋然性がある。又、場合によっては製造プロセス時において導電性の異物が装置内部に混入することがあり、かかる異物を介して前記短絡が発生する蓋然性がある。
図8は、図6及び図7に示される構造を有する不揮発性半導体記憶装置で構成されたNOR型フラッシュメモリの回路ブロック図の一例である。前記積層構造部、及び当該積層構造部に隣接形成される不純物拡散領域6によって構成されるメモリセルが行方向及び列方向に複数マトリクス状に配列されてメモリセルアレイを構成している。又、このメモリセルアレイは、行方向に延伸する複数(m本)のワード線WL1〜WLmと列方向に延伸する複数(n本)のビット線BL1〜BLnを有し、同一行の各メモリセルのコントロールゲート電極5が共通の1本のワード線に接続し、同一列の各メモリセルのドレイン拡散領域が共通の1本のビット線に接続し、メモリセルアレイ10内の各メモリセルのソース拡散領域が共通のソース線SLに接続している。又、ロウデコーダ42が各ワード線WL1〜WLmの一方端に接続し、カラムデコーダ41が各ビット線BL1〜BLnの一方端に接続し、消去回路43がソース線SLに接続している。ロウデコーダ42には行アドレス信号と消去信号が入力され、カラムデコーダ41にはデータ信号と列アドレス信号、更に、消去回路43には消去信号が入力される。
このように構成されるフラッシュメモリにおいて、例えば図8におけるメモリセル40でコントロールゲート電極5とコンタクトプラグ31が短絡した場合、コントロールゲート電極5が接続されるワード線WL1と、コンタクトプラグ31が接続されるビット線BL1とが抵抗Rを介して接続されることとなる。このようにビット線とワード線との間で短絡が生じると、コントロールゲート電極の電位を制御することができなくなり、この結果メモリセル40と同一行又は同一列にある全てのメモリセルが不良となってしまう。
このような問題を回避すべく、従来より前記積層構造部の側壁に、層間絶縁膜9と同一の材料で構成されるサイドウォール絶縁膜7に加えて、層間絶縁膜9とエッチングレートが異なるサイドウォール絶縁膜32を形成(図7参照)する製造方法が提供されている(例えば特許文献1、特許文献2参照)。
上記のように層間絶縁膜9とは異なるエッチングレートの材料で構成されるサイドウォール絶縁膜32を積層構造部の側壁に形成することで、コンタクトプラグ31形成のためのコンタクトホールを形成すべく層間絶縁膜9をエッチング除去する際、層間絶縁膜9とのエッチングレートの相違によってサイドウォール絶縁膜32においては十分にエッチングされることなくその一部が残存するため、コントロールゲート電極5或いはフローティングゲート電極3とコンタクトプラグ31との間の短絡を防止する効果を奏することができる。
しかしながら、サイドウォール絶縁膜32がエッチングによって除去されずに残存することにより、当該サイドウォール絶縁膜32の側部領域に位置するコンタクトホールの口径が小さくなり、この結果、コンタクトプラグ31と不純物拡散領域6とのコンタクト領域CA(図9参照)の面積が小さくなる。特に、製造プロセス時において装置内部に導電性の異物が混入することがあり、この異物が形成されている状況下でサイドウォール絶縁膜32を形成すると、図9に示されるように導電性異物21形成箇所においてサイドウォール絶縁膜32の形成領域が水平方向に拡がるため、これによって隣接する構造部に係るサイドウォール絶縁膜32との離隔距離が更に縮小し、コンタクト領域CAの面積は更に縮小する。コンタクト領域CAの面積が小さくなると、接触抵抗が増大するため、同一の電圧を印加した場合に流れる電流量が減少し、動作特性に悪影響を及ぼす恐れがある。
一方で、上記問題を解決するためにコンタクト領域CAの面積を十分に確保すべく隣接構造部間の離隔距離を大きくすると、同一占有面積当たりに配置できる素子数が減少し、微細化・高集積化の時代の流れに逆行することとなる。
又、コンタクト領域CAの面積を十分に確保しつつ、微細化・高集積化を図るべく、積層構造部側壁に層間絶縁膜9と同一材料のサイドウォール絶縁膜を形成した場合、コンタクトホール形成後に残存する一定程度のサイドウォール絶縁膜によってゲート電極・コンタクトプラグ間の(並びにゲート電極・ゲート電極間の)絶縁性を一定程度確保することはできるものの、製造プロセス過程で導電性異物21がゲート電極に接触した状態で混入したような場合においては、当該導電性異物21を介して前記の短絡が発生する蓋然性は依然として残存する。特に、このサイドウォール絶縁膜の膜厚が薄い場合、製品として出荷する前のテスト時には不良状態を確認できずにユーザが最終製品を使用する段階においてコントロールゲート電極とコンタクトプラグ間の短絡が発生するような事態も起こり得るため、流通過程に置かれている最終製品の品質が低下する恐れがある。
本発明は、上記の問題点に鑑み、良好な動作特性を維持しつつ、隣接するゲート電極間、或いはゲート電極とコンタクトプラグとの間の離間距離を拡大することなくこれらの間における短絡の発生を防止することを可能にする半導体装置並びにその製造方法を提供することを目的とする。
上記目的を達成するための本発明に係る半導体装置は、半導体基板上にゲート電極と不純物拡散領域とが形成されており、前記ゲート電極及び前記不純物拡散領域を覆うように層間絶縁膜を有してなる半導体装置であって、前記ゲート電極と前記不純物拡散領域とは電気的に絶縁されており、前記不純物拡散領域と電気的に接続するコンタクトプラグが前記層間絶縁膜を貫通して形成され、前記コンタクトプラグの外周部の内、少なくとも前記ゲート電極と対向する領域の一部において前記層間絶縁膜とは別工程で形成された埋め戻し絶縁膜を有することを第1の特徴とする。
本発明に係る半導体装置の上記第1の特徴構成によれば、ゲート電極とコンタクトプラグとの間に埋め戻し絶縁膜が介在するため、当該埋め戻し絶縁膜によって両者間の離間を確保することができ、両者間での短絡を防止することができる。このとき、埋め戻し絶縁膜を最小限の膜厚で構成することにより、集積度を低下させることなく上記の短絡防止を実現することができ、良好な動作特性の実現が可能である。
又、この埋め戻し絶縁膜は、層間絶縁膜とは別工程で形成されるものであるため、例えば導電性異物がゲート電極と接触して存在する場合においても、当該導電性異物の一部をエッチング除去した後に埋め戻し絶縁膜を形成することが可能であり、その後にコンタクトプラグを形成することで、万一導電性異物が内部に残存する場合であっても、この導電性異物とゲート電極との間に介在する埋め戻し絶縁膜によって、導電性異物を介したゲート電極とコンタクトプラグとの間の短絡を防止することができる。
又、本発明に係る半導体装置は、上記第1の特徴構成に加えて、ソース拡散領域或いはドレイン拡散領域となる前記不純物拡散領域が前記半導体基板上に複数離隔形成されており、2つの前記不純物拡散領域に挟まれた領域を少なくとも含む前記半導体基板上の領域上にトンネル絶縁膜、フローティングゲート電極、ゲート間絶縁膜、及びコントロールゲート電極が下からこの順に積層形成されていることを第2の特徴とする。
本発明に係る半導体装置の上記第2の特徴構成によれば、集積度を低下させることなくコントロールゲート電極或いはフローティングゲート電極とコンタクトプラグとの間の短絡の防止が可能なメモリセルを実現することができる。従って、このようなメモリセルを行方向並びに列方向に複数配列すると共に、行方向に延伸する複数のワード線と列方向に延伸する複数のビット線を配し、同一行の各メモリセルのコントロールゲート電極を共通の1本のワード線に接続し、同一列の各メモリセルのドレイン拡散領域を共通の1本のビット線に接続し、メモリセルアレイ内の各メモリセルのソース拡散領域を共通のソース線に接続して不揮発性半導体記憶装置を構成することで、同一のチップサイズにおいて記憶可能容量を減少させることなく、ワード線とビット線間で短絡が生じることのない良好な動作特性を有する不揮発性半導体記憶装置を実現することができる。
又、本発明に係る半導体装置の製造方法は、上記第1の特徴構成を有する半導体装置の製造方法であって、前記ゲート電極及び前記不純物拡散領域が形成された前記半導体基板に前記層間絶縁膜を堆積する第1工程と、前記不純物拡散領域の上部領域に、前記不純物拡散領域の上面が露出しない程度に前記層間絶縁膜を開口するプリコンタクトホールを形成する第2工程と、前記プリコンタクトホール内に前記埋め戻し絶縁膜を充填する第3工程と、前記不純物拡散領域の上部領域に、前記埋め戻し絶縁膜及び当該埋め戻し絶縁膜の下部領域に形成されている前記層間絶縁膜を貫通して前記不純物拡散領域の上面を露出させるコンタクトホールを、少なくとも前記ゲート電極と対向する領域の一部の内壁には前記埋め戻し絶縁膜が残存するように形成する第4工程と、前記コンタクトホール内に導電性のコンタクト材料膜を充填して前記コンタクトプラグを形成する第5工程と、を有することを第1の特徴とする。
本発明に係る半導体装置の製造方法の上記第1の特徴によれば、第1工程終了時において万一ゲート電極に接触するように導電性異物が内在する場合においても、プリコンタクトホールを形成する第2工程において層間絶縁膜と共にこの導電性異物をエッチング除去し、その後、第3工程においてプリコンタクトホールを埋め戻し絶縁膜で充填した後第4工程においてコンタクトホールを形成する構成であるため、第4工程終了時に形成されるコンタクトホール(即ち第5工程終了時に形成されるコンタクトプラグ)とゲート電極との間には埋め戻し絶縁膜が介在することとなる。即ち、第1工程終了時において導電性異物が内在する場合であっても、当該導電性異物とコンタクトプラグとが電気的に接続されることがなく、ゲート電極とコンタクトプラグとの間の短絡を防止することができる。又、上記方法によれば、サイドウォール絶縁膜によって短絡防止のためにゲート電極とコンタクトプラグの離間を確保する必要がないため、コンタクトプラグと不純物拡散領域との接触面積が縮小することがない。従って、接触抵抗を増大させることなく、良好な動作特性を維持しつつゲート電極とコンタクトプラグとの間の短絡の防止を実現することが可能となる。
又、本発明に係る半導体装置の製造方法は、上記第1の特徴に加えて、前記第2工程が、前記層間絶縁膜を構成する絶縁性材料、並びに前記ゲート電極及び前記半導体基板を構成する材料の内の導電性材料の双方に対するエッチング選択比の低い条件で反応性ドライエッチングを行うことで前記プリコンタクトホールを形成する工程であることを第2の特徴とする。
本発明に係る半導体装置の製造方法の上記第2の特徴によれば、万一ゲート電極に接触して導電性異物が形成されている場合においても、プリコンタクトホールを形成する第2工程において、層間絶縁膜に加えて当該導電性異物の一部を確実にエッチング除去することができるため、その後に埋め戻し絶縁膜を充填後、コンタクトホールを形成することで、当該コンタクトホール内に形成されるコンタクトプラグとゲート電極との間には必ず埋め戻し絶縁膜が介在する構成となり、コンタクトプラグとゲート電極との間の短絡の防止を実現することが可能となる。
又、本発明に係る半導体装置の製造方法は、上記第1又は第2の特徴に加えて、前記第1工程の前に、前記半導体基板上にトンネル絶縁膜、フローティングゲート電極膜、ゲート間絶縁膜、及びコントロールゲート電極膜を下から順番に堆積し、所定のマスクパターンによってエッチングを施すことでフローティングゲート電極とコントロールゲート電極からなる前記ゲート電極を形成し、当該エッチングによって露出された前記半導体基板に対して不純物を注入することで前記不純物拡散領域となるソース拡散領域及びドレイン拡散領域を形成する工程を有することを第3の特徴とする。
本発明に係る半導体装置の製造方法の上記第3の特徴によれば、コントロールゲート電極或いはフローティングゲート電極と、コンタクトプラグに電気的に接続される不純物拡散領域とが電気的に接続されることがなく、良好な動作特性を示すメモリセルを製造することができる。従って、このようなメモリセルを複数形成することで、良好な動作特性を示す不揮発性半導体記憶装置を実現することが可能となる。
又、本発明に係る半導体装置の製造方法は、上記第1〜第3の何れか一の特徴に加えて、前記第1工程の後であって前記第2工程の開始前に、前記層間絶縁膜の表面に対して化学的研磨処理を行う工程を有することを第4の特徴とする。
前記第2工程は、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜を堆積した後にエッチング処理を施すことでプリコンタクトホールを形成する工程であり、フォトレジスト膜の形状によって当該プリコンタクトホールの形成位置が変化する。本発明に係る半導体装置の製造方法の上記第4の特徴によれば、エッチング処理の前に予め層間絶縁膜に対して化学的研磨処理を施すことで表面を平坦化しておくことで、その後に形成されるフォトレジスト膜の形状を所望の形状にすることができ、良好なフォーカスマージンを確保することができる。
又、本発明に係る半導体装置の製造方法は、上記第1〜第4の何れか一の特徴に加えて、前記第3工程の後であって前記第4工程の開始前に、前記層間絶縁膜及び前記埋め戻し絶縁膜の表面に対して化学的研磨処理を行う工程を有することを第5の特徴とする。
前記第4工程は、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜を堆積した後にエッチング処理を施すことでコンタクトホールを形成する工程であり、フォトレジスト膜の形状によって当該コンタクトホールの形成位置が変化する。本発明に係る半導体装置の製造方法の上記第5の特徴によれば、エッチング処理の前に予め層間絶縁膜及び埋め戻し絶縁膜に対して化学的研磨処理を施すことで表面を平坦化しておくことで、その後に形成されるフォトレジスト膜の形状を所望の形状にすることができ、良好なフォーカスマージンを確保することができる。
又、本発明に係る半導体装置の製造方法は、上記第1〜第5の何れか一の特徴に加えて、前記第2工程が、少なくとも前記ゲート電極の最上面位置より深く前記層間絶縁膜を開口して前記プリコンタクトホールを形成することを第6の特徴とする。
本発明に係る半導体装置の製造方法の上記第6の特徴によれば、コンタクトプラグの外周部の内、少なくとも一部の前記ゲート電極と対向する領域には埋め戻し絶縁膜が介在する構成となるため、当該領域に係る埋め戻し絶縁膜とゲート電極との間に導電性異物が潜在している場合であっても、埋め戻し絶縁膜の存在によって導電性異物を介してゲート電極とコンタクトプラグとの間で電気的に接続されることを防止する効果を奏することができる。
本発明の構成によれば、良好な動作特性を維持しつつ、隣接するゲート電極間、或いはゲート電極とコンタクトプラグとの間の離間距離を拡大することなくこれらの間における短絡の発生を防止することを可能にする半導体装置を実現することができる。
以下において、本発明に係る半導体装置(適宜、「本発明装置」と称する)、並びにその製造方法(適宜、「本発明方法」と称する)の実施形態について図1〜図5の各図を参照して説明する。
本発明装置は、半導体基板上にゲート電極と不純物拡散領域とが形成されており、前記ゲート電極及び前記不純物拡散領域を覆うように層間絶縁膜を有してなる半導体装置であって、不純物拡散領域との電気的接続を形成するために導電性のコンタクトプラグが層間絶縁膜を貫通して形成され、特にこのコンタクトプラグとゲート電極との短絡を防止する機構を備えることを特徴とするものである。以下では、本発明装置としてフローティングゲート電極及びコントロールゲート電極を有する不揮発性半導体記憶装置を例に挙げて説明するが、ゲート電極と絶縁性を保持する必要のあるコンタクトプラグとの離間が狭い構造を有するあらゆる半導体装置に対して適用可能である。
尚、以下の実施形態で説明する本発明装置においては、図6〜図9を参照して上述した従来構成と同一の部分については同一の符号を付してその詳細な説明を省略するものとする。特に、本発明装置の全体の回路構成については、抵抗21によってワード線とビット線とが短絡されていない状態における図8の構成と同様とし、その説明を省略する。又、本発明装置の平面構造については、コンタクトプラグの構造が異なる点を除いては図6の構成と同様とする。
図1は本発明方法で製造される半導体装置の概略断面構造図であり、図2〜図4の各図は本発明装置を製造する際の各工程に係る概略断面構造図であり(紙面の都合上、3図面に分けて図示している)、図5は本発明方法に基づく製造工程に係るフローチャートである。以下の文中の各ステップは、図5に示されるフローチャート内の各ステップを表すものとする。又、図1〜図4に示される各概略断面構造図は、何れも従来構成の図7と同様、平面構造に係る図6内のL1−L2線で切断したときの断面図の一部を模式的に図示したものであり、実際の構造の寸法の縮尺と図面の縮尺とは必ずしも一致するものではない。
図1において、本発明方法に基づいて製造された本発明装置の内部に導電性異物が混入されない場合を図1(a)に、導電性異物21が混入された場合を図1(b)に示す。まず、図1(a)に示される製造プロセス時に導電性異物が混入されずに製造された本発明装置1を参照してその構造についての説明を行う。
図1に示される本発明装置1は、半導体基板10上の所定の領域に不純物拡散領域6が離隔形成されており、半導体基板10上において2つの不純物拡散領域に挟まれる領域上にトンネル絶縁膜2、フローティングゲート電極3、ゲート間絶縁膜4、並びにコントロールゲート電極5で構成される積層構造部が形成されている。そして、不純物拡散領域6及び前記の積層構造部を覆うように層間絶縁膜9が形成されており、この層間絶縁膜9の上部には導電性の配線12が形成されている。この配線12は、層間絶縁膜9を貫通するように形成されるコンタクトプラグ11を介して不純物拡散領域6と電気的に接続されている。
又、コンタクトプラグ11の外周部の内、少なくともコントロールゲート電極5と対向する領域の一部の領域には層間絶縁膜9と別工程で形成される絶縁膜(以下、「埋め戻し絶縁膜15」と称する)が形成される。この埋め戻し絶縁膜15は層間絶縁膜9と同一の材料で構成されるものとしても良い。
図1(b)のように導電性異物21が装置内部に混入した場合(図1(b)ではコントロールゲート電極5に接触して導電性異物21が内在している例を示している)、この本発明装置1aにおいて導電性異物21とコンタクトプラグ11との間に埋め戻し絶縁膜15が介在しているため、両者が電気的に接続されることがない。即ち、導電性異物21を介してコンタクトプラグ11とコントロールゲート電極5とが短絡することがない。
以下、本発明装置の製造方法について説明する。尚、以下では、半導体基板10がP型の基板である場合を例に挙げて説明を行う。
まず、P型の半導体基板10上に、トンネル絶縁膜2、フローティングゲート電極(膜)3、ゲート間絶縁膜4、及びコントロールゲート電極(膜)5を下から順番に堆積し、所定のマスクパターンによってエッチングを施すことで、図2(a)に示すようにフローティングゲート電極3、コントロールゲート電極5を含む前記積層構造部を形成する(ステップ#1)。尚、トンネル絶縁膜2は、例えばシリコン酸化膜を膜厚8〜12nm程度堆積して形成し、フローティングゲート電極膜3は、例えばポリシリコンを膜厚30〜100nm程度堆積して形成するものとして良い。又、ゲート間絶縁膜4は、例えば三層構造を有するONO膜とすることができ、この場合、シリコン酸化膜を膜厚4〜5nm程度堆積し、その上にシリコン窒化膜を膜厚5〜10nm程度の堆積し、更にその上にシリコン酸化膜を膜厚5〜10nm程度堆積することによって形成するものとして良い。
次に、例えば5×1014/cm2〜1×1015/cm2程度のAs+イオンを10keV〜20keV程度の注入エネルギでイオン注入を行い、図2(b)に示すように不純物拡散領域6を形成する(ステップ#2)。その後、熱酸化処理を行って不純物拡散領域6(ソース拡散領域、ドレイン拡散領域)の活性化を行う。尚、必要であれば、更にメモリセル以外の周辺論理回路用MOSトランジスタを形成するためにソース・ドレイン拡散領域を形成しても良い。
次に、図2(c)に示すように、積層構造部の側壁にサイドウォール絶縁膜7及び8を形成した後、不純物拡散領域6及び積層構造部を覆うように全体に層間絶縁膜9を形成する(ステップ#3)。サイドウォール絶縁膜7及び8、並びに層間絶縁膜9は例えばシリコン酸化物系の絶縁性材料として良く、サイドウォール絶縁膜7或いは8を堆積後に、更にAs+イオンを注入して高濃度の不純物拡散領域を形成する工程を有しても良い。層間絶縁膜9は、例えば500〜1500nm程度の膜厚とすることができる。
尚、図2(c)に示されるように、サイドウォール絶縁膜8を形成時において、既に導電性異物21が内在している場合、この導電性異物21形成箇所においてサイドウォール絶縁膜8の形成領域が水平方向に拡がりを有する。尚、この導電性異物21は、半導体基板10或いはゲート電極(3、5)の材質であるシリコン系の導電性材料で構成される場合が多い。
次に、図3(a)に示すように、不純物拡散領域6の上部領域において層間絶縁膜9をエッチングすることで所定の口径を有するプリコンタクトホール13を形成する(ステップ#4)。このとき、層間絶縁膜として利用されるシリコン酸化物系の材質、及び導電性異物21を構成するシリコン系の材質の双方に対してエッチング選択比の低い条件で反応性ドライエッチングを行う。この選択比の低いドライエッチングとしては、例えばCF4/O2系のガスを用いることで実現可能である。尚、このとき、少なくともコントロールゲート電極5の上面位置よりは深く、不純物拡散領域6の上面が露出しない程度の深さ位置までエッチングを施すことでプリコンタクトホール13を形成するものとする。このステップ#4に係る工程によって、層間絶縁膜9と共に導電性異物21に対してもエッチングが施され、その一部が除去される。
又、ステップ#4では、プリコンタクトホール13の形状が、少なくともゲート電極3或いは5と対向する領域においては後述するステップ#7において形成されるコンタクトプラグ11よりも前記ゲート電極3或いは5に近接するような条件の下でエッチング処理を行うものとする。例えば、ステップ#7において形成されるコンタクトプラグ11の形成領域の外周部を覆うような形状のプリコンタクトホール13を形成するものとすれば良い。この場合、ステップ#7において形成されるコンタクトプラグ11の中心線上の近傍位置を中心とし、且つコンタクトプラグ11のコンタクト径よりも大きい口径でプリコンタクトホール13を形成することで実現が可能である。
尚、ステップ#4は、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜を堆積した後にエッチング処理を施すことでプリコンタクトホール13を形成する工程であり、フォトレジスト膜の形状によってプリコンタクトホール13の形成位置が変化する。従って、ステップ#3に係る工程の終了後、ステップ#4に係る工程の開始前に、層間絶縁膜9の表面をCMP法(化学的機械的研磨法:Chemical Mechanical Polishing Method)によって平坦化した後、フォトレジスト膜を堆積することで、フォーカスマージンを向上させることが更に好ましい。
次に、図3(b)に示すように、ステップ#4で形成されたプリコンタクトホール13内をシリコン酸化物系の絶縁性材料(以下、「埋め戻し絶縁膜15」と称する)で充填する(ステップ#5)。
次に、図4(a)に示すように、不純物拡散領域6の上部領域において、埋め戻し絶縁膜15、及びその下部に形成されている層間絶縁膜9(場合によっては更にサイドウォール絶縁膜8を含む)をエッチングすることで所定の口径を有するコンタクトホール14を形成する(ステップ#6)。このとき、不純物拡散領域6の上面が露出するまで前記のエッチング処理を施すこととする。当該エッチング処理によって形成されたコンタクトホール14は、不純物拡散領域6に近い下部領域においては内側側壁が層間絶縁膜9又はサイドウォール絶縁膜8で構成されており、少なくともコントロールゲート電極5の上面位置の近傍並びにその上部位置においては、コントロールゲート電極5と対向する領域及びその上部領域の内側側壁が埋め戻し絶縁膜15で構成される。特に、埋め戻し絶縁膜15(プリコンタクトホール13)の形成領域の中心線の近傍を中心とし、埋め戻し絶縁膜15の径(プリコンタクトホール13の口径)より小さい口径のコンタクトホール14を形成した場合には、埋め戻し絶縁膜15が形成されている深さ位置においては、コンタクトホール14の内側側壁が全て埋め戻し絶縁膜15で構成されることとなる。
この場合、コンタクトホール14の口径(幅)をw1とし、プリコンタクトホール13とコンタクトホール14とのアライメント精度をaとし、コンタクトホール14の口径のバラツキ程度をd1とし、プリコンタクトホール13の口径のバラツキ程度をd2とすると、プリコンタクトホール13の口径(幅)w2は以下の数1で表される程度の大きさが必要となる。尚、数1中のmはコンタクトホール14とプリコンタクトホール13との間で必要な最小寸法であり、コンタクトホール14を形成後に当該コンタクトホール14の外周部に形成されている埋め戻し絶縁膜15の側部膜厚の最小値に相当する。この値は、導電性異物21とコンタクトホール14(その後の工程で充填されるコンタクトプラグ15)との間に埋め戻し絶縁膜15が形成されるために必要な最低限の寸法値であれば良く、例えば0.02μm程度とすることができる。
例えば、実測値としてコンタクトホール14の口径を0.3μm、アライメント精度、コンタクトホール14の口径のバラツキ程度、プリコンタクトホール13の口径のバラツキ程度をそれぞれ0.03μmとすると、前記プリコンタクトホール13の口径は0.427μm程度となる。更にこのとき、コンタクトホール14の外周部に形成されている埋め戻し絶縁膜15の側部膜厚は0.11〜0.13μm程度となる。
ステップ#6に係るコンタクトホール14の形成後、図4(b)に示すように当該コンタクトホール14を導電性のコンタクト材料膜で充填することでコンタクトプラグ11を形成する(ステップ#7)。尚、このコンタクト材料膜としては、例えばTi/TiN/Wの多層構造を有する導電性材料を利用することができる。その後、当該コンタクト11及び層間絶縁膜9の上部領域に例えばAl等の金属導電膜を堆積させることで配線12を形成し(ステップ#8)、図1に示される本発明装置1(1a)が形成される。
本発明方法によれば、ゲート電極(3、5)に接触して導電性異物21が存在する場合においても、この導電性異物21の一部をエッチング除去した後、このゲート電極3或いは5とコンタクトプラグ11との間に埋め戻し絶縁膜15が介在される構造が実現されるため、この埋め戻し絶縁膜21の膜厚分だけゲート電極3或いは5とコンタクトプラグ11との間の離間距離を確保することができ、両者間の短絡を防止することができる。
尚、上述の実施形態では、層間絶縁膜9及び埋め戻し絶縁膜15の双方がシリコン酸化膜である場合を例に挙げて説明したが、シリコン酸化膜に限られずシリコン窒化膜とシリコン酸化膜の複層膜でも構わないし、その他の絶縁性材料であっても構わない。更に、この層間絶縁膜9と埋め戻し絶縁膜15の両者の材料は必ずしも同一である必要はなく、異なる材料であっても構わない。
又、ステップ#3の終了後ステップ#4の開始前にCMP法による平坦化を行う場合と同様、ステップ#5の終了後ステップ#6の開始前においても、層間絶縁膜9及び埋め戻し絶縁膜15の表面をCMP法によって平坦化することでフォーカスマージンを向上させることが好ましい。
1: 本発明に係る半導体装置
2: トンネル絶縁膜
3: フローティングゲート電極
4: ゲート間絶縁膜
5: コントロールゲート電極
6: 不純物拡散領域
7: サイドウォール絶縁膜
8: サイドウォール絶縁膜
9: 層間絶縁膜
10: 半導体基板
11: コンタクトプラグ
12: 配線
13: プリコンタクトホール
14: コンタクトホール
15: 埋め戻し絶縁膜
21: 導電性異物
30: 従来構成の不揮発性半導体記憶装置
31: 従来の製造方法によって形成されたコンタクトプラグ
32: サイドウォール絶縁膜
40: メモリセル
41: カラムデコーダ
42: ロウデコーダ
43: 消去回路
WL1〜WLm: ワード線
BL1〜BLn: ビット線
SL: ソース線
CA: コンタクトプラグと不純物拡散領域との接触部分
R: 短絡抵抗
2: トンネル絶縁膜
3: フローティングゲート電極
4: ゲート間絶縁膜
5: コントロールゲート電極
6: 不純物拡散領域
7: サイドウォール絶縁膜
8: サイドウォール絶縁膜
9: 層間絶縁膜
10: 半導体基板
11: コンタクトプラグ
12: 配線
13: プリコンタクトホール
14: コンタクトホール
15: 埋め戻し絶縁膜
21: 導電性異物
30: 従来構成の不揮発性半導体記憶装置
31: 従来の製造方法によって形成されたコンタクトプラグ
32: サイドウォール絶縁膜
40: メモリセル
41: カラムデコーダ
42: ロウデコーダ
43: 消去回路
WL1〜WLm: ワード線
BL1〜BLn: ビット線
SL: ソース線
CA: コンタクトプラグと不純物拡散領域との接触部分
R: 短絡抵抗
Claims (8)
- 半導体基板上にゲート電極と不純物拡散領域とが形成されており、前記ゲート電極及び前記不純物拡散領域を覆うように層間絶縁膜を有してなる半導体装置であって、
前記ゲート電極と前記不純物拡散領域とは電気的に絶縁されており、
前記不純物拡散領域と電気的に接続するコンタクトプラグが前記層間絶縁膜を貫通して形成され、
前記コンタクトプラグの外周部の内、少なくとも前記ゲート電極と対向する領域の一部において前記層間絶縁膜とは別工程で形成された埋め戻し絶縁膜を有することを特徴とする半導体装置。 - ソース拡散領域或いはドレイン拡散領域となる前記不純物拡散領域が前記半導体基板上に複数離隔形成されており、
2つの前記不純物拡散領域に挟まれた領域を少なくとも含む前記半導体基板上の領域上にトンネル絶縁膜、フローティングゲート電極、ゲート間絶縁膜、及びコントロールゲート電極が下からこの順に積層形成されていることを特徴とする請求項1に記載の半導体装置。 - 請求項1に記載の半導体装置の製造方法であって、
前記ゲート電極及び前記不純物拡散領域が形成された前記半導体基板に前記層間絶縁膜を堆積する第1工程と、
前記不純物拡散領域の上部領域に、前記不純物拡散領域の上面が露出しない程度に前記層間絶縁膜を開口するプリコンタクトホールを形成する第2工程と、
前記プリコンタクトホール内に前記埋め戻し絶縁膜を充填する第3工程と、
前記不純物拡散領域の上部領域に、前記埋め戻し絶縁膜及び当該埋め戻し絶縁膜の下部領域に形成されている前記層間絶縁膜を貫通して前記不純物拡散領域の上面を露出させるコンタクトホールを、少なくとも前記ゲート電極と対向する領域の一部の内壁には前記埋め戻し絶縁膜が残存するように形成する第4工程と、
前記コンタクトホール内に導電性のコンタクト材料膜を充填して前記コンタクトプラグを形成する第5工程と、を有することを特徴とする半導体装置の製造方法。 - 前記第2工程が、
前記層間絶縁膜を構成する絶縁性材料、並びに前記ゲート電極及び前記半導体基板を構成する材料の内の導電性材料の双方に対するエッチング選択比の低い条件で反応性ドライエッチングを行うことで前記プリコンタクトホールを形成する工程であることを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記第1工程の前に、
前記半導体基板上にトンネル絶縁膜、フローティングゲート電極膜、ゲート間絶縁膜、及びコントロールゲート電極膜を下から順番に堆積し、所定のマスクパターンによってエッチングを施すことでフローティングゲート電極とコントロールゲート電極からなる前記ゲート電極を形成し、当該エッチングによって露出された前記半導体基板に対して不純物を注入することで前記不純物拡散領域となるソース拡散領域及びドレイン拡散領域を形成する工程を有することを特徴とする請求項3又は請求項4に記載の半導体装置の製造方法。 - 前記第1工程の後であって前記第2工程の開始前に、前記層間絶縁膜の表面に対して化学的研磨処理を行う工程を有することを特徴とする請求項3〜請求項5の何れか1項に記載の半導体装置の製造方法。
- 前記第3工程の後であって前記第4工程の開始前に、前記層間絶縁膜及び前記埋め戻し絶縁膜の表面に対して化学的研磨処理を行う工程を有することを特徴とする請求項3〜請求項6の何れか1項に記載の半導体装置の製造方法。
- 前記第2工程が、
少なくとも前記ゲート電極の最上面位置より深く前記層間絶縁膜を開口して前記プリコンタクトホールを形成することを特徴とする請求項3〜請求項7の何れか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006331450A JP2008147326A (ja) | 2006-12-08 | 2006-12-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006331450A JP2008147326A (ja) | 2006-12-08 | 2006-12-08 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008147326A true JP2008147326A (ja) | 2008-06-26 |
Family
ID=39607188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006331450A Withdrawn JP2008147326A (ja) | 2006-12-08 | 2006-12-08 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008147326A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9379001B2 (en) | 2013-03-05 | 2016-06-28 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
-
2006
- 2006-12-08 JP JP2006331450A patent/JP2008147326A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9379001B2 (en) | 2013-03-05 | 2016-06-28 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4439142B2 (ja) | 不揮発性半導体メモリの製造方法 | |
US10903228B2 (en) | Semiconductor storage device | |
JP4818061B2 (ja) | 不揮発性半導体メモリ | |
JP4468408B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP2006286720A (ja) | 半導体装置およびその製造方法 | |
US20130062680A1 (en) | Semiconductor memory and manufacturing method of the same | |
JP2014160757A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2009010011A (ja) | 半導体装置およびその製造方法 | |
JP4773073B2 (ja) | 半導体装置の製造方法 | |
JP2006339241A (ja) | 半導体集積回路装置 | |
JP2008218501A (ja) | 半導体記憶装置 | |
JP2009130137A (ja) | 半導体記憶装置及びその製造方法 | |
JP2006351789A (ja) | 半導体集積回路装置 | |
JP2007103652A (ja) | 半導体装置およびその製造方法 | |
JP2006278967A (ja) | 半導体装置およびその製造方法 | |
JP2010040538A (ja) | 半導体装置の製造方法 | |
JP2013191807A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2010021493A (ja) | 半導体装置およびその製造方法 | |
US20120025293A1 (en) | Semiconductor memory device having a floating gate and a control gate and method of manufacturing the same | |
JP4504300B2 (ja) | 半導体装置およびその製造方法 | |
JP2012199313A (ja) | 不揮発性半導体記憶装置 | |
JP2010109019A (ja) | 半導体装置およびその製造方法 | |
JP2010021496A (ja) | 半導体装置、及びその製造方法 | |
JP2005183763A (ja) | 不揮発性メモリを含む半導体装置の製造方法 | |
JP2008147326A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100302 |