JP2008110598A - 発光装置および画像形成装置 - Google Patents

Abstract

【課題】周辺回路の規模を肥大化させることなく発光素子の輝度ムラを補正する。
【解決手段】複数の発光素子Ｐは駆動電流Ｉｅｌに応じて発光する。各発光素子Ｐに対応する複数の電流生成回路ＤＲは別個の電流を出力する複数の電流源Ｔ１〜Ｔ３を含む。メモリＭ１〜Ｍ３は、電流源Ｔ１〜Ｔ３が出力する電流を制御する制御信号を記憶する。電流生成回路ＤＲは、電流源Ｔ１〜Ｔ３が出力する電流を合成して駆動電流Ｉｅｌを生成する。メモリＭ１〜Ｍ３の全部または一部は、異なる電流生成回路ＤＲに属し同等の電流を出力する２以上の電流源に共通に接続される。共通に接続される電流源の個数は、各々の出力する電流が大きいほど増加し、共通に接続される電流源の個数が少ないほど、共通に接続される電流源が属する各電流生成回路ＤＲから駆動電流Ｉｅｌが供給される発光素子Ｐは近接する。
【選択図】図３

Description

本発明は、有機ＥＬ（Electroluminescence）材料などの発光素子を用いた発光装置、およびこの発光装置を利用した画像形成装置に関する。

複数の発光素子が配列された発光装置が従来から提案されている。この種の発光装置においては、各発光素子の特性やこれを制御するトランジスタの性能のバラツキに起因して、複数の発光素子の間で輝度のムラが発生する場合がある。この輝度ムラを抑制するため、例えば、特許文献１には、各発光素子の階調データを補正する技術が開示されている。この技術においては、事前に測定された各発光素子の輝度比に応じて、各発光素子の階調データが補正され、この補正後の階調データに応じて各発光素子が駆動される。

特開２００５−２８３８１６号公報

しかしながら、特許文献１の構成においては、各発光素子の輝度比に基づいて階調データを補正するための回路が不可欠であるから、発光領域の周辺に配置される回路（以下「周辺回路」という）の規模が肥大化するという問題があった。本発明は、このような事情に鑑みてなされたものであり、周辺回路の規模を肥大化させることなく、発光素子の輝度ムラを補正するという課題の解決を目的としている。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
［適用例１］駆動電流の大きさに応じた光量で発光する複数の発光素子と、前記複数の発光素子の各々に対応して設けられ、各々が複数の電流源を備え、前記複数の電流源から出力される電流を合成して前記駆動電流として出力する複数の電流生成回路と、前記複数の電流源の各々が出力する電流を制御する制御信号を記憶する複数のメモリとを備え、前記複数の電流源の各々が出力する電流の大きさは相違しており、前記複数の電流生成回路のうち、２以上の電流生成回路において、前記複数のメモリの少なくとも１つのメモリが、所定の電流に対応した電流源に共通に接続されている、発光装置。
［適用例２］駆動電流の大きさに応じた光量で発光する複数の発光素子と、前記複数の発光素子の各々に対応して設けられ、各々が複数の電流源を備え、前記複数の電流源から出力される電流を合成して前記駆動電流として出力する複数の電流生成回路と、前記複数の電流源の各々が出力する電流を制御する制御信号を記憶する複数のメモリとを備え、前記複数の電流源の各々が出力する電流の大きさは相違し、前記複数のメモリの全部または一部は、異なる電流生成回路に属し同じ大きさの電流を出力する２以上の電流源に共通して接続されている、発光装置。
［適用例３］駆動電流の大きさに応じた光量で発光する複数の発光素子と、複数の電流源と、複数のメモリと、を備え、前記複数の発光素子は、第１発光素子と、第２発光素子を含み、前記複数の電流源は、前記第１発光素子に電流を供給する第１電流源及び第２電流源と、前記第２発光素子に電流を供給する第３電流源及び第４電流源と、を含み、前記複数のメモリは、前記第１電流源が出力する電流を制御する第１制御信号を記憶する第１メモリと、前記第３電流源が出力する電流を制御する第２制御信号を記憶する第２メモリと、前記第２電流源が出力する電流を制御し、かつ、前記第４電流源が出力する電流を制御する第３制御信号を記憶する第３メモリを含む、発光装置。
［適用例４］複数の発光素子と、複数の電流源と、複数のメモリと、を備え、前記複数の発光素子のうち、１の発光素子に、前記複数の電流源のうち、２以上の電流源から出力される電流を合成して駆動電流として供給され、前記複数のメモリの各々は、前記複数の電流源のうち、少なくとも１つの電流源から出力される電流を制御する制御信号を記憶しており、前記複数のメモリの個数は、前記複数の電流源の個数よりも少ない、発光装置。

上記適用例においては、個々の発光素子に対して個別に設けられた電流生成回路であって、出力電流の大きさが相違する複数の電流源の出力電流を適宜合成して駆動電流を生成する電流生成回路を用いて発光素子の発光素子の光量のバラツキ（輝度ムラ）を補正する。したがって、発光領域の周辺回路としての補正回路を別個に設ける必要がない。よって、周辺回路の規模を肥大化させることなく、発光素子の光量のバラツキを補正することが可能となる。

上記適用例によれば、総ての電流源に対して個別にメモリを設ける態様と比較してメモリの個数が削減されるので、回路規模が縮小される。したがって、上記適用例によれば、素子に与える駆動電流を生成する素子回路（例えば、図２における素子回路１００Ａ）の規模を抑制しながら、発光素子の光量のバラツキを補正することが可能となる。さらに、上記適用例においては、電流生成回路の各電流源は複数のメモリで保持される制御信号によって制御され、メモリの全部または一部は異なる電流生成回路に属し同じ大きさの電流を出力する２以上の電流源（トランジスタ）に共通して接続されることが好ましい。

［適用例５］上記適用例にかかる発光装置の好適な態様において、共通して接続される電流源の個数は、前記電流源の出力する電流の大きさが大きくなるほど増加する。換言すれば、１個のメモリに共通して接続される電流源の個数は、電流源の出力電流が小さくなるほど減少する。すなわち、大きな電流を生成する電流源については多数の電流源間でメモリを共通化し、小さな電流を出力する電流源については少数の電流源間でメモリを共通化する。よって、本態様によれば、大きな電流源で大きなバラツキを補正し、小さな電流源で微小なバラツキが補正される。なお、ここで、「増加する」とは、一部に電流が大きくなっても共通して接続される電流源の個数が等しい場合を含む。例えば、電流生成回路が５個の電流源で構成され、電流Ｉ１〜Ｉ５を出力し、Ｉ１＜Ｉ２＜Ｉ３＜Ｉ４＜Ｉ５の関係がある場合、Ｉ１を出力する１個の電流源に対して１個のメモリが接続し、Ｉ２を出力する２個の電流源に対して１個のメモリが接続し、Ｉ３を出力する２個の電流源に対して１個のメモリが接続し、Ｉ４を出力する４個の電流源に対して１個のメモリが接続し、Ｉ５を出力する４個の電流源に対して１個のメモリが接続し、といった態様が含まれる。

［適用例６］上記適用例にかかる発光装置の好適な態様において、共通して接続される電流源の個数が減少するほど、共通して接続される電流源が属する各電流生成回路から前記駆動電流が供給される前記発光素子は近接して配置される。すなわち、近接して配置される発光素子間では微小なバラツキが補正され、より離れた位置に配置される発光素子間では大きなバラツキが補正される。発光素子は配置される位置に応じて光量がばらつく（すなわち、近接する発光素子の間ではバラツキは小さい）から、本態様によれば、発光素子の光量のバラツキが適切に（有効に）補正される。

［適用例７］上記適用例にかかる発光装置の好適な態様において、前記複数のメモリの一部が異なる電流生成回路に属する２以上の電流源に共通して接続され、前記複数の電流源のうち最小の電流を出力する電流源は、個別に前記メモリと接続される。本態様においては、最小の電流を出力する電流源は個別にメモリに接続されるので、大きなバラツキは大きな電流を出力する電流源によって補正する一方、各発光素子間の微小なバラツキについては最小の電流を出力する電流源によって補正される。

［適用例８］上記適用例にかかる発光装置の好適な態様において、前記複数のメモリの全部が異なる電流生成回路に属する２以上の電流源に共通して接続され、前記複数の発光素子は隣接する２個の発光素子で組を構成しており、組を構成する発光素子に対して前記駆動電流を各々供給する２つの電流生成回路の一方に含まれる最小の電流を出力する電流源と、その他方に含まれる最小の電流を出力する電流源とは、共通のメモリと接続される。上記適用例においては、隣接する２個の発光素子の組の一方の発光素子に駆動電流を供給する電流生成回路に含まれる最小の電流を出力する電流源と、他方の発光素子に駆動電流を供給する電流生成回路に含まれる最小の電流を出力する電流源とは、共通のメモリに接続される。隣接する２個の発光素子の間では、互いに離れた位置にある２個の発光素子の間と比較して、その特性は類似している場合が多い。このため、隣接する２個の発光素子について、その最小の電流源についてメモリを共有させた場合でも、複数の発光素子全体としてのバラツキは実使用上問題がない程度に概ね補償される。

［適用例９］上記適用例にかかる発光装置の好適な態様において、前記複数の発光素子と前記複数の電流生成回路との間に各々設けられた複数の発光制御トランジスタと、前記複数の発光素子の各々で表示すべき階調に応じたパルス幅のパルス信号を生成し、前記複数の発光制御トランジスタのゲートに各々供給する駆動手段とを備える。この態様においては、各発光素子に対して、指定された階調に応じた時間だけ各駆動電流を供給するＰＷＭ（Pulse Width Modulation）方式が採用される。この方式によれば、駆動電流を供給する時間によって階調が制御されるので、補正回路で生成する補正電流を階調に応じて設定する必要がない。すなわち、補正電流を階調とは独立して制御することが可能となる。

［適用例１０］駆動電流の大きさに応じた光量で発光する複数の発光素子と、各々が複数の電流源を備え、前記複数の電流源から出力される電流を合成して前記駆動電流として出力する複数の電流生成回路と、前記複数の電流源の各々が出力する電流を制御する制御信号を記憶する複数のメモリとを備え、前記複数の発光素子は隣接する２個の発光素子で組を構成しており、前記複数の電流生成回路の各々は前記発光素子の組ごとに設けられており、前記複数の電流源の各々が出力する電流の大きさは相違し、前記複数のメモリの全部または一部は、異なる電流生成回路に属する２以上の電流源に共通して接続される、発光装置。

上記適用例においては、電流生成回路が２個の発光素子について共通に設けられる。よって、各発光素子について１個の電流生成回路を設ける場合と比較して、回路規模が縮小される。このように、上記適用例によれば、電流生成回路の規模を抑制しながら、発光素子の光量のバラツキを補正することが可能となる。

［適用例１１］上記適用例にかかる発光装置の好適な態様において、前記複数の発光素子と前記複数の電流生成回路との間に各々設けられた複数の発光制御トランジスタと、前記複数の発光素子を発光させる期間を、組を構成する発光素子の一方を発光させる第１期間と組を構成する他方の発光素子を発光させる第２期間とに分割し、前記第１期間において一方の発光素子で表示すべき階調に応じたパルス幅のパルス信号を生成し、前記第２期間において他方の発光素子で表示すべき階調に応じたパルス幅のパルス信号を生成し、前記複数の発光制御トランジスタのゲートに各々供給する駆動手段とを備える。本態様においては、発光素子を発光させる期間を、組を構成する一方の発光素子を発光させる第１期間と組を構成する他の発光素子を発光させる第２期間とに分割（時分割）するので、１個の電流生成回路が出力する駆動電流が第１期間では一方の発光素子に供給され、第２期間では他方の発光素子に供給される。よって、組を構成する発光素子の各々に電流生成回路を設けずとも、各発光素子の階調を個別に制御することが可能となる。

［適用例１２］上記適用例にかかる発光装置の好適な態様において、異なる電流生成回路に属し同じ大きさの電流を出力し、同じメモリに接続される電流源は、前記複数の発光素子が並ぶ方向に、隣接して配置される。本態様においては、異なる電流生成回路に属し同じ大きさの電流を出力し、同じメモリに接続される電流源は隣接して配置され、その隣接方向は発光素子が並ぶ方向と同じ方向であるので、互いに近接する電流源が共通のメモリに接続する。よって、トランジスタの特性のバラツキや製造上の誤差に起因した発光素子の光量のバラツキも補償することが可能となる。

［適用例１３］上記適用例にかかる発光装置の好適な態様において、前記複数の電流源の各々は、電源電位が供給されるソースと、前記メモリに接続されるゲートと、電流を出力するドレインとを有するトランジスタで構成され、前記メモリは、前記制御信号としてアナログの２値のレベルを記憶しており、前記制御信号の一方のレベルは前記トランジスタをオフ状態にするレベルであり、前記制御信号の他方のレベルは前記ドレインから出力される電流の大きさに応じたレベルである。この態様においては、メモリにアナログの２値レベルの制御信号を記憶させることで１個のトランジスタで電流源を構成できるので、トランジスタの個数を抑制することが可能となる。

［適用例１４］上記適用例にかかる発光装置の好適な態様において、前記複数の電流源の各々は、電源電位が供給されるソースと基準電位が供給されるゲートとを有する第１トランジスタと、他の電流源と共通のノードと前記第１トランジスタのドレインとの間に設けられ、そのゲートに前記制御信号が供給される第２トランジスタとを備え、前記メモリは、前記制御信号としてデジタルの２値のレベルを記憶しており、前記制御信号の一方のレベルは前記第２トランジスタをオフ状態にするレベルであり、前記制御信号の他方のレベルは前記第２トランジスタをオン状態にするレベルである。この態様においては、第２トランジスタをスイッチとして設けることにより、メモリの構成を簡易にすることができる。

［適用例１５］上記適用例にかかる発光装置の好適な態様において、前記メモリに記憶される前記制御信号は、前記複数の発光素子の光量が均一となるように予め定められた固定値である。予め定められた固定値は、例えば発光素子の光量の初期バラツキに基づいた補正ビットであって、製造時に測定した発光素子の光量に基づいた制御信号を予めメモリに組み込むようにしてもよい。あるいは、固定値をメモリに記憶する代わりに、前記メモリに記憶される前記制御信号を更新する更新手段（制御装置１０Ａ、補正ビット供給部４０）を備えるようにしてもよい。この場合、例えば、バラツキを補正するための補正ビットを不揮発性メモリに記憶させておき、電源を投入する度に補正ビットに基づいた制御信号を不揮発性メモリからメモリにロードしてもよい。

［適用例１６］上記適用例にかかる発光装置の好適な態様において、前記更新手段は、前記複数の発光素子の光量の初期バラツキを示す初期データを記憶する不揮発性の記憶手段と、前記複数の発光素子の光量のバラツキが変化する要素を検知する検知手段と、前記検知手段の検知結果と前記記憶手段から読み出した前記初期データとに基づいて、前記制御信号を生成し、前記メモリに書き込む制御手段とを備えてもよい。発光素子は、装置周辺の温度や湿度によって劣化の程度が左右されるから、周辺の湿度や温度を測定する環境測定手段を検知手段として備えてもよい。また、光量が大きく発光時間が長いほど（つまり、階調が大きいほど）発光素子の劣化は進むので、各発光素子について指定された階調を逐次記録して累積する劣化測定手段を検知手段として備えてもよい。この劣化測定手段は環境測定手段の代わりに設けてもよいし、環境測定手段と併用してもよい。

［適用例５］本発明の適用例にかかる画像形成装置は、像担持体と、前記像担持体を帯電する帯電器と、複数の前記発光素子が配列され、前記像担持体の帯電された面に複数の前記発光素子により光を照射して潜像を形成する、上記適用例にかかる発光装置と、前記潜像にトナーを付着させることにより前記像担持体に顕像を形成する現像器としても把握される。上記適用例の画像形成装置によれば、上述した各態様についての効果のいずれかが達成される。

図面を参照しながら本発明の様々な実施の形態を説明する。なお、各図において共通する部分には同一の符号を付す。

＜Ａ．第１実施形態＞
図１は、本実施形態に係る発光装置を利用した画像印刷装置の一部の構成を示す斜視図である。同図に示されるように、この画像印刷装置は、発光装置１０と集光性レンズアレイ１５と感光体ドラム（像担持体）１１０とを有する。発光装置１０は、アレイ状に配列された多数の発光素子を有する。これらの発光素子は、用紙などの記録材に印刷されるべき画像に応じて選択的に発光する。集光性レンズアレイ１５は、発光装置１０と感光体ドラム１１０との間に配置される。この集光性レンズアレイ１５は、各々の光軸を発光装置１０に向けた姿勢でアレイ状に配列された多数の屈折率分布型レンズを含む。このような集光性レンズアレイ１５としては、例えば日本板硝子株式会社から入手可能なＳＬＡ（セルフォック（登録商標）・レンズ・アレイ）がある（セルフォック（登録商標）／ＳＥＬＦＯＣは日本板硝子株式会社の登録商標）。発光装置１０の各発光素子から発せられた光は集光性レンズアレイ１５の各屈折率分布型レンズを透過して感光体ドラム１１０の表面において結像する。感光体ドラム１１０は回転し、感光体ドラム１１０の表面の所定の露光位置に所望の画像に応じた潜像が形成される。

図２は、発光装置１０の機能構成を示すブロック図である。図２に示されるように、発光装置１０は、光ヘッド１０Ｂと光ヘッド１０Ｂを制御する制御装置１０Ａとを含む。光ヘッド１０Ｂは、主走査方向（感光体ドラム１１０の回転軸方向）に配列されたｎ個（ｎは自然数）の発光素子Ｐと各発光素子Ｐを駆動する駆動電流を生成・出力する素子回路１００Ａとを含む素子領域１００を有する。発光素子Ｐは、電気的な作用に応じて階調が変化する要素である。本実施形態の発光素子Ｐは、有機ＥＬ（Electroluminescence）材料から形成された発光機能層とこの発光機能層を挟む陽極および陰極とを有する有機発光ダイオード素子であり、発光機能層に供給される電流に応じた輝度で発光する。光ヘッド１０Ｂは、さらに、素子領域１００に接続する階調データ供給部３０と補正ビット供給部４０とを有する。

一方、制御装置１０Ａは、階調データ供給部３０および補正ビット供給部４０を制御する制御回路２０と、制御回路２０に接続された不揮発性メモリ５０と、を有する。不揮発性メモリ５０は、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）であり、各発光素子Ｐの光量を補正するための補正ビットｍを記憶する。制御回路２０は、外部から供給された画像データＤｉｎおよびクロック信号ＣＫを階調データ供給部３０に与えるとともに、電源投入時には、不揮発性メモリ５０から読み出した補正ビットｍを補正ビット供給部４０に与える。光ヘッド１０Ｂの階調データ供給部３０は、制御回路２０から供給された画像データＤｉｎおよびクロック信号ＣＫに基づいて階調制御信号ＰＷＭ（ＰＷＭ１，ＰＷＭ２，ＰＷＭ３，…ＰＷＭｎ）を生成して素子領域１００の素子回路１００Ａに供給し、補正ビット供給部４０は、制御回路２０から供給された補正ビットｍを素子回路１００Ａに供給する。

図３に素子領域１００の詳細構成を示す。なお、図２の説明においては、発光素子Ｐの個数をｎ個として説明したが、図３においては、説明の簡易のため、８個の発光素子Ｐのみが代表的に図示されている。図３に示されるように、素子回路１００Ａは、電流生成回路ＤＲとＮチャネル型のトランジスタＴｓｒ（発光制御トランジスタ）とを発光素子Ｐごとに備える。電流生成回路ＤＲ（ＤＲ１〜ＤＲ８）は、これに対応する発光素子Ｐを駆動するための駆動電流Ｉｅｌを生成する回路であり、３個のＰチャネル型のトランジスタ（電流源）Ｔ１〜Ｔ３を含む。トランジスタＴ１〜Ｔ３の各々に流れる電流Ｉ１〜Ｉ３が合成されたうえで駆動電流ＩｅｌとしてトランジスタＴｓｒに出力される。

本実施形態においては、ＰＷＭ（Pulse Width Modulation）方式を用いて各発光素子Ｐの階調が制御される。すなわち、発光素子Ｐを駆動する単位となる期間（例えば１水平走査期間）のうち発光素子Ｐに指定された階調値に応じた期間にてトランジスタＴｓｒをオン状態とすることで駆動電流Ｉｅｌを流して発光素子Ｐを発光させ、その残余の期間にてトランジスタＴｓｒをオフ状態とすることで駆動電流Ｉｅｌを停止して発光素子Ｐを消灯させる。したがって、階調制御信号ＰＷＭは、発光素子Ｐに指定された階調値に応じた時間長にわたってＨレベルとなる信号である。

素子回路１００Ａは、さらに、補正ビット供給部４０から供給された補正ビットｍを保持する複数のメモリＭ（Ｍ１，Ｍ２，Ｍ３）を有する。各メモリＭは、１ビットのＳＲＡＭ（Static RAM）である。図３から理解されるように、メモリＭ１は発光素子Ｐごとに個別に設けられ、発光素子Ｐに対応する各電流生成回路ＤＲのトランジスタＴ１のゲートに接続される。メモリＭ２は、相隣接する２個の発光素子Ｐの組ごとに設けられる。１個のメモリＭ２は、これに対応する２個の電流生成回路ＤＲにおける各トランジスタＴ２のゲートに対して共通に接続される。図示の例においては、発光素子［Ｐ１，Ｐ２］、［Ｐ３，Ｐ４］、［Ｐ５，Ｐ６］、［Ｐ７，Ｐ８］の各組に対応する２個のトランジスタＴ２のゲートに対して１個のメモリＭ２が共通して接続されている。メモリＭ３は、相隣接する４個の発光素子Ｐの組ごとに設けられる。１個のメモリＭ３は、これに対応する４個の電流生成回路ＤＲにおける各トランジスタＴ３のゲートに対して共通に接続される。図示の例においては、発光素子［Ｐ１，Ｐ２，Ｐ３，Ｐ４］、［Ｐ５，Ｐ６，Ｐ７，Ｐ８］の各組に対応する４個のトランジスタＴ３のゲートに対して１個のメモリＭ３が共通して接続されている。したがって、メモリＭ１〜Ｍ３の総数は、電流源としてのトランジスタＴ１〜Ｔ３の総数よりも少なくなっている。また、図３において、発光装置１０は、複数の発光素子Ｐ１〜Ｐ８と、複数のトランジスタＴ１〜Ｔ３（電流源）と、複数のメモリＭ１〜Ｍ３とを備えている。ここで、発光装置１０は、発光素子Ｐ１に電流Ｉ１を供給するトランジスタＴ１と、発光素子Ｐ１に電流Ｉ１を供給するトランジスタＴ２と、発光素子Ｐ２に電流Ｉ１を供給するトランジスタＴ１と、発光素子Ｐ２に電流Ｉ１を供給するトランジスタＴ２と、を備えている。また、発光装置１０は、発光素子Ｐ１に電流Ｉ１を供給するトランジスタＴ１が出力する電流を制御する第１制御信号を記憶するメモリＭ１と、発光素子Ｐ１に電流Ｉ１を供給するトランジスタＴ２が出力する電流を制御する第２制御信号を記憶するメモリＭ１と、発光素子Ｐ１に電流Ｉ１を供給するトランジスタＴ２が出力する電流を制御し、かつ、発光素子Ｐ２に電流Ｉ１を供給するトランジスタＴ２が出力する電流を制御する第３制御信号を記憶するメモリＭ２を有している。

図３に示されるように、各メモリＭ１，Ｍ２，Ｍ３は、第１電位Ｖ１が供給される給電線Ｌ１と第２電位Ｖ２が供給される給電線Ｌ２とに対して共通に接続される。第１電位Ｖ１は第２電位Ｖ２よりも低位である。各メモリＭ１，Ｍ２，Ｍ３は、自身が保持する補正ビットｍの値に応じて第１電位Ｖ１または第２電位Ｖ２のいずれかを出力する。さらに詳述すると、各メモリＭ１，Ｍ２，Ｍ３は、補正ビットｍが「１」であれば第１電位Ｖ１を出力し、補正ビットｍが「０」であれば第２電位Ｖ２を出力する。

上述したように、トランジスタＴ１〜Ｔ３は、各補正ビットｍに応じた電流を出力するＰチャネル型のトランジスタである。第１電位Ｖ１が各メモリＭ１，Ｍ２，Ｍ３からゲートに供給された場合（すなわち、補正ビットｍが「１」である場合）、トランジスタＴ１〜Ｔ３はオン状態に遷移する。このときトランジスタＴ１〜Ｔ３には電流Ｉ１〜Ｉ３が流れる。一方、各メモリＭ１，Ｍ２，Ｍ３からゲートに第２電位Ｖ２が供給された場合（すなわち、補正ビットｍが「０」である場合）、トランジスタＴ１〜Ｔ３はオフ状態に遷移する。よって、電流Ｉ１〜Ｉ３は流れない。

以上のように、３個のトランジスタＴ１〜Ｔ３の各々が補正ビットｍの値に応じて選択的にオン状態とされる。そして、オン状態となった１以上のトランジスタＴ１〜Ｔ３に流れる電流Ｉ１〜Ｉ３を合成することによって駆動電流Ｉｅｌが生成される。本実施形態における３個のトランジスタＴ１，Ｔ２，Ｔ３の特性は、各々のゲートに第１電位Ｖ１が供給されたときに流れる電流Ｉ１〜Ｉ３の相対比が「Ｉ１：Ｉ２：Ｉ３＝１：２：４」となるように選定されている。すなわち、各トランジスタＴ１〜Ｔ３は複数の電流Ｉ１〜Ｉ３（Ｉ１＜Ｉ２＜Ｉ３）を生成する電流源として機能する。したがって、駆動電流Ｉｅｌは、補正ビットｍの値に応じて７段階の電流値のいずれかに設定される。以上のように、本実施形態においては、トランジスタＴ１〜Ｔ３のうち出力する電流Ｉ１〜Ｉ３の大きさが大きいものほど、１個のメモリに共通して接続される個数が増加するように構成される。

補正ビットｍは、発光素子Ｐの光量を測定した結果に基づいて、各発光素子Ｐの各メモリＭ１〜Ｍ３について個別に生成される。例えば、各発光素子Ｐに同じ階調を指定したうえで総ての発光素子Ｐの実際の階調が測定され、この測定の結果（非補正時における階調のバラツキ）に基づいて、各発光素子Ｐの光量が目標値に近づくように補正ビットｍが決定される。トランジスタＴ１〜Ｔ３は「１：２：４」に重み付けされているから、トランジスタＴ３に接続されるメモリＭ３について設定された補正ビットｍの値により発光素子Ｐの大きなバラツキが補償され、トランジスタＴ１に接続されるメモリＭ１について設定された補正ビットｍの値により微小なバラツキが補償される。

ところで、発光素子ＰやトランジスタＴ１〜Ｔ３の特性は、各々の基板上における位置に応じて相違する場合が多い。換言すると、相互に近接して配置される複数の発光素子Ｐや複数のトランジスタＴは各々の特性が類似する。以上の傾向を考慮すると、駆動電流Ｉｅｌを構成する電流Ｉ１と電流Ｉ２と電流Ｉ３とを選択的に組み合わせることで各発光素子Ｐの光量を均一化する場合、電流Ｉ１や電流Ｉ２と比較して大きい電流Ｉ３の有無は、相隣接する４個程度の発光素子Ｐにおいては共通することが多く、電流Ｉ１と比較して大きい電流Ｉ２の有無は、相隣接する２個程度の発光素子Ｐにおいては共通することが多いと言える。一方、最小の電流を出力する電流源Ｔ１はメモリＭ１に個別に接続させることにより、電流Ｉ１の有無は発光素子Ｐごとに個別に制御される。したがって、本実施形態において、電流Ｉ２の有無が２個の発光素子Ｐについて共通に制御され、電流Ｉ３の有無が４個の発光素子Ｐについて共通に制御されるとは言っても、各発光素子Ｐの光量のバラツキを有効に補正することが可能である。そして、以上のようにメモリＭを複数のトランジスタＴ２および複数のトランジスタＴ３で適宜に共用する構成によれば、総ての電流生成回路ＤＲにおけるトランジスタＴ１〜Ｔ３の各々についてメモリＭを設置して各々のオン／オフを個別に制御する構成と比較してメモリＭの個数が削減（１２分の７）され、この結果として素子回路１００Ａの規模が大幅に縮小される。

＜Ｂ．第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。

図４は、素子領域１００ａの詳細な構成を示す。第１実施形態においては、相隣接する２個の電流生成回路ＤＲの各トランジスタＴ１が別個のメモリＭ１に接続された構成を例示した。これに対し、本実施形態においては、図４に示すように、相隣接する２個の電流生成回路ＤＲの各々において最小の電流Ｉ１を生成する各トランジスタＴ１についても１個のメモリＭに対して共通に接続される。したがって、第１実施形態の構成と比較して素子回路１００Ａの規模をいっそう縮小することが可能である。

なお、各発光素子Ｐが充分に細密に配列された構成（例えば電子写真方式の画像形成装置において感光体ドラムを露光する光源として発光素子Ｐを利用した場合）においては、相隣接する２個程度の発光素子Ｐの特性は極めて近い。したがって、図４のように、相隣接するトランジスタＴ１を１個のメモリＭ１の補正ビットｍに基づいて共通に制御する構成においても、各発光素子Ｐの光量は、実用のうえで問題とならない程度に均一化される。

＜Ｃ．第３実施形態＞
図５は、本発明の第３実施形態における素子領域１００ｂの構成を示す回路図である。同図に示すように、ひとつの電流生成回路ＤＲのトランジスタＴ１〜Ｔ３の各々とトランジスタＴｓｒとの間にはトランジスタＴｓ１〜Ｔｓ３が介在する。トランジスタＴ１〜Ｔ３の各々のソースには電源電位ＶELが供給され、各々のゲートには基準電位ＶREFが供給される。したがって、トランジスタＴ１〜Ｔ３の各々は、基準電位ＶREFに応じた電流Ｉ１〜Ｉ３を生成する。電流Ｉ１〜Ｉ３の相対比が「Ｉ１：Ｉ２：Ｉ３＝１：２：４」となる点は第１実施形態と同様である。

トランジスタＴｓ１〜Ｔｓ３の各々のゲートはメモリＭ１〜Ｍ３に接続される。トランジスタＴｓ１〜Ｔｓ３の各々は、メモリＭ１〜Ｍ３の各々に記憶された補正ビットｍに応じて選択的にオン状態またはオフ状態となるスイッチング素子である。ひとつの電流生成回路ＤＲにおいては、電流Ｉ１〜Ｉ３のうち補正ビットｍに応じてオン状態となったトランジスタＴｓ１〜Ｔｓ３を通過した電流が合成されたうえで駆動電流ＩｅｌとしてトランジスタＴｓｒに供給される。すなわち、トランジスタＴ１〜Ｔ３の各々とトランジスタＴｓ１〜Ｔｓ３の各々との組が電流源として機能する。

各トランジスタＴｓ１〜Ｔｓ３とメモリＭ１〜Ｍ３との関係は、第１実施形態におけるトランジスタＴ１〜Ｔ３とメモリＭ１〜Ｍ３との関係と同様である。すなわち、各電流生成回路ＤＲのトランジスタＴｓ１は別個のメモリＭ１に接続される。相隣接する２個の電流生成回路ＤＲにおける各トランジスタＴｓ２は共通のメモリＭ２に接続される。相隣接する４個の電流生成回路ＤＲにおける各トランジスタＴｓ３は共通のメモリＭ３に接続される。本実施形態においても第１実施形態と同様に、各電流生成回路ＤＲの総てのトランジスタＴｓ１〜Ｔｓ３についてメモリＭ１〜Ｍ３が設けられた構成と比較して、素子回路１００Ａの規模が縮小されるという効果が得られる。

なお、第１実施形態においては電流Ｉ１〜Ｉ３を決定するアナログの電圧（Ｖ１，Ｖ２）をメモリから出力する構成が必要となる。これに対し、本実施形態においては、電流Ｉ１〜Ｉ３は基準電位ＶREFに応じて決定されるから、メモリＭ１〜Ｍ３の出力はトランジスタＴｓ１〜Ｔｓ３をオン状態またはオフ状態に切り替えるデジタルの信号であれば足りる。したがって、本実施形態によれば第１実施形態と比較してメモリＭ１〜Ｍ３の構成が簡素化されるという利点がある。

＜Ｄ．第４実施形態＞
図６は、本発明の第４実施形態における素子領域１００ｃの構成を示す回路図である。同図に示すように、本実施形態においては、相隣接する２個の発光素子Ｐの組ごとに電流生成回路ＤＲが設置される。ひとつの組を構成する各発光素子Ｐに対応した２個のトランジスタＴｓｒは、当該組に対応した電流生成回路ＤＲが生成する駆動電流Ｉｅｌの経路に接続される。各電流生成回路ＤＲのトランジスタＴ１〜Ｔ３とメモリＭ１〜Ｍ３との接続の関係は第１実施形態と同様である。

以上の構成において、ひとつの組に属する２個の発光素子Ｐは交互に駆動される。図７は、各発光素子Ｐの駆動のタイミングを説明するためのタイミングチャートである。同図に示すように、発光素子Ｐが駆動される期間は、交互に配列する期間ｔ１と期間ｔ２とに区分される。期間ｔ１においては、奇数番目のトランジスタＴｓｒに供給される階調制御信号ＰＷＭ（２ｋ＋１）のパルス幅の制御によって奇数番目の発光素子Ｐ（２ｋ＋１）が階調値に応じた光量に駆動される一方、偶数番目のトランジスタＴｓｒに供給される階調制御信号ＰＷＭ（２ｋ）がＬレベルに維持されることで偶数番目の発光素子Ｐ（２ｋ）は消灯する。これとは逆に期間ｔ２においては、階調制御信号ＰＷＭ（２ｋ＋１）がＬレベルを維持することで奇数番目の発光素子Ｐ（２ｋ＋１）は消灯し、階調制御信号ＰＷＭ（２ｋ）のパルス幅の制御によって偶数番目の発光素子Ｐ（２ｋ）は階調値に応じた光量で発光する。

以上の構成においては、メモリＭ１〜Ｍ３だけでなく電流生成回路ＤＲ（トランジスタＴ１〜Ｔ３）も２個の発光素子Ｐで共用されるから、第１ないし第３実施形態と比較して素子回路１００Ａの規模が縮小されるという利点がある。さらに、２個の発光素子Ｐでひとつの電流生成回路ＤＲが共用されるとは言っても、各発光素子Ｐの発光を時分割で制御することで各々の階調を個別に制御することが可能である。

＜Ｅ．第５実施形態＞
図８は、本発明の第５実施形態に係る発光装置１０の構成を示すブロック図である。図８に示すように、本実施形態の発光装置１０は、図１の各要素に加えて環境センサ６０と劣化センサ７０とを具備する。環境センサ６０および劣化センサ７０は、各発光素子Ｐの光量のバラツキを変化させる原因となる要素を検知する手段である。さらに詳述すると、環境センサ６０は、発光装置１０の周辺の温度や湿度を測定する。また、劣化センサ７０は、各発光素子Ｐの劣化の程度を検出するための手段である。過去の発光時間や光量が増加するほど（すなわち過去に指定された階調値が大きいほど）発光素子Ｐの劣化は進行するから、例えば過去に各発光素子Ｐに指定された階調値を逐次に累積した数値を出力する回路が劣化センサ７０として採用される。

制御回路２０は、不揮発性メモリ５０に記憶された各補正ビットｍを、環境センサ６０および劣化センサ７０の各々からの出力に応じて更新したうえで補正ビット供給部４０に出力する。例えば、制御回路２０は、環境センサ６０が検出した温度や湿度や劣化センサ７０が検出した各発光素子Ｐの劣化の程度（階調値の累積値）に拘わらず各発光素子Ｐの光量が均一化されるように、不揮発性メモリ５０の各補正ビットｍを環境センサ６０および劣化センサ７０による出力に基づいて修正する。

以上のように、本実施形態によれば、各発光素子Ｐや各トランジスタＴ１〜Ｔ３の初期的な特性のバラツキに加えて、発光装置１０が現実に使用される環境（温度・湿度）と経時的な劣化とに起因した各発光素子Ｐや各トランジスタＴ１〜Ｔ３の特性のバラツキも補償することが可能である。

なお、以上においては階調値の累積値に応じて各発光素子Ｐの劣化の程度を判別する構成を例示したが、例えば、同じ階調値が指定されたときの各発光素子Ｐの光量を測定する受光体（例えばＣＣＤ（Charge Coupled Device）素子）を設け、受光体による測定の結果から特定される各発光素子Ｐの光量に基づいて各々の劣化の程度を判定してもよい。

＜Ｆ．変形例＞
（１）以上においては潜像の１ラインを構成する各画素がひとつの発光素子Ｐによる露光で形成される場合を例示したが、複数の発光素子Ｐからの出射光を感光体ドラム１１０に多重的に照射（多重露光）することで潜像のひとつの画素を形成してもよい。特に、第４実施形態に係る発光装置１０においては、ひとつの電流生成回路ＤＲを共用する２個の発光素子Ｐは別個の期間（ｔ１，ｔ２）にて順次に発光するから、奇数番目の発光素子Ｐによる出射光と偶数番目の発光素子Ｐによる出射光との多重露光で画素を形成する構成に特に好適に採用される。

（２）以上に例示した各実施形態を適宜に組み合わせてもよい。例えば、第３実施形態における電流生成回路ＤＲを第４実施形態や第５実施形態に採用してもよい。また、第３実施形態から第５実施形態においても、第２実施形態と同様に、最小の電流Ｉ１を生成する複数のトランジスタＴ１がひとつのメモリＭ１を共用する構成が採用される。

（３）上述した実施形態では、各電流生成回路にＴ１〜Ｔ３の３個のトランジスタが電流源として含まれる態様について説明したが、これに限定されない。また、上述した実施形態では、１個のメモリＭに共通して接続される電流源の個数は、電流源の出力する電流の大きさが大きくなるほど増加する態様について説明したが、これに限られない。例えば、電流生成回路ＤＲが、電流Ｉ１〜Ｉ５を出力する５個のトランジスタＴ１〜Ｔ５から構成され、電流Ｉ１＜Ｉ２＜Ｉ３＜Ｉ４＜Ｉ５の関係がある場合、Ｉ１を出力する１個のトランジスタＴ１に対して１個のメモリが接続し、Ｉ２を出力する２個のトランジスタＴ２に対して１個のメモリが接続し、Ｉ３を出力する２個のトランジスタＴ３に対して１個のメモリが接続し、Ｉ４を出力する４個のトランジスタＴ４に対して１個のメモリが接続し、Ｉ５を出力する４個のトランジスタＴ５に対して１個のメモリが接続し、といった態様が含まれる。

＜Ｇ．画像印刷装置＞
図１に示したように、以上の各態様に係る発光装置１０は、電子写真方式を利用した画像印刷装置における像担持体に潜像を書き込むためのライン型の光ヘッドとして利用され得る。画像印刷装置の例としては、プリンタ、複写機の印刷部分およびファクシミリの印刷部分がある。図９は、発光装置１０をライン型の光ヘッドとして用いた画像印刷装置の一例を示す縦断面図である。この画像印刷装置は、ベルト中間転写体方式を利用したタンデム型のフルカラー画像印刷装置である。

この画像印刷装置では、同様な構成の４個の有機ＥＬアレイ１０Ｋ，１０Ｃ，１０Ｍ，１０Ｙが、同様な構成である４個の感光体ドラム（像担持体）１１０Ｋ，１１０Ｃ，１１０Ｍ，１１０Ｙの露光位置にそれぞれ配置されている。有機ＥＬアレイ１０Ｋ，１０Ｃ，１０Ｍ，１０Ｙは、以上に例示したいずれかの態様に係る発光装置１０である。

図９に示すように、この画像印刷装置には、駆動ローラ１２１と従動ローラ１２２とが設けられており、これらのローラ１２１，１２２には無端の中間転写ベルト１２０が巻回されて、矢印に示すようにローラ１２１，１２２の周囲を回転させられる。図示しないが、中間転写ベルト１２０に張力を与えるテンションローラなどの張力付与手段を設けてもよい。

この中間転写ベルト１２０の周囲には、外周面に感光層を有する４個の感光体ドラム１１０Ｋ，１１０Ｃ，１１０Ｍ，１１０Ｙが互いに所定の間隔をおいて配置される。添え字Ｋ，Ｃ，Ｍ，Ｙはそれぞれ黒、シアン、マゼンタ、イエローの顕像を形成するために使用されることを意味している。他の部材についても同様である。感光体ドラム１１０Ｋ，１１０Ｃ，１１０Ｍ，１１０Ｙは、中間転写ベルト１２０の駆動と同期して回転駆動される。

各感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の周囲には、コロナ帯電器１１１（Ｋ，Ｃ，Ｍ，Ｙ）と、有機ＥＬアレイ１０（Ｋ，Ｃ，Ｍ，Ｙ）と、現像器１１４（Ｋ，Ｃ，Ｍ，Ｙ）が配置されている。コロナ帯電器１１１（Ｋ，Ｃ，Ｍ，Ｙ）は、対応する感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の外周面を一様に帯電させる。有機ＥＬアレイ１０（Ｋ，Ｃ，Ｍ，Ｙ）は、感光体ドラムの帯電させられた外周面に静電潜像を書き込む。各有機ＥＬアレイ１０（Ｋ，Ｃ，Ｍ，Ｙ）は、複数の発光素子Ｐの配列方向が感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の母線（主走査方向）に沿うように設置される。静電潜像の書き込みは、上記の複数の発光素子Ｐによって感光体ドラムに光を照射することにより行う。現像器１１４（Ｋ，Ｃ，Ｍ，Ｙ）は、静電潜像に現像剤としてのトナーを付着させることにより感光体ドラムに顕像すなわち可視像を形成する。

このような４色の単色顕像形成ステーションにより形成された黒、シアン、マゼンタ、イエローの各顕像は、中間転写ベルト１２０上に順次一次転写されることにより、中間転写ベルト１２０上で重ね合わされ、この結果としてフルカラーの顕像が得られる。中間転写ベルト１２０の内側には、４つの一次転写コロトロン（転写器）１１２（Ｋ，Ｃ，Ｍ，Ｙ）が配置されている。一次転写コロトロン１１２（Ｋ，Ｃ，Ｍ，Ｙ）は、感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の近傍にそれぞれ配置されており、感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）から顕像を静電的に吸引することにより、感光体ドラムと一次転写コロトロンの間を通過する中間転写ベルト１２０に顕像を転写する。

最終的に画像を形成する対象としてのシート１０２は、ピックアップローラ１０３によって、給紙カセット１０１から１枚ずつ給送されて、駆動ローラ１２１に接した中間転写ベルト１２０と二次転写ローラ１２６の間のニップに送られる。中間転写ベルト１２０上のフルカラーの顕像は、二次転写ローラ１２６によってシート１０２の片面に一括して二次転写され、定着部である定着ローラ対１２７を通ることでシート１０２上に定着される。この後、シート１０２は、排紙ローラ対１２８によって、装置上部に形成された排紙カセット上へ排出される。

次に、本発明に係る画像印刷装置の他の実施の形態について説明する。
図１０は、発光装置１０をライン型の光ヘッドとして用いた他の画像印刷装置の縦断面図である。この画像印刷装置は、ベルト中間転写体方式を利用したロータリ現像式のフルカラー画像印刷装置である。図１０に示す画像印刷装置において、感光体ドラム１６５の周囲には、コロナ帯電器１６８、ロータリ式の現像ユニット１６１、有機ＥＬアレイ１６７、中間転写ベルト１６９が設けられている。

コロナ帯電器１６８は、感光体ドラム１６５の外周面を一様に帯電させる。有機ＥＬアレイ１６７は、感光体ドラム１６５の帯電させられた外周面に静電潜像を書き込む。有機ＥＬアレイ１６７は、以上に例示した各態様の発光装置１０であり、複数の発光素子Ｐの配列方向が感光体ドラム１６５の母線（主走査方向）に沿うように設置される。静電潜像の書き込みは、これらの発光素子Ｐから感光体ドラム１６５に光を照射することにより行う。

現像ユニット１６１は、４つの現像器１６３Ｙ，１６３Ｃ，１６３Ｍ，１６３Ｋが９０°の角間隔をおいて配置されたドラムであり、軸１６１ａを中心にして反時計回りに回転可能である。現像器１６３Ｙ，１６３Ｃ，１６３Ｍ，１６３Ｋは、それぞれイエロー、シアン、マゼンタ、黒のトナーを感光体ドラム１６５に供給して、静電潜像に現像剤としてのトナーを付着させることにより感光体ドラム１６５に顕像すなわち可視像を形成する。

無端の中間転写ベルト１６９は、駆動ローラ１７０ａ、従動ローラ１７０ｂ、一次転写ローラ１６６およびテンションローラに巻回されて、これらのローラの周囲を矢印に示す向きに回転させられる。一次転写ローラ１６６は、感光体ドラム１６５から顕像を静電的に吸引することにより、感光体ドラムと一次転写ローラ１６６の間を通過する中間転写ベルト１６９に顕像を転写する。

具体的には、感光体ドラム１６５の最初の１回転で、有機ＥＬアレイ１６７によりイエロー（Ｙ）像のための静電潜像が書き込まれて現像器１６３Ｙにより同色の顕像が形成され、さらに中間転写ベルト１６９に転写される。また、次の１回転で、有機ＥＬアレイ１６７によりシアン（Ｃ）像のための静電潜像が書き込まれて現像器１６３Ｃにより同色の顕像が形成され、イエローの顕像に重なり合うように中間転写ベルト１６９に転写される。そして、このようにして感光体ドラム１６５が４回転する間に、イエロー、シアン、マゼンタ、黒の顕像が中間転写ベルト１６９に順次重ね合わせられ、この結果フルカラーの顕像が転写ベルト１６９上に形成される。最終的に画像を形成する対象としてのシートの両面に画像を形成する場合には、中間転写ベルト１６９に表面と裏面の同色の顕像を転写し、次に中間転写ベルト１６９に表面と裏面の次の色の顕像を転写する形式で、フルカラーの顕像を中間転写ベルト１６９上で得る。

画像印刷装置には、シートが通過させられるシート搬送路１７４が設けられている。シートは、給紙カセット１７８から、ピックアップローラ１７９によって１枚ずつ取り出され、搬送ローラによってシート搬送路１７４を進行させられ、駆動ローラ１７０ａに接した中間転写ベルト１６９と二次転写ローラ１７１の間のニップを通過する。二次転写ローラ１７１は、中間転写ベルト１６９からフルカラーの顕像を一括して静電的に吸引することにより、シートの片面に顕像を転写する。二次転写ローラ１７１は、図示しないクラッチにより中間転写ベルト１６９に接近および離間させられるようになっている。そして、シートにフルカラーの顕像を転写する時に二次転写ローラ１７１は中間転写ベルト１６９に当接させられ、中間転写ベルト１６９に顕像を重ねている間は二次転写ローラ１７１から離される。

以上のようにして画像が転写されたシートは定着器１７２に搬送され、定着器１７２の加熱ローラ１７２ａと加圧ローラ１７２ｂの間を通過させられることにより、シート上の顕像が定着する。定着処理後のシートは、排紙ローラ対１７６に引き込まれて矢印Ｆの向きに進行する。両面印刷の場合には、シートの大部分が排紙ローラ対１７６を通過した後、排紙ローラ対１７６が逆方向に回転させられ、矢印Ｇで示すように両面印刷用搬送路１７５に導入される。そして、二次転写ローラ１７１により顕像がシートの他面に転写され、再び定着器１７２で定着処理が行われた後、排紙ローラ対１７６でシートが排出される。

図９および図１０に例示した画像印刷装置は、発光素子Ｐを露光手段として利用しているので、レーザ走査光学系を用いた場合よりも、装置の小型化を図ることができる。なお、以上に例示した以外の電子写真方式の画像印刷装置にも本発明の発光装置を採用することができる。例えば、中間転写ベルトを使用せずに感光体ドラムから直接シートに顕像を転写するタイプの画像印刷装置や、モノクロの画像を形成する画像印刷装置にも本発明に係る発光装置を応用することが可能である。

また、本発明に係る発光装置が適用される画像形成装置は画像印刷装置に限定されない。例えば、各種の電子機器における照明装置としても本発明の発光装置が採用される。このような電子機器としては、ファクシミリ、複写機、複合機、プリンタなどが挙げられる。これらの電子機器には、複数の発光素子を面状に配列した発光装置が好適に採用される。

本発明の第１実施形態に係る発光装置を利用した画像印刷装置の一部の構成を示す斜視図。 発光装置の電気的な構成を示すブロック図。 発光装置における素子領域の回路構成を示す回路図。 第２実施形態に係る素子領域の回路構成を回路図。 第３実施形態に係る素子領域の回路構成を回路図。 第４実施形態に係る素子領域の回路構成を回路図。 駆動方法を説明するためのタイムチャート。 第５実施形態に係る発光装置の電気的な構成を示すブロック図。 本発明に係る発光装置を利用した画像印刷装置の構成を示す縦断面図。 本発明に係る発光装置を利用した他の画像印刷装置の構成を示す縦断面図。

符号の説明

１０…発光装置、１０Ａ…制御装置、１０Ｂ…光ヘッド、１５…集光性レンズアレイ、２０…制御回路、３０…階調データ供給部、４０…補正ビット供給部、５０…不揮発性メモリ、６０…環境センサ、７０…劣化センサ、１００…素子領域、１００，１００ａ，１００ｂ，１００ｃ…素子回路、１１０…感光体ドラム（像担持体）、ＤＲ…電流生成回路、ＧND…接地電位、Ｉ１，Ｉ２，Ｉ３…電流、Ｉel…駆動電流、Ｌ１，Ｌ２…給電線、Ｍ１，Ｍ２，Ｍ３…メモリ、ｍ…補正ビット、Ｐ…発光素子、ＰＷＭ…階調制御信号、Ｔ１，Ｔ２，Ｔ３，Ｔｓｒ，Ｔｓ１，Ｔｓ２，Ｔｓ３…トランジスタ、Ｖ１…第１電圧、Ｖ２…第２電圧、ＶEL…電源電圧、ＶREF…基準電圧。

Claims (17)

1. 駆動電流の大きさに応じた光量で発光する複数の発光素子と、
   前記複数の発光素子の各々に対応して設けられ、各々が複数の電流源を備え、前記複数の電流源から出力される電流を合成して前記駆動電流として出力する複数の電流生成回路と、
   前記複数の電流源の各々が出力する電流を制御する制御信号を記憶する複数のメモリとを備え、
   前記複数の電流源の各々が出力する電流の大きさは相違しており、
   前記複数の電流生成回路のうち、２以上の電流生成回路において、前記複数のメモリの少なくとも１つのメモリが、所定の電流に対応した電流源に共通に接続されている、
   発光装置。
2. 共通して接続される電流源の個数は、前記電流源の出力する電流の大きさが大きくなるほど増加する、
   請求項１に記載の発光装置。
3. 共通して接続される電流源の個数が減少するほど、共通して接続される電流源が属する各電流生成回路から前記駆動電流が供給される前記発光素子は近接して配置される、
   請求項１または２に記載の発光装置。
4. 前記複数のメモリの一部が異なる電流生成回路に属する２以上の電流源に共通して接続され、
   前記複数の電流源のうち最小の電流を出力する電流源は、個別に前記メモリと接続される、
   請求項１乃至３のいずれか一項に記載の発光装置。
5. 前記複数のメモリの全部が、異なる電流生成回路に属する２以上の電流源に共通して接続され、
   前記複数の発光素子は隣接する２個の発光素子で組を構成しており、
   組を構成する発光素子に対して前記駆動電流を各々供給する２つの電流生成回路の一方に含まれる最小の電流を出力する電流源と、その他方に含まれる最小の電流を出力する電流源とは、共通のメモリと接続される、
   請求項１乃至３のいずれか一項に記載の発光装置。
6. 前記複数の発光素子と前記複数の電流生成回路との間に各々設けられた複数の発光制御トランジスタと、
   前記複数の発光素子の各々で表示すべき階調に応じたパルス幅のパルス信号を生成し、前記複数の発光制御トランジスタのゲートに各々供給する駆動手段とを備える、
   請求項１乃至５のいずれか一項に記載の発光装置。
7. 駆動電流の大きさに応じた光量で発光する複数の発光素子と、
   各々が複数の電流源を備え、前記複数の電流源から出力される電流を合成して前記駆動電流として出力する複数の電流生成回路と、
   前記複数の電流源の各々が出力する電流を制御する制御信号を記憶する複数のメモリとを備え、
   前記複数の発光素子は隣接する２個の発光素子で組を構成しており、
   前記複数の電流生成回路の各々は前記発光素子の組ごとに設けられており、
   前記複数の電流源の各々が出力する電流の大きさは相違し、
   前記複数のメモリの全部または一部は、異なる電流生成回路に属する２以上の電流源に共通して接続される、
   発光装置。
8. 前記複数の発光素子と前記複数の電流生成回路との間に各々設けられた複数の発光制御トランジスタと、
   前記複数の発光素子を発光させる期間を、組を構成する発光素子の一方を発光させる第１期間と組を構成する他方の発光素子を発光させる第２期間とに分割し、前記第１期間において一方の発光素子で表示すべき階調に応じたパルス幅のパルス信号を生成し、前記第２期間において他方の発光素子で表示すべき階調に応じたパルス幅のパルス信号を生成し、前記複数の発光制御トランジスタのゲートに各々供給する駆動手段とを備える、
   請求項７に記載の発光装置。
9. 異なる電流生成回路に属し同じ大きさの電流を出力し、同じメモリに接続される電流源は、前記複数の発光素子が並ぶ方向に、隣接して配置される、
   請求項１乃至８のいずれか一項に記載の発光装置。
10. 前記複数の電流源の各々は、電源電位が供給されるソースと、前記メモリに接続されるゲートと、電流を出力するドレインとを有するトランジスタで構成され、
    前記メモリは、前記制御信号としてアナログの２値のレベルを記憶しており、前記制御信号の一方のレベルは前記トランジスタをオフ状態にするレベルであり、前記制御信号の他方のレベルは前記ドレインから出力される電流の大きさに応じたレベルである、
    請求項１乃至９のいずれか一項に記載の発光装置。
11. 前記複数の電流源の各々は、
    電源電位が供給されるソースと基準電位が供給されるゲートとを有する第１トランジスタと、
    他の電流源と共通のノードと前記第１トランジスタのドレインとの間に設けられ、そのゲートに前記制御信号が供給される第２トランジスタとを備え、
    前記メモリは、前記制御信号としてデジタルの２値のレベルを記憶しており、前記制御信号の一方のレベルは前記第２トランジスタをオフ状態にするレベルであり、前記制御信号の他方のレベルは前記第２トランジスタをオン状態にするレベルである、
    請求項１乃至９のいずれか一項に記載の発光装置。
12. 前記メモリに記憶される前記制御信号は、前記複数の発光素子の光量が均一となるように予め定められた固定値である請求項１乃至１１のいずれか一項に記載の発光装置。
13. 前記メモリに記憶される前記制御信号を更新する更新手段を備える請求項１乃至１１のいずれか一項に記載の発光装置。
14. 前記更新手段は、
    前記複数の発光素子の光量の初期ばらつきを示す初期データを記憶する不揮発性の記憶手段と、
    前記複数の発光素子の光量のばらつきが変化する要素を検知する検知手段と、
    前記検知手段の検知結果と前記記憶手段から読み出した前記初期データとに基づいて、前記制御信号を生成し、前記メモリに書き込む制御手段とを備える、
    請求項１３に記載の発光装置。
15. 駆動電流の大きさに応じた光量で発光する複数の発光素子と、
    複数の電流源と、
    複数のメモリと、を備え、
    前記複数の発光素子は、第１発光素子と、第２発光素子を含み、
    前記複数の電流源は、前記第１発光素子に電流を供給する第１電流源及び第２電流源と、前記第２発光素子に電流を供給する第３電流源及び第４電流源と、を含み、
    前記複数のメモリは、前記第１電流源が出力する電流を制御する第１制御信号を記憶する第１メモリと、前記第３電流源が出力する電流を制御する第２制御信号を記憶する第２メモリと、前記第２電流源が出力する電流を制御し、かつ、前記第４電流源が出力する電流を制御する第３制御信号を記憶する第３メモリを含む、発光装置。
16. 複数の発光素子と、
    複数の電流源と、
    複数のメモリと、を備え、
    前記複数の発光素子のうち、１の発光素子に、前記複数の電流源のうち、２以上の電流源から出力される電流を合成して駆動電流として供給され、
    前記複数のメモリの各々は、前記複数の電流源のうち、少なくとも１つの電流源から出力される電流を制御する制御信号を記憶しており、
    前記複数のメモリの個数は、前記複数の電流源の個数よりも少ない、発光装置。
17. 像担持体と、
    前記像担持体を帯電する帯電器と、
    複数の前記発光素子が配列され、前記像担持体の帯電された面に複数の前記発光素子により光を照射して潜像を形成する請求項１乃至１６のいずれか一項に記載の発光装置と、
    前記潜像にトナーを付着させることにより前記像担持体に顕像を形成する現像器と、
    前記像担持体から前記顕像を他の物体に転写する転写器と
    を具備する画像形成装置。

Images