KR20080031112A

KR20080031112A - 발광 장치 및 화상 형성 장치

Info

Publication number: KR20080031112A
Application number: KR1020070097662A
Authority: KR
Inventors: 히로아키 조; 신스케 후지카와
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 2006-10-02
Filing date: 2007-09-28
Publication date: 2008-04-08
Also published as: JP5130804B2; JP2008110598A; US20080079669A1; TWI425474B; US8077125B2; TW200822042A; CN101159118A; CN101159118B

Abstract

(과제) 주변 회로의 규모를 비대화시키는 일 없이 발광소자의 휘도 불균일을 보정한다.

(해결 수단) 복수의 발광소자(P)는 구동 전류(Iel)에 따라 발광한다. 각 발광소자(P)에 대응하는 복수의 전류 생성 회로(DR)는 별개의 전류를 출력하는 복수의 전류원(T1∼T3)을 포함한다. 메모리(M1∼M3)는, 전류원(T1∼T3)이 출력하는 전류를 제어하는 제어 신호를 기억한다. 전류 생성 회로(DR)는, 전류원(T1∼T3)이 출력하는 전류를 합성하여 구동 전류(Iel)를 생성한다. 메모리(M1∼M3)의 전부 또는 일부는, 다른 전류 생성 회로(DR)에 속하여 동등한 전류를 출력하는 2이상의 전류원에 공통으로 접속된다. 공통으로 접속되는 전류원의 개수는, 각각의 출력하는 전류가 클수록 증가하고, 공통으로 접속되는 전류원의 개수가 작을수록, 공통으로 접속되는 전류원이 속하는 각 전류 생성 회로(DR)로부터 구동 전류(Iel)가 공급되는 발광소자(P)는 근접한다.

발광 소자, 전류 생성 회로, 메모리

Description

발광 장치 및 화상 형성 장치 {LIGHT-EMITTING DEVICE AND IMAGE FORMING APPARATUS}

본 발명은, 유기 EL(Electroluminescence) 재료 등의 발광소자를 이용한 발광 장치, 및 이 발광 장치를 이용한 화상 형성 장치에 관한 것이다.

복수의 발광소자가 배열된 발광 장치가 종래부터 제안되고 있다. 이런 종류의 발광 장치에 있어서는, 각 발광소자의 특성이나 이를 제어하는 트랜지스터의 성능의 불균일에 기인하여, 복수의 발광소자의 사이에서 휘도의 불균일이 발생하는 경우가 있다. 이 휘도의 불균일을 억제하기 위해, 예를 들면, 특허 문헌 1에는, 각 발광소자의 계조(階調) 데이터를 보정하는 기술이 개시되어 있다. 이 기술에 있어서는, 사전에 측정된 각 발광소자의 휘도비에 따라, 각 발광소자의 계조 데이터가 보정되고, 이 보정 후의 계조 데이터에 따라 각 발광소자가 구동된다.

[특허 문헌 1] 일본공개특허공보 2005－283816호

그러나, 특허 문헌 1의 구성에 있어서는, 각 발광소자의 휘도비에 기초하여 계조 데이터를 보정하기 위한 회로가 불가결하기 때문에, 발광 영역의 주변에 배치되는 회로(이하 「주변 회로」라고 함)의 규모가 비대화한다는 문제가 있었다. 본 발명은, 이러한 사정을 감안하여 이루어진 것으로, 주변 회로의 규모를 비대화시키는 일 없이, 발광소자의 휘도의 불균일을 보정한다는 과제의 해결을 목적으로 하고 있다.

본 발명은, 전술한 과제의 적어도 일부를 해결하기 위해 이루어진 것이며, 이하의 형태 또는 적용예로서 실현하는 것이 가능하다.

［적용예 1］구동 전류의 크기에 따른 광량으로 발광하는 복수의 발광소자와, 상기 복수의 발광소자의 각각에 대응하여 설치되고, 각각이 복수의 전류원을 구비하여, 상기 복수의 전류원으로부터 출력되는 전류를 합성하여 상기 구동 전류로서 출력하는 복수의 전류 생성 회로와, 상기 복수의 전류원의 각각이 출력하는 전류를 제어하는 제어 신호를 기억하는 복수의 메모리를 구비하고, 상기 복수의 전류원의 각각이 출력하는 전류의 크기는 상위(相違)하고, 상기 복수의 전류 생성 회로 중, 2이상의 전류 생성 회로에 있어서, 상기 복수의 메모리의 적어도 1개의 메모리가, 소정의 전류에 대응하는 전류원에 공통으로 접속되어 있는 발광 장치.

［적용예 2］구동 전류의 크기에 따른 광량으로 발광하는 복수의 발광소자 와, 상기 복수의 발광소자의 각각에 대응하여 설치되고, 각각이 복수의 전류원을 구비하고, 상기 복수의 전류원으로부터 출력되는 전류를 합성하여 상기 구동 전류로서 출력하는 복수의 전류 생성 회로와, 상기 복수의 전류원의 각각이 출력하는 전류를 제어하는 제어 신호를 기억하는 복수의 메모리를 구비하고, 상기 복수의 전류원의 각각이 출력하는 전류의 크기는 상위하고, 상기 복수의 메모리의 전부 또는 일부는, 다른 전류 생성 회로에 속하여 동일한 크기의 전류를 출력하는 2이상의 전류원에 공통으로 접속되어 있는 발광 장치.

［적용예 3］구동 전류의 크기에 따른 광량으로 발광하는 복수의 발광소자와, 복수의 전류원과, 복수의 메모리를 구비하고, 상기 복수의 발광소자는, 제1 발광소자와 제2 발광소자를 포함하고, 상기 복수의 전류원은, 상기 제1 발광소자에 전류를 공급하는 제1 전류원 및 제2 전류원과, 상기 제2 발광소자에 전류를 공급하는 제3 전류원 및 제4 전류원을 포함하고, 상기 복수의 메모리는, 상기 제1 전류원이 출력하는 전류를 제어하는 제1 제어 신호를 기억하는 제1 메모리와, 상기 제3 전류원이 출력하는 전류를 제어하는 제2 제어 신호를 기억하는 제2 메모리와, 상기 제2 전류원이 출력하는 전류를 제어하고, 또한, 상기 제4 전류원이 출력하는 전류를 제어하는 제3 제어 신호를 기억하는 제3 메모리를 포함하는 발광 장치.

［적용예 4］복수의 발광소자와, 복수의 전류원과, 복수의 메모리를 구비하고, 상기 복수의 발광소자 중, 일 발광소자에, 상기 복수의 전류원 중, 2이상의 전류원으로부터 출력되는 전류를 합성하여 구동 전류로서 공급되고, 상기 복수의 메모리의 각각은, 상기 복수의 전류원 중, 적어도 1개의 전류원으로부터 출력되는 전 류를 제어하는 제어 신호를 기억하고 있고, 상기 복수의 메모리의 개수는, 상기 복수의 전류원의 개수보다도 적은 발광 장치.

상기 적용예에 있어서는, 개개의 발광소자에 대하여 개별적으로 설치된 전류 생성 회로로서, 출력 전류의 크기가 상위한 복수의 전류원의 출력 전류를 적절히 합성하여 구동 전류를 생성하는 전류 생성 회로를 이용하여 발광소자의 광량의 불균일(휘도의 불균일)을 보정한다. 따라서, 발광 영역의 주변 회로로서의 보정 회로를 별도로 설치할 필요가 없다. 따라서, 주변 회로의 규모를 비대화 시키는 일 없이, 발광소자의 광량의 불균일을 보정하는 것이 가능해진다.

상기 적용예에 의하면, 모든 전류원에 대하여 개별적으로 메모리를 설치하는 형태와 비교하여 메모리의 개수가 삭감되기 때문에, 회로 규모가 축소된다. 따라서, 상기 적용예에 의하면, 소자에 부여하는 구동 전류를 생성하는 소자 회로(예를 들면, 도 2에 있어서의 소자 회로(100A))의 규모를 억제하면서, 발광소자의 광량의 불균일을 보정하는 것이 가능해진다. 또한, 상기 적용예에 있어서는, 전류 생성 회로의 각 전류원은 복수의 메모리로 유지되는 제어 신호에 의해 제어되고, 메모리의 전부 또는 일부는 다른 전류 생성 회로에 속하여 동일한 크기의 전류를 출력하는 2이상의 전류원(트랜지스터)에 공통으로 접속되는 것이 바람직하다.

［적용예 5］상기 적용예에 따른 발광 장치의 매우 적합한 형태에 있어서, 공통으로 접속되는 전류원의 개수는, 상기 전류원의 출력하는 전류의 크기가 커질수록 증가한다. 환언하면, 1개의 메모리에 공통으로 접속되는 전류원의 개수는, 전류원의 출력 전류가 작아질수록 감소한다. 즉, 큰 전류를 생성하는 전류원에 대 해서는 다수의 전류원간에서 메모리를 공통화하고, 작은 전류를 출력하는 전류원에 대해서는 소수의 전류원간에서 메모리를 공통화한다. 따라서, 본 형태에 의하면, 큰 전류원으로 큰 불균일을 보정하고, 작은 전류원으로 미소한 불균일이 보정된다. 또한, 여기서, 「증가한다」란, 일부에 전류가 커져도 공통으로 접속되는 전류원의 개수가 동일한 경우를 포함한다. 예를 들면, 전류 생성 회로가 5개의 전류원으로 구성되고, 전류(I1∼I5)를 출력하여, I1＜I2＜I3＜I4＜I5의 관계가 있는 경우, I1을 출력하는 1개의 전류원에 대하여 1개의 메모리가 접속하고, I2를 출력하는 2개의 전류원에 대하여 1개의 메모리가 접속하고, I3를 출력하는 2개의 전류원에 대하여 1개의 메모리가 접속하고, I4를 출력하는 4개의 전류원에 대하여 1개의 메모리가 접속하고, I5를 출력하는 4개의 전류원에 대하여 1개의 메모리가 접속한다는 형태가 포함된다.

［적용예 6］상기 적용예에 따른 발광 장치의 매우 적합한 형태에 있어서, 공통으로 접속되는 전류원의 개수가 감소할수록, 공통으로 접속되는 전류원이 속하는 각 전류 생성 회로로부터 상기 구동 전류가 공급되는 상기 발광소자는 근접하여 배치된다. 즉, 근접하여 배치되는 발광소자간에서는 미소한 불균일이 보정되고, 보다 떨어진 위치에 배치되는 발광소자간에서는 큰 불균일이 보정된다. 발광소자는 배치되는 위치에 따라 광량이 불균일하기(즉, 근접하는 발광소자의 사이에서는 불균일은 작다) 때문에, 본 형태에 의하면, 발광소자의 광량의 불균일이 적절히(유효하게) 보정된다.

［적용예 7］상기 적용예에 따른 발광 장치의 매우 적합한 형태에 있어서, 상기 복수의 메모리의 일부가 다른 전류 생성 회로에 속하는 2이상의 전류원에 공통으로 접속되고, 상기 복수의 전류원 중 최소의 전류를 출력하는 전류원은, 개별적으로 상기 메모리와 접속된다. 본 형태에 있어서는, 최소의 전류를 출력하는 전류원은 개별적으로 메모리에 접속되기 때문에, 큰 불균일은 큰 전류를 출력하는 전류원에 의해 보정하는 한편, 각 발광소자 사이의 미소한 불균일에 대해서는 최소의 전류를 출력하는 전류원에 의해 보정된다.

［적용예 8］상기 적용예에 따른 발광 장치의 매우 적합한 형태에 있어서, 상기 복수의 메모리의 전부가 다른 전류 생성 회로에 속하는 2이상의 전류원에 공통으로 접속되고, 상기 복수의 발광소자는 인접하는 2개의 발광소자로 조(組)를 구성하고 있고, 조를 구성하는 발광소자에 대하여 상기 구동 전류를 각각 공급하는 2개의 전류 생성 회로의 한쪽에 포함되는 최소의 전류를 출력하는 전류원과, 그 다른 한쪽에 포함되는 최소의 전류를 출력하는 전류원은, 공통의 메모리와 접속된다. 상기 적용예에 있어서는, 인접하는 2개의 발광소자의 조의 한쪽의 발광소자에 구동 전류를 공급하는 전류 생성 회로에 포함되는 최소의 전류를 출력하는 전류원과, 다른 한쪽의 발광소자에 구동 전류를 공급하는 전류 생성 회로에 포함되는 최소의 전류를 출력하는 전류원은, 공통의 메모리에 접속된다. 인접하는 2개의 발광소자의 사이에서는, 서로 떨어진 위치에 있는 2개의 발광소자의 사이와 비교하여, 그 특성은 유사하고 있는 경우가 많다. 이 때문에, 인접하는 2개의 발광소자에 대하여, 그 최소의 전류원에 대하여 메모리를 공유시킨 경우라도, 복수의 발광소자 전체로서의 불균일은 실 사용상 문제가 없는 정도로 대체로 보상된다.

［적용예 9］상기 적용예에 따른 발광 장치의 매우 적합한 형태에 있어서, 상기 복수의 발광소자와 상기 복수의 전류 생성 회로와의 사이에 각각 설치된 복수의 발광 제어 트랜지스터와, 상기 복수의 발광소자의 각각에서 표시해야 할 계조에 따른 펄스폭의 펄스 신호를 생성하여, 상기 복수의 발광 제어 트랜지스터의 게이트에 각각 공급하는 구동 수단을 구비한다. 이 형태에 있어서는, 각 발광소자에 대하여, 지정된 계조에 따른 시간만큼 각 구동 전류를 공급하는 PWM(Pulse Width Modulation) 방식이 채용된다. 이 방식에 의하면, 구동 전류를 공급하는 시간에 의해 계조가 제어되기 때문에, 보정 회로에서 생성하는 보정 전류를 계조에 따라 설정할 필요가 없다. 즉, 보정 전류를 계조와는 독립하여 제어하는 것이 가능해진다.

［적용예 10］구동 전류의 크기에 따른 광량으로 발광하는 복수의 발광소자와, 각각이 복수의 전류원을 구비하여, 상기 복수의 전류원으로부터 출력되는 전류를 합성하여 상기 구동 전류로서 출력하는 복수의 전류 생성 회로와, 상기 복수의 전류원의 각각이 출력하는 전류를 제어하는 제어 신호를 기억하는 복수의 메모리를 구비하고, 상기 복수의 발광소자는 인접하는 2개의 발광소자로 조를 구성하고 있고, 상기 복수의 전류 생성 회로의 각각은 상기 발광소자의 조 마다 설치되어 있고, 상기 복수의 전류원의 각각이 출력하는 전류의 크기는 상위하고, 상기 복수의 메모리의 전부 또는 일부는, 다른 전류 생성 회로에 속하는 2이상의 전류원에 공통으로 접속되는 발광 장치.

상기 적용예에 있어서는, 전류 생성 회로가 2개의 발광소자에 대하여 공통으 로 설치된다. 따라서, 각 발광소자에 대하여 1개의 전류 생성 회로를 설치하는 경우와 비교하여, 회로 규모가 축소된다. 이와 같이, 상기 적용예에 의하면, 전류 생성 회로의 규모를 억제하면서, 발광소자의 광량의 불균일을 보정하는 것이 가능해진다.

［적용예 11］상기 적용예에 따른 발광 장치의 매우 적합한 형태에 있어서, 상기 복수의 발광소자와 상기 복수의 전류 생성 회로와의 사이에 각각 설치된 복수의 발광 제어 트랜지스터와, 상기 복수의 발광소자를 발광시키는 기간을, 조를 구성하는 발광소자의 한쪽을 발광시키는 제1 기간과 조를 구성하는 다른 한쪽의 발광소자를 발광시키는 제2 기간으로 분할하고, 상기 제1 기간에 있어서 한쪽의 발광소자에서 표시해야 할 계조에 따른 펄스폭의 펄스 신호를 생성하고, 상기 제2 기간에 있어서 다른 한쪽의 발광소자에서 표시해야 할 계조에 따른 펄스폭의 펄스 신호를 생성하고, 상기 복수의 발광 제어 트랜지스터의 게이트에 각각 공급하는 구동 수단을 구비한다. 본 형태에 있어서는, 발광소자를 발광시키는 기간을, 조를 구성하는 한쪽의 발광소자를 발광시키는 제1 기간과 조를 구성하는 다른 발광소자를 발광시키는 제2 기간으로 분할(시분할)하기 때문에, 1개의 전류 생성 회로가 출력하는 구동 전류가 제1 기간에서는 한쪽의 발광소자에 공급되고, 제2 기간에서는 다른 한쪽의 발광소자에 공급된다. 따라서, 조를 구성하는 발광소자의 각각에 전류 생성 회로를 설치하지 않아도, 각 발광소자의 계조를 개별적으로 제어하는 것이 가능해진다.

［적용예 12］상기 적용예에 따른 발광 장치의 매우 적합한 형태에 있어서, 다른 전류 생성 회로에 속하여 동일한 크기의 전류를 출력하여, 동일한 메모리에 접속되는 전류원은, 상기 복수의 발광소자가 늘어서는 방향으로, 인접하여 배치된다. 본 형태에 있어서는, 다른 전류 생성 회로에 속하여 동일한 크기의 전류를 출력하여, 동일한 메모리에 접속되는 전류원은 인접하여 배치되고, 그 인접 방향은 발광소자가 늘어서는 방향과 동일한 방향이기 때문에, 서로 근접하는 전류원이 공통의 메모리에 접속한다. 따라서, 트랜지스터의 특성의 불균일이나 제조상의 오차에 기인한 발광소자의 광량의 불균일도 보상하는 것이 가능해진다.

［적용예 13］상기 적용예에 따른 발광 장치의 매우 적합한 형태에 있어서, 상기 복수의 전류원의 각각은, 전원 전위가 공급되는 소스와, 상기 메모리에 접속되는 게이트와, 전류를 출력하는 드레인을 갖는 트랜지스터로 구성되고, 상기 메모리는, 상기 제어 신호로서 아날로그의 2개의 레벨을 기억하고 있고, 상기 제어 신호의 한쪽의 레벨은 상기 트랜지스터를 오프 상태로 하는 레벨이며, 상기 제어 신호의 다른 한쪽의 레벨은 상기 드레인으로부터 출력되는 전류의 크기에 따른 레벨이다. 이 형태에 있어서는, 메모리에 아날로그의 2개 레벨의 제어 신호를 기억시킴으로써 1개의 트랜지스터로 전류원을 구성할 수 있기 때문에, 트랜지스터의 개수를 억제하는 것이 가능해진다.

［적용예 14］상기 적용예에 따른 발광 장치의 매우 적합한 형태에 있어서, 상기 복수의 전류원의 각각은, 전원 전위가 공급되는 소스와 기준 전위가 공급되는 게이트를 갖는 제1 트랜지스터와, 다른 전류원과 공통의 노드(node)와 상기 제1 트랜지스터의 드레인과의 사이에 설치되어, 그 게이트에 상기 제어 신호가 공급되는 제2 트랜지스터를 구비하고, 상기 메모리는, 상기 제어 신호로서 디지털의 2개의 레벨을 기억하고 있고, 상기 제어 신호의 한쪽의 레벨은 상기 제2 트랜지스터를 오프 상태로 하는 레벨이며, 상기 제어 신호의 다른 한쪽의 레벨은 상기 제2 트랜지스터를 온 상태로 하는 레벨이다. 이 형태에 있어서는, 제2 트랜지스터를 스위치로서 설치함으로써, 메모리의 구성을 간이하게 할 수 있다.

［적용예 15］상기 적용예에 따른 발광 장치의 매우 적합한 형태에 있어서, 상기 메모리에 기억되는 상기 제어 신호는, 상기 복수의 발광소자의 광량이 균일하게 되도록 미리 정해진 고정값이다. 미리 정해진 고정값은, 예를 들면 발광소자의 광량의 초기 불균일에 기초한 보정 비트로서, 제조시에 측정한 발광소자의 광량에 기초한 제어 신호를 미리 메모리에 편입하도록 해도 좋다. 또는, 고정값을 메모리에 기억하는 대신에, 상기 메모리에 기억되는 상기 제어 신호를 갱신하는 갱신 수단(updating means;제어장치(10A), 보정 비트 공급부(40))을 구비하도록 해도 좋다. 이 경우, 예를 들면, 불균일을 보정하기 위한 보정 비트를 불휘발성 메모리에 기억시켜 두고, 전원을 투입할 때마다 보정 비트에 기초한 제어 신호를 불휘발성 메모리로부터 메모리에 로드해도 좋다.

［적용예 16］상기 적용예에 따른 발광 장치의 매우 적합한 형태에 있어서, 상기 갱신 수단은, 상기 복수의 발광소자의 광량의 초기 불균일을 나타내는 초기 데이터를 기억하는 불휘발성의 기억 수단과, 상기 복수의 발광소자의 광량의 불균일이 변화하는 요소를 검지하는 검지 수단과, 상기 검지 수단의 검지 결과와 상기 기억 수단으로부터 읽어낸 상기 초기 데이터에 기초하여, 상기 제어 신호를 생성하 고, 상기 메모리에 기입하는 제어 수단을 구비하여도 좋다. 발광소자는, 장치 주변의 온도나 습도에 의해 열화의 정도가 좌우되기 때문에, 주변의 습도나 온도를 측정하는 환경 측정 수단을 검지 수단으로서 구비하여도 좋다. 또한, 광량이 크고 발광 시간이 길수록(즉, 계조가 클수록) 발광소자의 열화는 진행하기 때문에, 각 발광소자에 대하여 지정된 계조를 순서대로 기록하여 누적하는 열화 측정 수단을 검지 수단으로서 구비하여도 좋다. 이 열화 측정 수단은 환경 측정 수단 대신에 설치해도 좋고, 환경 측정 수단과 병용해도 좋다.

［적용예 17］본 발명의 적용예에 따른 화상 형성 장치는, 상 담지체(image carrier)와, 상기 상 담지체를 대전하는 대전기와, 복수의 상기 발광소자가 배열되어, 상기 상 담지체의 대전된 면에 복수의 상기 발광소자에 의해 빛을 조사하여 잠상(潛像)을 형성하는, 상기 적용예에 따른 발광 장치와, 상기 잠상에 토너를 부착시킴으로써 상기 상 담지체에 현상(顯像)을 형성하는 현상기로 해도 파악된다. 상기 적용 예의 화상 형성 장치에 의하면, 전술한 각 형태에 대해서의 효과 중 어느 하나가 달성된다.

(발명을 실시하기 위한 최선의 형태)

도면을 참조하면서 본 발명의 여러가지 실시의 형태를 설명한다. 또한, 각 도에 있어서 공통되는 부분에는 동일한 부호를 붙인다.

＜A. 제1 실시 형태＞

도 1은, 본 실시 형태에 따른 발광 장치를 이용한 화상 인쇄 장치의 일부의 구성을 나타내는 사시도이다. 동(同)도에 나타나는 바와 같이, 이 화상 인쇄 장치는, 발광 장치(10)와 집광성 렌즈 어레이(15)와 감광체 드럼(상 담지체;image carrier)(110)을 갖는다. 발광 장치(10)는, 어레이 형상으로 배열된 다수의 발광소자를 갖는다. 이러한 발광소자는, 용지 등의 기록재에 인쇄되어야 할 화상에 따라 선택적으로 발광한다. 집광성 렌즈 어레이(15)는, 발광 장치(10)와 감광체 드럼(110)과의 사이에 배치된다. 이 집광성 렌즈 어레이(15)는, 각각의 광축을 발광 장치(10)를 향한 자세로 어레이 형상으로 배열된 다수의 굴절률 분포형 렌즈를 포함한다. 이러한 집광성 렌즈 어레이(15)로서는, 예를 들면 니혼이타가라스가부시키가이샤로부터 입수 가능한 SLA(SELFOC(등록상표) lens array)가 있다(SELFOC는 니혼이타가라스가부시키가이샤의 등록상표). 발광 장치(10)의 각 발광소자로부터 발하여진 빛은 집광성 렌즈 어레이(15)의 각 굴절률 분포형 렌즈를 투과하여 감광체 드럼(110)의 표면에 있어서 결상(結像)한다. 감광체 드럼(110)은 회전하여, 감광체 드럼(110)의 표면의 소정의 노광 위치에 소망의 화상에 따른 잠상(潛像)이 형성된다.

도 2는, 발광 장치(10)의 기능 구성을 나타내는 블록도이다. 도 2에 나타나는 바와 같이, 발광 장치(10)는, 광헤드(10B)와 광헤드(10B)를 제어하는 제어장치(10A)를 포함한다. 광헤드(10B)는, 주(主)주사 방향(감광체 드럼(110)의 회전축 방향)으로 배열된 n개(n는 자연수)의 발광소자(P;P1~Pn)와 각 발광소자(P)를 구동하는 구동 전류를 생성·출력하는 소자 회로(100A)를 포함하는 소자 영역(100)을 갖는다. 발광소자(P)는, 전기적인 작용에 따라 계조가 변화하는 요소이다. 본 실 시 형태의 발광소자(P)는, 유기 EL(Electroluminescence) 재료로 형성된 발광 기능층과 이 발광 기능층을 사이에 두는 양극 및 음극을 갖는 유기 발광 다이오드 소자이며, 발광 기능층에 공급되는 전류에 따른 휘도로 발광한다. 광헤드(10B)는, 또한, 소자 영역(100)에 접속하는 계조 데이터 공급부(30)와 보정 비트 공급부(40)를 갖는다.

한편, 제어장치(10A)는, 계조 데이터 공급부(30) 및 보정 비트 공급부(40)를 제어하는 제어 회로(20)와, 제어 회로(20)에 접속된 불휘발성 메모리(50)를 갖는다. 불휘발성 메모리(50)는, 예를 들면 EEPROM(Electrically Erasable Programmable Read-Only Memory)이며, 각 발광소자(P)의 광량을 보정하기 위한 보정 비트(m)를 기억한다. 제어 회로(20)는, 외부로부터 공급된 화상 데이터(Din) 및 클록 신호(CK)를 계조 데이터 공급부(30)에 부여함과 함께, 전원 투입시에는, 불휘발성 메모리(50)로부터 읽어낸 보정 비트(m)를 보정 비트 공급부(40)에 부여한다. 광헤드(10B)의 계조 데이터 공급부(30)는, 제어 회로(20)로부터 공급된 화상 데이터(Din) 및 클록 신호(CK)에 기초하여 계조 제어 신호(PWM(PWM1, PWM2, PWM3,…PMn))를 생성하여 소자 영역(100)의 소자 회로(100A)에 공급하고, 보정 비트 공급부(40)는, 제어 회로(20)로부터 공급된 보정 비트(m)를 소자 회로(100A)에 공급한다.

도 3에 소자 영역(100)의 상세 구성을 나타낸다. 또한, 도 2의 설명에 있어서는, 발광소자(P)의 개수를 n개로서 설명했지만, 도 3에 있어서는, 설명의 편리 를 위해, 8개의 발광소자(P)만이 대표적으로 도시되고 있다. 도 3에 나타나는 바 와 같이, 소자 회로(100A)는, 전류 생성 회로(DR)와 N채널형의 트랜지스터(Tsr)(발광 제어 트랜지스터)를 발광소자(P)마다 구비한다. 전류 생성 회로(DR(DR1∼DR8))는, 이에 대응하는 발광소자(P)를 구동하기 위한 구동 전류(Iel)를 생성하는 회로이며, 3개의 P채널형의 트랜지스터(전류원)(T1∼T3)를 포함한다. 트랜지스터(T1∼T3)의 각각에 흐르는 전류(I1∼I3)가 합성된 후에 구동 전류(Iel)로서 트랜지스터(Tsr)에 출력된다.

본 실시 형태에 있어서는, PWM(Pulse Width Modulation) 방식을 이용하여 각 발광소자(P)의 계조가 제어된다. 즉, 발광소자(P)를 구동하는 단위가 되는 기간(예를 들면 1 수평 주사 기간) 중 발광소자(P)에 지정된 계조치에 따른 기간에서 트랜지스터(Tsr)를 온 상태로 함으로써 구동 전류(Iel)를 흘려 발광소자(P)를 발광시키고, 그 잔여의 기간에서 트랜지스터(Tsr)를 오프 상태로 함으로써 구동 전류(Iel)를 정지하여 발광소자(P)를 소등시킨다. 따라서, 계조 제어 신호(PWM)는, 발광소자(P)에 지정된 계조치에 따른 시간 길이에 걸쳐서 H레벨이 되는 신호이다.

소자 회로(100A)는, 또한, 보정 비트 공급부(40)로부터 공급된 보정 비트(m)를 유지하는 복수의 메모리(M(M1, M2, M3))를 갖는다. 각 메모리(M)는, 1비트의 SRAM(Static RAM)이다. 도 3으로부터 이해되는 바와 같이, 메모리(M1)는 발광소자(P)마다 개별적으로 설치되어, 발광소자(P)에 대응하는 각 전류 생성 회로(DR)의 트랜지스터(T1)의 게이트에 접속된다. 메모리(M2)는, 서로 인접하는 2개의 발광소자(P)의 조(組)마다 설치된다. 1개의 메모리(M2)는, 이에 대응하는 2개의 전류 생성 회로(DR)에 있어서의 각 트랜지스터(T2)의 게이트에 대하여 공통으로 접속된다. 도시의 예에 있어서는, 발광소자［P1, P2］,［P3, P4］,［P5, P6］,［P7, P8］의 각 조에 대응하는 2개의 트랜지스터(T2)의 게이트에 대하여 1개의 메모리(M2)가 공통으로 접속되어 있다. 메모리(M3)는, 서로 인접하는 4개의 발광소자(P)의 조 마다 설치된다. 1개의 메모리(M3)는, 이에 대응하는 4개의 전류 생성 회로(DR)에 있어서의 각 트랜지스터(T3)의 게이트에 대하여 공통으로 접속된다. 도시의 예에 있어서는, 발광소자［P1, P2, P3, P4］,［P5, P6, P7, P8］의 각 조에 대응하는 4개의 트랜지스터(T3)의 게이트에 대하여 1개의 메모리(M3)가 공통으로 접속되어 있다. 따라서, 메모리(M1∼M3)의 총수는, 전류원으로서의 트랜지스터(T1∼T3)의 총수보다 적어져 있다. 또한, 도 3에 있어서, 발광 장치(10)는, 복수의 발광소자(P1∼P8)와, 복수의 트랜지스터(T1∼T3)(전류원)와, 복수의 메모리(M1∼M3)를 구비하고 있다. 여기서, 발광 장치(10)는, 발광소자(P1)에 전류(I1)를 공급하는 트랜지스터(T1)와, 발광소자(P1)에 전류(I1)를 공급하는 트랜지스터(T2)와, 발광소자(P2)에 전류(I1)를 공급하는 트랜지스터(T1)와, 발광소자(P2)에 전류(I1)를 공급하는 트랜지스터(T2)를 구비하고 있다. 또한, 발광 장치(10)는, 발광소자(P1)에 전류(I1)를 공급하는 트랜지스터(T1)가 출력하는 전류를 제어하는 제1 제어 신호를 기억하는 메모리(M1)와, 발광소자(P1)에 전류(I1)를 공급하는 트랜지스터(T2)가 출력하는 전류를 제어하는 제2 제어 신호를 기억하는 메모리(M1)와, 발광소자(P1)에 전류(I1)를 공급하는 트랜지스터(T2)가 출력하는 전류를 제어하고, 또한, 발광소자(P2)에 전류(I1)를 공급하는 트랜지스터(T2)가 출력하는 전류를 제어하는 제3 제어 신호를 기억하는 메모리(M2)를 갖고 있다.

도 3에 나타나는 바와 같이, 각 메모리(M1, M2, M3)는, 제1 전위(V1)가 공급되는 급전선(L1)와 제2 전위(V2)가 공급되는 급전선(L2)에 대하여 공통으로 접속된다. 제1 전위(V1)는 제2 전위(V2)보다 낮은 전위이다. 각 메모리(M1, M2, M3)는, 자신이 유지하는 보정 비트(m)의 값에 따라 제1 전위(V1) 또는 제2 전위(V2)중 어느 하나를 출력한다. 더욱 상세히 설명하면, 각 메모리(M1, M2, M3)는, 보정 비트(m)가 「1」이면 제1 전위(V1)를 출력하고, 보정 비트(m)가 「0」이면 제2 전위(V2)를 출력한다.

전술한 바와 같이, 트랜지스터(T1∼T3)는, 각 보정 비트(m)에 따른 전류를 출력하는 P채널형의 트랜지스터이다. 제1 전위(V1)가 각 메모리(M1, M2, M3)로부터 게이트에 공급되었을 경우(즉, 보정 비트(m)가 「1」인 경우), 트랜지스터(T1∼T3)는 온 상태로 전이한다. 이 때 트랜지스터(T1∼T3)에는 전류(I1∼I3)가 흐른다. 한편, 각 메모리(M1, M2, M3)로부터 게이트에 제2 전위(V2)가 공급되었을 경우(즉, 보정 비트(m)가 「0」인 경우), 트랜지스터(T1∼T3)는 오프 상태로 전이한다. 따라서, 전류(I1∼I3)는 흐르지 않는다.

이상과 같이, 3개의 트랜지스터(T1∼T3)의 각각이 보정 비트(m)의 값에 따라 선택적으로 온 상태로 된다. 그리고, 온 상태가 된 1이상의 트랜지스터(T1∼T3)에 흐르는 전류(I1∼I3)를 합성함으로써 구동 전류(Iel)가 생성된다. 본 실시 형태에 있어서의 3개의 트랜지스터(T1, T2, T3)의 특성은, 각각의 게이트에 제1 전위(V1)가 공급되었을 때에 흐르는 전류(I1∼I3)의 상대비가 「I1：I2：I3=1：2：4」가 되도록 선정되고 있다. 즉, 각 트랜지스터(T1∼T3)는 복수의 전류(I1∼I3)(I1＜I2＜ I3)를 생성하는 전류원으로서 기능한다. 따라서, 구동 전류(Iel)는, 보정 비트(m)의 값에 따라 7 단계의 전류치의 어느 쪽인가에 설정된다. 이상과 같이, 본 실시 형태에 있어서는, 트랜지스터(T1∼T3) 중 출력하는 전류(I1∼I3)의 크기가 큰 것일수록, 1개의 메모리에 공통으로 접속되는 개수가 증가하도록 구성된다.

보정 비트(m)는, 발광소자(P)의 광량을 측정한 결과에 기초하여, 각 발광소자(P)의 각 메모리(M1∼M3)에 대하여 개별적으로 생성된다. 예를 들면, 각 발광소자(P)에 동일한 계조를 지정한 후에 모든 발광소자(P)의 실제의 계조가 측정되고, 이 측정의 결과(비보정시에 있어서의 계조의 불균일)에 기초하여, 각 발광소자(P)의 광량이 목표치에 가까워지도록 보정 비트(m)가 결정된다. 트랜지스터(T1∼T3)는 「1：2：4」로 가중치를 두고 있기 때문에, 트랜지스터(T3)에 접속되는 메모리(M3)에 대하여 설정된 보정 비트(m)의 값에 의해 발광소자(P)의 큰 불균일이 보상되고, 트랜지스터(T1)에 접속되는 메모리(M1)에 대하여 설정된 보정 비트(m)의 값에 의해 미소한 불균일이 보상된다.

그런데, 발광소자(P)나 트랜지스터(T1∼T3)의 특성은, 각각의 기판상에 있어서의 위치에 따라 상위한 경우가 많다. 환언하면, 서로 근접하여 배치되는 복수의 발광소자(P)나 복수의 트랜지스터(T)는 각각의 특성이 유사하다. 이상의 경향을 고려하면, 구동 전류(Iel)를 구성하는 전류(I1)와 전류(I2)와 전류(I3)를 선택적으로 조합함으로써 각 발광소자(P)의 광량을 균일화하는 경우, 전류(I1)나 전류(I2)와 비교하여 큰 전류(I3)의 유무는, 서로 인접하는 4개 정도의 발광소자(P)에 있어서는 공통되는 것이 많고, 전류(I1)와 비교하여 큰 전류(I2)의 유무는, 서로 인접 하는 2개 정도의 발광소자(P)에 있어서는 공통되는 일이 많다고 말할 수 있다. 한편, 최소의 전류를 출력하는 전류원(T1)은 메모리(M1)에 개별적으로 접속시킴으로써, 전류(I1)의 유무는 발광소자(P)마다 개별적으로 제어된다. 따라서, 본 실시 형태에 있어서, 전류(I2)의 유무가 2개의 발광소자(P)에 대하여 공통으로 제어되고, 전류(I3)의 유무가 4개의 발광소자(P)에 대하여 공통으로 제어된다고는 해도, 각 발광소자(P)의 광량의 불균일을 유효하게 보정하는 것이 가능하다. 그리고, 이상과 같이 메모리(M)를 복수의 트랜지스터(T2) 및 복수의 트랜지스터(T3)로 적절하게 공용하는 구성에 의하면, 모든 전류 생성 회로(DR)에 있어서의 트랜지스터(T1∼T3)의 각각에 대하여 메모리(M)를 설치하여 각각의 온/오프를 개별적으로 제어하는 구성과 비교하여 메모리(M)의 개수가 삭감(12분의 7)되어, 이 결과로서 소자 회로(100A)의 규모가 대폭으로 축소된다.

＜B. 제2 실시 형태＞

다음으로, 본 발명의 제2 실시 형태에 대하여 설명한다. 또한, 이하의 각 형태에 있어서 작용이나 기능이 제1 실시 형태와 공통되는 요소에 대해서는, 이상과 같은 부호를 붙여 각각의 상세한 설명을 적절하게 생략한다.

도 4는, 소자 영역(100a)의 상세한 구성을 나타낸다. 제1 실시 형태에 있어서는, 서로 인접하는 2개의 전류 생성 회로(DR)의 각 트랜지스터(T1)가 별개의 메모리(M1)에 접속된 구성을 예시했다. 이에 대하여, 본 실시 형태에 있어서는, 도 4에 나타내는 바와 같이, 서로 인접하는 2개의 전류 생성 회로(DR)의 각각에 있어서 최소의 전류(I1)를 생성하는 각 트랜지스터(T1)에 대해서도 1개의 메모리(M)에 대하여 공통으로 접속된다. 따라서, 제1 실시 형태의 구성과 비교하여 소자 회로(100A)의 규모를 한층 더 축소하는 것이 가능하다.

또한, 각 발광소자(P)가 충분히 세밀하게 배열된 구성(예를 들면 전자 사진 방식의 화상 형성 장치에 있어서 감광체 드럼을 노광하는 광원으로서 발광소자(P)를 이용했을 경우)에 있어서는, 서로 인접하는 2개 정도의 발광소자(P)의 특성은 매우 가깝다. 따라서, 도 4와 같이, 서로 인접하는 트랜지스터(T1)를 1개의 메모리(M1)의 보정 비트(m)에 기초하여 공통으로 제어하는 구성에 있어서도, 각 발광소자(P)의 광량은, 실용적인 면에서 문제가 되지 않을 정도로 균일화된다.

＜C. 제3 실시 형태＞

도 5는, 본 발명의 제3 실시 형태에 있어서의 소자 영역(100b)의 구성을 나타내는 회로도이다. 동도에 나타내는 바와 같이, 하나의 전류 생성 회로(DR)의 트랜지스터(T1∼T3)의 각각과 트랜지스터(Tsr)와의 사이에는 트랜지스터(Ts1∼Ts3)가 개재한다. 트랜지스터(T1∼T3)의 각각의 소스에는 전원 전위(VEL)가 공급되고, 각각의 게이트에는 기준 전위(V_REF)가 공급된다. 따라서, 트랜지스터(T1∼T3)의 각각은, 기준 전위(V_REF)에 따른 전류(I1∼I3)를 생성한다. 전류(I1∼I3)의 상대비가 「I1：I2：I3=1：2：4」가 되는 점은 제1 실시 형태와 동일하다.

트랜지스터(Ts1∼Ts3)의 각각의 게이트는 메모리(M1∼M3)에 접속된다. 트랜지스터(Ts1∼Ts3)의 각각은, 메모리(M1∼M3)의 각각에 기억된 보정 비트(m)에 따라 선택적으로 온 상태 또는 오프 상태가 되는 스위칭 소자이다. 하나의 전류 생성 회로(DR)에 있어서는, 전류(I1∼I3) 중 보정 비트(m)에 따라 온 상태가 된 트랜지스터(Ts1∼Ts3)를 통과한 전류가 합성된 후에 구동 전류(Iel)로서 트랜지스터(Tsr)에 공급된다. 즉, 트랜지스터(T1∼T3)의 각각과 트랜지스터(Ts1∼Ts3)의 각각의 조가 전류원으로서 기능한다.

각 트랜지스터(Ts1∼Ts3)와 메모리(M1∼M3)와의 관계는, 제1 실시 형태에 있어서의 트랜지스터(T1∼T3)와 메모리(M1∼M3)와의 관계와 동일하다. 즉, 각 전류 생성 회로(DR)의 트랜지스터(Ts1)는 별개의 메모리(M1)에 접속된다. 서로 인접하는 2개의 전류 생성 회로(DR)에 있어서의 각 트랜지스터(Ts2)는 공통의 메모리(M2)에 접속된다. 서로 인접하는 4개의 전류 생성 회로(DR)에 있어서의 각 트랜지스터(Ts3)는 공통의 메모리(M3)에 접속된다. 본 실시 형태에 있어서도 제1 실시 형태와 동일하게, 각 전류 생성 회로(DR)의 모든 트랜지스터(Ts1∼Ts3)에 대하여 메모리(M1∼M3)가 설치된 구성과 비교하여, 소자 회로(100A)의 규모가 축소된다는 효과를 얻을 수 있다.

또한, 제1 실시 형태에 있어서는 전류(I1∼I3)를 결정하는 아날로그의 전압(V1, V2)을 메모리로부터 출력하는 구성이 필요하다. 이에 대하여, 본 실시 형태에 있어서는, 전류(I1∼I3)는 기준 전위(V_REF)에 따라 결정되기 때문에, 메모리(M1∼M3)의 출력은 트랜지스터(Ts1∼Ts3)를 온 상태 또는 오프 상태로 전환하는 디지털의 신호이면 충분하다. 따라서, 본 실시 형태에 의하면 제1 실시 형태와 비교하여, 메모리(M1∼M3)의 구성이 간소화된다는 이점이 있다.

＜D. 제4 실시 형태＞

도 6은, 본 발명의 제4 실시 형태에 있어서의 소자 영역(100c)의 구성을 나타내는 회로도이다. 동도에 나타내는 바와 같이, 본 실시 형태에 있어서는, 서로 인접하는 2개의 발광소자(P)의 조 마다 전류 생성 회로(DR)가 설치된다. 하나의 조를 구성하는 각 발광소자(P)에 대응한 2개의 트랜지스터(Tsr)는, 해당조에 대응한 전류 생성 회로(DR)가 생성하는 구동 전류(Iel)의 경로에 접속된다. 각 전류 생성 회로(DR)의 트랜지스터(T1∼T3)와 메모리(M1∼M3)와의 접속의 관계는 제1 실시 형태와 동일하다.

이상의 구성에 있어서, 하나의 조에 속하는 2개의 발광소자(P)는 교대로 구동된다. 도 7은, 각 발광소자(P)의 구동의 타이밍을 설명하기 위한 타이밍 차트이다. 동도에 나타내는 바와 같이, 발광소자(P)가 구동되는 기간은, 교대로 배열하는 기간(t1)와 기간(t2)으로 구분된다. 기간(t1)에 있어서는, 홀수 번째의 트랜지스터(Tsr)에 공급되는 계조 제어 신호(PWM)(2k＋1)의 펄스폭의 제어에 의해 홀수 번째의 발광소자(P)(2k＋1)가 계조치에 따른 광량에 구동되는 한편, 짝수 번째의 트랜지스터(Tsr)에 공급되는 계조 제어 신호(PWM)(2k)가 L레벨로 유지됨으로써 짝수 번째의 발광소자(P)(2k)는 소등한다. 이것과는 반대로 기간(t2)에 있어서는, 계조 제어 신호(PWM)(2k＋1)가 L레벨을 유지함으로써 홀수 번째의 발광소자(P)(2k＋1)는 소등하고, 계조 제어 신호(PWM)(2k)의 펄스폭의 제어에 의해 짝수 번째의 발광소자(P)(2k)는 계조치에 따른 광량으로 발광한다.

이상의 구성에 있어서는, 메모리(M1∼M3) 뿐만 아니라 전류 생성 회로 (DR)(트랜지스터(T1∼T3))도 2개의 발광소자(P)로 공용되기 때문에, 제1 내지 제3 실시 형태와 비교하여 소자 회로(100A)의 규모가 축소된다는 이점이 있다. 또한, 2개의 발광소자(P)로 하나의 전류 생성 회로(DR)가 공용된다고는 해도, 각 발광소자(P)의 발광을 시분할로 제어함으로써 각각의 계조를 개별적으로 제어하는 것이 가능하다.

＜E. 제5 실시 형태＞

도 8은, 본 발명의 제5 실시 형태에 따른 발광 장치(10)의 구성을 나타내는 블록도이다. 도 8에 나타내는 바와 같이, 본 실시 형태의 발광 장치(10)는, 도 1의 각 요소에 더하여 환경 센서(60;environment sensor)와 열화 센서(70;deterioration sensor)를 구비한다. 환경 센서(60) 및 열화 센서(70)는, 각 발광소자(P)의 광량의 불균일을 변화시키는 원인이 되는 요소를 검지하는 수단이다. 좀더 상술하면, 환경 센서(60)는, 발광 장치(10)의 주변의 온도나 습도를 측정한다. 또한, 열화 센서(70)는, 각 발광소자(P)의 열화의 정도를 검출하기 위한 수단이다. 과거의 발광 시간이나 광량이 증가할수록(즉 과거에 지정된 계조치가 클수록) 발광소자(P)의 열화는 진행하기 때문에, 예를 들면 과거에 각 발광소자(P)에 지정된 계조치를 순차 누적한 수치를 출력하는 회로가 열화 센서(70)로서 채용된다.

제어 회로(20)는, 불휘발성 메모리(50)에 기억된 각 보정 비트(m)를, 환경 센서(60) 및 열화 센서(70)의 각각으로부터의 출력에 따라 갱신한 후에 보정 비트 공급부(40)에 출력한다. 예를 들면, 제어 회로(20)는, 환경 센서(60)가 검출한 온 도나 습도나 열화 센서(70)가 검출한 각 발광소자(P)의 열화의 정도(계조치의 누적치)에 관계없이 각 발광소자(P)의 광량이 균일화되도록, 불휘발성 메모리(50)의 각 보정 비트(m)를 환경 센서(60) 및 열화 센서(70)에 의한 출력에 기초하여 수정한다.

이상과 같이, 본 실시 형태에 의하면, 각 발광소자(P)나 각 트랜지스터(T1∼T3)의 초기적인 특성의 불균일에 더하여, 발광 장치(10)가 현실에 사용되는 환경(온도·습도)과 경시적인 열화에 기인한 각 발광소자(P)나 각 트랜지스터(T1∼T3)의 특성의 불균일도 보상하는 것이 가능하다.

또한, 이상에 있어서는 계조치의 누적치에 따라 각 발광소자(P)의 열화의 정도를 판별하는 구성을 예시했지만, 예를 들면, 같은 계조치가 지정되었을 때의 각 발광소자(P)의 광량을 측정하는 수광체(예를 들면 CCD(Charge Coupled Device) 소자)를 설치하여, 수광체에 의한 측정의 결과로부터 특정되는 각 발광소자(P)의 광량에 기초하여 각각의 열화의 정도를 판정해도 좋다.

＜F. 변형예＞

(1) 이상에 있어서는 잠상의 1 라인을 구성하는 각 화소가 하나의 발광소자(P)에 의한 노광으로 형성되는 경우를 예시했지만, 복수의 발광소자(P)로부터의 출사광를 감광체 드럼(110)에 다중적으로 조사(다중 노광)함으로써 잠상의 하나의 화소를 형성해도 좋다. 특히, 제4 실시 형태에 따른 발광 장치(10)에 있어서는, 하나의 전류 생성 회로(DR)를 공용하는 2개의 발광소자(P)는 별개의 기간(t1, t2)에서 순차로 발광하기 때문에, 홀수 번째의 발광소자(P)에 의한 출사광과 짝수 번 째의 발광소자(P)에 의한 출사광과의 다중 노광으로 화소를 형성하는 구성에 특히 매우 적합하게 채용된다.

(2) 이상으로 예시한 각 실시 형태를 적절하게 조합해도 좋다. 예를 들면, 제3 실시 형태에 있어서의 전류 생성 회로(DR)를 제4 실시 형태나 제5 실시 형태에 채용해도 좋다. 또한, 제3 실시 형태로부터 제5 실시 형태에 있어서도, 제2 실시 형태와 동일하게, 최소의 전류(I1)를 생성하는 복수의 트랜지스터(T1)가 하나의 메모리(M1)를 공용하는 구성이 채용된다.

(3) 전술한 실시 형태에서는, 각 전류 생성 회로에 T1∼T3의 3개의 트랜지스터가 전류원으로서 포함되는 형태에 대하여 설명했지만, 이에 한정되지 않는다. 또한, 전술한 실시 형태에서는, 1개의 메모리(M)에 공통으로 접속되는 전류원의 개수는, 전류원의 출력하는 전류의 크기가 커질수록 증가하는 형태에 대하여 설명했지만, 이에 한정되지 않는다. 예를 들면, 전류 생성 회로(DR)가, 전류(I1∼I5)를 출력하는 5개의 트랜지스터(T1∼T5)로 구성되고, 전류 I1＜I2＜I3＜I4＜I5의 관계가 있는 경우, I1를 출력하는 1개의 트랜지스터(T1)에 대하여 1개의 메모리가 접속하고, I2를 출력하는 2개의 트랜지스터(T2)에 대하여 1개의 메모리가 접속하고, I3를 출력하는 2개의 트랜지스터(T3)에 대하여 1개의 메모리가 접속하고, I4를 출력하는 4개의 트랜지스터(T4)에 대하여 1개의 메모리가 접속하고, I5를 출력하는 4개의 트랜지스터(T5)에 대하여 1개의 메모리가 접속하는 형태가 포함된다.

＜G. 화상 인쇄 장치＞

도 1에 나타낸 것처럼, 이상의 각 형태에 따른 발광 장치(10)는, 전자 사진 방식을 이용한 화상 인쇄 장치에 있어서의 상 담지체에 잠상을 기입하기 위한 라인형의 광헤드로서 이용될 수 있다. 화상 인쇄 장치의 예로서는, 프린터, 복사기의 인쇄 부분 및 팩시밀리의 인쇄 부분이 있다. 도 9는, 발광 장치(10)를 라인형의 광헤드로서 이용한 화상 인쇄 장치의 일 예를 나타내는 종단면도이다. 이 화상 인쇄 장치는, 벨트 중간 전사체 방식을 이용한 탠덤(tandem)형의 풀 컬러 화상 인쇄 장치이다.

이 화상 인쇄 장치에서는, 동일한 구성의 4개의 유기 EL 어레이(10K, 10C, 10M, 10Y)가, 동일한 구성인 4개의 감광체 드럼(상 담지체)(110K, 110C, 110M, 110Y)의 노광 위치에 각각 배치되어 있다. 유기 EL 어레이(10K, 10C, 10M, 10Y)는, 이상에 예시한 어느 하나의 형태에 따른 발광 장치(10)이다.

도 9에 나타내는 바와 같이, 이 화상 인쇄 장치에는, 구동 롤러(121;driving roller)와 종동 롤러(122;driven rollor)가 설치되고 있고, 이들의 롤러(121, 122)에는 무단(無端)의 중간 전사 벨트(120)가 권회되고, 화살표에 나타내는 바와 같이 롤러(121, 122)의 주위를 회전한다. 도시하지 않지만, 중간 전사 벨트(120)에 장력을 주는 텐션 롤러 등의 장력 부여 수단을 설치해도 좋다.

이 중간 전사 벨트(120)의 주위에는, 외주면에 감광층을 갖는 4개의 감광체 드럼(110K, 110C, 110M, 110Y)이 서로 소정의 간격을 두고 배치된다. 첨자(K, C, M, Y)는 각각 흑(black), 시안(cyan), 마젠타(magenta), 옐로우(yellow)의 현상을 형성하기 위해 사용되는 것을 의미하고 있다. 다른 부재에 대하여도 동일하다. 감광체 드럼(110K, 110C, 110M, 110Y)은, 중간 전사 벨트(120)의 구동과 동기하여 회전 구동된다.

각 감광체 드럼(110K, 110C, 110M, 110Y)의 주위에는, 코로나 대전기(111K, 111C, 111M, 111Y)와, 유기 EL 어레이(10K, 10C, 10M, 10Y)와, 현상기(114K, 114C, 114M, 114Y)가 배치되어 있다. 코로나 대전기(111K, 111C, 111M, 111Y)는, 대응하는 감광체 드럼(110K, 110C, 110M, 110Y)의 외주면을 일관되게 대전시킨다. 유기 EL 어레이(10K, 10C, 10M, 10Y)는, 감광체 드럼의 대전시켜진 외주면에 정전 잠상을 기입한다. 각 유기 EL 어레이(10K, 10C, 10M, 10Y)는, 복수의 발광소자(P)의 배열 방향이 감광체 드럼(110K, 110C, 110M, 110Y)의 모선(주(主)주사 방향)을 따르도록 설치된다. 정전 잠상의 기입은, 상기의 복수의 발광소자(P)에 의해 감광체 드럼에 빛을 조사함으로써 행한다. 현상기(114K, 114C, 114M, 114Y)는, 정전 잠상에 현상제로서의 토너를 부착시킴으로써 감광체 드럼에 현상 즉 가시상을 형성한다.

이러한 4색 단색 현상 형성 스테이션에 의해 형성된 흑, 시안, 마젠타, 옐로우의 각 현상은, 중간 전사 벨트(120)상에 순차로 1차 전사됨으로써, 중간 전사 벨트(120)상에서 서로 겹쳐져, 이 결과로서 풀 컬러의 현상을 얻을 수 있다. 중간 전사 벨트(120)의 내측에는, 4개의 일차 전사 코로트론(전사기)(112K, 112C, 112M, 112Y)가 배치되어 있다. 1차 전사 코로트론(112K, 112C, 112M, 112Y)은, 감광체 드럼(110K, 110C, 110M, 110Y)의 근방에 각각 배치되어 있고, 감광체 드럼(110K, 110C, 110M, 110Y)으로부터 현상을 정전적으로 흡인함으로써, 감광체 드럼과 1차 전사 코로트론의 사이를 통과하는 중간 전사 벨트(120)에 현상을 전사한다.

최종적으로 화상을 형성하는 대상으로서의 시트(102)는, 픽업 롤러(103)에 의해, 급지 카세트(101)에서 1매씩 급송되고, 구동 롤러(121)에 접한 중간 전사 벨트(120)와 2차 전사 롤러(126)의 사이의 닙(nip)에 보내진다. 중간 전사 벨트(120)상의 풀 컬러의 현상은, 2차 전사 롤러(126)에 의해 시트(102)의 편면에 일괄하여 2차 전사되어, 정착부인 정착 롤러쌍(127)를 통과함으로써 시트(102)상에 정착된다. 이 후, 시트(102)는, 배지 롤러쌍(128)에 의해, 장치 상부에 형성된 배지 카세트상으로 배출된다.

다음으로, 본 발명에 따른 화상 인쇄 장치의 다른 실시의 형태에 대하여 설명한다.

도 10은, 발광 장치(10)를 라인형의 광헤드로서 이용한 다른 화상 인쇄 장치의 종단면도이다. 이 화상 인쇄 장치는, 벨트 중간 전사체 방식을 이용한 로터리 현상식의 풀 컬러 화상 인쇄 장치이다. 도 10에 나타내는 화상 인쇄 장치에 있어서, 감광체 드럼(165)의 주위에는, 코로나 대전기(168;corona charger), 로터리식의 현상 유닛(161), 유기 EL 어레이(167), 중간 전사 벨트(169)가 설치되고 있다.

코로나 대전기(168)는, 감광체 드럼(165)의 외주면을 균일하게 대전시킨다. 유기 EL 어레이(167)는, 감광체 드럼(165)의 대전시켜진 외주면에 정전 잠상을 기입한다. 유기 EL 어레이(167)는, 이상에 예시한 각 형태의 발광 장치(10)이며, 복수의 발광소자(P)의 배열 방향이 감광체 드럼(165)의 모선(주(主)주사 방향)에 따르도록 설치된다. 정전 잠상의 기입은, 이들의 발광소자(P)로부터 감광체 드럼(165)에 빛을 조사함으로써 행한다.

현상 유닛(161)은, 4개의 현상기(163Y, 163C, 163M, 163K)가 90°의 각 간격을 두고 배치된 드럼이며, 축(161a)을 중심으로 하여 반시계 방향으로 회전 가능하다. 현상기(163Y, 163C, 163M, 163K)는, 각각 옐로우, 시안, 마젠타, 흑의 토너를 감광체 드럼(165)에 공급하고, 정전 잠상에 현상제로서의 토너를 부착시킴으로써 감광체 드럼(165)에 현상 즉 가시상을 형성한다.

무단의 중간 전사 벨트(169)는, 구동 롤러(170a), 종동 롤러(170b), 1차 전사 롤러(166) 및 텐션 롤러에 권회되고, 이들의 롤러의 주위를 화살표로 나타내는 방향으로 회전시켜진다. 일차 전사 롤러(166)는, 감광체 드럼(165)으로부터 현상을 정전적으로 흡인함으로써, 감광체 드럼과 1차 전사 롤러(166)의 사이를 통과하는 중간 전사 벨트(169)에 현상을 전사한다.

구체적으로는, 감광체 드럼(165)의 최초의 1회전으로, 유기 EL 어레이(167)에 의해 옐로우(Y) 상을 위한 정전 잠상이 기입되어 현상기(163Y)에 의해 동색의 현상이 형성되고, 그리고 중간 전사 벨트(169)에 전사된다. 또한, 다음의 1회전으로, 유기 EL 어레이(167)에 의해 시안(C) 상을 위한 정전 잠상이 기입되어 현상기(163C)에 의해 동색의 현상이 형성되고, 옐로우의 현상에 서로 겹쳐지도록 중간 전사 벨트(169)에 전사된다. 그리고, 이와 같이 하여 감광체 드럼(165)이 4회전하는 동안에, 옐로우, 시안, 마젠타, 흑의 현상이 중간 전사 벨트(169)에 순차로 서로 겹쳐져, 이 결과 풀 컬러의 현상이 전사 벨트(169)상에 형성된다. 최종적으로 화상을 형성하는 대상으로서의 시트의 양면에 화상을 형성하는 경우에는, 중간 전사 벨트(169)에 표면과 이면의 동색의 현상을 전사하고, 다음에 중간 전사 벨 트(169)에 표면과 이면의 다음 색의 현상을 전사하는 형식으로, 풀 컬러의 현상을 중간 전사 벨트(169)상에서 얻는다.

화상 인쇄 장치에는, 시트가 통과시켜지는 시트 반송로(174)가 설치되어 있다. 시트는, 급지 카세트(178)로부터, 픽업 롤러(179)에 의해 1매씩 취출되고, 반송 롤러에 의해 시트 반송로(174)를 진행시켜지고, 구동 롤러(170a)에 접한 중간 전사 벨트(169)와 2차 전사 롤러(171)의 사이의 닙을 통과한다. 2차 전사 롤러(171)는, 중간 전사 벨트(169)로부터 풀 컬러의 현상을 일괄하여 정전적으로 흡인함으로써, 시트의 편면에 현상을 전사한다. 2차 전사 롤러(171)는, 도시하지 않는 클러치에 의해 중간 전사 벨트(169)에 접근 및 이간시켜지게 되어 있다. 그리고, 시트에 풀 컬러의 현상을 전사할 때에 2차 전사 롤러(171)는 중간 전사 벨트(169)에 당접(contact)시켜지고, 중간 전사 벨트(169)에 현상을 겹치고 있는 동안은 2차 전사 롤러(171)로부터 떨어진다.

이상과 같이 하여 화상이 전사된 시트는 정착기(172)에 반송되고, 정착기(172)의 가열 롤러(172a)와 가압 롤러(172b)의 사이를 통과시켜짐으로써, 시트상의 현상이 정착한다. 정착 처리 후의 시트는, 배지 롤러쌍(176)으로 끌여들여져 화살표 F의 방향으로 진행한다. 양면 인쇄의 경우에는, 시트의 대부분이 배지 롤러쌍(176)을 통과한 후, 배지 롤러쌍(176)이 역방향으로 회전시켜지고, 화살표 G로 나타내는 바와 같이 양면 인쇄용 반송로(175)에 도입된다. 그리고, 2차 전사 롤러(171)에 의해 현상이 시트의 다른 면에 전사되고, 재차 정착기(172)로 정착 처리를 한 후, 배지 롤러쌍(176)에서 시트가 배출된다.

도 9 및 도 10에 예시한 화상 인쇄 장치는, 발광소자(P)를 노광 수단으로서 이용하고 있기 때문에, 레이저 주사 광학계를 이용했을 경우보다도, 장치의 소형화를 도모할 수 있다. 또한, 이상으로 예시한 이외의 전자 사진 방식의 화상 인쇄 장치에도 본 발명의 발광 장치를 채용할 수 있다. 예를 들면, 중간 전사 벨트를 사용하지 않고 감광체 드럼으로부터 직접 시트에 현상을 전사하는 타입의 화상 인쇄 장치나, 흑백의 화상을 형성하는 화상 인쇄 장치에도 본 발명에 따른 발광 장치를 응용하는 것이 가능하다.

또한, 본 발명에 따른 발광 장치가 적용되는 화상 형성 장치는 화상 인쇄 장치에 한정되지 않는다. 예를 들면, 각종의 전자기기에 있어서의 조명 장치로서도 본 발명의 발광 장치가 채용된다. 이러한 전자기기로서는, 팩시밀리, 복사기, 복합기, 프린터 등을 들 수 있다. 이들의 전자기기에는, 복수의 발광소자를 면 형상으로 배열한 발광 장치가 매우 적합하게 채용된다.

도 1은 본 발명의 제1 실시 형태에 따른 발광 장치를 이용한 화상 인쇄 장치의 일부의 구성을 나타내는 사시도이다.

도 2는 발광 장치의 전기적인 구성을 나타내는 블록도이다.

도 3은 발광 장치에 있어서의 소자 영역의 회로 구성을 나타내는 회로도이다.

도 4는 제2 실시 형태에 따른 소자 영역의 회로 구성을 나타내는 회로도이다.

도 5는 제3 실시 형태에 따른 소자 영역의 회로 구성을 나타내는 회로도이다.

도 6은 제4 실시 형태에 따른 소자 영역의 회로 구성을 나타내는 회로도이다.

도 7은 구동 방법을 설명하기 위한 타임 차트이다.

도 8은 제5 실시 형태에 따른 발광 장치의 전기적인 구성을 나타내는 블록도이다.

도 9는 본 발명에 따른 발광 장치를 이용한 화상 인쇄 장치의 구성을 나타내는 종단면도이다.

도 10은 본 발명에 따른 발광 장치를 이용한 다른 화상 인쇄 장치의 구성을 나타내는 종단면도이다.

(도면의 주요 부분에 대한 부호의 설명)

10 : 발광 장치

10A : 제어 장치

10B : 광헤드

15 : 집광성 렌즈 어레이

20 : 제어 회로

30 : 계조(階調) 데이터 공급부

40 : 보정 비트 공급부

50 : 불휘발성 메모리

60 : 환경(environment) 센서

70 : 열화(deterioration) 센서

100 : 소자 영역

100, 100a, 100b, 100c : 소자 회로

110 : 감광체 드럼(상 담지체)

DR : 전류 생성 회로

GND : 접지 전위

I1, I2, I3 : 전류

Iel : 구동 전류

L1, L2 : 급전선

M1, M2, M3 : 메모리

m : 보정 비트

P : 발광 소자

PWM : 계조 제어 신호

T1, T2, T3, Tsr, Ts1, Ts2, Ts3 : 트랜지스터

V1 : 제1 전압

V2 : 제2 전압

VEL : 전원 전압

V_REF : 기준 전압

Claims

구동 전류의 크기에 따른 광량으로 발광하는 복수의 발광소자와,

상기 복수의 발광소자의 각각에 대응하여 설치되고, 각각이 복수의 전류원을 구비하여, 상기 복수의 전류원으로부터 출력되는 전류를 합성하여 상기 구동 전류로서 출력하는 복수의 전류 생성 회로와,

상기 복수의 전류원의 각각이 출력하는 전류를 제어하는 제어 신호를 기억하는 복수의 메모리를 구비하고,

상기 복수의 전류원의 각각이 출력하는 전류의 크기는 상위하고,

상기 복수의 전류 생성 회로 중, 2이상의 전류 생성 회로에 있어서, 상기 복수의 메모리의 적어도 1개의 메모리가, 소정의 전류에 대응하는 전류원에 공통으로 접속되어 있는 발광 장치.
제1항에 있어서,

공통으로 접속되는 전류원의 개수는, 상기 전류원의 출력하는 전류의 크기가 커질수록 증가하는 발광 장치.
제1항 또는 제2항에 있어서,

공통으로 접속되는 전류원의 개수가 감소할수록, 공통으로 접속되는 전류원이 속하는 각 전류 생성 회로로부터 상기 구동 전류가 공급되는 상기 발광소자는 근접하여 배치되는 발광 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 복수의 메모리의 일부가 다른 전류 생성 회로에 속하는 2이상의 전류원에 공통으로 접속되고,

상기 복수의 전류원 중 최소의 전류를 출력하는 전류원은, 개별적으로 상기 메모리와 접속되는 발광 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 복수의 메모리의 전부가, 다른 전류 생성 회로에 속하는 2이상의 전류원에 공통으로 접속되고,

상기 복수의 발광소자는 인접하는 2개의 발광소자로 조(組)를 구성하고 있고,

조를 구성하는 발광소자에 대하여 상기 구동 전류를 각각 공급하는 2개의 전류 생성 회로의 한쪽에 포함되는 최소의 전류를 출력하는 전류원과, 다른 한쪽에 포함되는 최소의 전류를 출력하는 전류원은, 공통의 메모리와 접속되는 발광 장치.
제1항 내지 제5항 중 어느 한 항에 있어서,

상기 복수의 발광소자와 상기 복수의 전류 생성 회로와의 사이에 각각 설치된 복수의 발광 제어 트랜지스터와,

상기 복수의 발광소자의 각각에서 표시해야 할 계조(階調)에 따른 펄스폭의 펄스 신호를 생성하여, 상기 복수의 발광 제어 트랜지스터의 게이트에 각각 공급하는 구동 수단을 구비하는 발광 장치.
구동 전류의 크기에 따른 광량으로 발광하는 복수의 발광소자와,

각각이 복수의 전류원을 구비하여, 상기 복수의 전류원으로부터 출력되는 전류를 합성하여 상기 구동 전류로서 출력하는 복수의 전류 생성 회로와,

상기 복수의 전류원의 각각이 출력하는 전류를 제어하는 제어 신호를 기억하는 복수의 메모리를 구비하고,

상기 복수의 발광소자는 인접하는 2개의 발광소자로 조를 구성하고 있고,

상기 복수의 전류 생성 회로의 각각은 상기 발광소자의 조 마다 설치되어 있고,

상기 복수의 전류원의 각각이 출력하는 전류의 크기는 상위하고,

상기 복수의 메모리의 전부 또는 일부는, 다른 전류 생성 회로에 속하는 2이상의 전류원에 공통으로 접속되는 발광 장치.
제7항에 있어서,

상기 복수의 발광소자와 상기 복수의 전류 생성 회로와의 사이에 각각 설치된 복수의 발광 제어 트랜지스터와,

상기 복수의 발광소자를 발광시키는 기간을, 조를 구성하는 발광소자의 한쪽 을 발광시키는 제1 기간과 조를 구성하는 다른 한쪽의 발광소자를 발광시키는 제2 기간으로 분할하고, 상기 제1 기간에 있어서 한쪽의 발광소자에서 표시해야 할 계조에 따른 펄스폭의 펄스 신호를 생성하고, 상기 제2 기간에 있어서 다른 한쪽의 발광소자에서 표시해야 할 계조에 따른 펄스폭의 펄스 신호를 생성하고, 상기 복수의 발광 제어 트랜지스터의 게이트에 각각 공급하는 구동 수단을 구비하는 발광 장치.
제1항 내지 제8항 중 어느 한 항에 있어서,

다른 전류 생성 회로에 속하여 동일한 크기의 전류를 출력하여, 동일한 메모리에 접속되는 전류원은, 상기 복수의 발광소자가 늘어서는 방향으로, 인접하여 배치되는 발광 장치.
제1항 내지 제9항 중 어느 한 항에 있어서,

상기 복수의 전류원의 각각은, 전원 전위가 공급되는 소스와, 상기 메모리에 접속되는 게이트와, 전류를 출력하는 드레인을 갖는 트랜지스터로 구성되고,

상기 메모리는, 상기 제어 신호로서 아날로그의 2개의 레벨을 기억하고 있고, 상기 제어 신호의 한쪽의 레벨은 상기 트랜지스터를 오프 상태로 하는 레벨이며, 상기 제어 신호의 다른 한쪽의 레벨은 상기 드레인으로부터 출력되는 전류의 크기에 따른 레벨인 발광 장치.
제1항 내지 제9항 중 어느 한 항에 있어서,

상기 복수의 전류원의 각각은,

전원 전위가 공급되는 소스와 기준 전위가 공급되는 게이트를 갖는 제1 트랜지스터와,

다른 전류원과 공통의 노드(node)와 상기 제1 트랜지스터의 드레인과의 사이에 설치되어, 그 게이트에 상기 제어 신호가 공급되는 제2 트랜지스터를 구비하고,

상기 메모리는, 상기 제어 신호로서 디지털의 2개의 레벨을 기억하고 있고, 상기 제어 신호의 한쪽의 레벨은 상기 제2 트랜지스터를 오프 상태로 하는 레벨이며, 상기 제어 신호의 다른 쪽의 레벨은 상기 제2 트랜지스터를 온 상태로 하는 레벨인 발광 장치.
제1항 내지 제11항 중 어느 한 항에 있어서,

상기 메모리에 기억되는 상기 제어 신호는, 상기 복수의 발광소자의 광량이 균일하게 되도록 미리 정해진 고정값인 발광 장치.
제1항 내지 제11항 중 어느 한 항에 있어서,

상기 메모리에 기억되는 상기 제어 신호를 갱신하는 갱신 수단(updating means)을 구비하는 발광 장치.
제13항에 있어서,

상기 갱신 수단은,

상기 복수의 발광소자의 광량의 초기 불균일을 나타내는 초기 데이터를 기억하는 불휘발성의 기억 수단과,

상기 복수의 발광소자의 광량의 불균일이 변화하는 요소를 검지하는 검지 수단과,

상기 검지 수단의 검지 결과와 상기 기억 수단으로부터 읽어낸 상기 초기 데이터에 기초하여, 상기 제어 신호를 생성하고, 상기 메모리에 기입하는 제어 수단을 구비하는 발광 장치.
구동 전류의 크기에 따른 광량으로 발광하는 복수의 발광소자와,

복수의 전류원과,

복수의 메모리를 구비하고,

상기 복수의 발광소자는, 제1 발광소자와 제2 발광소자를 포함하고,

상기 복수의 전류원은, 상기 제1 발광소자에 전류를 공급하는 제1 전류원 및 제2 전류원과, 상기 제2 발광소자에 전류를 공급하는 제3 전류원 및 제4 전류원을 포함하고,

상기 복수의 메모리는, 상기 제1 전류원이 출력하는 전류를 제어하는 제1 제어 신호를 기억하는 제1 메모리와, 상기 제3 전류원이 출력하는 전류를 제어하는 제2 제어 신호를 기억하는 제2 메모리와, 상기 제2 전류원이 출력하는 전류를 제어하고, 또한, 상기 제4 전류원이 출력하는 전류를 제어하는 제3 제어 신호를 기억하 는 제3 메모리를 포함하는 발광 장치.
복수의 발광소자와,

복수의 전류원과,

복수의 메모리를 구비하고,

상기 복수의 발광소자 중, 일 발광소자에, 상기 복수의 전류원 중, 2이상의 전류원으로부터 출력되는 전류를 합성하여 구동 전류로서 공급되고,

상기 복수의 메모리의 각각은, 상기 복수의 전류원 중, 적어도 1개의 전류원으로부터 출력되는 전류를 제어하는 제어 신호를 기억하고 있고,

상기 복수의 메모리의 개수는, 상기 복수의 전류원의 개수보다 적은 발광 장치.
상 담지체(image carrier)와,

상기 상 담지체를 대전하는 대전기와,

복수의 상기 발광소자가 배열되어, 상기 상 담지체의 대전된 면에 복수의 상기 발광소자에 의해 빛을 조사하여 잠상(潛像)을 형성하는 제1항 내지 제16항 중 어느 한 항에 기재된 발광 장치와,

상기 잠상에 토너를 부착시킴으로써 상기 상 담지체에 현상(顯像)을 형성하는 현상기와,

상기 상 담지체로부터 상기 현상을 다른 물체에 전사하는 전사기를 구비하는 화상 형성 장치.