JPH08139365A

JPH08139365A - 駆動回路

Info

Publication number: JPH08139365A
Application number: JP27134294A
Authority: JP
Inventors: Takeyuki Yanagibashi; 健之柳橋; Takashi Ishizaki; 隆司石崎
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1994-11-04
Filing date: 1994-11-04
Publication date: 1996-05-31
Anticipated expiration: 2016-03-07
Also published as: JP3142450B2

Abstract

(57)【要約】【目的】ＬＥＤを駆動する駆動回路に関して、チップ
面積の増加を極力抑えることができる駆動回路を提供す
ること。【構成】ＬＥＤ１０５を駆動するための電流を供給す
る出力トランジスタ１０３と、この出力トランジスタ１
０３のゲートに接続され、電圧選択信号Ｓ１〜Ｓ４に応
答して複数の電圧Ｖ１〜Ｖ４のうちの１つを出力トラン
ジスタ１０３のゲートに供給する電圧選択手段１０１が
設けられている。出力トランジスタ１０３は、選択され
た複数の電圧Ｖ１〜Ｖ４のうちの１つによって駆動さ
れ、この電圧に応じた出力電流をＬＥＤ１０５に供給す
る。そして、ＬＥＤ１０５は、出力トランジスタ１０３
から供給された出力電流に応じて発光強度が制御され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光プリンタの記録ヘッ
ド等に用いられる発光ダイオードアレイの駆動用電流出
力回路に関するものである。

【０００２】

【従来の技術】従来、発光ダイオード（以下ＬＥＤと称
す。）アレイを有するＬＥＤヘッドを記録ヘッドとして
用いる光プリンタは、発光強度を調整するための機構を
有するＬＥＤ駆動回路を有している。この機構は、具体
的には、１つのＬＥＤに対して複数の駆動トランジスタ
を設けることにより実現されている。

【０００３】またＬＥＤ素子の発光強度は、印字濃度、
ドット径等に直接影響を与える。従って、ＬＥＤアレイ
上の全ＬＥＤの発光強度は均一であることが要求され
る。ＬＥＤの発光強度を均一にするためには、各駆動ト
ランジスタが設計通り精度良く製造されることが要求さ
れる。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
ＬＥＤ駆動回路は、１つのＬＥＤに対して複数の駆動ト
ランジスタを設けているので、チップ面積が増大してし
まう。実際に、Ａ４版３００ＤＰＩの光プリンタでは、
約２５６０個のＬＥＤが必要である。そして各々のＬＥ
Ｄに対して５個の駆動トランジスタを使用するとする
と、駆動トランジスタは、合計１２８００個必要であ
り、駆動トランジスタだけで莫大な面積を占有してしま
う。

【０００５】さらに駆動トランジスタは、ＬＥＤを駆動
するための高い電流供給能力が要求されるため、チップ
上での面積が非常に大きい。例えば、駆動トランジスタ
をＭＯＳトランジスタで構成した場合、ゲート幅／ゲー
ト長比Ｗ／Ｌは、２５０程度必要である。（単なるスイ
ッチとして使用されるＭＯＳトランジスタのＷ／Ｌは、
１．０程度である。）また従来のＬＥＤ駆動回路は、１
つのＬＥＤに対して複数の駆動トランジスタを使用する
という構成なので、各トランジスタ間には高い相対精度
が要求される。すなわち、駆動トランジスタの数が多い
ということは、各ＬＥＤに流れ込む駆動電流がばらつく
要因が多いということである。

【０００６】

【課題を解決するための手段】本発明は、上述の不具合
を解決するためになされたもので、その代表的なもの
は、第１レベルの電位が与えられた第１の電圧入力ノー
ドと、第２レベルの電位が与えられた第２の電圧入力ノ
ードと、出力ノードと、この第１及び第２の電圧入力ノ
ードと、出力ノードとの間に電気的に接続され、制御信
号に応答して前記第１レベル及び第２レベルの電位のう
ちの１つを選択的に出力ノードに供給する電圧選択手段
と、出力ノードに電気的に接続された制御電極を有し、
出力ノードに供給された電位に応じた電流を出力する出
力素子とを備えた駆動回路である。

【０００７】

【作用】本発明の代表的なものによれば、出力素子の制
御電極には、複数の電圧から１つの電圧が選択されて供
給される。そして、出力素子は、この選択された電圧に
応じて出力電流を変化させる。出力電流は１つの出力素
子に供給された複数の電圧に応じて変化させることがで
きるので、面積の大きい出力素子の数を低減することが
でき、チップ面積が増大することを防止できる。

【０００８】

【実施例】図１は、本発明の駆動回路の第１の実施例を
示すブロック図である。

【０００９】本発明の駆動回路は、電圧選択手段１０１
と、出力トランジスタ１０３とを有する。

【００１０】駆動トランジスタ１０３は、ＬＥＤ１０５
を駆動する（ＬＥＤ１０５に駆動電流を供給する）ため
の出力トランジスタ１０３であり、例えばＰ型ＭＯＳト
ランジスタで構成されている。そしてこの出力トランジ
スタ１０３は、電源電位が与えられた電源端子１０７に
接続されたソースと、ＬＥＤに接続されたドレインと、
電圧選択手段１０１に接続されたゲートとを有する。

【００１１】電圧選択手段１０１は、電圧選択信号Ｓ１
〜Ｓｍに応答して、複数レベルの入力電圧Ｖ１〜Ｖｎ
（これらの電圧は、ＬＥＤを駆動するための駆動電流の
量を調節するための電圧である。）を出力電圧Ｖｏとし
て出力トランジスタ１０３のゲートへ供給するものであ
り、複数の電圧入力ノードと複数の電圧選択信号入力ノ
ードとを有している。

【００１２】このような駆動回路は、実際は複数のＬＥ
Ｄとともに複数設けられている。詳細は後述する。

【００１３】図１に示す駆動回路のうち特に電圧選択手
段１０１の詳細回路は、図２に示すようなものである。
すなわち電圧選択手段１０１は、複数の入力電圧Ｖ１〜
Ｖ４及び複数の電圧選択信号Ｓ１〜Ｓ４の各々に対応し
た、例えばＭＯＳトランジスタで構成されたスイッチＫ
１〜Ｋ４を有している。各スイッチＫ１〜Ｋ４は、出力
トランジスタ１０３のゲートに共通に接続された一端
と、入力電圧Ｖ１〜Ｖ４が各々与えられた他端及び電圧
選択信号Ｓ１〜Ｓ４が与えられた制御電極とを有してい
る。そして、各スイッチＫ１〜Ｋ４は、電圧選択信号Ｓ
１〜Ｓ４に応答してオン・オフし、入力電圧Ｖ１〜Ｖ４
のうちの１つを出力トランジスタ１０３に選択的に供給
する。

【００１４】次にこのような駆動回路の動作を図３を用
いて説明する。

【００１５】図３は、電圧選択信号Ｓ１〜Ｓ４と出力ト
ランジスタ１０３のゲート電圧及び出力電流との関係を
示す図である。ここで、各スイッチＫ１〜Ｋ４は、対応
する電圧選択信号Ｓ１〜Ｓ４がＨレベルの時オンし、Ｌ
レベルの時オフするように設定されているとして話を進
める。

【００１６】出力トランジスタ１０３の出力電流Ｉｏ
は、（１）式で表される。

【００１７】Ｉｏ＝Ｋ（ＶGS−ＶT）2 （１）ここで、Ｋは出力トランジスタ１０３によって決定され
る定数、ＶGSは出力トランジスタ１０３のゲート電圧、
ＶTは出力トランジスタ１０３のスレッショルド電圧で
ある。今、電圧選択信号Ｓ１がＨレベル、他の電圧選択
信号Ｓ２〜Ｓ４がＬレベルの場合、スイッチＫ１がオン
し、他のスイッチＫ２〜Ｋ４がオフするので、出力トラ
ンジスタ１０３のゲート電圧はＶ１となる。このため、
出力トランジスタ１０３の出力電流Ｉｏは、（２）式で
表される値となる。

【００１８】Ｉｏ＝Ｋ（Ｖ１−ＶT）2 （２）同様にして、電圧選択信号Ｓ２のみがＨレベルの場合、
出力トランジスタ１０３の出力電流Ｉｏは、（３）式で
表される値となる。

【００１９】Ｉｏ＝Ｋ（Ｖ２−ＶT）2 （３）以下同様にして、電圧選択信号Ｓ１〜Ｓ４のうちいずれ
か１つがＨレベルの場合の出力トランジスタ１０３の出
力電流をＩｎとすると、出力電流Ｉｎは（４）式で表さ
れる値となる。

【００２０】Ｉｎ＝Ｋ（Ｖｎ−ＶT）2 （４）ここでｎは、１、２、３、４のいずれか１つを示す。

【００２１】以上のように、本発明によれば、複数の電
圧から１つの電圧を選択して出力する電圧選択手段１０
１を出力トランジスタ１０３の前段に設け、出力トラン
ジスタ１０３のゲート電圧を制御することによってその
出力電流を変化させるようにしたので、面積の大きい出
力トランジスタ１０３は、１つのＬＥＤに対して１つ設
ければ良い。従って、チップ面積の増大を防止できる。

【００２２】なお、本発明では、複数の電圧のうちの１
つを選択するスイッチＫ１〜Ｋ４が１つのＬＥＤに対し
て複数必要である。しかし、これらのスイッチＫ１〜Ｋ
４は、出力トランジスタ１０３のゲートに電圧を伝達す
るだけであり、要求される電流供給能力は出力トランジ
スタのそれに比べて極めて小さい。従って、これらのス
イッチＫ１〜Ｋ４がＭＯＳトランジスタで構成されてい
る場合、使用するプロセスで決まる最小の大きさに設定
することが可能であり、極端なチップ面積の増大を招く
ことはない。

【００２３】また、出力トランジスタ１０３の数が従来
に比べて大幅に減少したことにより、各ＬＥＤに流れ込
む駆動電流がばらつく要因が大幅に改善されることが期
待できる。従って、各ＬＥＤ間の発光強度のばらつきを
極力抑えることができる。

【００２４】次に本発明の第２の実施例を説明する。

【００２５】図４は、本発明の第２の実施例の駆動回路
を示すブロック図である。この第２の実施例は、図１、
図２に示す電圧選択手段１０１の前段に多電圧発生手段
４０１を設けたものである。この多電圧発生手段４０１
は、電源端子１０７に与えられた電圧に応じて、前述の
複数の電圧Ｖ１〜Ｖｎを発生する回路である。

【００２６】この多電圧発生手段４０１の詳細回路は、
例えば図５に示すようなものである。すなわち多電圧発
生手段４０１は、差動増幅器Ａと、ＭＯＳトランジスタ
Ｔ１と、抵抗Ｒ0及び抵抗Ｒ１〜Ｒ（ｎ＋１）からなる
分割抵抗群と、基準電圧源ＶＲとを有している。差動増
幅器Ａは、基準電圧源ＶＲに接続された非反転入力端子
と、抵抗Ｒ0に接続された反転入力端子と、ＭＯＳトラ
ンジスタＴ１のゲートに接続された出力端子とを有して
いる。ＭＯＳトランジスタＴ１は、電源端子１０７に接
続されたソースと、抵抗Ｒ0に接続されたドレイン及び
差動増幅器Ａの出力端子に接続されたゲートとを有して
いる。抵抗Ｒ１〜Ｒ（ｎ＋１）からなる分圧抵抗群は、
電源端子１０７とＭＯＳトランジスタＴ１のゲートとの
間に接続されている。そして、前述の複数の電圧Ｖ１〜
Ｖｎは、各抵抗Ｒ１〜Ｒ（ｎ＋１）間の接続点から出力
される。

【００２７】次に図５に示す多電圧発生回路４０１の動
作について説明する。

【００２８】図５において、ＭＯＳトランジスタＴ１に
流れる電流Ｉ1は、（５）式で表される。

【００２９】Ｉ1＝ＶＲ／Ｒ0 （５）また、ＭＯＳトランジスタＴ１のソース、ゲート間電圧
ＶGSは、（６）式で表される。

【００３０】ＶGS＝√（Ｉ1／Ｋ）＋ＶT （６）ここで、ＫはＭＯＳトランジスタＴ１によって決定する
定数、ＶTはＭＯＳトランジスタＴ１のスレッショルド
電圧である。（６）式に（５）式を代入すると（７）式
を得る。

【００３１】ＶGS＝√［ＶＲ／（Ｒ0・Ｋ）］＋ＶT （７）（７）式を見て明らかなように、ＭＯＳトランジスタＴ
１のソース、ゲート間電圧は、基準電圧ＶＲ、抵抗Ｒ
0、ＭＯＳトランジスタＴ１のスレッショルド電圧ＶT及
びＭＯＳトランジスタＴ１により決定される定数によっ
てのみ決定されることになるので、電源端子１０７に与
えられる電源電圧ＰＶが変動しても常に一定の値とな
る。

【００３２】ＭＯＳトランジスタＴ１のゲート、ソース
間電圧ＶGSは、ＭＯＳトランジスタＴ１のソース電圧
（電源電圧ＰＶ）が変動しても常に一定の値となるた
め、多電圧発生手段４０１が出力する複数の電圧間の関
係が常に一定になる。従って、出力トランジスタ１０３
のソース電圧（電源電圧ＰＶ）と、多電圧発生手段４０
１が出力する複数の電圧との差の関係も常に一定にな
る。よって、出力トランジスタ１０３から得られる出力
電流は、電源電圧の変動を受けないという効果が期待で
きる。

【００３３】次に、図５に示す多電圧発生手段４０１の
分圧抵抗群を構成する抵抗Ｒ１〜Ｒ（ｎ＋１）と、分圧
された出力電圧Ｖ１〜Ｖｎとの関係を図６を用いて説明
する。

【００３４】分圧された出力電圧Ｖ１〜Ｖｎは、ＬＥＤ
１０５に供給する電流を変化させる、すなわちＬＥＤの
発光強度を制御するいわゆる階調を実現するための電圧
である。図６は、この階調を１６段階（ｎ＝１６）と
し、階調ステップを２％／１ステップとし、ＭＯＳトラ
ンジスタＴ１のしきい値電圧ＶT＝０．６５Ｖとし、Ｍ
ＯＳトランジスタＴ１のゲート、ソース間の電圧ＶGSを
２Ｖとした場合の各抵抗Ｒ１〜Ｒ（ｎ＋１）の全体の抵
抗値に対する比率を示したものである。

【００３５】図６において、例えばステップ１５（ＬＥ
Ｄの発行強度が、標準０％から＋側に１４％ずれた点）
は、抵抗Ｒ（ｎ＋１）の抵抗値が、全ての抵抗Ｒ１〜Ｒ
（ｎ＋１）の抵抗値を合計した値に対して０．５６％
（１００％−９９．４％）になるように設定されている
ことを意味している。また、このステップ１５は、抵抗
Ｒｎと抵抗Ｒ（ｎ＋１）との接続点における電圧、すな
わち出力電圧Ｖｎ（出力トランジスタ１０３のゲート電
圧）と出力トランジスタ１０３のソース電圧との差ＶGS
が、１．９８８Ｖであることを意味している。

【００３６】ステップ１（ＬＥＤの発行強度が、標準０
％から−側に１４％ずれた点）は、抵抗Ｒ１の抵抗値
が、全ての抵抗Ｒ１〜Ｒ（ｎ＋１）の抵抗値を合計した
値に対して９０．９７％になるように設定されているこ
とを意味している。また、このステップ１は、抵抗Ｒ１
と抵抗Ｒ２との接続点における電圧、すなわち出力電圧
Ｖ１（出力トランジスタ１０３のゲート電圧）と出力ト
ランジスタ１０３のソース電圧との差ＶGSが、１．８１
２Ｖであることを意味している。

【００３７】このような図６を用いれば、複数のＬＥＤ
の発行強度を補正することが可能になる。その補正方法
は、まず全てのＬＥＤに対して、期待値であるステップ
８の条件を一様に適用する。次に各ＬＥＤの発行強度を
測定し、期待値からずれたＬＥＤに対応する出力トラン
ジスタ１０３のゲート電圧を変化させる。例えば、期待
値からずれたＬＥＤが、期待値から６％程度＋側に外れ
ているとすると、そのＬＥＤに対応する出力トランジス
タ１０３に先の表のステップ１１を適用する。そして、
今後このＬＥＤに対しては、ステップ１１がステップ８
に相当するものとして取り扱う。このようにすれば、期
待値から外れたＬＥＤと、期待値通りのＬＥＤとを同等
に扱うことができる。さらに、これらのＬＥＤに階調を
持たせたい場合、すなわち通常の発光強度よりも強くも
しくは弱く発光させたい場合、図６に示されたステップ
を各ＬＥＤに適当に適用することによって、正確に階調
を持たせることができる。

【００３８】次に、図１、図２で説明した電圧選択手段
１０１をＬＥＤアレイに適用した本発明の第３の実施例
を図７を用いて説明する。

【００３９】図７は、本発明の第３の実施例を示すブロ
ック図である。この第３の実施例は、クロックＣＬＫに
同期して印字データを格納する第１のレジスタ７０１
と、ラッチストローブＬＳＴに応答して第１のレジスタ
７０１に格納された印字データを取り込み一時的に保持
する第１のラッチ回路７０３と、クロックＣＣＬＫに同
期して補正データを格納する第２のレジスタ７０５と、
ラッチストローブＣＬＳＴに応答して第２のレジスタ７
０５に格納された補正データを取り込み一時的に保持す
る第２のラッチ回路７０７を有している。さらに、この
第３の実施例は、前述した電圧選択手段１０１と、後述
する電圧伝達手段７０９と、出力トランジスタアレイ１
０３及びＬＥＤアレイ１０５とを有している。

【００４０】出力トランジスタアレイ１０３は、ＬＥＤ
アレイ１０５を介して第１の電源ＰＧ（例えば０Ｖ）が
与えれた電源端子７１１に接続されているとともに、第
２の電源ＰＶ（例えば５Ｖ）が与えられた電源端子１０
７に接続されている。

【００４１】ＬＥＤアレイ７０８は、合計ｎ個（１０５
−１〜１０５−ｎ）のＬＥＤで構成されている。そして
出力トランジスタアレイ１０３は、ＬＥＤの数に対応し
た合計ｎ個（１０３−１〜１０３−ｎ）の出力トランジ
スタを有している。電圧選択手段１０１及び電圧伝達手
段７０９も、各ＬＥＤ毎の合計ｎ個の部分にその内部が
分かれている。電圧選択手段７０９には、ここでは４個
の入力端子より４つの異なる値の電圧を印加している。

【００４２】電圧伝達手段７０９は、電圧選択手段１０
１で選ばれた一つの電圧を印字データ及び出力制御信号
ＤＳＴによって、出力トランジスタアレイ１０３に伝達
するか否かを決定する手段であり、複数のＡＮＤ回路Ａ
−１〜Ａ−ｎと、複数のスイッチング素子７０９−１〜
７０９−ｎで構成される。各ＡＮＤ回路Ａ−１〜Ａ−ｎ
は、第１のラッチ回路７０３の印字データと出力制御信
号ＤＳＴとの論理積をとる２入力ＡＮＤ回路で構成され
る。

【００４３】各スイッチング素子７０９−１〜７０９−
ｎは、２つの入力端子と１つの出力端子で構成され、Ａ
ＮＤ回路Ａ−１〜Ａ−ｎの出力状態によって、出力端子
に２つの入力端子に印加された電圧のどちらか一方が伝
達される。各スイッチング素子７０９−１〜７０９−ｎ
の一方の入力端子には、電圧選択手段の１０１の出力電
圧が印加され、他の入力端子には、出力トランジスタ１
０３−１〜１０３−ｎがオフ状態となる電圧が印加さ
れ、出力端子には出力トランジスタのゲートが接続され
る。電源端子１０７に与えられる電圧は、出力トランジ
スタ１０３−１〜１０３−ｎのゲートが電源端子１０７
に接続した場合にオフ状態となるように設定してある。

【００４４】次に、図７のブロック図の動作について説
明する。

【００４５】以下、説明を容易にするため、ＬＥＤ１０
５−２に着目して動作を説明する。出力制御信号ＤＳＴ
が能動となった場合、ＬＥＤ１０５−２に対応する第１
のラッチ回路７０３の印字データが印字指令であるとき
は、電圧伝達手段７０９の出力には、電圧選択手段１０
１の出力電圧が伝達される。電圧選択手段１０１のスイ
ッチＫ１〜Ｋ４は、第２のラッチ回路７０７のビット２
１、２２、２３、２４のデータによって、いずれか１つ
がオンし、Ｖ１〜Ｖ４のうちのいづれか１つの電圧が選
択される。このため、出力トランジスタ１０３−２のゲ
ートには、Ｖ１〜Ｖ４のうちいずれか１つの電圧が印加
される。従って、ＬＥＤ１０５−２には、第１の実施例
で述べたように、Ｋ（Ｖｎ−ＶT）2の電流が流れる。こ
こでは、ｎ＝１、２、３、４のいずれかである。

【００４６】今、一定電流を流した場合の各ＬＥＤの発
光強度が不均一であり、このＬＥＤの発光強度の不揃い
をなくして、発光強度を均一するのに必要なＬＥＤに流
す電流補正値が既知であるとすれば、電圧選択手段１０
１によって各出力トランジスタ１０３−１〜１０３−ｎ
のゲートに印加すべき電圧を選択すべき補正データが判
明する。この補正データは、４つの電圧Ｖ１〜Ｖ４のう
ち既知である電流補正値と同一かあるいはこれに最も近
い値の電流が流せることとなる電圧を選択するデータで
ある。このような補正データを第２のレジスタ７０７に
格納させることにより、対応するスイッチＫ１〜Ｋ４が
オン状態となり、対応する出力トランジスタ１０３−１
〜１０３−ｎのゲートに選択された電圧が印加される。
従って、選択信号により１個のＬＥＤに対する駆動電流
が４段階のレベルにて調整され、ｎ個のＬＥＤの発光強
度の均一化が図れる。

【００４７】この第３の実施例では、電圧選択手段１０
１への入力電圧を４値としたが、特に４値である必要は
なく、発光強度のばらつきの補正に必要な範囲で任意の
ｍ値とすることができる。また、この第３の実施例で
は、第２のラッチ回路７０７の出力で直接、電圧選択手
段１０１のスイッチＫ１〜Ｋ４をオン／オフ状態となる
ように構成しているが、必要に応じて第２のラッチ回路
７０７と電圧選択手段１０１との間にデコーダ回路を設
けても良い。例えば、４値を入力して１６値を出力する
デコータ回路を設けた場合、電圧選択手段１０１−１〜
１０１−ｎ中の各々には、最大１６個のスイッチを設け
ることができる。このとき、電圧選択手段１０１に印加
する複数の電圧をＶ１〜Ｖ１６の１６値とすれば、出力
トランジスタ１０３−１〜１０３−２の各々のゲートに
は、Ｖ１〜Ｖ１６のうちいずれか１つが印加されること
になるので、出力電流（ＬＥＤを駆動する駆動電流）は
１６段階のレベルにて調整されることになる。

【００４８】また本実施例では、第２のレジスタ７０３
の次段に第２のラッチ回路７０７を設けたが、第２のレ
ジスタ７０３に格納された補正データが長時間にわたっ
て安定であれば、この第２のラッチ回路７０７を省略す
ることができる。

【００４９】さらに本実施例では、電圧選択手段１０１
と電圧電圧手段７０９とを別々に設けているが、第１の
ラッチ回路７０３の印字データと、第２のラッチ回路７
０７の補正データと、出力制御信号ＤＳＴとの論理積を
とる３入力ＡＮＤ回路を設け、この３入力ＡＮＤ回路の
出力でスイッチＫ１〜Ｋ４のオン／オフ状態を設定する
ようにすれば、電圧選択手段１０１と電圧伝達手段７０
９を１つにすることも可能である。

【００５０】以上述べたように、本発明の第３の実施例
によれば、ＬＥＤを駆動する出力トランジスタのゲート
に印加する電圧を、このＬＥＤの発光強度に応じた補正
データにより異なる複数の電圧より選択し、ＬＥＤに流
れる電流を加減するようにしたので、ＬＥＤアレイの発
光強度の不均一を大幅に低減することができる。

【００５１】さらに、出力トランジスタのゲート電圧を
増減することにより、出力電流を加減するため、出力ト
ランジスタは１個ですむ。そのため電流値の異なる複数
の出力トランジスタの組み合わせによって駆動電流を加
減する場合に比べて出力トランジスタの数を大幅に削減
できる。

【００５２】次に第３の実施例の変形例を図８を用いて
説明する。

【００５３】この実施例では、発光強度の補正データの
記憶手段８０１を第３の実施例の第２のレジスタ回路の
前段に設けている。この記憶手段８０１に記憶されてい
る発光強度の補正データは、ＬＥＤに一定電流値を流し
て得られた発光強度を基に得られた補正データであり、
任意の時間に第２のレジスタ７０５に格納されるもので
ある。さらに電圧選択手段１０１の前段に第２の実施例
で述べた多電圧発生手段４０１を設けてある。これによ
り、出力トランジスタアレイ１０３に供給される電圧が
変動した場合においても電圧変動による出力電流の変化
を低減することができる。ここで、記憶手段４０１と多
電圧発生手段４０１は、いずれか一方のみ設けるように
しても良い。

【００５４】

【発明の効果】以上詳細に説明したように、本発明の代
表的なものによれば、複数の電圧から１つの電圧を選択
して出力する電圧選択手段を出力素子の前段に設け、出
力素子の制御電極に供給される電圧を制御することによ
ってその出力電流を変化させるようにしたので、面積の
大きい出力素子は、１つのＬＥＤに対して１つ設ければ
良い。従って、チップ面積の増大を防止できる。

【００５５】また、出力素子の数が従来に比べて大幅に
減少したことにより、各ＬＥＤに流れ込む駆動電流のば
らつき要因が大幅に改善されることが期待できる。従っ
て、各ＬＥＤ間の発光強度のばらつきを極力抑えること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】図１のブロック図の詳細回路図である。

【図３】図２の電圧選択手段の動作を説明する図であ
る。

【図４】本発明の第２の実施例を示すブロック図であ
る。

【図５】図４の多電圧発生手段の一実施例を示す図であ
る。

【図６】分圧抵抗群を構成する抵抗Ｒ１〜Ｒ（ｎ＋１）
と、分圧された出力電圧Ｖ１〜Ｖｎとの関係を示す図で
ある。

【図７】本発明の第３の実施例を示すブロック図であ
る。

【図８】第３の実施例の変形例を示す図である。

【符号の説明】

１０１・・・電圧選択手段１０３・・・出力トランジスタ１０５・・・ＬＥＤ１０７・・・電源端子１０９・・・出力端子

Claims

【特許請求の範囲】

【請求項１】第１レベルの電位が与えられた第１の電
圧入力ノードと、第２レベルの電位が与えられた第２の電圧入力ノード
と、出力ノードと、前記第１及び第２の電圧入力ノードと、前記出力ノード
との間に電気的に接続され、制御信号に応答して前記第
１レベル及び第２レベルの電位のうちの１つを選択的に
前記出力ノードに供給する電圧選択手段と、前記出力ノードに電気的に接続された制御電極を有し、
前記出力ノードに供給された電位に応じた電流を出力す
る出力素子とを備えたことを特徴とする駆動回路。
【請求項２】前記出力素子に電気的に接続され、前記
出力素子から出力された電流に応じて発光強度が変化す
る発光素子を有することを特徴とする請求項１記載の駆
動回路。
【請求項３】前記出力素子は、ＭＯＳトランジスタで
あることを特徴とする請求項１記載の駆動回路。