KR20030014289A - 구동 세기를 보상하는 버퍼 - Google Patents
구동 세기를 보상하는 버퍼 Download PDFInfo
- Publication number
- KR20030014289A KR20030014289A KR1020027017971A KR20027017971A KR20030014289A KR 20030014289 A KR20030014289 A KR 20030014289A KR 1020027017971 A KR1020027017971 A KR 1020027017971A KR 20027017971 A KR20027017971 A KR 20027017971A KR 20030014289 A KR20030014289 A KR 20030014289A
- Authority
- KR
- South Korea
- Prior art keywords
- buffer
- output
- signal
- intensity
- tuning
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
Abstract
Description
Claims (22)
- 집적회로를 위한 버퍼에 있어서,출력 신호를 제공하기 위한 다수의 제1 선택가능 장치 - 여기서, 상기 출력 신호는 상기 선택가능 장치들 중에서 선택되는 장치에 의해 결정되는 제1 세기 범위를 가짐 -;상기 다수의 제1 선택가능 장치에 연결되어, 상기 출력 신호에 대해 조정가능한 세기를 제2 세기 범위 이상으로 제공하기 위한 구동 회로; 및상기 다수의 제1 선택가능 장치 및 상기 구동 회로에 연결되어, 상기 집적회로의 초기화시에 상기 선택가능 장치를 선택하고, 상기 집적회로의 동작 동안에 상기 구동 회로를 주기적으로 조정하기 위한 제어 회로를 포함하는 버퍼.
- 제1항에 있어서,상기 선택가능 장치는 2진-가중(binary-weighted) 장치인버퍼.
- 제2항에 있어서,상기 선택가능 장치는 트랜지스터 및 저항을 포함하는버퍼.
- 제3항에 있어서,상기 제어 회로는 적어도 하나의 바이어싱 신호를 제공함으로써 상기 구동 회로에 대한 조정을 제공하는버퍼.
- 제4항에 있어서,상기 제어 회로는 2개의 바이어싱 신호, 즉 적어도 하나의 p-채널 트랜지스터에 대해 하나의 바이어싱 신호를, 적어도 하나의 n-채널 트랜지스터에 대한 다른 하나의 바이어싱 신호를 제공하는버퍼.
- 제1항에 있어서,상기 제어 회로는, 상기 구동 회로를 조정하기 위해, 적어도 하나의 n-채널 트랜지스터의 게이트에 인가되는 제1 신호, 및 적어도 하나의 p-채널 트랜지스터의게이트에 인가되는 제2 신호를 포함하는 바이어싱 신호를 제공하는버퍼.
- 제1항에 있어서,상기 제어 회로는 디지털-아날로그 변환기를 포함하고, 그 출력은 상기 구동 회로를 조정하기 위한 바이어싱 신호를 제공하는버퍼.
- 제7항에 있어서,상기 바이어싱 신호는 상기 바이어싱 신호를 평탄화(smoothing)하기 위해 필터링되는버퍼.
- 제8항에 있어서,상기 디지털-아날로그 변환기는 상기 버퍼 출력 신호에서의 동작 변화를 보상하기 위해 2진 신호를 수신하는버퍼.
- 제1항에 있어서,최대 제1 세기 범위는 (2nk-1)이고, 상기 제2 범위는 적어도 약 4k이고, 여기서, k는 상수, n은 상기 다수의 제1 선택가능 장치들 중 선택가능한 풀-업 또는 풀-다운 장치의 수인버퍼.
- 제1항에 있어서,상기 제어 회로는, 초기화시에, 상기 구동 회로에 의해 제공된 상기 제2 범위 중 소정 부분이 선택되도록 허용하는버퍼.
- 제11항에 있어서,상기 제2 범위는 다수의 단계를 포함하고, 여기서, 상기 제어 회로는 상기 집적회로의 동작 동안에 한번에 변화될 수 있는 단계의 수를 제한하는버퍼.
- 제12항에 있어서,상기 제2 범위는 상기 집적회로의 동작 동안에 한번에 1단계 변화만이 허용되는 16단계를 포함하는버퍼.
- 집적회로를 위한 버퍼에 있어서,일부가 상기 집적회로의 초기화시에 선택되는 다수의 구동 장치; 및상기 구동 장치에 의해 제공되는 증분(increments)보다 실질적으로 더 작은 증분으로, 동작 동안에 상기 버퍼의 출력 세기를 미세-튜닝하기 위한 구동 신호를 제공하는 구동 회로를 포함하는 버퍼.
- 제14항에 있어서,상기 구동 회로에 의해 제공되는 제1 세기 범위는 상기 구동 장치에 의해 제공되는 제2 세기 범위보다 실질적으로 적은버퍼.
- 제15항에 있어서,초기화시 선택가능한 상기 증분의 범위는 제한되는버퍼.
- 집적회로내의 버퍼를 제어하기 위한 방법에 있어서,초기화시에 소정의 출력 세기를 제공하기 위해 출력 장치들을 선택하는 단계; 및상기 버퍼의 동작 동안에, 상기 출력 세기에 대한 변화가 상기 출력 장치들에 의해 제공된 세기 증분에 비해 상대적으로 작은 변화로 제한되도록 상기 출력 세기를 미세-튜닝하는 단계를 포함하는 방법.
- 제17항에 있어서,상기 미세-튜닝의 제한량은 초기화시에 발생하는방법.
- 제18항에 있어서,상기 미세-튜닝은 상기 버퍼의 동작 동안에 주기적으로 발생하는방법.
- 제17항에 있어서,상기 출력 장치를 선택하는 단계는 2진-가중 출력 장치를 선택하는 단계를 포함하는방법.
- 제20항에 있어서,상기 미세-튜닝은 선형 단계의 선택을 포함하는방법.
- 버퍼의 출력 세기를 제어하는 방법에 있어서,출력 범위에 대해 코스 튜닝(course tuning)을 제공하는 단계;상기 출력 범위에 대해 미세-튜닝을 제공하는 단계; 및초기화시에 선택가능한 상기 미세-튜닝을 상기 미세-튜닝의 전체 범위보다 적게 제한하는방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/608,503 US6624662B1 (en) | 2000-06-30 | 2000-06-30 | Buffer with compensating drive strength |
US09/608,503 | 2000-06-30 | ||
PCT/US2001/019326 WO2002003553A1 (en) | 2000-06-30 | 2001-06-14 | Buffer with compensating drive strength |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030014289A true KR20030014289A (ko) | 2003-02-15 |
KR100511112B1 KR100511112B1 (ko) | 2005-08-31 |
Family
ID=24436778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-7017971A KR100511112B1 (ko) | 2000-06-30 | 2001-06-14 | 구동 세기를 보상하는 버퍼 |
Country Status (10)
Country | Link |
---|---|
US (1) | US6624662B1 (ko) |
EP (1) | EP1297629B1 (ko) |
KR (1) | KR100511112B1 (ko) |
CN (1) | CN1218484C (ko) |
AT (1) | ATE310336T1 (ko) |
AU (1) | AU2001266969A1 (ko) |
DE (1) | DE60115041T2 (ko) |
HK (1) | HK1052090A1 (ko) |
TW (1) | TW506192B (ko) |
WO (1) | WO2002003553A1 (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10142679A1 (de) * | 2001-08-31 | 2003-04-03 | Infineon Technologies Ag | Treiberschaltung |
US6998875B2 (en) * | 2002-12-10 | 2006-02-14 | Ip-First, Llc | Output driver impedance controller |
US6985008B2 (en) * | 2002-12-13 | 2006-01-10 | Ip-First, Llc | Apparatus and method for precisely controlling termination impedance |
US6949949B2 (en) | 2002-12-17 | 2005-09-27 | Ip-First, Llc | Apparatus and method for adjusting the impedance of an output driver |
US7057415B2 (en) * | 2003-12-10 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Output buffer compensation control |
US7236013B2 (en) * | 2003-12-26 | 2007-06-26 | Stmicroelectronics Pvt. Ltd. | Configurable output buffer and method to provide differential drive |
US7212035B2 (en) * | 2005-02-11 | 2007-05-01 | International Business Machines Corporation | Logic line driver system for providing an optimal driver characteristic |
DE102005022338A1 (de) * | 2005-05-13 | 2006-11-16 | Texas Instruments Deutschland Gmbh | Integrierte Treiberschaltungsstruktur |
KR100733415B1 (ko) * | 2005-09-29 | 2007-06-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 그의 비트라인 센스앰프 구동방법 |
JP4881632B2 (ja) * | 2006-03-01 | 2012-02-22 | エルピーダメモリ株式会社 | 出力回路 |
US7466174B2 (en) | 2006-03-31 | 2008-12-16 | Intel Corporation | Fast lock scheme for phase locked loops and delay locked loops |
US7446558B2 (en) | 2006-09-29 | 2008-11-04 | Mediatek Inc. | High speed IO buffer |
US7812639B2 (en) * | 2007-12-31 | 2010-10-12 | Sandisk Corporation | Extending drive capability in integrated circuits utilizing programmable-voltage output circuits |
US7888968B2 (en) * | 2009-01-15 | 2011-02-15 | International Business Machines Corporation | Configurable pre-emphasis driver with selective constant and adjustable output impedance modes |
EP2216905B1 (en) * | 2009-02-05 | 2012-08-29 | Abb Oy | Method of controlling an IGBT and a gate driver |
US8493137B2 (en) * | 2011-09-16 | 2013-07-23 | Elpida Memory, Inc. | PSRR in a voltage reference circuit |
JP2017216611A (ja) | 2016-06-01 | 2017-12-07 | マイクロン テクノロジー, インク. | 半導体装置 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4768170A (en) | 1986-06-06 | 1988-08-30 | Intel Corporation | MOS temperature sensing circuit |
US4975598A (en) | 1988-12-21 | 1990-12-04 | Intel Corporation | Temperature, voltage, and process compensated output driver |
US5194765A (en) * | 1991-06-28 | 1993-03-16 | At&T Bell Laboratories | Digitally controlled element sizing |
US5341045A (en) | 1992-11-06 | 1994-08-23 | Intel Corporation | Programmable input buffer |
US5444406A (en) | 1993-02-08 | 1995-08-22 | Advanced Micro Devices, Inc. | Self-adjusting variable drive strength buffer circuit and method for controlling the drive strength of a buffer circuit |
FR2709217B1 (fr) | 1993-08-19 | 1995-09-15 | Bull Sa | Procédé et dispositif d'adaptation d'impédance pour un émetteur et/ou récepteur, circuit intégré et système de transmission les mettant en Óoeuvre. |
US5534801A (en) | 1994-01-24 | 1996-07-09 | Advanced Micro Devices, Inc. | Apparatus and method for automatic sense and establishment of 5V and 3.3V operation |
US5514951A (en) | 1994-04-11 | 1996-05-07 | Rockwell International Corporation | Supply-discriminating supply-adaptive electronic system |
US5463520A (en) | 1994-05-09 | 1995-10-31 | At&T Ipm Corp. | Electrostatic discharge protection with hysteresis trigger circuit |
JP2885660B2 (ja) | 1995-01-31 | 1999-04-26 | 日本無線株式会社 | 振幅変調回路 |
MY121210A (en) | 1995-02-24 | 2006-01-28 | Intel Corp | Nonvolatile memory with output mode configuration |
JPH08248096A (ja) | 1995-03-13 | 1996-09-27 | Advantest Corp | 回路試験装置 |
US5528166A (en) | 1995-03-14 | 1996-06-18 | Intel Corporation | Pulse controlled impedance compensated output buffer |
US5729158A (en) | 1995-07-07 | 1998-03-17 | Sun Microsystems, Inc. | Parametric tuning of an integrated circuit after fabrication |
US5666078A (en) * | 1996-02-07 | 1997-09-09 | International Business Machines Corporation | Programmable impedance output driver |
US5838177A (en) | 1997-01-06 | 1998-11-17 | Micron Technology, Inc. | Adjustable output driver circuit having parallel pull-up and pull-down elements |
US5898321A (en) | 1997-03-24 | 1999-04-27 | Intel Corporation | Method and apparatus for slew rate and impedance compensating buffer circuits |
US6023174A (en) | 1997-07-11 | 2000-02-08 | Vanguard International Semiconductor Corporation | Adjustable, full CMOS input buffer for TTL, CMOS, or low swing input protocols |
US6072351A (en) | 1997-08-18 | 2000-06-06 | Advanced Micro Devices, Inc. | Output buffer for making a 5.0 volt compatible input/output in a 2.5 volt semiconductor process |
US6114895A (en) * | 1997-10-29 | 2000-09-05 | Agilent Technologies | Integrated circuit assembly having output pads with application specific characteristics and method of operation |
US6040714A (en) | 1997-12-12 | 2000-03-21 | Micron Electronics, Inc. | Method for providing two modes of I/O pad termination |
US6040845A (en) | 1997-12-22 | 2000-03-21 | Compaq Computer Corp. | Device and method for reducing power consumption within an accelerated graphics port target |
US6054881A (en) | 1998-01-09 | 2000-04-25 | Advanced Micro Devices, Inc. | Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto |
US6052325A (en) | 1998-05-22 | 2000-04-18 | Micron Technology, Inc. | Method and apparatus for translating signals |
US6326821B1 (en) * | 1998-05-22 | 2001-12-04 | Agere Systems Guardian Corp. | Linearly-controlled resistive element apparatus |
US6308289B1 (en) | 1998-10-01 | 2001-10-23 | International Business Machines Corporation | Method and system for environmental sensing and control within a computer system |
JP3462104B2 (ja) * | 1998-12-11 | 2003-11-05 | 株式会社東芝 | プログラマブルインピーダンス回路及び半導体装置 |
US6272644B1 (en) | 1999-01-06 | 2001-08-07 | Matsushita Electrical Industrial Co., Ltd. | Method for entering powersave mode of USB hub |
US6166563A (en) | 1999-04-26 | 2000-12-26 | Intel Corporation | Method and apparatus for dual mode output buffer impedance compensation |
-
2000
- 2000-06-30 US US09/608,503 patent/US6624662B1/en not_active Expired - Lifetime
-
2001
- 2001-05-07 TW TW090110846A patent/TW506192B/zh not_active IP Right Cessation
- 2001-06-14 AT AT01944573T patent/ATE310336T1/de not_active IP Right Cessation
- 2001-06-14 EP EP01944573A patent/EP1297629B1/en not_active Expired - Lifetime
- 2001-06-14 WO PCT/US2001/019326 patent/WO2002003553A1/en active IP Right Grant
- 2001-06-14 DE DE60115041T patent/DE60115041T2/de not_active Expired - Lifetime
- 2001-06-14 KR KR10-2002-7017971A patent/KR100511112B1/ko active IP Right Grant
- 2001-06-14 CN CN01814618XA patent/CN1218484C/zh not_active Expired - Fee Related
- 2001-06-14 AU AU2001266969A patent/AU2001266969A1/en not_active Abandoned
-
2003
- 2003-06-17 HK HK03104341A patent/HK1052090A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1218484C (zh) | 2005-09-07 |
DE60115041T2 (de) | 2006-07-13 |
TW506192B (en) | 2002-10-11 |
EP1297629B1 (en) | 2005-11-16 |
AU2001266969A1 (en) | 2002-01-14 |
HK1052090A1 (en) | 2003-08-29 |
EP1297629A1 (en) | 2003-04-02 |
DE60115041D1 (de) | 2005-12-22 |
WO2002003553A1 (en) | 2002-01-10 |
CN1449597A (zh) | 2003-10-15 |
ATE310336T1 (de) | 2005-12-15 |
KR100511112B1 (ko) | 2005-08-31 |
US6624662B1 (en) | 2003-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100511112B1 (ko) | 구동 세기를 보상하는 버퍼 | |
US7295033B2 (en) | Impedance adjustment circuits and methods using replicas of variable impedance circuits | |
US6707325B2 (en) | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation | |
KR100381987B1 (ko) | 가변임피던스출력버퍼 | |
KR100491382B1 (ko) | 버퍼 회로를 보상하는 슬루 레이트와 임피던스에 대한 방법 및 장치 | |
US6087853A (en) | Controlled output impedance buffer using CMOS technology | |
KR100744039B1 (ko) | 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치 | |
US5606275A (en) | Buffer circuit having variable output impedance | |
US5117206A (en) | Variable capacitance integrated circuit usable in temperature compensated oscillators | |
US7093145B2 (en) | Method and apparatus for calibrating a multi-level current mode driver having a plurality of source calibration signals | |
US6456124B1 (en) | Method and apparatus for controlling impedance of an off-chip driver circuit | |
US7821289B2 (en) | Data output driving circuit and method for controlling slew rate thereof | |
KR100655083B1 (ko) | 반도체 장치에서의 임피던스 콘트롤 회로 및 임피던스콘트롤 방법 | |
US7595645B2 (en) | Calibration circuit and semiconductor device incorporating the same | |
US7161513B2 (en) | Apparatus and method for improving resolution of a current mode driver | |
US20040207451A1 (en) | Impedance trimming circuit | |
US6963218B1 (en) | Bi-directional interface and communication link | |
US20060226868A1 (en) | Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device | |
US20060038577A1 (en) | Methods and circuits for generating reference voltage | |
KR960013853B1 (ko) | 제어가능한 상승 및 하강 시간을 가진 집적 회로 | |
US9786355B2 (en) | Signaling method using constant reference voltage and devices thereof | |
US7368951B2 (en) | Data transmission circuit and data transmission method with two transmission modes | |
KR101703121B1 (ko) | 슬루 레이트 교정을 갖는 출력 드라이버 | |
KR100568875B1 (ko) | 반도체 장치에서의 출력 드라이버 | |
US7427935B2 (en) | Apparatus and method of generating reference voltage of semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121102 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150730 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160727 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170804 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180730 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190729 Year of fee payment: 15 |