CN1449597A - 具有补偿驱动强度的缓冲器 - Google Patents

具有补偿驱动强度的缓冲器 Download PDF

Info

Publication number
CN1449597A
CN1449597A CN01814618A CN01814618A CN1449597A CN 1449597 A CN1449597 A CN 1449597A CN 01814618 A CN01814618 A CN 01814618A CN 01814618 A CN01814618 A CN 01814618A CN 1449597 A CN1449597 A CN 1449597A
Authority
CN
China
Prior art keywords
buffer
signal
output
circuit
initialization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01814618A
Other languages
English (en)
Other versions
CN1218484C (zh
Inventor
A·M·沃尔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1449597A publication Critical patent/CN1449597A/zh
Application granted granted Critical
Publication of CN1218484C publication Critical patent/CN1218484C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Electronic Switches (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Vending Machines For Individual Products (AREA)
  • Golf Clubs (AREA)
  • Developing Agents For Electrophotography (AREA)
  • Window Of Vehicle (AREA)
  • Vibration Dampers (AREA)

Abstract

公开了在初始化时提供趋势调节而在工作时提供微调的一种补偿缓冲器。趋势调节是由在初始化时选中的多个二进制加权驱动器引线所提供。在初始化和工作时均可选择的微调通过线性加权偏置提供。通过使用数模变换器来简化线性加权偏置。

Description

具有补偿驱动强度的缓冲器
1.发明领域
本发明涉及用于集成电路的补偿缓冲器领域。
2.相关技术
随着个人电脑和其他使用集成电路的系统日益复杂，对精密的输出驱动器的需要亦日益紧迫。集成电路常需要在印制电路板的数英寸长的迹线上驱动100MHz或更高频率的信号。这些迹线作为传输线使数据传输十分困难，除非缓冲器的阻抗可补偿传输线的特性。需要补偿的缓冲器还有其他原因，例如，在电路工作时温度和电压发生变化、导致缓冲器的特性改变。
已知许多补偿输出缓冲器，例如美国专利5578971；5528166；4975598和4768170所示。
在同时待批的申请USSN：09/299771(提交日期4/26/99，题目为“Method and Apparatus for Dual Mode Output Buffer ImpedanceCompensation”(转让给本申请的受让人))中，公开了一种具有供复位或初始化时选择的二进制-加权补偿驱动器引线的缓冲器。使用外部上拉或下拉电阻就可确定需要那些驱动器引线。正如将会明白的，本发明建立在上述申请中所描述的缓冲器的基础上。
附图简要说明
图1是本发明缓冲器和用来控制所述缓冲器操作的控制电路的电路简图。
图2是用来为控制图1缓冲器的固定(anchor)引线而提供偏置信号的数-模变换器(DAC)的电路简图。
图3A是用来图示说明二进制加权(BW)驱动引线之间的相对强度和由线性加权(LW)偏置信号提供的强度的简图。
图3B是用来图示说明典型的BW初始强度和由LW偏置信号提供的附加强度的简图。
图4示出用于本发明缓冲器的操作的方法。
本发明的详细说明
公开了用于集成电路的补偿缓冲器。为了更透彻地理解本发明，在以下的说明中提出了许多具体的细节，例如缓冲器中具体的引线数等。对本专业的技术人员而言很明显不用这些细节也可实现本发明。在其他实例中，已知的电路，诸如数-模变换器(DAC)就不再详细叙述，以免不必要地模糊了对本发明的说明。
首先参阅图1，所示缓冲器引线包括许多用作补偿的二进制加权(BW)输出驱动器引线。这些引线提供了输出信号强度的趋势(course)调节。例如，“高”导通晶体管34和“低”导通晶体管40提供了最大强度(例如8x)，同时，晶体管36和38提供了最小强度(例如1x)。在一个典型的实施例中，可使用四条BW引线，它们的相对强度示于图3A。应当指出，对于图3A中的第四条引线，晶体管34或40提供强度73，而对于第一条引线，晶体管36或38提供强度70。强度的差别可以通过选择晶体管的大小、或这些引线中的电阻值、或晶体管大小和电阻值的组合来提供。已知使用这些电阻可使缓冲器的V-I特性更线性。这就有利于信号的质量，特别是在高数据速率时。而且还已知可以使用具有线性特性的晶体管的复合组合。这样，每个“高”导通晶体管和“低”导通晶体管可以兼顾一个或多个晶体管。(晶体管的复合组合以及使用电阻也可以用于LW电压控制的引线，下面讨论)。
如上述专利申请所述，在集成电路初始化时选择若干BW引线以提供所需的强度。在上述申请中详述的控制电路30使用两个计数器来提供指示需要的上拉和下拉强度的二进制信号。在一个实施例中，线41上由四位组成的信号(PENB)选择所需的“高”导通晶体管的数量。线42上的四位提供用来选择所需的“低”导通晶体管的信号。
每一条线41连接到“或”(OR)门，如OR门33和35。OR门的其他端子接收P驱动信号(PDRV)。OR门的输出端连接到“高”导通晶体管，具体地说，门33的输出端连接到p-沟道晶体管34的栅极，门35的输出端连接到P-沟道晶体管36的栅极。应当指出，虽然使用OR门，但是也可以使用其他逻辑电路来驱动“高”导通晶体管。
同理，每一条线42连接到“与”(AND)门，如AND门37和38。AND门的其他端子从线14接收N驱动信号(NDRV)。AND门的输出端连接到BW引线中的n-沟道晶体管；具体地说，AND门37的输出端连接到晶体管38的栅极，AND门39的输出端连接到晶体管40的栅极。还应当指出，可以使用其他逻辑电路来驱动“低”导通晶体管。
在集成电路初始化或复位时，控制电路30提供代表所需强度的二进制信号。这些信号选择适合的输出驱动器。电路30利用一个或多个外部电阻(例如电阻31)以及参考电位来估算输出强度，如上述申请所述。
BW输出引线提供输出强度的相对趋势调节(course tuning)。甚至具有最小有效强度的驱动器也可对缓冲器的输出强度作较大的调节。因此，在缓冲器工作时再次选择BW引线就会引起信号检测的误差。通常，终端装置不知道输入信号何时在转变，因而也不知道何时提高强度是安全的。如下所述，本发明提供了可在缓冲器工作时进行的微调。
图1的缓冲器包括固定(anchor)引线15，后者在不使用补偿时提供一定电平的输出信号并提供微调。甚至在未选择BW引线且当LW偏置信号“断开”时，所述引线也向焊盘(pad)10提供输出信号。因此，当使缓冲器输出信号时，“高”导通晶体管18和“低”导通晶体管19总是提供某种输出信号。这些晶体管分别通过倒相器16和17接收p驱动和n驱动信号。固定引线15还另外包括p-沟道晶体管21和n-沟道晶体管22。这些晶体管分别在线路24和25上接收偏置信号，它们提供对输出信号的微调。当缓冲器处在接收方式时(PDRV高，NDRV低)，不存在来自固定引线15的驱动，缓冲器具有高的输入阻抗。
在缓冲器工作时，首先选择适当数量的BW引线，可以选择任何“高”导通或“低”导通晶体管的组合。然后，定期监控输出信号的强度以确定是否需要附加补偿。例如，在初始化后，每隔几个微秒，控制电路30就利用与用于提供PENB和NEN信号的相同的机制在线路43和44上提供类似的二进制信号。用来在线路41和42上提供信号的上拉计数器和下拉计数器再次用来在线路43和44上提供信号。这些计数器和它们的操作在上述申请中有详细说明。在一个实施例中，线路43和44各自提供以SELN信号(线路43)和SELP信号(线路44)的形式示出的四位。
SELN信号和SELP信号可以各自控制用于进行微调的单独的晶体管。但是，这可能是一种较为昂贵的实现方案，因为每个晶体管都需要一个单独的驱动器。不如像图2所示的实施例中使用选通门(passgate)数模变换器(DAC)。
现参阅图2，每个DAC用引线55中的多个电阻和一个多路复用器来实现。引线55连接在晶体管52和53之间，它包括连接到MUX50的第一组串联电阻和连接到MUX51的第二组串联电阻。在一个实施例中，有连接到MUX50的16个电阻和连接到MUX51的16个电阻。晶体管52和53由线路60上的BbiasEn信号启动，线路60连接到晶体管53并通过倒相器61连接到晶体管52。线路60上的信号允许通过断开“高”导通晶体管56来使线路25与电源电位断开连接，并且允许通过断开晶体管57来使线路24不再接地，因为晶体管57的栅极连接到倒相器61。电源范围的上限用于NBIAS，下限用于PBIAS、使得电压的均匀分级产生图1的晶体管21和22的强度的近似均匀分级。使用最接近满幅度电源电位的电压的优点在于对噪声有更大的抗扰力，不然噪声会引起缓冲器强度的改变。
线路43上的二进制信号使MUX50选中16个电阻中一个电阻上的电位用于通过MUX50中的选通门(pass gate)晶体管连接到线路25。于是，线路25的电位就是16分级中的一个，以端子F上的最高电位和端子0上的最低电位开始。同理，MUX51通过将16个端子0到16中的一个端子连接到线路24来选择引线55中16个电位中的一个电位。这也是通过MUX51中的选通门晶体管完成的。这样，线路24和25上的信号实际上是“模拟”的，因为每一个信号都具有16个数值之一，且各分级之间的差是相等的。例如，每个相等的分级可以在20到50mV之间。
图2的电阻和DAC的功能可用其他方式实现。例如，可以使用两个单独而重叠的电阻串，或使用单个电阻串但有重叠的抽头。
回到图1，线路24上的PBIAS电位连接到p-沟道晶体管21。这种偏置电位确定了固定引线15中的上拉强度。与甚至最低有效的BW驱动器相比，PBIAS信号中每一分级提供输出强度的相对较小的变化。同理，线路25上的信号，即NBIAS信号，具有16个相等的分级并确定“低”导通晶体管22的偏压。与最小的BW下拉驱动器相比，每一分级在输出焊盘(pad)10处提供相对较小的信号强度变化。
在集成电路工作时，来自控制电路10的SELN和SELP信号定期指示更新的输出强度。这些信号通过图2的DAC分别调节晶体管22和21上的偏压。这样，在集成电路工作时就对焊盘10上的信号强度进行了微调。
参考图3A，图中示出由二进制加权(BW)驱动器引线和线性加权(LW)偏置信号所提供的相对强度。在图3A的左侧，示出四种强度，每一种由一个不同的BW引线提供。图3A和3B代表或者上拉或者下拉强度。应当指出，可以由PENB和NEN信号来选择“高”导通和“低”导通晶体管的不同组合。同理，每个SELN和SELP信号可选择不同的分级。
在图3A中，以强度70示出由最小有效BW引线提供的BW强度。如前所述，这可以由晶体管36或38提供。下一个最高有效强度示为强度71、第三个最高有效强度示为强度72。最高有效强度用强度73表示并且可以由例如晶体管34或40提供。微调有16个分级。这样，对于此实施例，BW强度范围为(2nk-1)，式中n＝4，k为常数，而LW强度范围大约为4k。一般来说，如果LW范围有ρ位，且BW的最小有效位对LW的比值为n，则LW强度范围为(2Pk/n-1)。
在初始化或复位操作时，选择BW引线组合以提供所需的强度。要选择等于或降低到最接近于但小于所需强度的电平。在图3B中，假定在初始化时BW强度71和73最接近提供初始输出强度75。应当指出，对于图3B的实例，如果也选择了强度70，则BW引线就会提供大于所需的初始强度75。这是不希望的，因为没有了微调的余地。初始化时，BW引线提供的强度和实际需要之间的差由LW偏压弥补。
在一个实施例中，初始化时LW偏压限于在分级4到7的范围内选择。即，最初控制电路10只可改变SELN和SELP信号的两个最小有效位。在图3B中，微调选择了四个LW分级来弥补强度71和73之间的差，从而获得了所需的初始强度75。
工作时，控制电路30定期调节SELN和SELP信号。在每次定期调节时，控制电路最多允许SELN和SELP信号之一或二者有一个分级的变化。这种相对较小的强度变化可以避免信号的错误检测，并可允许随时改变强度。甚至可以使这些小的变化平滑以避免分级变化。图2中线路24和25上的电容可提供这种平滑作用。其他滤波方法也可用来使分级变化平滑化。
由图3B可知，在一个实施例中，初始强度可以通过四个LW分级来降低，而通过多达12个LW分级来提高。也可以选择在初始化时只用一个最小有效位，这样工作时就可以有较宽的LW分级范围。通常在工作时温度升高而电源电压降低，故需要附加强度，因此提供更多空间来提高强度而不是降低强度。而且，从图3A可见，16分级提供了大致与两个最小有效BW位关联的范围。这就允许在初始化以及工作时LW信号有足够的范围。
图4示出了控制缓冲器的步骤。在步骤80所示的初始化时，选择BW引线并使用有限范围(例如，4到7)的LW偏压。工作时，只有LW信号改变，且这种改变每个周期只发生一个分级，如步骤81所示。
本发明的缓冲器特别适用于图象卡的点对点传输、I/O装置，也可用在诸如处理器等其它电路中。本发明的缓冲器能在缓冲器用作驱动器或终端器时更新缓冲器强度。LW分级由于相对较小可保证强度不会剧烈变化而引起信号的错误检测。与使用晶体管提供微调相比，使用DAC的电路较为简单。

Claims (22)

1.一种用于集成电路的缓冲器，它包括：
第一组可选器件，用以提供输出信号，所述输出信号具有由选中的一些可选器件确定的第一强度范围；
连接到所述第一组可选器件的驱动器电路，用以在第二强度范围内提供输出信号的可调节强度，所述第二范围小于所述第一范围；以及
连接到所述第一组可选器件和所述驱动器电路的控制电路，用以在所述集成电路初始化时选择所述可选器件中的一些可选器件并在所述集成电路工作时定期调节所述驱动器电路。
2.如权利要求1所述的缓冲器，其特征在于：所述可选器件是二进制加权的。
3.如权利要求2所述的驱动器，其特征在于：所述可选器件包括晶体管和电阻。
4.如权利要求3所述的缓冲器，其特征在于：所述控制电路通过提供至少一种偏置信号而提供对所述驱动器电路的调节。
5.如权利要求4所述的缓冲器，其特征在于：所述控制电路提供两种偏置信号，一种用于至少一个p-沟道晶体管，而另一种用于至少一个n-沟道晶体管。
6.如权利要求1所述的缓冲器，其特征在于：所述控制电路提供用于调节所述驱动器电路的偏置信号，后者包括加到至少一个n-沟道晶体管的栅极的第一信号和加到至少一个p-沟道晶体管的栅极的第二信号。
7.如权利要求1所述的缓冲器，其特征在于：所述控制电路包括数模变换器，后者的输出提供用于调节所述驱动器电路的偏置信号。
8.如权利要求7所述的缓冲器，其特征在于：对所述偏置信号进行滤波以平滑所述偏置信号。
9.如权利要求8所述的缓冲器，其特征在于：所述数模变换器接收二进制信号以补偿缓冲器输出信号中的运行变化。
10.如权利要求1所述的缓冲器，其特征在于：最大第一强度范围等于(2nk-1)，而第二范围至少等于大约4k，式中k为常数，n为在第一组可选器件中可选的上拉或下拉器件的数目。
11.如权利要求1所述的缓冲器，其特征在于：所述控制电路在初始化时可以选择由所述驱动器电路提供的所述第二范围的预定部分。
12.如权利要求11所述的缓冲器，其特征在于：所述第二范围包括多个分级，并且所述控制电路限制在所述集成电路工作时任何时刻可改变的分级数目。
13.如权利要求11所述的缓冲器，其特征在于：所述第二范围包括16个分级，在所述集成电路工作时任何时刻只能改变一个分级。
14.一种用于集成电路的缓冲器，它包括：
多个驱动装置，在所述集成电路初始化时选择所述多个驱动装置中的一些驱动装置；以及
提供驱动信号的驱动器电路，所述驱动信号用于在工作时微调所述缓冲器的输出强度，所述微调的增量显著小于由所述驱动装置提供的增量。
15.如权利要求14所述的缓冲器，其特征在于：由所述驱动器电路提供的第一强度范围显著小于由所述驱动装置提供的第二强度范围。
16.如权利要求15所述的缓冲器，其特征在于：限制初始化时可选择的所述增量范围。
17.一种用于控制集成电路中的缓冲器的方法，它包括：
选择输出器件，以便在初始化时提供预定的输出强度；以及
在所述缓冲器工作时微调所述输出强度，同时，与所述输出器件提供的强度增量相比，所述输出强度的改变限于相对较小的改变。
18.如权利要求17所述的方法，其特征在于：初始化时进行有限数量的所述微调。
19.如权利要求18所述的方法，其特征在于：在所述缓冲器工作时定期地进行所述微调。
20.如权利要求17所述的方法，其特征在于：对所述输出器件的所述选择包括选择二进制加权输出器件。
21.如权利要求20所述的方法，其特征在于：所述微调包括对线性分级的选择。
22.一种控制缓冲器的输出强度的方法，它包括以下步骤：
提供对输出范围的趋势调节；
提供对所述输出范围的微调；
将初始化时可选择的所述微调限制为小于所述微调的全范围。
CN01814618XA 2000-06-30 2001-06-14 具有补偿驱动强度的缓冲器 Expired - Fee Related CN1218484C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/608,503 US6624662B1 (en) 2000-06-30 2000-06-30 Buffer with compensating drive strength
US09/608,503 2000-06-30

Publications (2)

Publication Number Publication Date
CN1449597A true CN1449597A (zh) 2003-10-15
CN1218484C CN1218484C (zh) 2005-09-07

Family

ID=24436778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01814618XA Expired - Fee Related CN1218484C (zh) 2000-06-30 2001-06-14 具有补偿驱动强度的缓冲器

Country Status (10)

Country Link
US (1) US6624662B1 (zh)
EP (1) EP1297629B1 (zh)
KR (1) KR100511112B1 (zh)
CN (1) CN1218484C (zh)
AT (1) ATE310336T1 (zh)
AU (1) AU2001266969A1 (zh)
DE (1) DE60115041T2 (zh)
HK (1) HK1052090A1 (zh)
TW (1) TW506192B (zh)
WO (1) WO2002003553A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176257B (zh) * 2005-05-13 2011-06-15 德克萨斯仪器德国股份有限公司 集成驱动器电路设备

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142679A1 (de) * 2001-08-31 2003-04-03 Infineon Technologies Ag Treiberschaltung
US6998875B2 (en) * 2002-12-10 2006-02-14 Ip-First, Llc Output driver impedance controller
US6985008B2 (en) * 2002-12-13 2006-01-10 Ip-First, Llc Apparatus and method for precisely controlling termination impedance
US6949949B2 (en) 2002-12-17 2005-09-27 Ip-First, Llc Apparatus and method for adjusting the impedance of an output driver
US7057415B2 (en) * 2003-12-10 2006-06-06 Hewlett-Packard Development Company, L.P. Output buffer compensation control
US7236013B2 (en) * 2003-12-26 2007-06-26 Stmicroelectronics Pvt. Ltd. Configurable output buffer and method to provide differential drive
US7212035B2 (en) * 2005-02-11 2007-05-01 International Business Machines Corporation Logic line driver system for providing an optimal driver characteristic
KR100733415B1 (ko) * 2005-09-29 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 비트라인 센스앰프 구동방법
JP4881632B2 (ja) * 2006-03-01 2012-02-22 エルピーダメモリ株式会社 出力回路
US7466174B2 (en) 2006-03-31 2008-12-16 Intel Corporation Fast lock scheme for phase locked loops and delay locked loops
US7446558B2 (en) * 2006-09-29 2008-11-04 Mediatek Inc. High speed IO buffer
US7812639B2 (en) * 2007-12-31 2010-10-12 Sandisk Corporation Extending drive capability in integrated circuits utilizing programmable-voltage output circuits
US7888968B2 (en) * 2009-01-15 2011-02-15 International Business Machines Corporation Configurable pre-emphasis driver with selective constant and adjustable output impedance modes
EP2216905B1 (en) * 2009-02-05 2012-08-29 Abb Oy Method of controlling an IGBT and a gate driver
US8493137B2 (en) * 2011-09-16 2013-07-23 Elpida Memory, Inc. PSRR in a voltage reference circuit
JP2017216611A (ja) 2016-06-01 2017-12-07 マイクロン テクノロジー， インク． 半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768170A (en) 1986-06-06 1988-08-30 Intel Corporation MOS temperature sensing circuit
US4975598A (en) 1988-12-21 1990-12-04 Intel Corporation Temperature, voltage, and process compensated output driver
US5194765A (en) * 1991-06-28 1993-03-16 At&T Bell Laboratories Digitally controlled element sizing
US5341045A (en) 1992-11-06 1994-08-23 Intel Corporation Programmable input buffer
US5444406A (en) 1993-02-08 1995-08-22 Advanced Micro Devices, Inc. Self-adjusting variable drive strength buffer circuit and method for controlling the drive strength of a buffer circuit
FR2709217B1 (fr) 1993-08-19 1995-09-15 Bull Sa Procédé et dispositif d'adaptation d'impédance pour un émetteur et/ou récepteur, circuit intégré et système de transmission les mettant en Óoeuvre.
US5534801A (en) 1994-01-24 1996-07-09 Advanced Micro Devices, Inc. Apparatus and method for automatic sense and establishment of 5V and 3.3V operation
US5514951A (en) 1994-04-11 1996-05-07 Rockwell International Corporation Supply-discriminating supply-adaptive electronic system
US5463520A (en) 1994-05-09 1995-10-31 At&T Ipm Corp. Electrostatic discharge protection with hysteresis trigger circuit
JP2885660B2 (ja) 1995-01-31 1999-04-26 日本無線株式会社 振幅変調回路
MY121210A (en) 1995-02-24 2006-01-28 Intel Corp Nonvolatile memory with output mode configuration
JPH08248096A (ja) 1995-03-13 1996-09-27 Advantest Corp 回路試験装置
US5528166A (en) 1995-03-14 1996-06-18 Intel Corporation Pulse controlled impedance compensated output buffer
US5729158A (en) 1995-07-07 1998-03-17 Sun Microsystems, Inc. Parametric tuning of an integrated circuit after fabrication
US5666078A (en) * 1996-02-07 1997-09-09 International Business Machines Corporation Programmable impedance output driver
US5838177A (en) 1997-01-06 1998-11-17 Micron Technology, Inc. Adjustable output driver circuit having parallel pull-up and pull-down elements
US5898321A (en) 1997-03-24 1999-04-27 Intel Corporation Method and apparatus for slew rate and impedance compensating buffer circuits
US6023174A (en) 1997-07-11 2000-02-08 Vanguard International Semiconductor Corporation Adjustable, full CMOS input buffer for TTL, CMOS, or low swing input protocols
US6072351A (en) 1997-08-18 2000-06-06 Advanced Micro Devices, Inc. Output buffer for making a 5.0 volt compatible input/output in a 2.5 volt semiconductor process
US6114895A (en) * 1997-10-29 2000-09-05 Agilent Technologies Integrated circuit assembly having output pads with application specific characteristics and method of operation
US6040714A (en) 1997-12-12 2000-03-21 Micron Electronics, Inc. Method for providing two modes of I/O pad termination
US6040845A (en) 1997-12-22 2000-03-21 Compaq Computer Corp. Device and method for reducing power consumption within an accelerated graphics port target
US6054881A (en) 1998-01-09 2000-04-25 Advanced Micro Devices, Inc. Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto
US6326821B1 (en) * 1998-05-22 2001-12-04 Agere Systems Guardian Corp. Linearly-controlled resistive element apparatus
US6052325A (en) 1998-05-22 2000-04-18 Micron Technology, Inc. Method and apparatus for translating signals
US6308289B1 (en) 1998-10-01 2001-10-23 International Business Machines Corporation Method and system for environmental sensing and control within a computer system
JP3462104B2 (ja) * 1998-12-11 2003-11-05 株式会社東芝 プログラマブルインピーダンス回路及び半導体装置
US6272644B1 (en) 1999-01-06 2001-08-07 Matsushita Electrical Industrial Co., Ltd. Method for entering powersave mode of USB hub
US6166563A (en) 1999-04-26 2000-12-26 Intel Corporation Method and apparatus for dual mode output buffer impedance compensation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176257B (zh) * 2005-05-13 2011-06-15 德克萨斯仪器德国股份有限公司 集成驱动器电路设备

Also Published As

Publication number Publication date
KR20030014289A (ko) 2003-02-15
EP1297629A1 (en) 2003-04-02
HK1052090A1 (en) 2003-08-29
TW506192B (en) 2002-10-11
CN1218484C (zh) 2005-09-07
KR100511112B1 (ko) 2005-08-31
AU2001266969A1 (en) 2002-01-14
DE60115041T2 (de) 2006-07-13
WO2002003553A1 (en) 2002-01-10
ATE310336T1 (de) 2005-12-15
US6624662B1 (en) 2003-09-23
DE60115041D1 (de) 2005-12-22
EP1297629B1 (en) 2005-11-16

Similar Documents

Publication Publication Date Title
CN1218484C (zh) 具有补偿驱动强度的缓冲器
US8067957B2 (en) USB 2.0 HS voltage-mode transmitter with tuned termination resistance
KR100381987B1 (ko) 가변임피던스출력버퍼
US5559441A (en) Transmission line driver with self adjusting output impedance
US7521957B2 (en) Impedance controller for semiconductor device
KR100655083B1 (ko) 반도체 장치에서의 임피던스 콘트롤 회로 및 임피던스콘트롤 방법
KR100421053B1 (ko) 신호선의 프리차지 방법 및 프리차지 전압발생회로
US6988044B2 (en) Bus line current calibration
US7639038B2 (en) Terminating resistance adjusting method, semiconductor integrated circuit and semiconductor device
JPH11266150A (ja) 半導体装置
JPH0563555A (ja) マルチモード入力回路
CN102742158A (zh) 高分辨率输出驱动器
US7071728B2 (en) Hybrid compensated buffer design
US20090256586A1 (en) Semiconductor device and impedance adjustment method of the same
US20020000848A1 (en) Bus driver circuit
US20080143419A1 (en) System for automatically selecting intermediate power supply voltages for intermediate level shifters
US6347850B1 (en) Programmable buffer circuit
JP3288727B2 (ja) 出力回路
US6225819B1 (en) Transmission line impedance matching output buffer
US7667531B2 (en) Signal transmission circuit
US6922076B2 (en) Scalable termination
US20070057692A1 (en) Driver impedance control apparatus and system
US7667514B2 (en) Delay circuit and electronic device including delay circuit
JP4084266B2 (ja) インピーダンス調整回路
US7427935B2 (en) Apparatus and method of generating reference voltage of semiconductor integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050907

Termination date: 20200614

CF01 Termination of patent right due to non-payment of annual fee