TW506192B - Buffer with compensating drive strength - Google Patents

Buffer with compensating drive strength Download PDF

Info

Publication number
TW506192B
TW506192B TW090110846A TW90110846A TW506192B TW 506192 B TW506192 B TW 506192B TW 090110846 A TW090110846 A TW 090110846A TW 90110846 A TW90110846 A TW 90110846A TW 506192 B TW506192 B TW 506192B
Authority
TW
Taiwan
Prior art keywords
buffer
patent application
item
range
output
Prior art date
Application number
TW090110846A
Other languages
English (en)
Inventor
Andrew M Volk
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW506192B publication Critical patent/TW506192B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005Modifications of input or output impedance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Electronic Switches (AREA)
  • Window Of Vehicle (AREA)
  • Vibration Dampers (AREA)
  • Developing Agents For Electrophotography (AREA)
  • Vending Machines For Individual Products (AREA)
  • Golf Clubs (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Description

經濟部智慧財產局員工消費合作社印製 506192 五、發明說明(1 ) 1 ·發明之範轉 本發明關於積體電路之補償緩衝器。 2 ·相關技藝 當::積:電路之個人電腦及其他系統之複雜性曰增 :精k輸出驅動器之需求日益重要。通常,積體 =更f in之印刷電路板軌跡上,驅動頻率在1〇。二 更同〈信唬。此種軌跡作爲傳輸線,但使資料傳矜困 =、’除非.¼衝器之阻抗能補償輸送線特性。補償緩衝^需 要〈其他因素’如在作業期間溫度與電壓之變化,置;: 變緩衝器之特性。 』改 已知有許多補償輸出緩衝器,如美專利5,578,971 ; 5’528,166 ;及4,975,598及4,768,170所揭示者。 二:999年4月26日提出之標題爲“雙模式輸出缓衝器阻抗 補核共同申請USSN ; 09/299,771(指定本發明申請人爲受 走人)中·’揭示一具加加權二進制補償驅動器分支,其在 再設定或啓動期間被選擇。使用外部上拉及下拉電阻器以 決足為要何驅動器分支。本發明建立一上述應用之緩衝 器如下。 ' 圖式簡略i明 圖1爲本發明緩衝器及用以控制緩衝器作業之控制電路 之電路圖。 圖2爲用以提供偏壓信號以控制圖1之緩衝器固定分支之 數位至類比轉換器(DAC)之電路圖。 圖3 A爲一圖形用以説明加權二進制(BW)驅動器分支間 «4- 本紙張尺錢时目國家標準(CNS)A4規格(210 X 297公爱) 裝--------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 506192 A 7 B7 五、發明説明(2 ) 相對強度,與線性加權(LW)偏壓信號提供之強度。 圖3B爲一圖解,以説明典型Bw原始強度與偏壓信 號提供之額外強度。 圖4顯示本發明用以作業缓衝器之方法。 主發明詳細説明 揭示一供積體電路之補償緩衝器。以下説明中,公佈許 多特殊細節,如緩衝器中特定數目之分支,以便澈底瞭解 本發明。對精於此技藝人士,當甚爲明顯,本發明可無此 等細節而實施。另外,知名之數位至類比轉換器(DAc)未 加細節説明,以期不致對本發明構成不必要之誤導。 參考圖1,所示之緩衝器分支包括複數個加權二進制 (BW)輸出驅動器分支,供補償之用。此等驅動器分支提供 輸出#號強度之粗調諧。例如,上拉電阻器3 4及下拉電阻 咨4 0提供最大之強度,(即8 χ),而電晶體3 6及3 8則提供 最小之強·度(即lx)。在典型實施例中,可使用四個Βχ* 支,其相對強度如圖3 Α所示。如圖3 Α所示之四個分支, 電晶體34或40提供強度73,第一分支電晶體“或”提供 強度70。強度間之差異可經選擇電晶體之尺寸,或分支中 包阻値,或電晶體尺寸及電阻値之組合而選擇。已知利用 此等電阻器使緩衝器之特性更線性。此多靠信號品質,特 別在高資料率時如此。如所週知,可用具有線特性之電晶 體混合組。因此,每一上拉及下拉電晶體可折衷一或多個 電晶體。(電晶體之混合組及電阻器均可用於乙冒電壓控制 分支,如下所述)。 -5- 本紙張尺度適用中國國家搮CNS ) A4規格(210X297公釐) ------------Φ ! (請先閱讀背面之注意事項再填寫本頁) 訂 506192 A7 B7 五、發明説明(3 (請先閲讀背面之注意事項再填寫本頁) 如上述專利申請所述,在啓動積體電路以提供理想強度 時選擇數個B W分支。一控制電路3 〇,曾在上述專利申請 中詳述’利用二計數器以提供二進制信號,以指出所需之 上拉及下拉強度。線4 1上之信號(PENB),此實施例中含 四位元,選擇所需下拉電晶體數目。線42上之四位元提供 信號(NEN),用以選擇所需之下拉電晶體。 每一線4 1連接至一 〇 r閘極,如ό r閘極3 3及3 5。〇 R閘 極之其端點接收ρ驅動信號(pDRV)。〇 R閘極之輸出合至 上拉電晶體;特別是,閘極3 3之輸出連接至p _溝遒電晶 體34,閘極3 5之輸出連接至卜溝道電晶體36之閘極。吾 人瞭解當OR閘極使用時,其他邏輯亦可使用以驅動上拉 電晶體。 同理,每一線42連接至一AND閘極,如AND閘極37及 3 9。AND閘極之其他端點接收自線丨4(NDrV)之n驅動信 號。AND閘極之輸出連接至Bw驅動器分支中之卜溝道電 晶體;特別是,AND閘極3 7連接至電晶體3 8之閘極, AND閘極39之輸出連接至電晶體4〇之閘極。吾人瞭解, 其他邏輯亦可使用以要求下拉電晶體。 在積體電路之啓動或再設定時,控制電路3 〇提供代表所 需強度足二進制信號。此等信號選擇適當之輸出驅動器。 私路3 0利用一或多個外部電阻器如電阻器31,及一參考 電位以評估輸出強度,如上述申請所述。 B W輸出驅動器分支提供輸出強度之粗調諧。即使最小 有效強度驅動器亦可提供,缓衝器輸出強度中之較大調 -6 - 本紙張尺度適用中國國家標隼(CNS )八4規格(210X297公釐) 506192 A7 B7 五、發明説明(4 整、"果,在緩衝器作業期間再選擇B w分支,可 偵測中造成誤差。通常,緣莊 在4唬 (請先閲讀背面之注意事項再填寫本頁) 越,因此不知何時改善強度才安全。如下所 = 供在緩衝器作業時可發生之細調諧。 發月^ 提Γ:固定分支15,在未利用補償時,以 ’、上準又輸出信號,及提供細調諧。此分支提供一於 出信號至墊1 〇,即倭*盏R w八 八 則 吏在…刀支被選時,及LW偏壓信 唬馬關閉時。因此,上拉電晶體18及下拉電晶體Η,在 緩衝器能輸出8#,始終提供某輸出信號。此等電晶體分別 經由反相器16及17接收p驅動及…驅動信號。固定分支i 5 額外包括p-溝道電晶體21&n•溝道電晶體22。此等電晶 體在線24及25上分別接收偏壓信號,其提供輸出信號之 細調諧。當缓衝器在接收模式(PDRV高及NDRV低)時,無 來自固定分支15之驅動存在,因此,緩衝器有一高輸入阻 抗。 經濟部中央標準局員工消費合作社印製 當緩衝器作業期間,B W分支之適當數目首先被選,任 何上拉或下拉電晶體之組合亦可選擇。之後,輸出信號之 強度定期加以監視,以決定是否需要額外補償。例如,在 啓動後每數個毫秒,電路3 〇利用相同機構,用以提供 PENB信號及NEN信號,該電路30提供相似之二進制信號 於線43及44上。用以提供信號於線41及42之上拉計數器 及下拉計數器,可再度使用以提供信號於線43及44上。 此等計數器及其作業已詳述於上述申請中。在一實施例 中,線4 3及44各提供四個位元如8£1^信號(線43)及8£1^ 信號(線4 4 )。· 本紙張尺度適用中國國家標準(CNS ) A4規格(210><297公* ) 506192 A7 B7 五、發明説明(5 SELN及SELP信號可各自控制各別電晶體之細調諧。 但,此一實施相當昂貴,因爲每一電晶體需要獨立驅動 器。反之,在圖2之實施例中,利用一通過閘極數位至類 比轉換器(DAC)。 參考圖2 ’每一 DAC以分支55中之複數個電阻器及一多 工器實施。分支55耦合至電晶體52及53之間,並包括第 一複數個串聯電阻器,耦合至MUX 50,及第二複數個串 聯電阻器耦合至MUX 5 1。在一實施例中共有1 6個電阻器 耦合至MUX 50,及16個電阻器耦合至MUX 51。電晶體52 及53被在線60上之VBiasEn信號所啓動,其經由反相器61 搞合至電晶體53及電晶體52。線60上之信號,經由上拉 電晶體5 6之關閉,使線2 5自電源供應電位去耦合,及關 閉電晶體5 7使其自地釋放,因爲,電晶體5 7之閘極2耦合 至反相器61。電源供應範圍之頂部供應nBIAS,及其底部 供應PBIAS,俾在電壓中之均句各別步進可產生圖1之電 晶體2 1及2 2強度中適當之均勻步進。利用接近電源供應 電位之優點爲可免除雜音發生,因其可造成缓衝器強度之 變化。 線4 3上之二進制信號使MUX 50選擇電阻器16上之電 位,以經由MUX 50中之通閘極電晶體耦合至線25。結 果,線2 5上之電位承受自端點f之最高電位,至端點〇之 最低電位之1 6步進之一。同理,以耦合〇至F之丨6個端點 之一至線24方式,MUX51選擇分支55中之16電位之一。 此舉係經由MUX 51中之通閘極電晶體實施。以此方式, -8 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉 ——---------------II------· (請先閲讀背面之注意事項再填寫本頁) _ 506192 A7 B7 五、發明説明(6 ) 線2 4及2 5上之信號事實上爲“類比”,因爲,每一線承受 1 6個値之一,其每步進間之差相等。舉例言之,每一相等 步進可在20及50 mV之間。 圖2之電阻器及DACs之功能可以其他方式實施。例如, 可用二個各別重疊電阻器串,或使用具有重疊抽頭之單一 電阻器串。 再參考圖1,線24上之PBIAS電位耦合至p-溝遒電晶體 2 1。此偏壓電位決定固定分支1 5中之上拉強度。PBIAS信 號中之每一步進可提供,與B W驅動器之最小強度相比, 在輸出強度中之微小變化,如以下所詳細討論者。同理, 線2 5上之信號,即NBIAS信號,具有1 6個相等步進,並 決定下拉電晶體22之偏壓。每一此等步進,與bw下拉驅 動器之最小者相比,可提供輸出墊1 〇之相對甚小之信號強 度改變。 在積體·電路作業期間,自控制電路1 〇之SELN及SELP信 號定期要求更新輸出強度。此等信號經由圖2之DACs調整 電晶體22及21上之偏壓。以此方式,在蟄1〇上之信號強 度在積體電路之作業期間,得以精密調諧。 參考圖3 A,由加權二進制(BW)驅動器分支及線線加權 (LW)偏壓#號’提供之相對強度如圖所示。在圖3 A之左 側顯示四假強度,每一強度由一不同B W分支所提供。圖 3A及3B代表上拉或下拉強度。應了解,由PENB及NEN 仏號可選擇上拉及下拉電晶體之不同組合。同理,一不同 步進可由每一 SELN及SELP信號選擇。 -9- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----------1!·^—-----1T---I--· (請先閲讀背面之注意事項再填寫本頁) 506192 A7 B7 五、發明說明( BW分支之最小強度提供之bw強度顯示於圖3A之強度 7 0。如上所述,此強度可由電晶體3 6或3 8提供。次一最 有效強度如強度7 1所示,第三最有效強度如強度7 2所 示。最有效強度如強度73所示,可由電晶體34或40提 供。在細調諧中共有1 6個步進。因此,在此實施例中b w 強度範圍爲(2nk-l),其中n = 4,k爲常數,LW強度範圍約 爲4k。通常,如LW範圍内有p個位元,BW至LW之最小 有效位元之比値爲“n”,LW強度範.圍爲(2Pk/n-l)。 在啓動或再設定作業中,選擇B W分支之組合以提供理 想強度。B W分支之強度,其如等於或接近理想強度位準 時’則被選擇。圖3 B中,假定啓動時,b W強度7 1及7 3 最接近提供最初輸出強度7 5。注意圖3 B之例,如強度7 0 亦被選,BW分支將提供需爲多之最初強度75。此舉並不 理想’因爲已無需細調諧之餘地。在啓動時,B w分支提 供之強度與實際需要間之差,由LW偏壓補償。 在一實施例中,啓動時,L W偏壓被限制爲自4 - 7步進之 選擇。即’最初,控制電路1 〇僅能變化SELN及SELP信號 之二最小有效位元。圖3 B中,細調諧選擇四個l W步進以 補償強度7 1及7 3間之差,因此達到理想之最初強度7 5。 作業期間,控制電路3 〇定期調整SELN及SELP信號。每 一定期調整期間,控制電路僅可使SELN&SELP信號之一 次強度改變。此等較小之強度改變可防止信號之誤偵測, 及強度任何時間之改變。圖2之線2 4及2 5上之電容器提供 此種平滑作用。其他濾波亦可使用以平滑步進改變。 -10- 本紙張尺度過用甲囤國豕標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線‘ 經濟部智慧財產局員工消費合作社印製 506192 A7 B7 五、發明説明(8 由圖3 B可見,作業期間,最強強度可由四個[W步進予 以降低,並可由此實施例中之丨2個L W予以升高。吾人可 選擇在啓動間僅用最小有效位元,因此,在作業期間,有 一寬範圍之LW步進。通常,在作業期間,溫度增加及電 源降低需要額外強度,結果,增加強度較降低強度之餘地 爲大。此外,自圖3 A可知,1 ό個步進可提供約與二最小 有政B W位元相關之範圍。此舉可使啓動及作業期間, L W信號之適當範圍。 圖4中,説明控制缓衝器之步進。步進8〇所室之啓動, BW分支被選,並使用Lw偏壓信號之有限範圍(如4-7)。 作業期間,僅LW信號改變,之後,此一改變在每一期間 僅發生一此步進,如步進8丨所示。 本發明之缓衝器,在點對點轉移圖表卡片,I / 〇裝置最 爲有用,亦可使用於其他電路如處理器。本發明之緩衝器 可使缓衝器強度更新,即缓衝器用作驅動器及終端負載時 均可更新。LW步進因其甚小,可保證強度不致劇烈改變 及造成信號之誤偵測。經由使用DACs,當與實施電晶體 以提供細調諧相較,此電路相當簡單。 --------^IT. (請先閲讀背面之注意事項再填寫本頁) 準 橾 家 國 國 中 用 適 釐 公 7 29

Claims (1)

  1. A8 B8 C8 D8 第090110846號專利申請案 5 月) 申请專利範圍 1. 一種供積體電路之緩衝器,包含: 第複數個可選擇裝置用以提供輸出信號,輸出_ 號具有由一被選之可選擇裝置決定之第一強度範圍;β ^一驅動電路耦合至第一複數個可選擇裝置,以提供 第二強度範園之可調諧強度至輸出信號,第二範圍小 於第一範圍;及 ^ 一控制電路耦合至第一複數個可選擇裝置及驅動器 电路以在積體電路啟動時,選擇一可選擇裝置之 一,及在積體電路作業期間,定期調整驅動器電路。 2·如申明專利範圍第丨項之緩衝器,其中可選擇裝置為加 權二進制。 、 3·如申請專利範圍第2項之缓衝器,其中可選擇裝置包含 電晶體及電阻器。 4. 如申請專利範圍第3項之缓衝器,其中之控制電路以提 供至少一偏壓信號,以調節驅動器電路。 5. 如申請專利範圍第4項之缓衝器,其中控制電路提供二 偏壓信號,一供至少一ρ_溝道電晶體,及另_供至少 一 η _溝道電晶體。 6·如申請專利範圍第1項之缓衝器,其中控制電路提供一 偏®:¼號’用以調節驅動器電路,該電路含第一信號 供應至至少一 IX -溝道電晶體之閘極,及含一第二彳含穿 供應至至少一 p -溝道電晶體之閘極。 7.如申請專利範圍第1項之缓衝器,其中控制電路包括一 數位至類比轉換器,一輸出可提供一偏I信號以調節 本紙張尺度it用中目國家標準(CNS) A视格(21GX 297公釐)""""'"" -—-- 506192 A8 B8 C8
    其中之偏壓信號被濾 其中數位至類比轉換 器輸出信號中之作業 驅動器電路。 8·如申請專利範圍第7頊之缓衝器, 波而使偏壓信號平滑。 9_如申請專利範圍第8項之緩衝器, 器接收二進制信號,以補償緩衝 改變。 10·如申請專利範圍第1 jg > 华緩衝奋,其中,最大第一強度 範圍等於(21-1),其中之m 一益圈 )弟一範圍寺於至少為4k,其 中k為常數,n為第一複數個可選擇裝置中之可選擇上 拉或下拉裝置之數目。 11·如申請專利範圍第i項之缓衝器,其中之控制電路在啟 動時,可使由驅動器電路提供之第二範圍之預定部份 被選擇。 12·如申請專利範圍第i丨項之緩衝器,其中第二範圍包含 複數個步進,其中控制電路可在積體電路作業期間, 限制在任何期間步進改變之數目。 13. 如申請專利範圍第丨2項之緩衝器,其中之第二範圍包 含16個步進,在任何積體電路之作業期間,僅允許一 步進改變。 14. 一種供積體電路之缓衝器,包含·· 複數個驅動器裝置,其某些驅動器在積體電路啟動 時被選擇;及 一驅動器廷路挺供一驅動信號供在作業期間缓衝器 輸出強度之細調諧,其增量實質上小於驅動器裝置所 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) " --
    裝 η
    506192 A8 B8 C8
    提供之增量。 .如申請專利範圍第1 4項之缓衝器,龙奋 提供之強度之第一範圍,實質上小驅動器電路 之第二強度範圍。 、編動器裝置提供 .如申凊專利範圍第1 5項之緩衝器,其 、登遲:、π田, ’、在啟動時可 選擇< %量範圍受到限制。 ^ J • 一種用以控制積體電路緩衝器之方法,包本· 選擇輸出裝置以提供啟動時之預定輪出=度及 在缓衝器作業期間細調諧輸出強度& 機 ^ 人輸出強度之改 .支,與由輸出裝置提供之強度.增量相較時,限制為相 當小之改變。 15 16 17 18.如申請專利範圍第17項之方法,其中在啟動時有一有 限量之細調諧發生。 19·如申請專利範圍第1 8項之方法 器作業期間定期發生。 20·如申請專利範圍第1 7項之方法 含選擇加權二進制輸出裝置。 21·如申請專利範圍第2 〇項之方法 線性步進。 ’其中之細調諧在缓衝 ’其中選擇輸出裝置包 ’其中細調諧包含選擇 22· —種用以控制缓衝器輸出強度之方法,含下列步驟: 提供輸出範圍之粗調諧; 提供輸出範圍之細調諳; 限制在啟動時可選擇之細調諧小於細調諧之全範 圍。 ’ ... -3- 本紙張尺度適用中國國家標準(CNS) A4规格(21〇χ 297公釐)
TW090110846A 2000-06-30 2001-05-07 Buffer with compensating drive strength TW506192B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/608,503 US6624662B1 (en) 2000-06-30 2000-06-30 Buffer with compensating drive strength

Publications (1)

Publication Number Publication Date
TW506192B true TW506192B (en) 2002-10-11

Family

ID=24436778

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090110846A TW506192B (en) 2000-06-30 2001-05-07 Buffer with compensating drive strength

Country Status (10)

Country Link
US (1) US6624662B1 (zh)
EP (1) EP1297629B1 (zh)
KR (1) KR100511112B1 (zh)
CN (1) CN1218484C (zh)
AT (1) ATE310336T1 (zh)
AU (1) AU2001266969A1 (zh)
DE (1) DE60115041T2 (zh)
HK (1) HK1052090A1 (zh)
TW (1) TW506192B (zh)
WO (1) WO2002003553A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10511306B2 (en) 2016-06-01 2019-12-17 Micron Technology, Inc. Semiconductor device including buffer circuit

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142679A1 (de) * 2001-08-31 2003-04-03 Infineon Technologies Ag Treiberschaltung
US6998875B2 (en) * 2002-12-10 2006-02-14 Ip-First, Llc Output driver impedance controller
US6985008B2 (en) * 2002-12-13 2006-01-10 Ip-First, Llc Apparatus and method for precisely controlling termination impedance
US6949949B2 (en) 2002-12-17 2005-09-27 Ip-First, Llc Apparatus and method for adjusting the impedance of an output driver
US7057415B2 (en) * 2003-12-10 2006-06-06 Hewlett-Packard Development Company, L.P. Output buffer compensation control
US7236013B2 (en) * 2003-12-26 2007-06-26 Stmicroelectronics Pvt. Ltd. Configurable output buffer and method to provide differential drive
US7212035B2 (en) * 2005-02-11 2007-05-01 International Business Machines Corporation Logic line driver system for providing an optimal driver characteristic
DE102005022338A1 (de) * 2005-05-13 2006-11-16 Texas Instruments Deutschland Gmbh Integrierte Treiberschaltungsstruktur
KR100733415B1 (ko) * 2005-09-29 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 비트라인 센스앰프 구동방법
JP4881632B2 (ja) * 2006-03-01 2012-02-22 エルピーダメモリ株式会社 出力回路
US7466174B2 (en) 2006-03-31 2008-12-16 Intel Corporation Fast lock scheme for phase locked loops and delay locked loops
US7446558B2 (en) * 2006-09-29 2008-11-04 Mediatek Inc. High speed IO buffer
US7812639B2 (en) * 2007-12-31 2010-10-12 Sandisk Corporation Extending drive capability in integrated circuits utilizing programmable-voltage output circuits
US7888968B2 (en) * 2009-01-15 2011-02-15 International Business Machines Corporation Configurable pre-emphasis driver with selective constant and adjustable output impedance modes
EP2216905B1 (en) * 2009-02-05 2012-08-29 Abb Oy Method of controlling an IGBT and a gate driver
US8493137B2 (en) * 2011-09-16 2013-07-23 Elpida Memory, Inc. PSRR in a voltage reference circuit

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768170A (en) 1986-06-06 1988-08-30 Intel Corporation MOS temperature sensing circuit
US4975598A (en) 1988-12-21 1990-12-04 Intel Corporation Temperature, voltage, and process compensated output driver
US5194765A (en) * 1991-06-28 1993-03-16 At&T Bell Laboratories Digitally controlled element sizing
US5341045A (en) 1992-11-06 1994-08-23 Intel Corporation Programmable input buffer
US5444406A (en) 1993-02-08 1995-08-22 Advanced Micro Devices, Inc. Self-adjusting variable drive strength buffer circuit and method for controlling the drive strength of a buffer circuit
FR2709217B1 (fr) 1993-08-19 1995-09-15 Bull Sa Procédé et dispositif d'adaptation d'impédance pour un émetteur et/ou récepteur, circuit intégré et système de transmission les mettant en Óoeuvre.
US5534801A (en) 1994-01-24 1996-07-09 Advanced Micro Devices, Inc. Apparatus and method for automatic sense and establishment of 5V and 3.3V operation
US5514951A (en) 1994-04-11 1996-05-07 Rockwell International Corporation Supply-discriminating supply-adaptive electronic system
US5463520A (en) 1994-05-09 1995-10-31 At&T Ipm Corp. Electrostatic discharge protection with hysteresis trigger circuit
JP2885660B2 (ja) 1995-01-31 1999-04-26 日本無線株式会社 振幅変調回路
MY121210A (en) 1995-02-24 2006-01-28 Intel Corp Nonvolatile memory with output mode configuration
JPH08248096A (ja) 1995-03-13 1996-09-27 Advantest Corp 回路試験装置
US5528166A (en) 1995-03-14 1996-06-18 Intel Corporation Pulse controlled impedance compensated output buffer
US5729158A (en) 1995-07-07 1998-03-17 Sun Microsystems, Inc. Parametric tuning of an integrated circuit after fabrication
US5666078A (en) * 1996-02-07 1997-09-09 International Business Machines Corporation Programmable impedance output driver
US5838177A (en) 1997-01-06 1998-11-17 Micron Technology, Inc. Adjustable output driver circuit having parallel pull-up and pull-down elements
US5898321A (en) 1997-03-24 1999-04-27 Intel Corporation Method and apparatus for slew rate and impedance compensating buffer circuits
US6023174A (en) 1997-07-11 2000-02-08 Vanguard International Semiconductor Corporation Adjustable, full CMOS input buffer for TTL, CMOS, or low swing input protocols
US6072351A (en) 1997-08-18 2000-06-06 Advanced Micro Devices, Inc. Output buffer for making a 5.0 volt compatible input/output in a 2.5 volt semiconductor process
US6114895A (en) * 1997-10-29 2000-09-05 Agilent Technologies Integrated circuit assembly having output pads with application specific characteristics and method of operation
US6040714A (en) 1997-12-12 2000-03-21 Micron Electronics, Inc. Method for providing two modes of I/O pad termination
US6040845A (en) 1997-12-22 2000-03-21 Compaq Computer Corp. Device and method for reducing power consumption within an accelerated graphics port target
US6054881A (en) 1998-01-09 2000-04-25 Advanced Micro Devices, Inc. Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto
US6052325A (en) 1998-05-22 2000-04-18 Micron Technology, Inc. Method and apparatus for translating signals
US6326821B1 (en) * 1998-05-22 2001-12-04 Agere Systems Guardian Corp. Linearly-controlled resistive element apparatus
US6308289B1 (en) 1998-10-01 2001-10-23 International Business Machines Corporation Method and system for environmental sensing and control within a computer system
JP3462104B2 (ja) * 1998-12-11 2003-11-05 株式会社東芝 プログラマブルインピーダンス回路及び半導体装置
US6272644B1 (en) 1999-01-06 2001-08-07 Matsushita Electrical Industrial Co., Ltd. Method for entering powersave mode of USB hub
US6166563A (en) 1999-04-26 2000-12-26 Intel Corporation Method and apparatus for dual mode output buffer impedance compensation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10511306B2 (en) 2016-06-01 2019-12-17 Micron Technology, Inc. Semiconductor device including buffer circuit
TWI688209B (zh) * 2016-06-01 2020-03-11 美商美光科技公司 包括緩衝器電路之半導體裝置
US11057038B2 (en) 2016-06-01 2021-07-06 Micron Technology, Inc. Semiconductor device including buffer circuit

Also Published As

Publication number Publication date
WO2002003553A1 (en) 2002-01-10
HK1052090A1 (en) 2003-08-29
US6624662B1 (en) 2003-09-23
ATE310336T1 (de) 2005-12-15
KR20030014289A (ko) 2003-02-15
CN1449597A (zh) 2003-10-15
CN1218484C (zh) 2005-09-07
EP1297629B1 (en) 2005-11-16
EP1297629A1 (en) 2003-04-02
DE60115041D1 (de) 2005-12-22
DE60115041T2 (de) 2006-07-13
KR100511112B1 (ko) 2005-08-31
AU2001266969A1 (en) 2002-01-14

Similar Documents

Publication Publication Date Title
TW506192B (en) Buffer with compensating drive strength
US6087853A (en) Controlled output impedance buffer using CMOS technology
US20110128037A1 (en) Data output circuit
TW316959B (en) Circuit and method of low-power-consumption binary signal transmission interface
US20070010961A1 (en) Driver calibration methods and circuits
US7279937B2 (en) Programmable amplitude line driver
JP2006115489A (ja) インピーダンス調整回路とそれを備える集積回路及びそれを利用した出力ドライバのインピーダンス調整方法
US20110133780A1 (en) High performance low power output drivers
US6483354B1 (en) PCI-X driver control
US8149014B2 (en) I/O driver for integrated circuit with output impedance control
EP2427966A2 (en) Drive supporting multiple signaling modes
JP2008032812A (ja) 出力駆動装置および表示装置
EP1014584A1 (en) Data transmitter
US7466182B2 (en) Level shift circuit
US6700422B2 (en) Apparatus for increasing slew rate
US20060214717A1 (en) Low amplitude differential output circuit and serial transmission interface using the same
US8159481B2 (en) Display driver and related display
US6822490B2 (en) Data output circuit for reducing skew of data signal
TW466392B (en) Current compensating bias generator and method therefor
JP4608063B2 (ja) 出力インターフェース回路
US6992518B2 (en) Input receiver with hysteresis
JPWO2015198804A1 (ja) 送信装置および通信システム
CN113366460B (zh) 高压信令和低压信令的输出驱动器
US7129750B2 (en) CMOS to PECL voltage level converter
WO2022130880A1 (ja) 送信装置、および電子機器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees