JPH0911540A

JPH0911540A - Ｌｅｄヘッド

Info

Publication number: JPH0911540A
Application number: JP18842295A
Authority: JP
Inventors: Shunji Murano; 俊次村野
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1995-06-30
Filing date: 1995-06-30
Publication date: 1997-01-14
Anticipated expiration: 2019-09-22
Also published as: JP3568001B2

Abstract

(57)【要約】【構成】シフトレジスタ１２にばらつき補正後の階調
印画データを記憶させ、シフトレジスタ２２とアンドゲ
ートＡ１〜Ａ５を用いて、ビットスライスしたデータを
取り出す。これと同期してシフトレジスタ２４とスイッ
チＳ１〜Ｓ５で基準抵抗Ｒ１〜Ｒ５を切り替えて基準電
流を変化させ、各発光体２への発光電流を変化させる。【効果】ＬＥＤヘッドのブロック単位のばらつきとド
ット単位のばらつきを補正でき、かつ階調印画を行え
る。

Description

【発明の詳細な説明】

【０００１】

【発明の利用分野】この発明はＬＥＤヘッドに関し、特
に階調印画や発光体やブロック単位のばらつき補正に関
する。

【０００２】

【従来技術】ＬＥＤヘッドの分野でも階調印画が要求さ
れている。階調印画を行う上で最も簡単な構成は、各発
光体毎の発光時間を印画データに応じて変化させること
である。このような構成はサーマルヘッドについて特公
平６−３０８９１号公報で提案され、各ドット毎にカウ
ンタを設けて印画データをカウンタにプリセットし、エ
ネーブルクロックでカウンタを１ビットずつ減算し、カ
ウンタの値が０になるまで印画するというものである。
しかしながらこの手法では各ドット毎にカウンタを設け
る必要があり、制御回路のゲート数が増加する。

【０００３】これ以外の構成として印画データに応じて
出力電流を変化させるものがあり、特開平３−６１５５
５号公報は複数の電流源を用意し、これらの出力電流を
重ね合わせて印画することを提案している。しかしなが
らこの手法では別個独立して同時に駆動可能な複数の電
流源が必要で、また出力電流を相互に干渉無しに重ね合
わせるためのトランジスタも必要である。これらのため
に、電源回路が複雑化する。

【０００４】

【発明の課題】この発明の課題は、ＬＥＤヘッドの階調
制御やばらつき補正のための新規な構成を提供し、特に
安価な回路を用いて階調制御やばらつき補正を行うこと
にある。

【０００５】

【発明の構成】この発明は、ＬＥＤヘッドの各発光体毎
の印画データもしくは複数の発光体からなるブロック毎
のばらつき補正データをＢＣＤコード化して記憶するた
めのメモリと、該メモリから前記データをビットスライ
スして読み出すための読み出し手段と、各発光体に発光
電流を供給するための電流源で、その電流値を走査で
き、かつ電流値が前記ＢＣＤコードの各ビットの重みに
対応してビット毎に変化する電流源と、前記読み出し手
段でのビットスライスに同期して前記電流源を走査する
ための走査手段、とを設けたことを特徴とするＬＥＤヘ
ッドにある。

【０００６】またこの発明は、請求項１のＬＥＤヘッド
において、前記電流源が基準電流発生回路と、基準電流
発生回路の出力電流を切り替えるための複数の基準抵抗
と、基準電流発生回路の出力電流に従って各発光体に発
光電流を供給するためのミラー定電流回路とからなるこ
とを特徴とする。

【０００７】この発明はまた、請求項１または２のＬＥ
Ｄヘッドにおいて、前記メモリに各発光体毎の階調印画
データとばらつき補正データとを記憶させて、前記読み
出し手段を該階調印画データと該ばらつき補正データと
を直列に１ビットずつ読み出すように構成し、かつ前記
走査手段で、階調印画データとばらつき補正データとに
対応して、前記電流源を複数回走査するように構成した
ことを特徴とする。

【０００８】この発明はさらに、請求項３のＬＥＤヘッ
ドにおいて、前記ブロック毎のばらつき補正データをＢ
ＣＤコード化して記憶するためのブロックばらつき補正
メモリと、ブロックばらつき補正メモリのデータを１ビ
ットずつビットスライスして読み出すためのブロックば
らつき補正データ読み出し手段とを設け、かつ前記走査
手段が、階調印画データとばらつき補正データ及び、ブ
ロックばらつき補正データとに対応して、前記電流源を
複数回走査するように構成したことを特徴とする。

【０００９】この発明は、ＬＥＤヘッドの各発光体毎の
印画データもしくは複数の発光体からなるブロック毎の
ばらつき補正データをＢＣＤコード化して記憶するため
のメモリと、その幅が前記ＢＣＤコードでの各ビットの
重みに対応して変化する複数の出力パルスを発生するた
めのパルス発生手段と、該パルス発生手段の各出力パル
スに同期して前記メモリから前記データをビットスライ
スして読み出すための読み出し手段と、前記各出力パル
スのパルス幅に応じた時間の間、各発光体に発光電流を
供給するための電源を設けたことを特徴とするＬＥＤヘ
ッドにある。

【００１０】この発明は、請求項５のＬＥＤヘッドにお
いて、前記メモリに各発光体毎の階調印画データとばら
つき補正データとを記憶させ、前記パルス発生手段を、
該階調印画データと該ばらつき補正データに応じて、前
記複数の出力パルスを各複数回発生させるように構成し
たことを特徴とする。

【００１１】この発明は、請求項６のＬＥＤヘッドにお
いて、前記ブロック毎のばらつき補正データをＢＣＤコ
ード化して記憶させたメモリをさらに設け、前記パルス
発生手段が、階調印画データとばらつき補正データ及び
ブロックばらつき補正データに応じて、前記複数の出力
パルスを各複数回発生させるように構成したことを特徴
とする。

【００１２】

【発明の作用】この発明では、各発光体毎の印画データ
あるいはブロック毎のばらつき補正データをＢＣＤコー
ド化して記憶し、即ち１：２：４等の２倍ずつ変化する
重みをもたせて記憶し、これに応じて電流源あるいはパ
ルス発生手段を走査し、電流源からの電流値を変化さ
せ、あるいはパルス幅を変化させる。電流値やパルス幅
の変化は、ＢＣＤコードに対応し、例えば１：２：４等
と２倍ずつ変化させることが好ましい。これらのため、
ＢＣＤコードのコード長で定まる分解能で、発光電流あ
るいは発光時間を制御できる。ＢＣＤコード化したデー
タはビットスライスして１ビットずつ読み出し、これに
同期して電流源あるいはパルス発生手段を走査する。

【００１３】作用を補足すると、請求項１の発明では電
流源を走査し、複数の電流源からの発光電流を重ね合わ
せしない。このため電流源は走査により電流値を変更で
きれば良く、実質的に１系統の電流源でよく、また複数
の電流源からの出力電流を重ね合わせるためのトランジ
スタも不要である。請求項１の発明では、ＢＣＤコード
の重みに応じて電流値を変え、ある電流値での各発光体
の発光出力は電流値とそれに対応したＢＣＤコードでの
データ（０または１）の積となる。電流値は複数に変え
て走査し、合計の発光エネルギーは前記の積の和とな
る。この発明では、メモリからのデータをビットスライ
スして読み出し、これと同期するように電流値を変化さ
せて走査することで、発光エネルギーを変更する。特に
請求項２のように基準電流発生回路とミラー定電流回路
を用い、基準抵抗を走査して基準電流を走査すると、文
字通りに１系統の電流源で良い。

【００１４】請求項５の発明では、ＢＣＤコードに応じ
てパルス幅を変えながら走査し、各発光体の出力はその
パルス幅とそれに対応したＢＣＤコードでのデータの積
となる。パルスは複数あり、合計の発光時間は前記の積
の和となる。この発明では、メモリからのデータをビッ
トスライスして読み出し、これと同期するようにパルス
幅を変化させて、発光時間を変更する。このため発光体
毎にカウンタを設ける必要がなく、制御回路のゲート数
が減少する。

【００１５】階調制御とばらつき補正の双方を行う場
合、これらのデータを例えば加算で合成して処理しても
良いが、ばらつき補正に必要なデータは毎回同じであ
り、階調印画データとばらつき補正データとを分離して
処理するのが好ましい。このことは階調制御とばらつき
補正とを別個独立に行えることを意味し、データの処理
が極めて簡単になる。特に階調制御と発光体単位のばら
つき補正と、ブロック単位のばらつき補正の３種の処理
を行う場合、ブロックばらつきの補正データはブロック
単位で、他のデータが発光体単位であるのと性質が異な
り、別個のメモリに収容して別個に処理するのが好まし
い。

【００１６】

【実施例】図１〜図２０に各実施例とその変形とを示
す。図１〜図６は第１の実施例を示し、図１〜図２０の
各実施例や変形例において、同種の符号は同じものを表
し、最初の実施例に関する記載は特に断わらない限り、
他の実施例や他の変形例にもそのまま当てはまる。図１
において、２は個別の発光体で、発光体２は例えば６４
〜１２８個単位でＬＥＤアレイ４を構成し、各ＬＥＤア
レイ４を１つのブロックと呼び、例えば４０ブロック用
いる。ＬＥＤヘッドでは各ブロック毎の出力ばらつきが
著しく、階調制御にはブロックばらつきの補正も必要で
ある。複数のＬＥＤアレイ４はスタチックドライブして
もあるいはダイナミックドライブしても良いが、実施例
ではダイナミックドライブするものとし、６はカソード
ドライブトランジスタで、ＬＥＤアレイ４を１ブロック
ずつ順次駆動する。８はカソード駆動ＩＣで、複数のカ
ソードドライブトランジスタ６を１個ずつ順次オンさせ
る。１０はカウンタで、例えばプリンタ本体からのクロ
ックＣＬＫ１をカウントし、クロックのカウント値から
ブロックの変更を検出して、カソード駆動ＩＣ８を制御
する。

【００１７】１２はシフトレジスタで、各発光体２の印
画データをＢＣＤコードで５ビット３２階調に変化させ
て記憶する。１４はラッチ回路、１６はオアゲート、Ａ
１〜Ａ５はアンドゲート、２０はミラー定電流回路、２
２，２４は例えば５ビットのシフトレジスタ、Ｓ１〜Ｓ
５はスイッチ、Ｒ１〜Ｒ５は基準抵抗、２６は基準電流
発生回路である。そして前記のミラー定電流回路２０
は、基準電流発生回路２６の出力電流と等しい値の出力
電流を各発光体２に加える。

【００１８】３０は印画データ発生回路で、図示しない
プリンタ本体やＦＡＸ本体あるいはコピー機本体等に設
けてもよく、またＬＥＤヘッドに内蔵させても良い。印
画データ発生回路３０は、各発光体２毎の階調データ発
生部３２と、各発光体２やＬＥＤアレイ４のブロック毎
のばらつき補正データ発生部３４と、これらのデータを
合成するための合成処理部３６、並びにタイミング制御
部３８を有する。階調データ発生部３２は各発光体２毎
の発光電流をＢＣＤコード化して発生し、ばらつき補正
データ発生部３４はブロック単位で出力ばらつきを補正
するのに必要な補正データと、各発光体２のブロック４
の平均値に対する出力ばらつきを補正するために必要な
補正データとをＢＣＤコード化して発生させ、合成処理
部３６でこれらを加算する。この結果得られるものは、
各発光体２毎にばらつきを補正して階調印画を行うため
の発光電流のＢＣＤコード値である。

【００１９】これらのデータはシフトレジスタ１２に転
送され、タイミング制御部３８は、シフトレジスタ１２
に印画データを転送するためのクロックＣＬＫ１と印画
データをラッチ回路１４にラッチするためのラッチ信号
並びにシフトレジスタ２４のデータをシフトさせるため
のシフトクロック及び、シフトレジスタ２４の先頭ビッ
ト（ＬＳＢのデータ１）にビットを立てるためのシフト
データとを発生させる。

【００２０】カウンタ１０はクロックＣＬＫ１をカウン
トして、１ブロック分のクロックをカウントすると、カ
ソード駆動ＩＣ８のデータを変更して、１ブロックずつ
隣のブロックを駆動するようにする。シフトレジスタ１
２のデータはラッチ信号によりラッチ回路１４に転送さ
れ、シフトレジスタ２２のデータビットがシフトクロッ
クによりシフトするのに同期して、アンドゲートＡ１〜
Ａ５を利用して１ビットずつビットスライスして読み出
す。アンドゲートＡ１〜Ａ５とシフトレジスタ２２と
で、ビットスライスしてデータを読み出すための読み出
し手段を構成する。

【００２１】読み出したデータをオアゲート１６を介し
てミラー定電流回路２０に加え、シフトレジスタ２４の
データビットを利用してスイッチＳ１〜Ｓ５を順次切り
替え、これに応じて基準電流発生回路２６の基準抵抗Ｒ
１〜Ｒ５を順次走査する。この結果ミラー定電流回路２
０に加わる基準電流は例えば１ｍＡ，２ｍＡ，４ｍＡ，
８ｍＡ，１６ｍＡの５種類に変化する。そこで各発光体
２に対する、ＢＣＤコード化した印画データに応じた電
流値で発光体２が駆動され、ブロック毎のばらつきやド
ット毎のばらつきを補正し、かつ階調データに応じた印
画を行うことができる。このため図１の実施例では、例
えば３２階調の印画を行うことができる。

【００２２】図１のＬＥＤヘッドは図２のように変更で
き、４０はパラレルイン・シリアルアウトのシフトレジ
スタで、シフトクロックに応じてシフトレジスタ４０の
データを１ビットずつ順に左シフトさせ、最下位のデー
タから読み出す。このようにすればアンドゲートＡ１〜
Ａ５等を用いずに、シフトレジスタ４０を用いて、シフ
トレジスタ２４で基準抵抗Ｒ１〜Ｒ５を切り替えるのに
同期して、データを１ビットずつスライスして読み出す
ことができる。そして読み出したデータに応じて発光体
２を駆動し、その駆動電流は基準電流発生回路２６から
の基準電流値に等しい。

【００２３】図１の実施例では、各発光体２毎の階調印
画データと、ＬＥＤアレイ４毎のブロックばらつき補正
データ、並びにブロックの平均発光出力に対する各発光
体２毎のばらつき補正データの３種類を加算して、最終
発光電流を定める。そして最終発光電流をＢＣＤコード
化してビットスライスし、各ビット毎に発光データをラ
ッチ回路１４から読み出し駆動する。

【００２４】このような制御が可能なのは、ＬＥＤアレ
イ４での発光光量と発光電流との関係が図３のようにな
るからで、横軸は発光電流を示し、縦軸は発光光量を表
す。ＬＥＤヘッドではアレイ毎の出力ばらつき△ｉ１が
大きく、アレイ内での個別の発光体２毎のばらつき△ｉ
２も大きい。これらのばらつきにより発光光量は図３の
４本の実線のように変化し、アレイ毎のばらつきに対す
る発光電流の補正分△ｉ１とアレイ内での各発光体２毎
のばらつきに対する補正分△ｉ２とを加算し、これにさ
らに階調制御に必要な電流ｉgrayとを加算すると、最終
の必要な発光電流が得られる。そしてこの結果、アレイ
４単位や発光体２単位のばらつきを補正し、しかも例え
ば３２階調に発光光量を制御できる。

【００２５】図４に、図１の実施例の動作波形を示す。
ＢＣＤ５ビット３２階調の印画を行うことに対応して、
シフトクロックは重みが１，２，４，８，１６の５クロ
ックからなり、シフトクロックに応じて基準抵抗Ｒ１〜
Ｒ５がその順に走査され、基準電流発生回路２６の出力
電流は例えば１ｍＡ〜１６ｍＡの５種類に変化する。各
発光体２はミラー定電流回路２０で駆動するので、基準
電流は駆動電流と等しく、ＢＣＤコードで５ビットにビ
ットスライスした印画データに応じて、ＢＣＤコードで
の重みに等しい駆動電流が発光体２に加えられる。

【００２６】図１の実施例では、ばらつき補正データ発
生部３４で、ブロック毎でのばらつきと、各発光体２毎
のばらつきを加算したばらつき補正データを発生させた
が、ブロック毎のばらつきと発光体２毎のばらつきは別
個に処理しても良い。図５はブロック毎のばらつき補正
を８階調で行う例を示し、１ブロックに対する駆動を８
サイクルに分割し、最も発光出力の小さいブロックに対
して８サイクル全周発光させ、最も発光出力の高いブロ
ックに対しては１サイクルのみ発光させるようにする。
このようにすると発光サイクルの数を変化させることに
より、ブロック毎に発光時間を８倍の範囲で変化させる
ことができる。このためには、ばらつき補正データ発生
部３４は発光体２単位のばらつき補正データのみを発生
させ、タイミング制御部３８では１ブロック当たりのク
ロックＣＬＫ１の数を変えずに、シフトクロックの数を
変化させれば良い。

【００２７】同様に、ブロック４毎にシフトクロックの
周波数を変えても、ブロック単位のばらつきを補正でき
る。この場合の動作波形を図６に示し、１つのブロック
に対してダイナミックドライブで割り当てた最大限駆動
時間の範囲で、ブロックの駆動時間を変え補正を行う。
このためにはばらつき補正データ発生部３４で発光体２
毎のばらつき補正データのみを発生させ、タイミング制
御部３８でブロック毎の平均発光出力の変動を補うよう
に、シフトクロック周波数を変化させれば良い。

【００２８】

【実施例２】図７〜図９に第２の実施例とその変形とを
示す。図７において、４２は発光体２毎のばらつき補正
データを記憶させたシフトレジスタで、４４はシフトレ
ジスタ１２のデータとシフトレジスタ４２のデータとを
パラレルイン・シリアルアウトで記憶するためのラッチ
回路で、例えばシフトレジスタを用いれば良い。４６は
各発光体２毎のばらつき補正データに対応して、基準抵
抗Ｒ１〜Ｒ５を走査するためのシフトレジスタで、４８
は５個のオアゲート、５２は基準電流発生回路で、前記
の基準電流発生回路２６と基準抵抗Ｒ１〜Ｒ５とからな
る。

【００２９】図８は図７のＬＥＤヘッドを改良し、ブロ
ック毎のばらつき補正も処理するようにした変形例であ
る。図８において、６０は、各ブロック毎のばらつき補
正データを例えばＢＣＤコードで５ビット３２階調に記
憶したシフトレジスタで、６２はアンドゲート、６４は
オアゲートである。また６６はアンドゲートで、６８は
シフトレジスタである。なおシフトレジスタ６０のブロ
ック毎のばらつき補正データは、ＬＥＤヘッドの駆動開
始時に１回記憶させればよく、動作の途中で変更する必
要はない。４５はプリセット可能なシフトレジスタで、
ビット数はシフトレジスタ１２，４２の合計数よりも１
ビット多く、シフトレジスタ６０のデータによる補正印
画時には、最終ビットにプリセットしたデータ１を用い
て印画する。

【００３０】図９に、図８の変形例の動作波形を示す。
シフトクロックＳＣＬＫ１は、各発光体２毎の階調印画
データに応じて、ＬＳＢからＭＳＢまで５ビット３２階
調に制御するためのクロックで、シフトクロックＳＣＬ
Ｋ２は各発光体２毎の個別ばらつきを５ビット３２階調
に補正するためのシフトクロック、シフトクロックＳＣ
ＬＫ３はブロック４単位のばらつきを５ビット３２階調
に補正するためのシフトクロックである。そして印画デ
ータ発生回路３０はシフトクロックＳＣＬＫ１，Ｓ２，
Ｓ３を例えばこの順で発生させるものとし、図の左側が
例えばＬＳＢに、右側がＭＳＢに対応するものとする。
なお階調印画データと、発光体毎のばらつき補正データ
と、ブロック毎のばらつき補正データをどの順で読み出
すかには意味はなく、またＬＳＢ側から読み出すか、Ｍ
ＳＢ側から読み出すかにも意味はない。

【００３１】シフトクロックＳＣＬＫ１に応じてシフト
レジスタ２４はＬＳＢからＭＳＢへと順にデータビット
がシフトし、これに応じてスイッチＳ１〜Ｓ５が走査さ
れて、駆動電流は１ｍＡから１６ｍＡの範囲を変化す
る。同様にシフトクロックＳＣＬＫ２により、シフトレ
ジスタ４６のデータビットがシフトし、駆動電流が１ｍ
Ａから１６ｍＡに変化する。シフトレジスタ６０のデー
タはカソード駆動ＩＣ８のデータにより、現在駆動して
いるブロックに対応するデータがアンドゲート６２で取
り出され、オアゲート６４でＢＣＤコード化した各ビッ
ト毎にスライスしたデータが取り出される。これらのデ
ータは、シフトレジスタ６８のデータビット位置に従っ
て、アンドゲート６６で処理され、ＬＳＢ側からＭＳＢ
側へと順次１ビットずつデータがスイッチＳ１〜Ｓ５に
送られ、基準電流発生回路５２を１周分走査する。

【００３２】合計では、基準電流発生回路５２は３周分
走査され、図９に示すように、最初にシフトクロックＳ
ＣＬＫ１による走査が行われ、次いでシフトレジスタＳ
２による走査が、最後にシフトレジスタＳ５による走査
が行われる。これらの結果各発光体２は、階調印画デー
タと個別のばらつき補正データと、ブロック単位のばら
つき補正データとに応じて３周分走査され、ブロックば
らつきと個別のばらつきとを補正した後、階調印画に応
じた発光光量で出力する。

【００３３】

【実施例３】図１０〜図１２に、パルス幅制御を用いた
実施例を示す。この実施例でも印画データをＢＣＤコー
ド化しビットスライスして取り出す点は共通である。こ
の実施例では、ビットスライスした各ビット毎に発光電
流を変えるのではなく、各ビット毎に発光時間を変化さ
せる。図１０において、２５はＤＦＦ型のシフトレジス
タで出力パルスの幅はビット毎に２倍に変化し、７０は
ＢＣＤカウンタで、７２はインバータ、７４はアンドゲ
ートである。ＢＣＤカウンタ７０は５種類の出力パルス
を持ち、そのパルス幅は１：２：４：８：１６に変化
し、出力パルスの組合せで３２階調の印画を行うことが
できる。通常のカウンタとの違いは、１つの時点では１
種類の出力パルスしかなく、例えば５ビットのＢＣＤデ
ータで（１，１，１，１，１）の場合、出力は一番下の
アンドゲート７４からしか生じない。７６はオアゲー
ト、７８はアンドゲートである。シフトレジスタ１２に
は、図１の印画データ発生回路３０からの印画データを
加えるものとし、階調印画データと発光体２毎のばらつ
き補正データとブロック４単位のばらつき補正データと
をミックスしたデータが、各発光体２毎にシフトレジス
タ１２に記憶してある。

【００３４】カウンタ７０はシフトクロック３２個単位
で動作し、その出力波形は図１１のようになり、５個の
アンドゲート７４はパルス幅が１：２：４：８：１６の
５種類のパルスを発生する。一方シフトレジスタ１２に
は重みが１：２：４：８：１６の５種類のデータが記憶
してあり、これらはラッチ回路１４にパラレル転送され
て、オアゲート７６でカウンタ７０の出力パルスが切り
替わる毎に１ビットずつラッチ回路１４内を左転送さ
れ、最も下位の位置にあるデータがアンドゲート７８に
送られ、オアゲート７６の出力パルスとのアンドデータ
に従って発光体２が駆動される。これらのため図１０の
実施例では、シフトレジスタ１２にＢＣＤコード化した
印画データを記憶させ、各ビットの重さに比例した幅の
パルスをカウンタ７０で発生させて、対応するビットの
データをラッチ回路１４から取り出し、各パルス幅に比
例した時間の間アンドゲート７８を利用して発光体２を
発光させる。

【００３５】図１２は図１０の実施例を変形した例を示
し、ラッチ回路１４のデータを１ビットずつ左シフトさ
せる替わりに、アンドゲートＡ１〜Ａ５とオアゲート１
６とを用いて、ラッチ回路１４のデータを１ビットずつ
ビットスライスして読み出す。

【００３６】

【実施例４】図１３、図１４に第４の実施例を示す。図
１３の実施例は図１２の変形例を改良し、階調印画デー
タと発光体２毎のばらつき補正データとを処理する。４
７はＤＦＦ型のシフトレジスタ、Ａ６〜Ａ１０は新たな
アンドゲート、８０は新たなオアゲートである。この実
施例では階調印画データをシフトレジスタ１２に、発光
体２毎のばらつき補正データをシフトレジスタ４２に記
憶し、１０ビット直列データとしてラッチ回路４４に記
憶させ、シフトレジスタ２５の出力とアンドゲートＡ１
〜Ａ５を利用して、階調印画データを１ビットずつビッ
トスライスして読み出し、シフトレジスタ４７とアンド
ゲートＡ６〜Ａ１０を利用してばらつき補正データを１
ビットずつビットスライスして取り出す。そしてこれら
の出力パルスをオアゲート８０で加算し、合計の出力パ
ルスに比例した時間の間発光体２を駆動する。

【００３７】図１３の実施例の動作を図１４に示すと、
階調印画データに対応するシフトクロックＳＣＬＫ１を
例えば３２クロック加え、ばらつき補正データに対応す
るシフトクロックＳＣＬＫ２を同様に３２クロック加
え、これらに応じてラッチ回路４４の印画データを１ビ
ットずつ読み出し、シフトレジスタ２５，４７がＤＦＦ
型でパルス幅がビット毎に２倍に変化することを用い
て、発光体２を駆動する。

【００３８】

【実施例５】図１５，図１６に第５の実施例を示す。こ
の実施例は、図１２の実施例にブロックばらつき補正回
路８２を加え、階調印画データとブロックばらつき補正
データとを処理するようにしたものである。ブロックば
らつき補正回路８２自体は図９に示したものと同様で、
８４は５個の発振回路で、各３２パルスの出力を発振
し、パルス幅は、図の左の発振回路から右の発振回路へ
と、１：２：４：８：１６に変化する。８６は新たなオ
アゲートである。オアゲート８６の出力パルスは、図１
２のシフトレジスタ２５へのシフトクロックＳＣＬＫと
して加えられ、発振回路８４を５個設けたので、１ブロ
ック４に対してシフトレジスタ２５は５回駆動されるこ
とになる。この結果ＬＥＤヘッドの動作は図１６のよう
になり、発振回路８４は左側から右側へと１個ずつ順に
３２パルスずつ出力を発振し、パルス幅は１：２：４：
８：１６に変化し、オアゲート８６の合計出力時間はブ
ロック４毎に３２階調に変化する。

【００３９】

【実施例６】図１７，図１８に第６の実施例を示す。こ
の実施例はブロックばらつきの補正のみを行うようにし
た例を示し、オアゲート６４で各ブロック４毎に５ビッ
トにビットスライスしたブロック単位のばらつき補正デ
ータを取り出し、ＤＦＦ型のシフトレジスタ６９のデー
タをシフトクロックＳＣＬＫで１ビットずつ順にシフト
させて、アンドゲート６６でアンド演算し、オアゲート
９６を介してストローブ信号として利用する。これ以外
の点は階調印画を行わない簡単なＬＥＤヘッドと同様で
ある。この実施例では、ＬＥＤヘッドの動作開始時に制
御回路９０からクロック信号と共に補正データをシフト
レジスタ６０に入力し、補正データのセットが終了する
と、データとクロックとラッチ信号とを制御回路９０か
ら転送して、各発光体２毎に１ビット・データをシフト
レジスタ９２に記憶させる。記憶したデータをラッチ信
号でラッチ回路９４に転送し、ストローブ信号でミラー
定電流回路２０を介して駆動する。図１７の実施例で
は、シフトレジスタ６９の出力は図１８の1)〜5)の５種
となり、これらに同期するようにシフトレジスタ６０の
データをＬＳＢからＭＳＢへと順に呼び出し、これらを
加算してストローブ信号ＳＴＢとし、発光体２を駆動す
る。

【００４０】

【実施例７】図１９，図２０に第７の実施例を示す。図
１９の実施例では、シフトレジスタ１２に各発光体２毎
の階調印画データを記憶させ、シフトレジスタ４２には
各発光体２毎のばらつき補正データを記憶させ、シフト
レジスタ６０には各ブロック毎のばらつき補正データを
記憶させる。これらのデータは何れもＢＣＤコード化
し、１〜１６の５ビット３２階調とする。そしてシフト
レジスタ２５のデータとアンドゲートＡ１〜Ａ５を利用
し、シフトレジスタ１２のデータをＬＳＢ側から１ビッ
トずつビットスライスして読み出し、シフトレジスタ４
７とアンドゲートＡ６〜Ａ１０を利用してシフトレジス
タ４２のデータを１ビットずつ順次ビットスライスして
呼び出す。同様にシフトレジスタ６９とアンドゲート６
６等を利用してシフトレジスタ６０のデータを順次１ビ
ットずつビットスライスして読み出し、これらに同期し
て発光体２を駆動する。

【００４１】その結果全体の動作波形は図２０のように
なり、シフトクロックＳＣＬＫ１を利用してシフトレジ
スタ１２のデータで発光体２を駆動し、シフトクロック
ＳＣＬＫ２を利用してシフトレジスタ４２のデータを取
り出し、シフトクロックＳＣＬＫ３のデータを利用して
シフトレジスタ６０のデータを取り出す。

【００４２】

【発明の効果】請求項１〜４の発明では、実質的に１系
統の電流源で階調制御等を行うことができる。請求項２
の発明では、基準抵抗の走査で階調制御等を行うことが
でき、電流源は文字通りに１系統で良い。請求項３の発
明では、階調制御とばらつきの補正とを別個に行え、階
調印画データとばらつき補正データの合成処理が不要に
なる。請求項４の発明では、階調印画と発光体毎のばら
つき補正、ブロック単位のばらつき補正を別個に行え、
これらのデータの合成処理が不要になる。請求項５〜７
の発明では、発光体毎にカウンタを設ける必要がなく、
制御回路のゲート数が減少する。請求項６の発明では、
階調制御とばらつきの補正とを別個に行え、階調印画デ
ータとばらつき補正データの合成処理が不要になる。請
求項７の発明では、階調印画と発光体毎のばらつき補
正、ブロック単位のばらつき補正を別個に行え、これら
のデータの合成処理が不要になる。

【図面の簡単な説明】

【図１】実施例のＬＥＤヘッドの要部回路図

【図２】変形例のＬＥＤヘッドの要部回路図

【図３】実施例での階調印画とドットばらつき並び
にブロックばらつきの補正原理を示す特性図

【図４】実施例の動作波形図

【図５】実施例を変形駆動した際の動作波形図

【図６】実施例を変形駆動した際の動作波形図

【図７】第２の実施例のＬＥＤヘッドの要部回路図

【図８】第２の実施例をの変形したＬＥＤヘッドの
要部回路図

【図９】図８のＬＥＤヘッドの動作波形図

【図１０】第３の実施例のＬＥＤヘッドの要部回路図

【図１１】図１０のＬＥＤヘッドの動作波形図

【図１２】第３の実施例を変形したＬＥＤヘッドの要
部回路図

【図１３】第４の実施例のＬＥＤヘッドの要部回路図

【図１４】図１３のＬＥＤヘッドの動作波形図

【図１５】第５の実施例のＬＥＤヘッドの要部回路図

【図１６】図１５のＬＥＤヘッドの動作波形図

【図１７】第６の実施例のＬＥＤヘッドの要部回路図

【図１８】図１７のＬＥＤヘッドの動作波形図

【図１９】第７の実施例のＬＥＤヘッドの要部回路図

【図２０】図１９のＬＥＤヘッドの動作波形図

【符号の説明】

２発光体４８，５０
オアゲート４ＬＥＤアレイ６０
シフトレジスタ６カソードドライブ６２，６６
アンドゲートトランジスタ６４オアゲート８カソード駆動ＩＣ６８
シフトレジスタ１０カウンタ７０
ＢＣＤカウンタ１２シフトレジスタ７２
インバータ１４，４４ラッチ回路７４
アンドゲートＡ１〜Ａ５アンドゲート７６
オアゲート１６オアゲート７８
アンドゲート２０ミラー定電流回路８０
オアゲート２２，２４シフトレジスタＡ６〜Ａ１０
アンドゲートＳ１〜Ｓ５スイッチ８２
ブロックばらつきＲ１〜Ｒ５基準抵抗
補正回路２６，５２基準電流発生回路８４
発振回路３０印画データ発生回路８６
オアゲート３２階調データ発生部９０
制御回路３４ばらつき９２
シフトレジスタ補正データ発生部９４ラッチ回路３６合成処理部９６
オアゲート３８タイミング制御部４０，４２シフトレジスタ４５，４６シフトレジスタ

Claims

【特許請求の範囲】

【請求項１】ＬＥＤヘッドの各発光体毎の印画データ
もしくは複数の発光体からなるブロック毎のばらつき補
正データをＢＣＤコード化して記憶するためのメモリ
と、該メモリから前記データをビットスライスして読み
出すための読み出し手段と、各発光体に発光電流を供給
するための電流源で、その電流値を走査でき、かつ電流
値が前記ＢＣＤコードの各ビットの重みに対応してビッ
ト毎に変化する電流源と、前記読み出し手段でのビット
スライスに同期して前記電流源を走査するための走査手
段、とを設けたことを特徴とするＬＥＤヘッド。
【請求項２】前記電流源が基準電流発生回路と、基準
電流発生回路の出力電流を切り替えるための複数の基準
抵抗と、基準電流発生回路の出力電流に従って各発光体
に発光電流を供給するためのミラー定電流回路とからな
ることを特徴とする請求項１のＬＥＤヘッド。
【請求項３】前記メモリに各発光体毎の階調印画デー
タとばらつき補正データとを記憶させて、前記読み出し
手段を該階調印画データと該ばらつき補正データとを直
列に１ビットずつ読み出すように構成し、かつ前記走査
手段で、階調印画データとばらつき補正データとに対応
して、前記電流源を複数回走査するように構成したこと
を特徴とする、請求項１または２のＬＥＤヘッド。
【請求項４】前記ブロック毎のばらつき補正データを
ＢＣＤコード化して記憶するためのブロックばらつき補
正メモリと、ブロックばらつき補正メモリのデータを１
ビットずつビットスライスして読み出すためのブロック
ばらつき補正データ読み出し手段とを設け、かつ前記走
査手段が、階調印画データとばらつき補正データ及び、
ブロックばらつき補正データとに対応して、前記電流源
を複数回走査するように構成したことを特徴とする、請
求項３のＬＥＤヘッド。
【請求項５】ＬＥＤヘッドの各発光体毎の印画データ
もしくは複数の発光体からなるブロック毎のばらつき補
正データをＢＣＤコード化して記憶するためのメモリ
と、その幅が前記ＢＣＤコードでの各ビットの重みに対
応して変化する複数の出力パルスを発生するためのパル
ス発生手段と、該パルス発生手段の各出力パルスに同期
して前記メモリから前記データをビットスライスして読
み出すための読み出し手段と、前記各出力パルスのパル
ス幅に応じた時間の間、各発光体に発光電流を供給する
ための電源を設けたことを特徴とする、ＬＥＤヘッド。
【請求項６】前記メモリに各発光体毎の階調印画デー
タとばらつき補正データとを記憶させ、前記パルス発生
手段を、該階調印画データと該ばらつき補正データに応
じて、前記複数の出力パルスを各複数回発生させるよう
に構成したことを特徴とする、請求項５のＬＥＤヘッ
ド。
【請求項７】前記ブロック毎のばらつき補正データを
ＢＣＤコード化して記憶させたメモリをさらに設け、前
記パルス発生手段が、階調印画データとばらつき補正デ
ータ及びブロックばらつき補正データに応じて、前記複
数の出力パルスを各複数回発生させるように構成したこ
とを特徴とする、請求項６のＬＥＤヘッド。