JP2006007763A - 記録ヘッド用基板、記録ヘッド、ヘッドカートリッジ、及び記録装置 - Google Patents

Abstract

【課題】 インクジェット記録ヘッドにおいて、記録素子への電流値を可変することで記録素子への投入エネルギーを調節することで記録の高速化と高画質化を図る。
【解決手段】 ヒータに一定電流を供給する定電流駆動方式のインクジェット記録ヘッドに関し、ヘッド基板内に電流調整回路を設け、その記録ヘッドの外部から供給される論理信号（デジタル信号など）により電流値を可変する。そして、グループ毎に対応した定電流源により、その電流値に従ったエネルギーを記録素子に投入する。
【選択図】 図５

Description

本発明は記録ヘッド用基板、記録ヘッド、ヘッドカートリッジ、及び記録装置に関し、特に、例えば、インクジェット方式に従って記録を行うために用いられ、定電流方式により記録素子に所定電流を与えて駆動するための回路を有する記録ヘッド用基板、記録ヘッド、ヘッドカートリッジ、及び記録装置に関するものである。

ノズル内に配置されたヒータに通電することにより熱エネルギーを発生させてインクを吐出するインクジェット記録ヘッド（以下、記録ヘッドという）が知られている。この記録ヘッドは、発生した熱エネルギーを利用してヒータ近傍のインクを発泡させ、そのノズルからインクを吐出させて記録を行う方式の記録ヘッドである。

高速に記録を行うためには、記録ヘッドに搭載したなるべく多くのヒータを同時に駆動して同じタイミングで吐出させることが望ましい。しかしながら、記録ヘッドを搭載する記録装置の電源の電力供給能力に制限がある点、電源からヒータに至る配線抵抗に起因する電圧降下などの点により、一度に流すことができる電流値が制限される。このため、複数のヒータを時分割駆動してインクを吐出させる時分割駆動方式を用いることが一般的である。例えば、複数個のヒータを複数のグループに分割し、各グループで同時に２つ以上のヒータを駆動しないように時分割制御を行い、ヒータを流れる電流の総和を抑えることにより一度に大電力を供給する必要をなくしている。

図１３は従来のインクジェット記録ヘッドに搭載したヒータ駆動回路の構成例を示す図である。

図１３に示すヒータ駆動回路は、ｍ個のグループに夫々ｘ個のヒータを搭載し、同時に各グループにつき１つのヒータ、即ち、ｍ個のヒータを同時駆動し、これをｘ回行うことで１サイクルの駆動を行うように構成されている。

さて、図１３に示すように、ヒータ１１０１−１１〜１１０１−ｍｘ夫々に対応するＭＯＳトランジスタ１１０２−１１〜１１０２−ｍｘは、図１３に示すように、夫々が同数（ｘ個）づつ収容するｍ個のグループ１１００−１〜１１００−ｍに分けられている。即ち、グループ１１００−１では、電源パッド（電源端子）１１０３からの電源配線は、ヒータ１１０１−１１〜１１０１−１ｘに共通に接続されており、ＭＯＳトランジスタ１１０２−１１〜１１０２−１ｘ夫々は、電源パッド１１０３とグランド（ＧＮＤ）１１０４との間で、対応するヒータ１１０１−１１〜１１０１−１ｘ夫々と直列に接続されている。

また、ヒータ１１０１−１１〜１１０１−１ｘ夫々は、制御回路１１０５から、対応するＭＯＳトランジスタ１１０２−１１〜１１０２−１ｘのゲートに制御信号が印加されたときに、ＭＯＳトランジスタ１１０２−１１〜１１０２−１ｘがオンすることにより電源配線から対応するヒータを通って電流が流れて加熱される。

図１４は、図１３に示すヒータ駆動回路の各グループのヒータを通電駆動するタイミングを示すタイミングチャートである。この図では、図１３のグループ１１００−１を例にとって説明している。

図１４において、制御信号ＶＧ１〜ＶＧｘはグループ１１００−１に属する第１〜第ｘ番目のヒータ１１０１−１１〜１１０１−１ｘを駆動させるためのタイミング信号である。即ち、制御信号ＶＧ１〜ＶＧｘは、グループ１１００−１のＭＯＳトランジスタ１１０２−１１〜１１０２−１ｘの制御端子（ゲート）に入力される信号の波形を示し、ハイレベルの時に対応するＭＯＳトランジスタ１１０２−１ｉ（ｉ＝１，ｘ）をオンし、ローレベルの時に対応するＭＯＳトランジスタをオフする。他のグループ１１００−２〜１１００−ｍの場合も同様である。また、図１４において、Ｉｈ１〜Ｉｈｘ夫々は、ヒータ１１０１−１１〜１１０１−１ｘ夫々に流れる電流値を示している。

このように各グループ内のヒータを順次、時分割で通電駆動することにより、各グループ内で通電駆動されるヒータは、常に１個以下になるように制御することができるので、一度に大電流をヒータ基板に供給する必要はない。

図１５は図１３に示す電源パッド１１０３からグループ１１００−１〜１１００−ｍに接続される電源配線のレイアウト（実体配置）を示した図である。

図１５に示すように、グループ１１００−１〜１１００−ｍ夫々に対し電源パッド１１０３より個別に電源配線１３０１−１〜１３０１−ｍが接続され、グランド（ＧＮＤ）パッド１１０４に対して、電源配線１３０２−１〜１３０２−ｍが接続されている。このように、ｍ×ｘ個のヒータ（記録素子）を備えた記録ヘッドにおいて、各グループ１個づつのヒータを駆動する時分割駆動では、ｍ個の電源供給配線とグランド配線とが必要となる。

前述のように、各グループで同時に駆動可能なヒータの最大数を１にすることで、各グループ別に分割された配線を流れる電流値は、常に１つのヒータに流れる電流以下にすることができる。これにより複数のヒータを同時駆動した場合でも、ヒータ基板内での配線における電圧降下量を実質的に一定とすることができ、これと同時に、複数のヒータを同時駆動した場合でも、各ヒータへの投入エネルギー量をほぼ一定にすることができる。

このようなヒータへの投入エネルギー変動による問題を解決する方法として、従来からも、例えば、特許文献１は定電流で記録素子を駆動する方法を提案している。

図１６は、特許文献１に開示されたヒータ駆動回路を示す図である。

この構成では、記録素子毎（Ｒ１〜Ｒｎ）に設けられた定電流源（Ｔｒ１４〜（ｎ＋１３））とスイッチング素子（Ｑ１〜Ｑｎ）を用いて、記録素子（Ｒ１〜Ｒｎ）を定電流により駆動している。
特開２００１−１９１５３１号公報

さて、近年、記録装置には更なる高速化、高精細化が要求されているため、搭載する記録ヘッドも高密度でより多くのノズルを実装するようになっている。そして、記録速度を向上させる点から、なるべく多くのヒータを同時に駆動することが求められている。

また、ヒータやその駆動回路を実装した記録ヘッド基板（以下、ヘッド基板という）は、多数のヒータとその駆動回路を同一の半導体基板上に形成している。そして、製造工程上、コストダウンを図るためには１つの半導体ウェハから作ることのできるヒータ基板の個数を増加させる必要があるため、ヘッド基板を小型化することも求められている。

ところが前述のように、同時駆動されるヒータ数を増やした場合、ヘッド基板内では同時駆動ヒータの数に対応した数の配線が必要となる。配線の数が増加すると、ヘッド基板の面積が限られている場合には、配線一本当りの配線幅が減少するため配線抵抗が増加することになる。また同時に、各配線幅が細くなることにより、ヘッド基板内の配線相互間での抵抗のバラツキも増加することになる。このような問題は、ヘッド基板を小型化する場合にも同様に生じ、更に、配線抵抗の増加及び抵抗のバラツキが増加することになる。前述のように、ヘッド基板内では、ヒータと電源配線は電源に対して直列に接続されているため、配線抵抗とその抵抗のバラツキが増加することにより、各ヒータに印加される電圧の変動割合が増加する。

ヒータへの投入エネルギーが過小であればインクの吐出が不安定にさせ、また過剰であれば、ヒータの耐久性を低下させる原因になる。つまり、ヒータに印加される電圧の変動が大きい場合には、ヒータの耐久性が低下したり、インク吐出が不安定になったりする。このため、高画質な記録を行うためには、ヒータへの投入エネルギーが一定であることが望ましく、また、耐久性の観点からも適切な投入エネルギーで安定していることが望ましい。

上述の各グループ毎に同時駆動数を１つ以下にした時分割駆動では、ヘッド基板内部での電圧降下を抑制することはできるが、ヘッド基板外部での配線は、複数のグループの複数のヒータに対して共通となっているため、同時に駆動するヒータの数によって、共通の配線での電圧降下量が異なる。このような電圧降下量の変動に対して、各ヒータへの投入エネルギーを一定化するために、従来は、電圧の印加時間により、各ヒータへの投入エネルギーを調整している。しかしながら、同時駆動のヒータ数が増すと、共通配線での電圧降下量が増加するため、ヒータに印加される電圧が減少してしまう。それを補うためには、ヒータ駆動時の電圧印加時間を増加せざるを得ず、高速にヒータを駆動することが困難になるという問題がある。

このような背景や課題から、ヒータに対して定電流を供給し、各ヒータに投入するエネルギーを一定にする駆動方法を適用することが望まれる。

本発明は上記従来例に鑑みてなされたもので、各記録素子に所定電流を供給して高速に記録素子を駆動することができる記録ヘッド用基板と、その記録ヘッド用基板を用いた記録ヘッドと、その記録ヘッドを組み込んだヘッドカートリッジ、及び、その記録ヘッドを用いた記録装置とを提供することを目的としている。

上記目的を達成するため本発明の記録ヘッド基板は以下のように構成されている。

即ち、複数の記録素子と、前記複数の記録素子を駆動するために用いる定電流を発生する定電流源と、外部から入力される論理信号に従って、前記定電流を発生させるための基準電流を生成する基準電流生成回路と、前記基準電流生成回路で生成した基準電流に応じて前記定電流源を駆動させることによって得られる前記定電流によって前記複数の記録素子を駆動させる駆動回路とを有することを特徴とする記録ヘッド用基板を備える。

ここで、前記複数の記録素子は、複数のヒータと、前記複数のヒータ夫々に対応して設けられ、前記ヒータを駆動するための駆動素子とを有し、前記複数のヒータと駆動素子とは、複数のグループに分割され、前記複数のグループ夫々に、定電流を供給するための前記定電流源が対応して配されていることが望ましい。

さて、前記基準電流生成回路は、ｎビットの論理信号を入力して一時的に格納するｎビットシフトレジスタと、前記ｎビットシフトレジスタに格納された前記ｎビットの論理信号をラッチするラッチ回路と、異なるレベルの電流を発生するｎ個の駆動回路と、前記ｎ個の駆動回路により夫々発生した電流の総和を前記基準電流として出力する出力回路とを含み、前記ｎ個の駆動回路は、前記ラッチ回路から出力される前記ｎビットの論理信号に従って選択駆動されるように構成すると良い。

この場合、前記ｎ個の駆動回路から発生する電流のレベルに、前記電流の最大レベルから降順に１／２ずつの重み付けを行い、結果として、前記電流の総和としての基準電流は、２ⁿ種類のレベルで可変にすると良い。

また、前記基準電流生成回路は、ｎビットの論理信号を入力して一時的に格納するｎビットシフトレジスタと、前記ｎビットシフトレジスタに格納された前記ｎビットの論理信号をラッチするラッチ回路と、前記ラッチ回路から出力される前記ｎビットの論理信号に従って、２ⁿ種類のレベルの電圧を出力可能な電圧調整回路と、前記電圧調整回路から電圧を変換して前記基準電流を出力する電圧−電流変換回路とを含むように構成しても良い。

またさらに、前記基準電流源と定電流源とによりカレントミラー回路を構成していることが望ましい。なお、前記基準電圧回路は、バンドギャップ電圧を増幅した電圧を前記基準電圧とすることが望ましい。

また、前記定電流源は、ドレイン電圧の変化に対してドレイン電流の変化が少ない領域である飽和領域で動作するＭＯＳトランジスタで構成されていることが望ましい。
さらに、前記記録素子、スイッチング素子、及び前記定電流源の順に、前記記録素子を駆動するために前記記録素子に接続された高電位配線から低電位配線の方向に配置されていることが望ましい。

また他の発明によれば、複数のヒータと、前記複数のヒータ夫々に対応して設けられ、前記複数のヒータを駆動するための駆動素子を有する複数の記録素子と、前記複数の記録素子を、夫々が同時駆動する記録素子の数が１以下である複数のグループに分割することにより、前記複数の記録素子を駆動する制御回路と、前記グループ毎に対応して設けられ、記録素子を駆動するための定電流を発生する定電流源と、前記定電流源が発生する定電流値を変化させるために外部より入力される電圧又は電流に従って、前記定電流源に与える基準電流を発生する基準電流発生回路とを有することを特徴とする記録ヘッド用基板を備える。

さらに、前記基準電流発生回路は複数のカレントミラー回路を備えて、前記複数のカレントミラー回路により前記入力される電圧又は電流に従って複数の基準電流を発生するように構成すると良い。

またさらに、複数の定電流源に対して別の複数のカレントミラー回路により、前記基準電流発生回路により発生した基準電流を与えるようにすると良い。

ここで、前記複数の定電流源からの定電流は夫々、前記複数のヒータと複数の前記駆動素子とで構成される複数の記録素子群各々に対して供給されるようにすると良い。なお、前記記録素子、スイッチング素子、及び前記定電流源が直列に接続されていることが望ましい。

さらに他の発明によれば、上記構成の記録ヘッド用基板を用いた記録ヘッドを備える。

この記録ヘッドはインクを吐出して記録を行うインクジェット記録ヘッドであることが望ましい。

またさらに他の発明によれば、上記インクジェット記録ヘッドとその記録ヘッドに供給するためのインクを保持したインクタンクを一体的に備えたヘッドカートリッジを備える。

またさらに他の発明によれば、上記構成のインクジェット記録ヘッド又はヘッドカートリッジを用いてインクを記録媒体に吐出して記録を行う記録装置を備える。

従って本発明によれば、記録素子に投入する電流を記録装置本体からの論理信号を用いて基準電流の生成を制御するので、記録装置本体が記録ヘッドの記録素子を選択駆動するための制御信号と同じ論理信号を用いることが可能となるので、記録装置本体と記録ヘッドとの間で電流制御に関わるインタフェース回路を新たに設ける必要がなく、記録装置本体としてのコストアップを抑制することができる。

また、外部から、例えば、記録装置本体から供給される電流調整のための制御信号が論理信号であるから、ヒータの駆動／非駆動に伴う電流値の大幅な変動が生じるインクジェット記録ヘッド用基板においても、アナログ信号による電流制御に比較して、制御信号へのノイズ耐性が高く、電流調整に関する制御における誤動作を低減することができるという利点がある。

そして、この基準電流により各記録素子に定電流を供給し、記録素子を駆動することが可能になる。従って、記録素子には従来のように電圧印加時間を調整することなく、一定のエネルギーが投入できるので、より高速に記録を行うことが可能になる。

さらには、従来のような電圧降下により記録不良が発生することがなく、高品位な記録を行うことも可能になる。

他の側面から見れば、外部から入力される電圧或いは電流の値に基づいて、基準電流を発生させることができるという効果がある。

この基準電流により各記録素子に定電流を供給し、記録素子を駆動することが可能になる。従って、記録素子には従来のように電圧印加時間を調整することなく、一定のエネルギーが投入できるので、より高速に記録を行うことが可能になる。

以下添付図面を参照して本発明の好適な実施形態について、さらに具体的かつ詳細に説明する。

なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。

さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。

またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

以下に用いる記録ヘッド用基板（ヘッド基板）とは、シリコン半導体のみで構成される単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を指し示すものである。

さらに、基板上とは、単にヘッド基板の上を指し示すだけでなく、ヘッド基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によってヘッド基板上に一体的に形成、製造することを示すものである。

また、本発明における「定電流」および「定電流源」とは、同時駆動される記録素子数の変動などによらず記録素子に与えられる所定の一定電流およびこの電流を記録素子に与える電流源のことを意味するものである。そして、一定とすべき電流値自体は、所定の電流値に変更設定される場合をも含んだ意味である。

＜インクジェット記録装置の説明（図１）＞
図１は本発明の代表的な実施例であるインクジェット記録装置の概観図である。図１において、リードスクリュー５００５は、キャリッジモータ５０１３の正逆回転に連動して駆動力伝達ギア５００９〜５０１１を介して回転する。キャリッジＨＣは、リードスクリュー５００４の螺旋溝５００５に対して係合するピン（不図示）を有し、リードスクリュー５００４の回転に伴って、ガイドレール５００３に支持されて矢印ａ，ｂ方向に往復移動される。このキャリッジＨＣには、インクジェットカートリッジＩＪＣが搭載されている。インクジェットカートリッジＩＪＣは、インクジェット記録ヘッドＩＪＨ（以下、記録ヘッドという）及び記録用のインクを貯蔵するインクタンクＩＴを具備する。

インクジェットカートリッジＩＪＣは記録ヘッドＩＪＨとインクタンクＩＴとを一体化した構成となっている。

５００２は紙押え板であり、キャリッジの移動方向に亙って紙をプラテン５０００に対して押圧する。プラテン５０００は不図示の搬送モータにより回転し、記録紙Ｐを搬送する。５００７，５００８はフォトセンサで、ホームポジション検知手段である。５０１６は記録ヘッドの前面をキャップするキャップ部材５０２２を支持する部材である。また、５０１５はこのキャップ内を吸引する吸引手段で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらが支持されている。

これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側の領域に来た時にリードスクリュー５００４の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の作動を行うようにすれば、本例にはいずれも適用できる。

図２はインクジェットカートリッジＩＪＣの詳細な構成を示す外観斜視図である。

図２に示されているように、インクジェットカートリッジＩＪＣはブラックインクを吐出するカートリッジＩＪＣＫとシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを吐出するカートリッジＩＪＣＣから構成されており、これら２つのカートリッジは互いに対して分離可能であり、夫々独立にキャリッジＨＣと脱着可能である。

カートリッジＩＪＣＫはブラックインクを貯留するインクタンクＩＴＫとブラックインクを吐出して記録する記録ヘッドＩＪＨＫとから成り立っているが、これらは一体型の構成となっている。同様に、カートリッジＩＪＣＣはシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを貯留するインクタンクＩＴＣとこれらカラーインクを吐出して記録する記録ヘッドＩＪＨＣとから成り立っているが、これらは一体型の構成となっている。なお、この実施例ではインクタンク内にインクが充填されているカートリッジとなっている。

また、カートリッジＩＪＣＫやＩＪＣＣは一体型のみならず、インクタンクと記録ヘッドとが分離する構成のものを用いることもできる。

記録ヘッドＩＪＨは記録ヘッドＩＪＨＫと記録ヘッドＩＪＨＣとをまとめて言及するときに用いる。

さらに、図２から明らかなように、ブラックインクを吐出するノズル列、シアンインクを吐出するノズル列、マゼンタインクを吐出するノズル列、イエロインクを吐出するノズル列はキャリッジ移動方向に並んで配置され、ノズルの配列方向はキャリッジ移動方向とは交差する方向となっている。

図３は３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図である。

図３からインクタンクＩＴＫから供給されるインクの流れが明らかになる。記録ヘッドＩＪＨＣには、シアン（Ｃ）インクを供給するインクチャネル２Ｃ、マゼンタ（Ｍ）インクを供給するインクチャネル２Ｍ、イエロ（Ｙ）インクを供給するインクチャネル２Ｙがあり、インクタンクＩＴＫからは夫々のインクチャネルに基板の裏面側から夫々のインクを供給する供給路（不図示）が備えられている。

インク流路３０１Ｃ、３０１Ｍ、３０１Ｙが電気熱変換体（ヒータ）４０１に対応して設けられており、これらのインク流路を経てＣインク、Ｍインク、Ｙインクは夫々、基板上に設けられた電気熱変換体（ヒータ）４０１まで導かれる。そして、電気熱変換体（ヒータ）４０１に対して後述する回路を通して通電されると、電気熱変換体（ヒータ）４０１上にあるインクに熱が与えられ、インクが沸騰し、その結果、生じた泡によって吐出口３０２Ｃ、３０２Ｍ、３０２Ｙからインク液滴９００Ｃ、９００Ｍ、９００Ｙが吐出される。

なお、図３において、１は後で詳述する電気熱変換体やこれを駆動する種々の回路、メモリ、キャリッジＨＣとの電気的接点となる種々のパッド、種々の信号線が形成される記録ヘッド用基板（以下、ヘッド基板という）である。

また、１つの電気熱変換体（ヒータ）及びこれを駆動するＭＯＳ−ＦＥＴをまとめて記録素子といい、複数の記録素子を総称して記録素子部という。

図３ではカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示したが、ブラックインクを吐出する記録ヘッドＩＪＨＫも同様な構造をしている。ただし、その構造は図３に示す構成の３分の１である。即ち、インクチャネルは１つであり、配置する記録素子数が同じであればヘッド基板の規模も約３分の１程度となる。

次に、上述した記録装置の記録制御を実行するための制御構成について説明する。

図４は記録装置の制御回路の構成を示すブロック図である。

図４において、１７００は記録信号を入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭ、１７０３は各種データ（上記記録信号や記録ヘッドに供給される記録データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッドＩＪＨに対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。

さらに、１７０９は記録紙Ｐを搬送するための搬送モータ（図１では不図示）１７０６は搬送モータ１７０９を駆動するためのモータドライバ、１７０７はキャリッジモータ１７１０を駆動するためのモータドライバ、１７０５は記録ヘッドＩＪＨを駆動するためのヘッドドライバである。このヘッドドライバは記録ヘッドＩＪＨのヒータに与える定電流値を可変にするための制御信号としての信号（アナログ信号や論理信号）をも出力する。

上記制御構成の動作を説明すると、インタフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、キャリッジＨＣに送られた記録データに従って記録ヘッドＩＪＨが駆動され、記録紙Ｐ上への画像記録が行われる。

なお、この実施例では、図２に示すような構成の記録ヘッドを用い、キャリッジ各走査において、記録ヘッドＩＪＨＫによる記録と記録ヘッドＩＪＨＣによる記録とが重ならないように制御する。カラー記録の場合、各走査毎に記録ヘッドＩＪＨＫと記録ヘッドＩＪＨＣとを交互に駆動する。例えば、キャリッジが往復走査する場合に、往路走査において記録ヘッドＩＪＨＫを駆動し、復路走査において記録ヘッドＩＪＨＣを駆動するように制御する。記録ヘッドの駆動制御はこのような制御のみならず、記録動作は往路走査のみで行い記録紙Ｐの搬送を行わずに２回の往路走査で記録ヘッドＩＪＨＫと記録ヘッドＩＪＨＣを夫々駆動するなどの他の制御を行っても良い。

次に、記録ヘッドＩＪＨに実装されるヘッド基板の構成とその動作についていくつかの実施例を説明する。

図５は記録ヘッドＩＪＨに実装されるヘッド基板の構成例を示す図である。

図５に示されているように、ヘッド基板の回路は大きく分けて、基準電圧回路１０１、電流調整回路１０２、基準電流回路１０３、及び定電流源ブロック１０４とから構成されている。

この実施例では、従来例でも説明したように、ｘ個のヒータを収容するグループがｍ個で構成されるヒータ総数が（ｘ×ｍ）個の記録ヘッドを駆動する場合について説明する。従って、従来例の図１３で既に説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。

図５において、基準電圧回路１０１は、電流調整回路１０２の基準電圧（Ｖref）を生成する。基準電圧源としては、電源電圧の変化や温度変化に対し安定な電圧を出力する電圧源であることが望ましく、例えば、バンドギャップ電圧を用いる基準電源ならば、電源電圧の変化や温度変化に対し安定な電圧を得ることができる。また、この電源なら半導体の特性に基づく固有の電圧を用いることから製造上のバラツキの影響を受けにくいメリットもあるため基準電圧には最適である。

次に、電流調整回路１０２の動作について説明する。

電流調整回路１０２は、基準電圧回路１０１の出力である基準電圧（Ｖref）をもとに、デジタル入力データに応じた可変電流出力を生成する。

この実施例では、電圧変換の基本構成を抵抗値（Ｒ）とその２倍の抵抗値（２Ｒ）で構成されたＲ−２Ｒの抵抗配列で構成されるデジタル−アナログ変換回路を用いた例を示しているが（その詳細は後述）、他のデジタル−アナログ変換回路の構成でも同様の効果が得られる。

ただし、この実施例のような回路構成であれば、抵抗とスイッチングトランジスタだけで構成され、他の回路を必要としないため、小さな回路規模で高精度に構成できる点で望ましい。

電流調整回路１０２は、シフトレジスタ（Ｓ／Ｒ）１０２ａとラッチ回路（Ｌａｔｃｈ）１０２ｂとで構成されるシリアル-パラレル変換回路と、Ｒ−２Ｒの抵抗配列とＭＯＳトランジスタとからなる電流可変回路の２つのブロックから構成される。

まず、シリアル−パラレル変換回路は、クロック信号（ＣＬＫ）に同期してデータ信号（ＤＡＴＡ）を外部の記録装置本体から取り込むシフトレジスタ（Ｓ／Ｒ）１０２ａとシフトレジスタ（Ｓ／Ｒ）１０２ａからの信号をラッチ信号（ＬＴ）に同期してシリアル入力データを取り込むラッチ回路（Ｌａｔｃｈ）１０２ｂとから構成される。シフトレジスタとラッチ回路とは電流可変回路が扱う信号のビット数に対応しｎ個設けられ、任意のシリアル入力データを各ラッチ出力としてシリアル−パラレル変換し、電流可変回路に出力する。

電流可変回路は、抵抗と、スイッチとして作用するＭＯＳトランジスタとで構成されている。そして、抵抗値を“Ｒ”とする（ｎ＋１）個の抵抗ｒ_a1〜ｒ_an+1は接地端（ＧＮＤ）を一端として直列に接続される。一方、抵抗ｒ_a1〜ｒ_an+1の２倍の抵抗値“２Ｒ”を有する抵抗ｒ_b1〜ｒ_bnの一端は、抵抗ｒ_a1〜ｒ_anの各接続点に接続され、他端はＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａ、及び１０２−１ｂ〜１０２ｎｂの各ソースにそれぞれ接続される。

ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａ及びＭＯＳトランジスタ１０２−１ｂ〜１０２ｎｂの各ドレインは夫々、基準電流出力端（Ｉref）及び基準電圧（Ｖref）に接続される。一方、ＭＯＳトランジスタ１０２−１ａ〜１０２ｎａのゲートにはラッチ回路１０２ｂからのデジタル信号が与えられ、ＭＯＳトランジスタ１０２−１ａ〜１０２ｎａと対をなすＭＯＳトランジスタ１０２−１ｂ〜１０２ｎｂのゲートにはラッチ回路１０２ｂからの信号をインバータ１０２ｃにより反転した出力が接続される。

ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａ及びＭＯＳトランジスタ１０２−１ｂ〜１０２ｎｂはソースおよびドレイン間をオン／オフするスイッチとして機能し、ラッチ回路１０２ｂからのデジタル信号により制御される。

オペアンプ１０２ｄはその正転入力端子（＋）が基準電圧（Ｖref）及びＭＯＳトランジスタ１０２−１ｂ〜１０２−ｎｂのドレインに接続され、その反転入力端子（−）がＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａのドレイン端子及び出力用のＭＯＳトランジスタ１０２ｅのソースに接続される。なお、オペアンプ１０２ｄの出力はＭＯＳトランジスタ１０２ｅのゲートに接続される。そして、ＭＯＳトランジスタ１０２ｅのドレインは電流（Ｉref）の出力端子となり、基準電流回路１０３に出力される。

また、オペアンプ１０２ｄの反転入力端子（−）には、その信号電位が正転入力端子（＋）に接続された基準電圧（Ｖref）と同電位となるような出力用のＭＯＳトランジスタ１０２ｅのソース出力が入力され、オペアンプ１０２ｄの出力は出力用のＭＯＳトランジスタ１０２ｅのゲートに入力され、そのソース出力を制御している。その結果、オペアンプ１０２ｄの反転入力端子（−）に接続されるＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａのドレインにも基準電圧（Ｖref）が印加される。

一方、ＭＯＳトランジスタ１０２−１ｂ〜１０２−ｎｂのドレインには基準電圧（Ｖref）が入力される。ＭＯＳトランジスタ１０２−１ａ〜１０２ｎａ及びＭＯＳトランジスタ１０２−１ｂ〜１０２ｎｂは図５に示されるように、夫々対をなしており、そのＭＯＳトランジスタ対のゲートはインバータ１０２ｃを介して接続されるため、抵抗ｒb1〜ｒbn夫々に接続されるＭＯＳトランジスタ対のいずれかが常にオンとなる。

ここで、ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａ及びＭＯＳトランジスタ１０２−１ｂ〜１０２−ｎｂがオン時のソース−ドレイン間の抵抗が、抵抗ｒ_b1〜ｒ_bnの抵抗値（２Ｒ）に対して無視できるほど小さいとすると、常に抵抗ｒ_b1〜ｒ_bnの一端には、ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａまたはＭＯＳトランジスタ１０２−１ｂ〜１０２ｎｂを介して、基準電圧（Ｖref）が印加される。

ここで、抵抗ｒ_b1〜ｒ_bnに流れる電流Ｉ１〜Ｉｎは夫々、Ｉ１＝Ｖref／（２×Ｒ）、Ｉ２＝Ｖref／（２×２×Ｒ）、……、Ｉｎ＝Ｖref／（２ⁿ×Ｒ）となる。

さて、ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａの内、デジタル入力信号のオン信号に対応したＭＯＳトランジスタからは上述した電流Ｉ１〜Ｉｎの内の対応部分の合計が電流出力端子（Ｉout）に出力される。

上述のように、Ｉ１〜Ｉｎ各電流は１／２づつ重みづけされた電流のため、ＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａに対して入力される任意のデジタル信号により２ⁿ種類の値をもつ電流を電流出力端子（Ｉout）より出力することができる。言い換えると、出力される基準電流（Ｉref）は０〜Ｖref／Ｒの範囲で２ⁿの段階で可変である。

なお、ＭＯＳトランジスタ１０２ｅのソースとＧＮＤ間に抵抗値（Ｒ１）の抵抗Ｒoffを接続することで、抵抗Ｒoffの両端にＶrefが印加され、Ｖref／Ｒ１の電流を常に流すことができる。従って、電流の可変範囲にＶref／Ｒ１のオフセットをつけることができ、基準電流（Ｉref）の可変範囲はＶref／Ｒ１〜Ｖref／Ｒ１＋Ｖref／Ｒとできる。

図５から分かるように、基準電流（Ｉref）と定電流源１０６−１〜１０６−ｍはカレントミラー回路を構成し、基準電流（Ｉref）をもとに、定電流源１０６−１〜１０６−ｍより基準電流（Ｉref）に比例する定電流Ｉｈ１〜Ｉｈｍを出力する。

定電流源ブロック１０４は、従来例の図１３で説明したような、（ｘ×ｍ）個のヒータ１１０１−１１〜１１０１−ｍｘと、（ｘ×ｍ）個のスイッチング素子（ＭＯＳトランジスタ）１１０２−１１〜１１０２−ｍｘとを有しており、さらにこの実施例では各グループに対応したｍ個の電流源（定電流源）１０６−１〜１０６−ｍを有している。これらの電流源は基準電流を変更することでヒータに供給する電流を変更する。しかしながら、一旦、その値が設定された後は、ヒータの同時駆動数によらず、設定された電流値を維持する。それ故に、これらの電流源は定電流源とも呼ばれる。

各スイッチング素子１１０２−１１〜１１０２ｍｘは図１３で説明したように制御回路（ここでは不図示）からの制御信号により、記録する画像信号に応じて各素子について電流の短絡／開放が制御される。この実施例では、各グループにおける各電気熱変換素子（ヒータ）１１０１−１１〜１１０１−ｍｘと各スイッチング素子１１０２−１１〜１１０２−ｍｘとが直列に接続されており、各グループのこれらのスイッチング素子は対応する定電流源１０６−１〜ｍの対応するものに対して、共通接続配線を介して共通接続されている。各電気熱変換体は電源供給ラインＶＨ（高電位側配線）に共通接続されており、定電流源１０６−１〜ｍのグラウンド側端子も共通にグラウンド線（低電位側配線）に接続されている。

そして、各グループ内のスイッチング素子を制御信号によりＯＮ／ＯＦＦ制御することで、各グループに対応して設けられた定電流源１０６−１〜１０６−ｍの出力電流Ｉｈ１〜Ｉｈｍを所望のヒータへ投入している。

図５においても、スイッチング素子１１０２−１１〜１１０２−ｍｘとしてＭＯＳトランジスタを用いており、そのゲート端子は、図１３を用いて従来例で説明したように制御回路に接続され、その回路からの制御信号によりＭＯＳトランジスタのドレイン−ソース間のスイッチング制御を行うようにしている。

直列接続されたヒータとスイッチング素子が高電位側の電源供給ラインに接続され、定電流源が低電位側のＧＮＤラインに接続される構成を備えることで以下のような利点がある。

即ち、スイッチング素子１１０２−ｉｊ（ｉ＝１，ｍ；ｊ＝１，ｘ）がオフ（開放）されているときには、電源電圧が定電流源として用いられるＭＯＳトランジスタ１０６−ｉ（ｉ＝１，ｍ）のドレインには印加されない。これに対して、スイッチング素子１１０２−ｉｊ（ｉ＝１，ｍ；ｊ＝１，ｘ）がオン（通電）のときには、電流がヒータ１１０１−ｉｊ（ｉ＝１，ｍ；ｊ＝１，ｘ）に流れて電圧降下が生じるために、高電圧は定電流源として用いられるＭＯＳトランジスタ１０６−ｉ（ｉ＝１，ｍ）のドレインには印加されない。

このため、定電流源としての役目を果たすＭＯＳトランジスタとして電圧耐圧の低いＭＯＳトランジスタを用いることができる。一方、スイッチング素子として用いられるＭＯＳトランジスタには電圧耐圧の高いＭＯＳトランジスタが用いられねばならない。言い換えると、耐圧を向上させるための特別な工程をもたない製造工程から生産されたシンプルな構造のＭＯＳトランジスタが定電流源として用いられる。

このようなＭＯＳトランジスタを使用することで、定電流源としての役割を果たすＭＯＳトランジスタ間での特性のばらつきが少なくなり、これにより出力電流のばらつきを効果的に少なくすることができる。

本発明の構成によれば、定電流源とスイッチング素子とが別のトランジスタで構成されるので、定電流に対するスイッチング動作の影響を効果的に抑えることができる。

さらに、この構成によれば、上述のように、定電流源としての役目を果たすＭＯＳトランジスタが低耐圧のＭＯＳトランジスタで良いので、定電流源間のばらつきによる影響を最小にすることができる。

なお、定電流源１０６−１〜ｍとして、ドレイン電圧の変化に対してドレイン電流の変化が少ない領域である飽和領域で動作するＭＯＳトランジスタが用いられると良い。

ここで、記録用の画像信号に従うスイッチング素子を流れる電流のオン（通電）／オフ（開放）制御構成について説明する。

図６は実質的に同時駆動可能なｍ個のヒータ単位で、ｘ回のタイミングで時分割駆動される（ｘ×ｍ）個のヒータを備えたヘッド基板の回路構成を示す図である。

特に、この図では、ｍビットのデータを格納するレジスタの出力とｘ個の同時駆動単位制御信号との論理積（ＡＮＤ）から任意のヒータを選択することによりマトリクス駆動を実行する駆動回路の構成の具体例を示している。なお、図６では、既に説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。

図６において、１１０３−１１と１１０４−１１は夫々、論理信号入力から論理積を演算する第１と、第２のＡＮＤ回路である。１１０５は、記録装置本体から供給される同時駆動単位選択のためのｙビットの制御信号をデコードし、ｘ本の同時駆動単位選択信号線１１０７の内の１つを選択するｙ→ｘデコーダである。１１０６は、クロック信号（ＣＬＫ）に同期して記録装置本体からシリアル転送される同時駆動単位選択のためのｙビットの制御信号（ＤＡＴＡ）を入力し、ラッチ信号（ＬＴ）に同期してこれらの信号をラッチするｙビットのシフトレジスタ（Ｓ／Ｒ）及びｙビットのラッチ回路である。１１０８−１１は、ＭＯＳトランジスタ１１０２−１１のゲートを駆動するために適切な電圧に論理信号電圧を変換する電圧変換回路である。

なお、図６に示した回路構成は、（ｘ×ｍ）個のヒータと（ｘ×ｍ）個のスイッチング素子（ＭＯＳトランジスタ）とに対応して、（ｘ×ｍ）個の第１のＡＮＤ回路、（ｘ×ｍ）個の第２のＡＮＤ回路、及び（ｘ×ｍ）個の電圧変換回路を含んでいる。それで、これらの構成要素のいずれかに言及するために、以下に説明する回路構成と調和して、次の一般的な参照記号を用いる。即ち、１１０３−ｉｊ（ｉ＝１，ｍ：ｊ＝１，ｘ）が第１のＡＮＤ回路に対して、１１０４−ｉｊ（ｉ＝１，ｍ：ｊ＝１，ｘ）が第２のＡＮＤ回路に対して、１１０８−ｉｊ（ｉ＝１，ｍ：ｊ＝１，ｘ）が電圧変換回路に対して用いられる。

図６に示されているように、（ｘ×ｍ）個のヒータと、（ｘ×ｍ）個のスイッチング素子（ＭＯＳトランジスタ）と、（ｘ×ｍ）個の第１のＡＮＤ回路と、（ｘ×ｍ）個の第２のＡＮＤ回路と、及び（ｘ×ｍ）個の電圧変換回路とは、ｍ個のグループ１２００−１〜ｍにグループ化される。各グループはｘ個のヒータとｘ個のスイッチング素子とｘ個の第１のＡＮＤ回路とｘ個の第２のＡＮＤ回路とｘ個の電圧変換回路とを含む。また、各グループは１個の定電流源１０６−ｉ（ｉ＝１，ｍ）を含む。

また、１２０１は、記録装置本体から供給されるクロック信号（ＣＬＫ）に同期して記録装置本体からシリアル転送される記録用のｍビットの画像信号（ＤＡＴＡ）を入力して、ラッチ信号（ＬＴ）に同期してこれらシリアル入力された信号をラッチするｍビットのシフトレジスタ（Ｓ／Ｒ）及びｍビットのラッチ回路である。ｍ本の信号線１２０２がｍビットのシフトレジスタ（Ｓ／Ｒ）及びｍビットのラッチ回路１２０１から出ている。

ｘ本の同時駆動単位選択信号線１１０７の夫々は、各グループのｘ個の第２のＡＮＤ回路の１つの回路の１つの入力に接続されている。同じグループ内のｘ個の第２のＡＮＤ回路の他の入力は共通接続され、その共通接続された信号線にｍ本の信号線１２０２の１つが接続されている。

図６に示した回路動作について、図７に示すタイミングチャートを参照して説明する。

図７は１周期分の時分割駆動シーケンスのタイミングチャートである。この周期の間に、（ｘ×ｍ）個のヒータの夫々が最大で１回選択される。同じヒータに対する１つの選択から次の選択までの時間間隔が周期として定義される。

このタイミングチャートによれば、クロック信号（ＣＬＫ）に同期してｍビットのシフトレジスタ（Ｓ／Ｒ）及びｍビットのラッチ回路１２０１にデータ信号（ＤＡＴＡ）として、ｍビットの画像データがシリアルに転送される。ラッチ信号（ＬＴ）が“Ｈ”ハイレベルになると、そのシリアル入力された信号がラッチされ、その時、これらの信号はｍ本のデータ信号線１２０２へと出力される。ｍ本のデータ信号線１２０２へのそのような信号出力タイミングは、図７において、“ＤＡＴＡＯＵＴ”として表現されている。ｍ本のデータ信号線１２０２における信号レベルは、ｍビットの画像信号に従って、“Ｈ”になる。

同様に、同時駆動単位選択のためのｙビットの制御信号はクロック信号（ＣＬＫ）に同期して、ｙビットのシフトレジスタ（Ｓ／Ｒ）及びｙビットのラッチ回路１１０６にデータ信号（ＤＡＴＡ）としてシリアル転送される。ラッチ信号（ＬＴ）がハイレベル“Ｈ”になると、そのシリアル入力された信号がラッチされ、その時、これらの信号がｙ→ｘデコーダ１１０５に出力される。

ｙ→ｘデコーダ１１０５がデコードされた信号をｘ本の同時駆動単位選択信号線１１０７に出力するタイミングは、図７における同時駆動可能な単位を選択するイネーブル信号（ＢＥ）に対応している。ｘ本の同時駆動単位選択信号線１１０７の１つが、同時駆動単位選択のためのｙビットの制御信号によって選択され、その時、選択された信号線の信号レベルが“Ｈ”になる。

上記の動作の結果、ＤＡＴＡＯＵＴが“Ｈ”であり、かつ、選択信号線の信号レベルが“Ｈ”であることに対応した１つのヒータが選択される。

そして、ＨＥ信号が“Ｈ”になると、電流（Ｉ）が選択されたヒータに流れ、そのヒータが駆動される。

以上の動作をｘ回繰り返すことにより、（ｘ×ｍ）個のヒータがｍ個のヒータ単位でｘ回のタイミングで時分割駆動される。このようにして、画像信号に従って、全てのヒータが選択駆動される。

言い換えると、（ｘ×ｍ）個のヒータは、夫々がｘ個のヒータを含むｍ個のグループにグループ化され、１周期がｘ個のサブ周期に分割されて、同じグループ内では２個以上のヒータが同時駆動されないようにし、夫々が異なるグループに属する最大ｍ個のヒータが１つのサブ周期の間に同時駆動される。

図６に示されるように、１個の定電流源１０６−ｉ（ｉ＝１，ｍ）が各グループに備えられる。このことは、１つのグループ内では同時駆動可能なヒータの数は“１”であることを意味する。

図８は１個のヒータを駆動するために用いられる電圧変換回路１１０８の回路構成を示す図である。

図８において、１１５１は、ヒータ１１０１−１１の電源供給ライン線ＶＨと電圧変換回路１１０８−１１への電源供給ライン１１４０との間の電圧を作り出す電圧供給回路である。電圧供給回路１１５１は複数の電圧変換回路１１０８−ｉｊ（ｉ＝１，ｍ；ｊ＝１，ｘ）に共通の電圧を供給する。１１５２、１１５３は夫々抵抗であり、１１５４はｎ−ＭＯＳトランジスタであり、１１５５はｎ−ＭＯＳトランジスタ１１５４のソースに接続された抵抗である。ｎ−ＭＯＳトランジスタ１１５４と抵抗１１５５とによりソースフォロワ型のバッファを形成する。

抵抗１５２の抵抗１５３に対する分圧比により、電源供給ラインＶＨから任意の電圧を創りだし、その創成された電圧がｎ−ＭＯＳトランジスタ１１５４と抵抗１１５５とから構成されるソースフォロワ型のバッファに印加され、そのソースフォロワ回路からの出力が最後に電圧変換回路１１０８−１１に印加される。

従って、この構成によれば、何か別の電源を備えることなく、電圧変換回路に適した電圧が生成される。

なお、１１３４〜１１３９は夫々ＭＯＳトランジスタであり、１１３２と１１３３とはインバータである。
上述した図５に示すヘッド基板には定電流源ブロック１０４と同様の構成をもつ３つの電流源ブロック１０４ａ、１０４ｂ、１０４ｃに対しても基準電流回路１０３から電流を供給することができる。なお、この供給電流は、基準電流回路１０３に設けられたカレントミラー回路のカレントミラー比に従って供給される。
図５、図１０、及び図１１に示された基準電流回路１０３における電源電圧が、図５、図１０、及び図１１に示された定電流ブロック１０４における電源電圧と異なる場合であっても、図８に示した電圧供給回路１１５１からのソースフォロワ出力が基準電流回路１０３への電源電圧として供給されるなら、別の電源を設ける必要はない。

このように図５に示す構成であれば、４つの定電流源ブロックに電流を供給でき、これらのブロックに含まれる夫々（ｘ×ｍ）個のヒータは同じ色のインクを吐出する４群のノズル列に対応付けられても良いし、異なる色のインクを吐出する４群のノズル列に対応付けられても良い。

次に、電流調整回路１０２の動作を、入力される各種信号のタイミングチャートを用いて説明する。

図９は電流調整回路１０２に入力される各種信号のタイミングチャートである。

図９には、クロック信号（ＣＬＫ）、データ信号（ＤＡＴＡ）、及びラッチ信号（ＬＴ）の入力波形が示されており、このタイミングチャートはヒータへ流す所定電流値を１回設定するための１シーケンス分のタイミングを示している。

図９によれば、クロック信号（ＣＬＫ）の立ち上がり波形に同期してｎビットのシリアルデータ（Ｄ１，Ｄ２，Ｄ３，……，Ｄｎ）がデータ信号（ＤＡＴＡ）より入力される。ｎビットのデータ信号（ＤＡＴＡ）はクロック信号（ＣＬＫ）のｎ回の立ち上がりパルス波形に同期してシフトレジスタに入力される。シフトレジスタに格納されたｎビットデータは、ラッチ信号（ＬＴ）が“Ｈ”となるとラッチ回路でその入力データ信号（ＤＡＴＡ）をラッチし、そのラッチ回路よりｎビットのデータが電流調整回路１０２のＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａに対し同時に出力される。

電流調整回路１０２はｎビットのデータに応じてｎ個のＭＯＳトランジスタ１０２−１ａ〜１０２−ｎａのオンまたはオフの制御を行う。そして、そのｎビットのデータにより選択されたＭＯＳトランジスタから出力される重み付けされた電流値を加算した電流が基準電流（Ｉref）となる。この基準電流は、クロック信号（ＣＬＫ）及びデータ信号（ＤＡＴＡ）を入力してからラッチ信号（ＬＴ）が“Ｈ”となるまでの１回のシーケンスにより１回設定される。従って、所望の電流値に対応するデータを入力し、このシーケンスを繰り返すことで基準電流値を所定の電流値に変更することができる。

上述のように、基準電流（Ｉref）と定電流源１０６−１〜１０６−ｍとは基準電流回路１０３を通じてカレントミラー回路を構成しており、基準電流（Ｉref）を基に、各定電流源１０６−１〜１０６−ｍは夫々、基準電流（Ｉref）に比例する定電流Ｉｈ１〜Ｉｈｍを出力する。

そして、電流源ブロック１０４に備えられた（ｘ×ｍ）個のヒータは、記録装置本体の制御回路からの制御信号と記録信号に応じて電流の短絡及び開放が制御されるスイッチング素子（ＭＯＳトランジスタ）を介して、駆動され記録が行われる。

従って以上説明した実施例に従えば、入力端子より入力される論理信号であるクロック信号（ＣＬＫ）、データ信号（ＤＡＴＡ）、ラッチ信号（ＬＴ）の情報に基づき、ヒータへ投入される電流値Ｉｈ〜Ｉｈｍを所定の一定電流値に調整することができる。

図１０は実施例２に従うヘッド基板の構成を示す図である。図１０において、図５や従来例で説明したのと同じ構成要素や同じ信号ラインには同じ参照番号や参照記号を付しその説明は省略する。

この実施例に従うヘッド基板は大きく分けて、電圧調整回路２０１、電圧―電流変換回路２０２、基準電流回路１０３、定電流源ブロック１０４から構成される。

この回路と図５に示した回路構成とを比較すると、図５に示された構成ではＤ／Ａコンバータとしての役目を果たす前述した（Ｒ−２Ｒ）の抵抗配列から構成される、所謂、ラダー回路が、定電圧Ｖrefを利用して電流値を変調するのに対し、この実施例では、Ｄ／Ａコンバータで、例えば、バンドギャップ電圧のような基準電流に基づいて電圧を変調する回路構成を採用している。

デジタル−アナログ変換回路と基準電圧（Ｖref）源とを含む電圧調整回路２０１の出力電圧は、実施例１と同様に入力された論理信号（クロック信号（ＣＬＫ）、データ信号（ＤＡＴＡ）、ラッチ信号（ＬＴ））に従って電圧値が制御される。この電圧は電圧−電流変換回路２０２のオペアンプ２０２−１を介して抵抗２０２−２に印加される。

電圧調整回路２０１の出力電圧をＶdacとし抵抗２０２−２の抵抗値をＲrefとすると、基準電流（Ｉref）は、Ｉref＝Ｖdac／Ｒrefとなる。

実施例１のように、ｎビットのデータからなる論理信号により電圧調整回路の出力電圧が２ⁿ種類のレベルをもつ場合、基準電流（Ｉref）も同様に２ⁿ種類のレベルをもつ電流とすることができる。

このように、この実施例に従えば、電圧調整回路と電圧―電流変換回路により、入力された論理信号に基づいて電流を可変することができるので、前述の実施例と同様に記録素子（ヒータ）への印加電流を調整することが可能となる。

図１１は記録ヘッドＩＪＨに実装されるヘッド基板１の構成を示す図である。

なお、図１１において、実施例１と実施例２で説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。この実施例において、ＶＨ配線、電気熱変換素子（ヒータ）１１０１−１１〜１１０１−ｍｘ、スイッチング素子１１０２−１１〜１１０２−ｍｘ、定電流源１０６−１〜ｍ、ＧＮＤ（接地）配線を含む回路構成は、実施例１で説明したものと同様である。

図１１に示すヘッド基板は、ヒータに電流を供給する電流源ブロック１０４′と、その電流源ブロックの基準となる電流を生成する基準電流回路１０３′とから構成される。

基準電流回路１０３′に設けられた制御端子１１３は、基準電流回路１０３′に構成されるカレントミラー回路の基準電流（Ｉref）側の端子に接続される。基準電流回路１０３′のカレントミラー回路の出力電流は、電流源ブロック１０４′の基準電流となる。基準電流回路１０３′のカレントミラー回路に設けられた制御端子１１３には記録ヘッドＩＪＨの外部より（即ち、記録装置から）電流が投入される。ヒータ外部より入力される電流値に依存して、基準電流回路１０３′のカレントミラー回路の出力電流は変化する。

なお、この実施例では制御端子１１３に記録ヘッド外部より電流が与えられる構成が記載されているが、記録装置などの外部にかかわらず、記録ヘッドＩＪＨやヘッド基板内の他の回路からの入力であっても良い。この場合、制御端子は端子形状をしておらず単なる配線をも含むものとする。

電流源ブロック１０４′は、夫々がｘ個のヒータから構成されるｍ個のブロック各々に対応した定電流源１０６−１′〜１０６−ｍ′と基準電流回路１０３′からの出力電流を基準とするカレントミラー回路を構成しており、定電流源１０６−１′〜１０６−ｍ′の出力電流Ｉｈ１〜Ｉｈｍは、基準電流回路１０３′からの出力電流に依存した電流となる。

電流源ブロック１０４′は、従来例の図１３で説明したように、夫々がｘ個のヒータから構成されるｍ個のグループ、即ち、（ｘ×ｍ）個のヒータ１１０１−１１〜１１０１−ｍｘ、それと同数のスイッチング素子（ＭＯＳトランジスタ）１１０２−１１〜１１０２−ｍｘ、ｍ個のグループに対応して夫々に設けられた定電流源１０６−１′〜１０６−ｍ′を備えている。スイッチング素子１１０２−１１〜１１０２−ｍｘは、記録装置本体の制御回路から供給される制御信号と記録信号に応じて端子間の電流の短絡及び開放が制御される。

ｍ個のグループ１１００−１〜１１００−ｍ夫々に設けられた定電流源１０６−１′〜１０６−ｍ′の出力端子は、図１１に示されているように、ｘ個のヒータとスイッチング素子が直列接続された各グループの共通接続端にそれぞれ接続される。各ヒータへの通電制御は、各グループのスイッチング素子１１０２−ｉ１〜ｉｘ（ｉ＝１，ｍ）を制御信号（不図示）により切り替えることにより、各グループ毎に設けられた定電流源１０６−１′〜１０６−ｍ′の出力電流Ｉｈ１〜Ｉｈｍを、所望のヒータへ入力することができる。

なお、図１１に示すヘッド基板には電流源ブロック１０４′と同様の構成をもつ３つの電流源ブロック１０４ａ′、１０４ｂ′、１０４ｃ′に対しても基準電流回路１０３′から電流を供給することができる。なお、この供給電流は、基準電流回路１０３′に設けられたカレントミラー回路のカレントミラー比に従って供給される。

従って、図１１に示す構成であれば、４つの電流源ブロックに電流を供給でき、これらのブロックに含まれる夫々（ｘ×ｍ）個のヒータは同じ色のインクを吐出する４群のノズル列に対応付けられても良いし、異なる色のインクを吐出する４群のノズル列に対応付けられても良い。

従って以上説明した実施例に従えば、基準電流回路の制御端子に入力される電流を制御することによりヒータへ印加される電流値Ｉｈ〜Ｉｈｍを調整することができる。

図１２は実施例４に従うヘッド基板の構成を示す図である。図１２において、図５、図１１で説明したのと同じ構成要素には同じ参照番号や参照記号を付しその説明は省略する。

図１２と図１１とを比較すると分かるように、この実施例では前述の実施例の回路に示された制御端子１１３と基準電流回路１０３′との間に電圧調整回路２１１を設けた構成としている。

以下、電圧調整回路２１１の動作ついて説明する。

電圧調整回路２１１のオペアンプ２１２の（＋）端子には制御端子１０３を介して記録ヘッドＩＪＨの外部より入力される電圧が印加され、オペアンプ２１２を介して、その電圧が抵抗（Ｒref）に印加される。制御端子１１３に入力される電圧をＶrefとすると、抵抗（Ｒref）に流れる電流（Ｉref）は、Ｉref＝Ｖref／Ｒrefとなる。

さて、この電流（Ｉref）は、前述の実施例において説明した記録ヘッドＩＪＨの外部より入力される電流と等価であり、Ｖrefを変化させることで基準電流回路に入力される基準電流値を変化させることができる。

従って以上説明した実施例に従えば、制御端子に記録ヘッド外部より入力する電圧を制御することにより、実施例３と同様にヒータへ投入する電流が調整することが可能である。

本発明の代表的な実施形態であるインクジェット記録装置のキャリッジ周辺部の構成の概要を示す外観斜視図である。 インクジェットカートリッジＩＪＣの詳細な構成を示す外観斜視図である。 ３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図である。 図１に示した記録装置の制御構成を示すブロック図である。 記録ヘッドＩＪＨに実装されるヘッド基板の構成を示す図である。 実質的に同時駆動可能なｍ個のヒータ単位で、ｘ回のタイミングで時分割駆動される（ｘ×ｍ）個のヒータを備えたヘッド基板の回路構成を示す図である。 １周期分の時分割駆動シーケンスのタイミングチャートである。 １個のヒータを駆動するために用いられる電圧変換回路１１０８の回路構成を示す図である。 図５に示すヘッド基板に印加される各信号線のタイミングチャートである。 実施例２に従うヘッド基板の構成を示す図である。 実施例３に従う記録ヘッドＩＪＨに実装されるヘッド基板の構成を示す図である。 実施例４に従うヘッド基板の構成を示す図； 従来のインクジェット記録ヘッドに搭載したヒータ駆動回路の構成例を示す図である。 図１３に示すヒータ駆動回路の各ブロックのヒータを通電駆動するタイミングを示すタイミングチャートである。 図１３に示す電源パッド１１０３からブロック１１００−１〜１１００−ｍに接続される電源配線のレイアウトを示した図である。 従来技術に従うヒータ駆動回路を示す図である。

符号の説明

１０１ 基準電圧回路
１０２ 電流調整回路
１０３ 基準電流回路
１０４ 電流源ブロック
２０１ 電圧調整回路
２０２ 電圧−電流変換回路
１１０１−１１〜１１０１ｍｘ ヒータ
１１０２−１１〜１１０２ｍｘ ＭＯＳトランジスタ
１０６−１〜１０６−ｍ 定電流源
ＩＪＨ 記録ヘッド

Claims (18)

1. 複数の記録素子と、
   前記複数の記録素子を駆動するために用いる定電流を発生する定電流源と、
   外部から入力される論理信号に従って、前記定電流を発生させるための基準電流を生成する基準電流生成回路と、
   前記基準電流生成回路で生成した基準電流に応じて前記定電流源を駆動させることによって得られる前記定電流によって前記複数の記録素子を駆動させる駆動回路とを有することを特徴とする記録ヘッド用基板。
2. 前記複数の記録素子は、
   複数のヒータと、
   前記複数のヒータ夫々に対応して設けられ、前記ヒータを駆動するための駆動素子とを含み、
   前記複数のヒータと駆動素子とは、複数のグループに分割され、
   前記複数のグループ夫々に、定電流を供給するための前記定電流源が対応して配されていることを特徴とする請求項１に記載の記録ヘッド用基板。
3. 前記基準電流生成回路は、
   ｎビットの論理信号を入力して一時的に格納するｎビットシフトレジスタと、
   前記ｎビットシフトレジスタに格納された前記ｎビットの論理信号をラッチするラッチ回路と、
   異なるレベルの電流を発生するｎ個の駆動回路と、
   前記ｎ個の駆動回路により夫々発生した電流の総和を前記基準電流として出力する出力回路とを含み、
   前記ｎ個の駆動回路は、前記ラッチ回路から出力される前記ｎビットの論理信号に従って選択駆動されることを特徴とする請求項１に記載の記録ヘッド用基板。
4. 前記ｎ個の駆動回路から発生する電流のレベルには、前記電流の最大レベルから降順に１／２ずつの重み付けがなされており、
   前記電流の総和としての基準電流は、２n種類のレベルで可変にすることができることを特徴とする請求項１に記載の記録ヘッド用基板。
5. 前記基準電流生成回路は、
   ｎビットの論理信号を入力して一時的に格納するｎビットシフトレジスタと、
   前記ｎビットシフトレジスタに格納された前記ｎビットの論理信号をラッチするラッチ回路と、
   前記ラッチ回路から出力される前記ｎビットの論理信号に従って、２ⁿ種類のレベルの電圧を出力可能な電圧調整回路と、
   前記電圧調整回路から電圧を変換して前記基準電流を出力する電圧−電流変換回路とを含むことを特徴とする請求項１に記載の記録ヘッド用基板。
6. 前記基準電流源と定電流源とによりカレントミラー回路を構成していることを特徴とする請求項１に記載の記録ヘッド用基板。
7. 複数のヒータと、
   前記複数のヒータ夫々に対応して設けられ、前記複数のヒータを駆動するための駆動素子を有する複数の記録素子と、
   前記複数の記録素子を、夫々が同時駆動する記録素子の数が１以下である複数のグループに分割することにより、前記複数の記録素子を駆動する制御回路と、
   前記グループ毎に対応して設けられ、記録素子を駆動するための定電流を発生する定電流源と、
   前記定電流源が発生する定電流値を変化させるために外部より入力される電圧又は電流に従って、前記定電流源に与える基準電流を発生する基準電流発生回路とを有することを特徴とする記録ヘッド用基板。
8. 前記基準電流発生回路は複数のカレントミラー回路を備えており、
   前記複数のカレントミラー回路により前記入力される電圧又は電流に従って複数の基準電流を発生することを特徴とする請求項７に記載の記録ヘッド用基板。
9. 複数の定電流源に対して別の複数のカレントミラー回路により、前記基準電流発生回路により発生した基準電流を与えることを特徴とする請求項８に記載の記録ヘッド用基板。
10. 前記複数の定電流源からの定電流は夫々、前記複数のヒータと複数の前記駆動素子とで構成される複数の記録素子群各々に対して供給されることを特徴とする請求項９に記載の記録ヘッド用基板。
11. 前記記録素子、スイッチング素子、及び前記定電流源が直列に接続されていることを特徴とする請求項７に記載の記録ヘッド用基板。
12. 前記基準電圧回路は、バンドギャップ電圧を増幅した電圧を前記基準電圧とすることを特徴とする請求項１に記載の記録ヘッド用基板。
13. 前記定電流源は、ドレイン電圧の変化に対してドレイン電流の変化が少ない領域である飽和領域で動作するＭＯＳトランジスタで構成されていることを特徴とする請求項１に記載の記録ヘッド用基板。
14. 前記記録素子、スイッチング素子、及び前記定電流源の順に、前記記録素子を駆動するために前記記録素子に接続された高電位配線から低電位配線の方向に配置されていることを特徴とする請求項１に記載の記録ヘッド用基板。
15. 請求項１乃至１４のいずれかに記載の記録ヘッド用基板を用いた記録ヘッド。
16. 前記記録ヘッドはインクを吐出して記録を行うインクジェット記録ヘッドであることを特徴とする請求項１５に記載の記録ヘッド。
17. 請求項１６に記載のインクジェット記録ヘッドに供給するためのインクを保持したインクタンクを一体的に備えたことを特徴とするヘッドカートリッジ。
18. 請求項１６に記載のインクジェット記録ヘッド又は請求項１７に記載のヘッドカートリッジを用いてインクを記録媒体に吐出して記録を行う記録装置。
    

Images