JP2003058264A

JP2003058264A - 定電流回路、記録素子基板及び記録装置

Info

Publication number: JP2003058264A
Application number: JP2001244663A
Authority: JP
Inventors: Hiroyuki Maru; 博之丸; Motoaki Kawasaki; 素明川崎; Masanobu Omura; 昌伸大村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-08-10
Filing date: 2001-08-10
Publication date: 2003-02-28

Abstract

(57)【要約】【課題】温度変化や駆動素子の特性に影響されず、負
荷に流れる電流を一定とする。【解決手段】負荷１０１と、負荷に直列に接続された
駆動用トランジスタ１０２と、定電流源１０３と、ＰＭ
ＯＳ差動対を構成し、それぞれのソースが定電流源１０
３の出力に共通に接続され、それぞれのドレインがカレ
ントミラー回路を構成するＮＭＯＳトランジスタ１０６
及び１０７のドレインにそれぞれ接続されたＰＭＯＳト
ランジスタ１０４及び１０５とを設け、駆動用トランジ
スタ１０２のドレインの電位を一定とすることにより、
負荷１０１に流れる電流を一定とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は定電流回路、記録素
子基板及び記録装置に関し、特に、負荷に流れる電流を
一定とすることのできる定電流回路、該回路を用いた記
録素子基板及び記録装置に関する。

【０００２】

【従来の技術】例えばワードプロセッサ、パーソナルコ
ンピュータ、ファクシミリ等に於ける情報出力装置とし
て、所望される文字や画像等の情報を用紙やフィルム等
シート状の記録媒体に記録を行うプリンタが広く使用さ
れている。

【０００３】プリンタの記録方式としては様々な方式が
知られているが、用紙等の記録媒体に非接触記録が可能
である、カラー化が容易である、静粛性に富む、等の理
由でインクジェット方式が近年特に注目されており、又
その構成としては所望される記録情報に応じてインクを
吐出する記録ヘッドを装着すると共に用紙等の記録媒体
の送り方向と交差する方向に往復走査しながら記録を行
なうシリアル記録方式が安価で小型化が容易などの点か
ら一般的に広く用いられている。

【０００４】図３は、従来のインクジェットプリンタで
使用される記録素子基板（ヒータボード）のヒータ駆動
回路を部分的に示した等価回路図である。図において、
３０１はインクを飛翔させるための熱エネルギーを発生
するヒータ、３０２はヒータをＯＮ／ＯＦＦさせるスイ
ッチとして働くパワートランジスタ、３０３はパワート
ランジスタのゲートに接続された、レベルシフトコンバ
ータである。このレベルシフトコンバータは、ロジック
系の低い信号レベルの入力を高い信号レベルに変換する
ものであり、その出力はパワートランジスタのゲートに
入力されている。

【０００５】また、３０４は３入力ＡＮＤゲートを示し
ており、その入力としては低い信号レベルの、ＨＥ（ヒ
ートイネーブル）信号３０５と、２つのＢｌｏｃｋセレ
クト信号３０６及び３０７（図中では２種類としてある
が、２より多い数であってもよい）と、１からｎのＢｉ
ｔセレクト信号３０９が入力され、それぞれのゲートに
入力される信号全ての論理レベルがＨの時に対応するヒ
ータがＯＮする。ヒータのＯＮする時間はＨＥ信号のパ
ルス幅を調整することで任意に設定できるようになって
おり、ＨＥ信号はヒータボードに画像データを送るホス
ト側の装置によってコントロールされる。

【０００６】また、ヒータはｎＢｉｔを一つのブロック
とし、数ブロック毎にまとめて配置されて時分割駆動さ
れるが、このとき同じブロック内で隣接して配置されて
いる複数のヒータを同時に駆動すると、インク滴が飛翔
するときにインク液面に生じる揺らぎの影響によって安
定したインク滴の飛翔ができず、記録画像の品位を損な
うおそれがある。このため、同じブロック内では必ず一
つのＢｉｔのヒータのみがＯＮとなるように構成されて
いる。

【０００７】３１０はヒータに電力を供給するための電
源電圧ＶＨであり、３１１は電源電圧の配線に寄生する
抵抗（ＲＶＨ）を示している。同様に、３１２は電源電
圧のＧＮＤであり、３１３はＧＮＤ配線に寄生する抵抗
（ＲＧＮＤ）を示している。

【０００８】

【発明が解決しようとする課題】しかしながら、上述の
ような従来のヒータボードでは以下のような問題が生じ
る。

【０００９】パワートランジスタをＯＮさせた時にヒー
タに流れる電流は、ヒータの抵抗（ＲH）、電源配線抵
抗（ＲＶＨ）、ＧＮＤ配線抵抗（ＲＧＮＤ）の全ての抵
抗と、パワートランジスタの静特性からなる動作点によ
って決まるが、各ブロックのヒータが全てＯＮした時に
は、ヒータ電流がＲＨとＲＧＮＤに流入することにより
電位を上昇させる。

【００１０】例えば、Ｎブロック全てのヒータがＯＮし
た時の配線抵抗成分の値を、１ブロックの場合に換算さ
せて考えると、Ｎ（ＲＶＨ＋ＲＧＮＤ）となり、ＲＨに対して、配線抵抗成分（ＲＶＨ＋ＲＧＮ
Ｄ）がＮ倍されて大きな値となる。一方、Ｎブロックの
うち一つのブロックのヒータのみがＯＮした場合の配線
抵抗成分の値は、ＲＶＨ＋ＲＧＮＤとなる。

【００１１】従って、パワートランジスタのＯＮ抵抗値
をＲＯＮとすると、ヒータ電流（ＩＨ）の値は、ワース
ト状態（Ｎブロック全てでヒータＯＮ）で、ＩＨ＝ＶＨ／（ＲＯＮ＋Ｎ（ＲＶＨ＋ＲＧＮＤ））となり、ベスト状態（１ブロックのヒータのみＯＮ）
で、ＩＨ＝ＶＨ／（ＲＯＮ＋ＲＨＶ＋ＲＧＮＤ）と概算できる。

【００１２】実際のヒータボードでは、ワースト状態で
もヒータに所望の電力を供給できるように電源電圧ＶＨ
をより高く設定しており、また、電源及びＧＮＤの配線
抵抗値を極力抑えるように設計している。しかしなが
ら、この条件のままでベスト状態で駆動されると、ヒー
タには過剰な電力が供給されることになり、ヒータの寿
命を損なう可能性がある。

【００１３】近年は高速記録が要求されており、これを
達成するために、単位時間内にＯＮさせるヒータ数を増
やす、つまりヒータＢｉｔ数を増大させることが行われ
ているが、これによって、ヒータボードのチップ面積が
拡大している。

【００１４】図５は、Ｂｉｔ数が多いヒータボードにお
ける配置例を示す図である。図中５０５はヒータボード
であり、５０１は電源配線、５０２はＧＮＤ配線、５０
３はヒータである。図示されたように、ヒータ数が増え
ると、ヒータ５０３に電力を供給する電源配線５０１、
ＧＮＤ配線５０２の抵抗値がさらに増大する傾向にあ
り、かつ、半導体回路内の相対誤差（素子間ペア性）が
増大する傾向にある。

【００１５】図６は、１Ｂｉｔのヒータ駆動回路を示す
図である。ヒータ電流ＩＨの値は、ＮＭＯＳ静特性とヒ
ータ抵抗ＲＨと電源電圧ＶＨから決定される。図７は、
ＮＭＯＳトランジスタの一般的な温度特性を示してい
る。図中Ｔｅｍｐ１＜Ｔｅｍｐ２＜Ｔｅｍｐ３であり、
温度が上昇すると共に電流駆動能力は低下する傾向を示
す。従って、ヒータ電流ＩＨも温度上昇に反比例し低下
し（ＩＨ１＞ＩＨ２＞ＩＨ３）、これによりヒータの駆
動電力が低下して、十分な熱エネルギーが得られずに記
録品位が損なわれる場合が生じる。

【００１６】図８は、ＮＭＯＳトランジスタの静特性を
電源電圧ＶＨの変動に伴なう負荷線と共に示した図であ
る。電源電圧のＶＨの通常の値をＶＨ（ｔｙｐ）、その
変動による最大値をＶＨ（ｍａｘ）、最小値をＶＨ（ｍ
ｉｎ）とすると、対応するヒータ電流の値は、それぞれ
の負荷線からＩＨ（ｔｙｐ）、ＩＨ（ｍａｘ）、ＩＨ
（ｍｉｎ）となり、電源電圧ＶＨの電圧変動によりヒー
タ電流ＩＨが変動し、電源電圧ＶＨが低い場合には、ヒ
ータの駆動電力が低下して記録品位が損なわれる原因と
なる。一方、電源電圧ＶＨが高い場合には、ヒータの駆
動電力が過大となりヒータの寿命が損なわれる。このよ
うな不具合を回避するためには、バラツキの少ない高価
な電源ユニットを別に設けて、安定した電源電圧ＶＨを
供給する必要がある。

【００１７】このため、インクジェット記録用基板にＭ
ＯＳトランジスタにより構成された定電流源を設けるこ
とが提案されている。しかしながら、いずれも図４に示
すような、トランジスタのソース−ドレイン間電圧（Ｖ
ＤＳ）に比例してドレイン電流（ＩＤＳ）も変動するア
ーリー効果の影響により、負荷の抵抗値が変動すれば所
望の電流を流すことは不可能である。なお、定電流回路
がバイポーラトランジスタで構成される場合も同様であ
ることは言うまでもない。

【００１８】以上述べたことをまとめると、ヒータボー
ドに関して以下のような問題がある。

【００１９】１．画像データによって、ヒータに過剰な
電力が供給される場合が有り、これによりヒータの寿命
が低下する。

【００２０】２．ヒータのＢｉｔ数を増大させると素子
間ペア性が悪化する傾向にあり、ヒータ電流にばらつき
が生じて、記録画像にばらつきが生じる原因となる。

【００２１】３．ヒータを駆動するＮＭＯＳトランジス
タの静特性に温度変化があり、その影響でヒータに十分
な電力を供給できず、記録品位が低下する場合がある。

【００２２】４．ヒータに供給される電力のばらつきを
小さくするためには、電源電圧のばらつきの範囲が狭い
高価な電源ユニットが必要となる。

【００２３】５．従来の定電流駆動回路においては、ト
ランジスタのアーリー効果の影響により、所望の電流を
ヒータに流すことが出来ない。

【００２４】このような問題は、インクジェット記録装
置のヒータボードに限ったことではなく、様々なタイプ
の記録素子、任意の抵抗素子、及び電荷注入量に応じて
発光量を制御される素子つまり電流によって制御される
素子（ＬＥＤ、有機ＥＬ等）を負荷として駆動する場合
にも同様な問題が生じる。

【００２５】本発明は以上のような状況に鑑みてなされ
たものであり、温度変化や駆動素子の特性に影響され
ず、負荷に流れる電流を一定とすることのできる定電流
回路、記録素子基板及び記録装置を提供することを目的
とする。

【００２６】

【課題を解決するための手段】上記の目的を達成するた
めに本発明の定電流回路は、負荷と、前記負荷に直列に
接続された駆動用トランジスタと、定電流源と、ソース
が前記定電流源に接続され、ゲートが前記負荷の一端及
び前記駆動用トランジスタのドレインに接続された第１
のトランジスタと、ゲート及びドレインが前記第１のト
ランジスタのドレイン及び前記駆動用トランジスタのゲ
ートに接続された第２のトランジスタとを含み、ソース
が前記定電流源及び前記第１のトランジスタのソースに
接続された第３のトランジスタと、ドレインが前記第３
のトランジスタのゲート及びドレインに接続され、ゲー
トが前記第２のトランジスタのゲート及びドレイン、前
記駆動用トランジスタのゲートに接続された第４のトラ
ンジスタとを含み、前記駆動トランジスタのドレイン電
位と第４のトランジスタのドレイン電位が実質的に同じ
になるように、前記駆動トランジスタのゲートと第４ト
ランジスタのゲート電位を共通に制御して、前記負荷に
流れる電流を一定とする電流調整回路と、を備えてい
る。

【００２７】また、上記目的を達成する本発明の記録素
子基板は、複数の記録素子と、各記録素子に対応して設
けられ、それぞれの記録素子を駆動する前記複数の駆動
用トランジスタと、選択された記録素子に対応する駆動
用トランジスタを通電させるスイッチ手段と、定電流源
と、ソースが前記定電流源に接続され、ゲートが前記ス
イッチ手段を介して選択された記録素子の一端及び該記
録素子に対応する駆動用トランジスタのドレインに接続
される第１のトランジスタと、ゲート及びドレインが前
記スイッチ手段を介して前記第１のトランジスタのドレ
イン及び前記選択された記録素子に対応する駆動用トラ
ンジスタのゲートに接続される第２のトランジスタとを
含み、ソースが前記定電流源及び前記第１のトランジス
タのソースに接続された第３のトランジスタと、ドレイ
ンが前記第３のトランジスタのゲート及びドレインに接
続され、ゲートが前記第２のトランジスタのゲート及び
ドレイン、前記駆動用トランジスタのゲートに接続され
た第４のトランジスタとを含み、前記選択された記録素
子に対応し、前記駆動トランジスタのドレイン電位と第
４のトランジスタのドレイン電位が実質的に同じになる
ように、前記駆動トランジスタのゲートと第４トランジ
スタのゲート電位を共通に制御して、前記選択された記
録素子に流れる電流を一定とする電流調整回路と、を備
えている。

【００２８】このようにすると、電源として出力電圧の
変動の少ない高価な電源を用いることなく、駆動用トラ
ンジスタの温度特性や配線抵抗の影響によって負荷に流
れる電流が変動することを防止できる。

【００２９】従って、記録素子基板に適用した場合に
は、記録素子の駆動条件が安定するので記録素子の寿命
を延ばすことが可能となると共に、各記録素子による記
録特性が均一化されてより高品位な画像の記録が可能に
なる。また、このような記録素子基板は既存の半導体製
造プロセスで製造できるので、全体としてコストダウン
を達成することができる。

【００３０】

【発明の実施の形態】以下添付図面を参照して本発明の
好適な実施形態について詳細に説明する。

【００３１】なお、以下に説明する実施形態では、本発
明に係る定電流回路をインクジェット記録方式を用いた
記録装置（プリンタ）の記録素子基板（ヒータボード）
に適用した場合を例に挙げて説明する。

【００３２】本明細書において、「記録」（「プリン
ト」という場合もある）とは、文字、図形等有意の情報
を形成する場合のみならず、有意無意を問わず、また人
間が視覚で知覚し得るように顕在化したものであるか否
かを問わず、広く記録媒体上に画像、模様、パターン等
を形成する、または媒体の加工を行う場合も表すものと
する。

【００３３】また、「記録媒体」とは、一般的な記録装
置で用いられる紙のみならず、広く、布、プラスチック
・フィルム、金属板、ガラス、セラミックス、木材、皮
革等、インクを受容可能なものも表すものとする。

【００３４】さらに、「インク」（「液体」と言う場合
もある）とは、上記「記録（プリント）」の定義と同様
広く解釈されるべきもので、記録媒体上に付与されるこ
とによって、画像、模様、パターン等の形成または記録
媒体の加工、或いはインクの処理（例えば記録媒体に付
与されるインク中の色剤の凝固または不溶化）に供され
得る液体を表すものとする。また、以下に用いる「素子
基体」という語は、シリコン半導体からなる単なる基体
を指し示すものではなく、各素子や配線などが設けられ
た基体を示すものである。

【００３５】さらに、以下の説明で用いる「素子基体
上」という表現は、単に素子基体の上を指し示すだけで
なく、素子基体の表面、表面近傍の素子基体内部側をも
示すものである。また、本発明でいう「作りこみ（ビル
トイン(built-in)）」とは、別体の各素子を単に基体上
に配置することを指し示している言葉ではなく、各素子
を半導体回路の製造工程などによって素子基体上に一体
的に形成、製造することを示すものである。

【００３６】［第１の実施形態］始めに、記録装置の代
表的な全体構成および制御構成について説明する。

【００３７】＜装置本体＞図１１は、代表的なインクジ
ェットプリンタＩＪＲＡの構成の概要を示す外観斜視図
である。図１１において、駆動モータ５０１３の正逆回
転に連動して駆動力伝達ギア５００９〜５０１１を介し
て回転するリードスクリュー５００５の螺旋溝５００４
に対して係合するキャリッジＨＣはピン（不図示）を有
し、ガイドレール５００３に支持されて矢印ａ，ｂ方向
を往復移動する。キャリッジＨＣには、記録ヘッドＩＪ
ＨとインクタンクＩＴとを内蔵した一体型インクジェッ
トカートリッジＩＪＣが搭載されている。

【００３８】５００２は紙押え板であり、キャリッジＨ
Ｃの移動方向に亙って記録用紙Ｐをプラテン５０００に
対して押圧する。５００７，５００８はフォトカプラ
で、キャリッジのレバー５００６のこの域での存在を確
認して、モータ５０１３の回転方向切り換え等を行うた
めのホームポジション検知器である。

【００３９】５０１６は記録ヘッドＩＪＨの前面をキャ
ップするキャップ部材５０２２を支持する部材で、５０
１５はこのキャップ内を吸引する吸引器で、キャップ内
開口５０２３を介して記録ヘッドの吸引回復を行う。５
０１７はクリーニングブレードで、５０１９はこのブレ
ードを前後方向に移動可能にする部材であり、本体支持
板５０１８にこれらが支持されている。ブレードは、こ
の形態でなく周知のクリーニングブレードが本例に適用
できることは言うまでもない。

【００４０】又、５０２１は、吸引回復の吸引を開始す
るためのレバーで、キャリッジと係合するカム５０２０
の移動に伴って移動し、駆動モータからの駆動力がクラ
ッチ切り換え等の公知の伝達機構で移動制御される。

【００４１】これらのキャッピング、クリーニング、吸
引回復は、キャリッジがホームポジション側の領域に来
た時にリードスクリュー５００５の作用によってそれら
の対応位置で所望の処理が行えるように構成されている
が、周知のタイミングで所望の動作を行うようにすれ
ば、本例にはいずれも適用できる。

【００４２】＜制御構成＞次に、上述した装置の記録制
御を実行するための制御構成について説明する。

【００４３】図１２はインクジェットプリンタＩＪＲＡ
の制御回路の構成を示すブロック図である。制御回路を
示す同図において、１７００は記録信号を入力するイン
ターフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１
７０１が実行する制御プログラムを格納するＲＯＭ、１
７０３は各種データ（上記記録信号やヘッドに供給され
る記録データ等）を保存しておくＤＲＡＭである。１７
０４は記録ヘッドＩＪＨに対する記録データの供給制御
を行うゲートアレイ（Ｇ．Ａ．）であり、インターフェ
ース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデ
ータ転送制御も行う。１７１０は記録ヘッドＩＪＨを搬
送するためのキャリアモータ、１７０９は記録紙搬送の
ための搬送モータである。１７０５は記録ヘッドを駆動
するヘッドドライバ、１７０６，１７０７はそれぞれ搬
送モータ１７０９、キャリアモータ１７１０を駆動する
ためのモータドライバである。

【００４４】上記制御構成の動作を説明すると、インタ
ーフェース１７００に記録信号が入るとゲートアレイ１
７０４とＭＰＵ１７０１との間で記録信号がプリント用
の記録データに変換される。そして、モータドライバ１
７０６、１７０７が駆動されると共に、ヘッドドライバ
１７０５に送られた記録データに従って記録ヘッドが駆
動され、記録が行われる。

【００４５】ここでは、ＭＰＵ１７０１が実行する制御
プログラムをＲＯＭ１７０２に格納するものとしたが、
ＥＥＰＲＯＭ等の消去／書き込みが可能な記憶媒体を更
に追加して、インクジェットプリンタＩＪＲＡと接続さ
れたホストコンピュータから制御プログラムを変更でき
るように構成することもできる。

【００４６】なお、上述のように、インクタンクＩＴと
記録ヘッドＩＪＨとは一体的に形成されて交換可能なイ
ンクカートリッジＩＪＣを構成しても良いが、これらイ
ンクタンクＩＴと記録ヘッドＩＪＨとを分離可能に構成
して、インクがなくなったときにインクタンクＩＴだけ
を交換できるようにしても良い。

【００４７】＜インクカートリッジ＞図１３は、インク
タンクとヘッドとが分離可能なインクカートリッジＩＪ
Ｃの構成を示す外観斜視図である。インクカートリッジ
ＩＪＣは、図１３に示すように、境界線Ｋの位置でイン
クタンクＩＴと記録ヘッドＩＪＨとが分離可能である。
インクカートリッジＩＪＣにはこれがキャリッジＨＣに
搭載されたときには、キャリッジＨＣ側から供給される
電気信号を受け取るための電極（不図示）が設けられて
おり、この電気信号によって、前述のように記録ヘッド
ＩＪＨが駆動されてインクが吐出される。

【００４８】なお、図１３において、５００はインク吐
出口列である。また、インクタンクＩＴにはインクを保
持するために繊維質状もしくは多孔質状のインク吸収体
が設けられている。

【００４９】＜定電流回路＞図１は、本発明による定電
流回路の第１の実施形態を示す回路図である。図中１０
１はヒータ抵抗、１０２はヒータに電流を通電させるＮ
ＭＯＳトランジスタ、１０３は定電流源、１０４及び１
０５はＰＭＯＳトランジスタ、１０６及び１０７はＮＭ
ＯＳトランジスタである。

【００５０】定電流源１０３はヒータの電源ＶＨと共通
でも別でもよいが、ここで示した例では別構成としてい
る。ＮＭＯＳトランジスタ１０２はサイズがＮＭＯＳト
ランジスタ１０６及び１０７のｎ倍であり、ヒータ電流
は電流源１０３の電流２Ｉに対してｎＩである。ＰＭＯ
Ｓトランジスタ１０４及び１０５はＰＭＯＳ差動対を構
成し、それぞれのソースは定電流源１０３の出力に共通
に接続され、それぞれのドレインはカレントミラー回路
を構成するＮＭＯＳトランジスタ１０６及び１０７のド
レインにそれぞれ接続されている。

【００５１】ＰＭＯＳトランジスタ１０４のゲートは、
ヒータ１０１とＮＭＯＳトランジスタ１０２のドレイン
に共通接続され、ＮＭＯＳトランジスタ１０２のソース
−ドレイン間電圧（ＶＤＳ）をモニタしている。ＰＭＯ
Ｓトランジスタ１０５のゲートは、ＰＭＯＳトランジス
タ１０５のドレインとＮＭＯＳトランジスタ１０７のド
レインとに共通に接続されている。ＮＭＯＳトランジス
タ１０７のゲートは、ＮＭＯＳトランジスタ１０６のゲ
ート及びドレインに共通に接続されている。

【００５２】以下、このような定電流回路の動作につい
て説明する。ここで、ＰＭＯＳトランジスタ１０４のゲ
ート電位をＶ１、ＰＭＯＳトランジスタ１０５のゲート
電位をＶ２として、Ｖ１とＶ２との大小関係に関連して
説明する。

【００５３】Ｖ１＞Ｖ２の場合：ＰＭＯＳ１０４のゲー
ト電位に比べてＰＭＯＳ１０５のゲート電位が低い為
に、ＰＭＯＳ１０５に流れる電流がＰＭＯＳ１０４に流
れる電流より多くなる。次に各ＰＭＯＳからの電流はＮ
ＭＯＳ１０６及び１０７のドレインにそれぞれ流入し、
ＮＭＯＳ１０６のドレインに流れる電流がＮＭＯＳ１０
７のゲートにも流れるため、ＮＭＯＳ１０７とＰＭＯＳ
１０５のドレイン電位が上昇する。そして、そのドレイ
ンに接続されているＰＭＯＳ１０５のゲートの電位、す
なわちＶ２が上昇する。

【００５４】Ｖ１＜Ｖ２の場合：ＰＭＯＳ１０４のゲー
ト電位が低いので、ドレイン電流がＰＭＯＳ１０５ドレ
イン電流より多く流れる、ＮＭＯＳ１０６及び１０７の
カレントミラー回路によってＮＭＯＳ１０７のドレイン
電位が低下し、ＰＭＯＳ１０５のゲート電位、すなわち
Ｖ２が低下する。

【００５５】このような一連の動作によって、Ｖ１＝Ｖ
２となって回路はバランス状態となる。このときにＮＭ
ＯＳ１０６及び１０７には定電流Ｉがそれぞれ流れる。

【００５６】ＮＭＯＳ１０４のゲートは、ＮＭＯＳ１０
２のドレインに接続されているので、ＮＭＯＳ１０７の
ドレイン電圧は、ＮＭＯＳ１０２のドレイン電圧と等し
くなる。そして、ＮＭＯＳ１０２のゲートはＮＭＯＳ１
０６及び１０７のゲートと共通に接続されており、ＮＭ
ＯＳ１０６及び１０７のサイズをｎ倍したＮＭＯＳ１０
２には電流ｎＩが流れることになる。

【００５７】このように本実施形態の定電流回路によれ
ば、図４に示したような、接続された負荷の抵抗値に応
じたＭＯＳトランジスタのアーリー効果による電流のア
ンバランスがなく、かつ、配線抵抗による影響がなくな
り、ヒータに所望の電流を流すことが出来る。

【００５８】配線抵抗による影響がないということは、
ヒータと駆動回路とを分離し、両者をワイヤーボンディ
ングや熱融着によって接続した場合の接触抵抗による影
響を無くす事が出来る事を意味し、安価な材料上にヒー
タを分離して形成し、後で駆動回路と接続させるように
することで更なるコストダウンを行うことが出来る。

【００５９】＜ヒータボード＞図２は、図１の定電流回
路を用いたヒータボードの具体的な回路図を示してい
る。図２において、図１と同様な部分には同じ符号を付
して説明を省略する。

【００６０】ここでは２つのブロックだけが示されてい
るが、各ブロック２００毎に、図１に示す定電流回路を
含む駆動回路部２０１と、Ｎ（＝３２）個のヒータを含
むヒータ部２０２がある。

【００６１】ＮＭＯＳ１０８はロジックデータによって
ＯＮ／ＯＦＦするセレクトスイッチであり、ＮＭＯＳ１
０２のドレイン電圧をモニタする。ＮＭＯＳ１０９は同
じくロジックデータによってＯＮ／ＯＦＦするセレクト
スイッチであり、ＮＭＯＳ１０２のゲート電位をコント
ロールする。ＰＭＯＳ１１０は、駆動させたくないヒー
タや動作させたくないタイミングにおいて、ヒータに電
流を流させないようにＮＭＯＳ１０２のゲート電位をロ
ーレベルに固定させる。

【００６２】１１１はＡＮＤ回路であり、第１のＢｌｏ
ｃｋセレクト信号１１３（この場合１であるが、所望の
ブロックを任意に選択すればよい）、第１のＢｉｔセレ
クト信号１１５（この場合１であるが、所望のＢｉｔを
任意に選択すればよい、また図ではＢｉｔセレクト信号
は１〜ｎ＝３２までの場合を示している）、ＨＥ信号１
１２の全てがハイレベルの時に初めて出力をローレベル
からハイレベルに切り換えて、ＮＭＯＳ１０８及び１０
９をＯＮにすると共に、ＰＭＯＳ１１０をＯＦＦにし
て、ヒータに所望の電流を通電させる。任意のヒータを
ＯＮさせるには１〜ｎのＢｉｔセレクト信号のうち一つ
だけをハイレベルにすればよい。

【００６３】１１８は電源配線に寄生する配線抵抗ＲＶ
Ｈ、１１９はＧＮＤ配線に寄生する配線抵抗ＲＧＮＤを
それぞれ示しているが、ヒータには定電流が流れるの
で、これらの配線抵抗に起因する電圧降下によってヒー
タに供給される電力の低下がなく、またこれを防止する
ために、過剰にヒータに電力を供給する必要がない。

【００６４】前述したように、高速記録に対応させるた
めに、ヒータＢｉｔ数を増加させてヒータボードのチッ
プ面積を増大すると、ヒータボード内の素子間ばらつき
は大きくなる傾向がある。一般的に、半導体回路は小さ
い面積内に回路素子を形成することで、その素子間の相
対的ばらつきが出にくいと認識されているが、チップの
大面積化に伴い、素子間の相対性（ペア性）が低下す
る。

【００６５】特に、ヒータボードにおいては、ＮＭＯＳ
トランジスタ１０２はヒータに大電流（１００ｍＡオー
ダー）を流すために、Ｗ／Ｌ（Ｗ：ゲート幅、Ｌ：ゲー
ト長）が大きく設定されるためペア性のミスマッチを起
こしやすい。例えば、６００ｄｐｉ間隔（４２．５μ
ｍ）で２５６Ｂｉｔのヒータが配置されているヒータボ
ードの場合、ＮＭＯＳトランジスタ１０２の群の長さ
が、４２．５μｍ×２５６＝１０．８８ｍｍにまで及
ぶ。

【００６６】図９は、本実施形態の定電流回路を用いた
ヒータボードの配置例を示す図である。図中１０００は
ヒータボードであり、１００１は電源配線、１００２は
ＧＮＤ配線、１００３はヒータである。図示されたよう
に、ヒータをブロック毎に分割・制御するべく、各ブロ
ック毎に定電流回路１００４が設けられている。このた
め、例えば、ヒータ数を３２Ｂｉｔで一つのブロックを
構成すると、各ブロックのＮＭＯＳトランジスタ１０２
の群の長さは、４２．５μｍ×３２＝１．３６ｍｍとな
り、素子間のペア性を確保するのが容易となる。なお、
ブロック内のヒータＢｉｔ数をより少なくすれば、ペア
性がより向上することは言うまでもない。

【００６７】以上説明したように本実施形態によれば、
大面積のヒータボードを小さい面積毎（ブロック毎）に
分割して定電流駆動を行うことで、ブロック内のペア性
を確保しながら、ヒータに所望の電流を流すことが出来
る。

【００６８】また、記録速度をより一層向上させる為に
ヒータＢｉｔ数を増やした場合、ヒータボード内では電
力及びＧＮＤ配線が更に長くなり、配線抵抗値を増大さ
せることとなるが、これ防止するために、配線材をＡＬ
からＣｕに変更して比抵抗を低下させるように半導体プ
ロセス工程を追加する方法が知られているが、本実施形
態の定電流回路を用いれば、既存の安価なＡＬ配線プロ
セスで容易に構成できる。

【００６９】電源電圧の変動によるヒータ電流の変動が
生じないので、電源電圧としてばらつきの少ない高価な
電源ユニットを必要としない。

【００７０】ヒータを駆動するＮＭＯＳトランジスタの
温度上昇に伴う電流駆動能力の低下に対して、所望の電
流になるようにゲート電圧をフィードバック制御するた
め、ヒータ電流に温度による変動がない。

【００７１】本実施形態の定電流回路を、駆動トランジ
スタの動作条件をサンプル回路で再現して電流値を高精
度に制御するＯＰアンプを用いて構成することも出来る
が、このようにすると、ＯＰアンプとその周辺回路の分
だけチップ数が増加する。しかしながら本実施形態の構
成によれば、少ない素子数でヒータを定電流駆動するこ
とが実現できる。

【００７２】［変形例１］上記第１の実施形態の変形例
として、トランジスタ１０２のソースを電源ＶＨに接続
し、ヒータ１０１の一端をトランジスタ１０２のドレイ
ンに接続し、他端をＧＮＤに接続する構成も考えられ
る。

【００７３】この場合、図１においてＰ型として示され
ているトランジスタ（１０４、１０５）はＮ型のトラン
ジスタとなり、Ｎ型として示されているトランジスタ
（１０２、１０６、１０７）はＰ型のトランジスタとな
り、定電流源１０３とこれらトランジスタ（１０４〜１
０７）との接続も、ＧＮＤとトランジスタ１０４（及び
１０５）のソースとの間に定電流源が設けられ、トラン
ジスタ１０６（及び１０７）のソースが電源に接続され
る。

【００７４】このような構成においても上記第１の実施
形態と同様に機能し、同様な効果が得られる。

【００７５】[変形例２]上記第１の実施形態、およびそ
れらの変形例において、Ｎ型ＭＯＳトランジスタはＮＰ
Ｎバイポーラトランジスタ、Ｐ型ＭＯＳトランジスタは
ＰＮＰトランジスタに置き換え、ＭＯＳトランジスタの
ゲートをバイポーラトランジスタのベース、ドレインを
コレクタ、ソースをエミッタに対応させれば、バイポー
ラトランジスタで構成した回路が同様な動作をすること
は言うまでもない。

【００７６】［他の実施形態］以上説明した実施形態に
おいては、本発明に係る定電流回路をインクジェットプ
リンタのヒータボードに適用した場合について説明した
が、本発明に係る定電流回路は、インクジェットプリン
タのヒータのみならず、様々なタイプの記録素子、任意
の抵抗素子、及び電流によって制御される素子（ＬＥ
Ｄ、有機ＥＬ等）の駆動制御にも同様に使用できること
は言うまでもない。

【００７７】一例として、図１０に有機ＥＬ素子を使っ
たアクティブマトリックス駆動回路の一部を示してあ
る。図１０は図１に示した定電流回路を用いている。

【００７８】以上の実施形態は、特にインクジェット記
録方式の中でも、インク吐出を行わせるために利用され
るエネルギーとして熱エネルギーを発生する手段（例え
ば電気熱変換体やレーザ光等）を備え、前記熱エネルギ
ーによりインクの状態変化を生起させる方式を用いるこ
とにより記録の高密度化、高精細化が達成できる。

【００７９】その代表的な構成や原理については、例え
ば、米国特許第４７２３１２９号明細書、同第４７４０
７９６号明細書に開示されている基本的な原理を用いて
行うものが好ましい。この方式はいわゆるオンデマンド
型、コンティニュアス型のいずれにも適用可能である
が、特に、オンデマンド型の場合には、液体（インク）
が保持されているシートや液路に対応して配置されてい
る電気熱変換体に、記録情報に対応していて核沸騰を越
える急速な温度上昇を与える少なくとも１つの駆動信号
を印加することによって、電気熱変換体に熱エネルギー
を発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさ
せて、結果的にこの駆動信号に１対１で対応した液体
（インク）内の気泡を形成できるので有効である。

【００８０】この気泡の成長、収縮により吐出用開口を
介して液体（インク）を吐出させて、少なくとも１つの
滴を形成する。この駆動信号をパルス形状とすると、即
時適切に気泡の成長収縮が行われるので、特に応答性に
優れた液体（インク）の吐出が達成でき、より好まし
い。

【００８１】このパルス形状の駆動信号としては、米国
特許第４４６３３５９号明細書、同第４３４５２６２号
明細書に記載されているようなものが適している。な
お、上記熱作用面の温度上昇率に関する発明の米国特許
第４３１３１２４号明細書に記載されている条件を採用
すると、さらに優れた記録を行うことができる。

【００８２】記録ヘッドの構成としては、上述の各明細
書に開示されているような吐出口、液路、電気熱変換体
の組み合わせ構成（直線状液流路または直角液流路）の
他に熱作用面が屈曲する領域に配置されている構成を開
示する米国特許第４５５８３３３号明細書、米国特許第
４４５９６００号明細書に記載された構成も本発明に含
まれるものである。加えて、複数の電気熱変換体に対し
て、共通するスロットを電気熱変換体の吐出部とする構
成を開示する特開昭５９−１２３６７０号公報や熱エネ
ルギーの圧力波を吸収する開口を吐出部に対応させる構
成を開示する特開昭５９−１３８４６１号公報に基づい
た構成としても良い。

【００８３】さらに、記録装置が記録できる最大記録媒
体の幅に対応した長さを有するフルラインタイプの記録
ヘッドとしては、上述した明細書に開示されているよう
な複数記録ヘッドの組み合わせによってその長さを満た
す構成や、一体的に形成された１個の記録ヘッドとして
の構成のいずれでもよい。

【００８４】加えて、上記の実施形態で説明した記録ヘ
ッド自体に一体的にインクタンクが設けられたカートリ
ッジタイプの記録ヘッドのみならず、装置本体に装着さ
れることで、装置本体との電気的な接続や装置本体から
のインクの供給が可能になる交換自在のチップタイプの
記録ヘッドを用いてもよい。

【００８５】また、以上説明した記録装置の構成に、記
録ヘッドに対する回復手段、予備的な手段等を付加する
ことは記録動作を一層安定にできるので好ましいもので
ある。これらを具体的に挙げれば、記録ヘッドに対して
のキャッピング手段、クリーニング手段、加圧あるいは
吸引手段、電気熱変換体あるいはこれとは別の加熱素子
あるいはこれらの組み合わせによる予備加熱手段などが
ある。また、記録とは別の吐出を行う予備吐出モードを
備えることも安定した記録を行うために有効である。

【００８６】さらに、記録装置の記録モードとしては黒
色等の主流色のみの記録モードだけではなく、記録ヘッ
ドを一体的に構成するか複数個の組み合わせによってで
も良いが、異なる色の複色カラー、または混色によるフ
ルカラーの少なくとも１つを備えた装置とすることもで
きる。

【００８７】以上説明した実施の形態においては、イン
クが液体であることを前提として説明しているが、室温
やそれ以下で固化するインクであっても、室温で軟化も
しくは液化するものを用いても良く、あるいはインクジ
ェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下
の範囲内で温度調整を行ってインクの粘性を安定吐出範
囲にあるように温度制御するものが一般的であるから、
使用記録信号付与時にインクが液状をなすものであれば
よい。

【００８８】加えて、積極的に熱エネルギーによる昇温
をインクの固形状態から液体状態への状態変化のエネル
ギーとして使用せしめることで積極的に防止するため、
またはインクの蒸発を防止するため、放置状態で固化し
加熱によって液化するインクを用いても良い。いずれに
しても熱エネルギーの記録信号に応じた付与によってイ
ンクが液化し、液状インクが吐出されるものや、記録媒
体に到達する時点では既に固化し始めるもの等のよう
な、熱エネルギーの付与によって初めて液化する性質の
インクを使用する場合も本発明は適用可能である。

【００８９】このような場合インクは、特開昭５４−５
６８４７号公報あるいは特開昭６０−７１２６０号公報
に記載されるような、多孔質シート凹部または貫通孔に
液状または固形物として保持された状態で、電気熱変換
体に対して対向するような形態としてもよい。本発明に
おいては、上述した各インクに対して最も有効なもの
は、上述した膜沸騰方式を実行するものである。

【００９０】さらに加えて、本発明に係る記録装置の形
態としては、コンピュータ等の情報処理機器の画像出力
端末として一体または別体に設けられるものの他、リー
ダ等と組み合わせた複写装置、さらには送受信機能を有
するファクシミリ装置の形態を取るものであっても良
い。

【００９１】

【発明の効果】以上説明したように本発明によれば、電
源として出力電圧の変動の少ない高価な電源を用いるこ
となく、駆動用トランジスタの温度特性や配線抵抗の影
響によって負荷に流れる電流が変動することを防止でき
る。

【００９２】従って、本発明を記録素子基板に適用した
場合には、記録素子の駆動条件が安定するので記録素子
の寿命を延ばすことが可能となると共に、各記録素子に
よる記録特性が均一化されてより高品位な画像の記録が
可能になる。また、このような記録素子基板は既存の半
導体製造プロセスで製造できるので、全体としてコスト
ダウンを達成することができる。

【図面の簡単な説明】

【図１】本発明の定電流回路の第１の実施形態を示す回
路図である。

【図２】図１の回路を用いたヒータボードの具体的回路
図である。

【図３】従来のヒータボードのヒータ駆動回路を部分的
に示した等価回路図である。

【図４】トランジスタのソース−ドレイン間電圧（ＶＤ
Ｓ）に比例してドレイン電流（ＩＤＳ）も変動するアー
リー効果を示すグラフである。

【図５】Ｂｉｔ数が多いヒータボードにおける配置例を
示す図である。

【図６】従来技術による１Ｂｉｔのヒータ駆動回路を示
す図である。

【図７】ＮＭＯＳトランジスタの一般的な温度特性を示
すグラフである。

【図８】ＮＭＯＳトランジスタの静特性を電源電圧ＶＨ
の変動に伴なう負荷線と共に示した図である。

【図９】図１の定電流回路を用いたヒータボードの配置
例を示す図である。

【図１０】図１の定電流駆動をアクティブマトリックス
駆動に応用した例を示した図である。

【図１１】本発明の好適な実施形態を適用するプリンタ
の外観を示す図である。

【図１２】図１１のプリンタの制御構成を示すブロック
図である。

【図１３】図１１のプリンタのインクジェットカートリ
ッジを示す図である。

【符号の説明】

１０１ヒータ１０２駆動用ＮＭＯＳトランジスタ１０３定電流源１０４、１０５、１１０ＰＭＯＳトランジスタ１０６、１０７、１０８、１０９ＮＭＯＳトランジス
タ１１１ＡＮＤ回路１１７ヒータ電源１１８電源配線寄生抵抗１１９ＧＮＤ配線寄生抵抗１２０ＧＮＤ

───────────────────────────────────────────────────── フロントページの続き (72)発明者大村昌伸東京都大田区下丸子３丁目30番２号キヤノン株式会社内Ｆターム(参考） 2C056 EA04 EA21 FA03 FA10 HA51 5H420 BB02 BB13 CC02 DD02 EA11 EA14 EA18 EA24 EA39 EA42 EB01 EB15 EB37 FF04 FF25 NA16 NA17 NA23 NA28 NA32 NB03 NB12 NB18 NB20 NB22 NB23 NB31 NB36 NC02 NC12 NC15 NC19 NC23 NC27 NE23 5H430 BB01 BB05 BB09 BB12 CC06 EE02 EE06 EE07 EE12 FF07 GG11 HH03 LA21 5J055 AX15 BX16 CX00 DX13 DX22 EY21 EZ03 EZ04 EZ08 FX04 FX12 GX01 GX09 5J090 AA01 AA59 CA02 CA15 CA91 CN02 FA02 FN01 HA10 HA17 HA19 HA25 HA29 KA00 KA05 KA09 KA33 MA21 QA04 TA01 TA02

Claims

【特許請求の範囲】

【請求項１】負荷と、前記負荷に直列に接続された駆動用トランジスタと、定電流源と、ソースが前記定電流源に接続され、ゲート
が前記負荷の一端及び前記駆動用トランジスタのドレイ
ンに接続された第１のトランジスタと、ゲート及びドレ
インが前記第１のトランジスタのドレイン及び前記駆動
用トランジスタのゲートに接続された第２のトランジス
タとを含み、ソースが前記定電流源及び前記第１のトラ
ンジスタのソースに接続された第３のトランジスタと、
ドレインが前記第３のトランジスタのゲート及びドレイ
ンに接続され、ゲートが前記第２のトランジスタのゲー
ト及びドレイン、前記駆動用トランジスタのゲートに接
続された第４のトランジスタとを含み、前記駆動トラン
ジスタのドレイン電位と第４のトランジスタのドレイン
電位が実質的に同じになるように、前記駆動トランジス
タのゲートと第４トランジスタのゲート電位を共通に制
御して、前記負荷に流れる電流を一定とする電流調整回
路と、を備えることを特徴とする定電流回路。
【請求項２】前記第２及び第４のトランジスタと前記
駆動用トランジスタとのサイズの比が１対ｎであり、前
記定電流源から出力される電流値を２Ｉとしたとき、前
記負荷に流れる電流値がｎＩであることを特徴とする請
求項１に記載の定電流回路。
【請求項３】前記負荷の他端が電源に接続され、前記
駆動用トランジスタのソース、前記第２及び第４のトラ
ンジスタのソースが接地されていることを特徴とする請
求項１又は２に記載の定電流回路。
【請求項４】前記駆動用トランジスタ、前記第２及び
第４のトランジスタがＮ型ＭＯＳトランジスタであり、
前記第１のトランジスタがＰ型ＭＯＳトランジスタであ
ることを特徴とする請求項３に記載の定電流回路。
【請求項５】前記負荷の他端が接地され、前記駆動用
トランジスタのソース、前記第２及び第４のトランジス
タのソースが電源に接続されていることを特徴とする請
求項１又は２に記載の定電流回路。
【請求項６】前記駆動用トランジスタ、前記第２及び
第４のトランジスタがＰ型ＭＯＳトランジスタであり、
前記第１のトランジスタがＮ型ＭＯＳトランジスタであ
ることを特徴とする請求項５に記載の定電流回路。
【請求項７】前記負荷が、抵抗素子、及び電荷量に比
例して発光量を制御できる電荷注入型発光素子のいずれ
かであることを特徴とする請求項１から６のいずれか１
項に記載の定電流回路。
【請求項８】前記電荷注入型発光素子が、ＬＥＤ及び
ＥＬ素子のいずれかであることを特徴とする請求項７に
記載の定電流回路。
【請求項９】前記Ｎ型ＭＯＳトランジスタの代わり
に、ＮＰＮバイポーラトランジスタ、Ｐ型ＭＯＳトラン
ジスタの代わりにＰＮＰバイポーラトランジスタを用い
たことを特徴とする請求項４又は６に記載の定電流回
路。
【請求項１０】複数の記録素子と、各記録素子に対応して設けられ、それぞれの記録素子を
駆動する前記複数の駆動用トランジスタと、選択された記録素子に対応する駆動用トランジスタを通
電させるスイッチ手段と、定電流源と、ソースが前記定電流源に接続され、ゲート
が前記スイッチ手段を介して選択された記録素子の一端
及び該記録素子に対応する駆動用トランジスタのドレイ
ンに接続される第１のトランジスタと、ゲート及びドレ
インが前記スイッチ手段を介して前記第１のトランジス
タのドレイン及び前記選択された記録素子に対応する駆
動用トランジスタのゲートに接続される第２のトランジ
スタとを含み、ソースが前記定電流源及び前記第１のト
ランジスタのソースに接続された第３のトランジスタ
と、ドレインが前記第３のトランジスタのゲート及びド
レインに接続され、ゲートが前記第２のトランジスタの
ゲート及びドレイン、前記駆動用トランジスタのゲート
に接続された第４のトランジスタとを含み、前記選択さ
れた記録素子に対応し、前記駆動トランジスタのドレイ
ン電位と第４のトランジスタのドレイン電位が実質的に
同じになるように、前記駆動トランジスタのゲートと第
４トランジスタのゲート電位を共通に制御して、前記選
択された記録素子に流れる電流を一定とする電流調整回
路と、を備えたことを特徴とする記録素子基板。
【請求項１１】前記複数の記録素子がブロックに分割
され、各ブロック毎に前記スイッチ手段と、前記電流調
整回路とを含むことを特徴とする請求項１０に記載の記
録素子基板。
【請求項１２】前記記録素子が電気熱変換体を含むこ
とを特徴とする請求項１０又は１１に記載の記録素子基
板。
【請求項１３】請求項１０から１２のいずれか１項に
記載の記録素子基板を備えたことを特徴とする記録装
置。