JP2008098498A - 半導体装置、半導体装置の製造方法、回路基板および電子機器 - Google Patents

Abstract

【課題】実装信頼性を向上することができる半導体装置、半導体装置の製造方法、回路基板および電子機器を提供する。
【解決手段】基板１０の能動面１０ａ側に設けられた第一絶縁膜２２と、第一絶縁膜２２上に設けられた電極パッド１２と、電極パッド１２の表面から延設された配線層３５と、電極パッド１２の形成位置に対応し、基板１０および第一絶縁膜２２に形成された貫通孔Ｈ３と、貫通孔Ｈ３の少なくとも側面に設けられた第二絶縁膜２３と、第二絶縁膜２３の内側で、貫通孔Ｈ３に埋め込まれた導電材料からなる貫通電極３０と、を備えた半導体装置１の製造方法において、基板１０の能動面１０ａ側に配線層３５を形成した後に、基板１０の裏面１０ｂ側から貫通孔Ｈ３が形成される。
【選択図】図５

Description

本発明は、半導体装置、半導体装置の製造方法、回路基板および電子機器に関するものである。

携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄａｔａ Ａｓｓｉｓｔａｎｃｅ）などの携帯型の電子機器には、小型化および軽量化が要求されている。これに伴って、上述した電子機器における半導体チップの実装スペースも極めて制限されるため、半導体チップを高密度実装可能な三次元実装技術が用いられている（例えば、特許文献１参照）。

三次元実装技術とは、半導体チップ同士を積層し、各半導体チップ間を配線接続することで、半導体チップの高密度実装を図る技術であり、このような三次元実装に用いられる半導体チップは、例えばチップ基板に貫通孔を設け、貫通孔内に埋め込まれた貫通電極によって、チップ基板の両面側が導通可能となっている。
特開２００３−１１００５４号公報

また、近年は、チップ基板の裏面側にランドが形成された半導体チップの提供が望まれている。そこで、従来と異なり、チップ基板の裏面側から貫通孔を形成し、この貫通孔に導電材料からなる貫通電極を埋め込むことで、貫通電極と裏面側のランドとを同時に形成する方法が考えられる。この方法では、チップ基板の能動面側に絶縁膜を介して電極パッドを形成し、この電極パッドの形成位置に対応するチップ基板の裏面側から電極パッドに向けて貫通孔を形成する。このとき、チップ基板の能動面上には絶縁膜を介して電極パッドが形成されていることから、この電極パッドと貫通孔に埋め込まれる導電材料とを導通させるために絶縁膜を除去する必要がある。

ところで、絶縁膜および電極パッドは共に薄膜で形成されているため、絶縁膜のエッチング時に電極パッドの膜破れが発生する虞があり、実装信頼性が低下するという問題があった。

そこで、本発明は、上述の事情を鑑みてなされたものであり、実装信頼性を向上することができる半導体装置、半導体装置の製造方法、回路基板および電子機器を提供することを目的とする。

上記の課題を解決するために、本発明の半導体装置は、基板の能動面側に設けられた第一絶縁膜と、該第一絶縁膜上に設けられた電極パッドと、該電極パッドの表面から延設された配線層と、前記電極パッドの形成位置に対応し、前記基板および前記第一絶縁膜に形成された貫通孔と、該貫通孔の少なくとも側面に設けられた第二絶縁膜と、該第二絶縁膜の内側で、前記貫通孔に埋め込まれた導電材料からなる貫通電極と、を備えた半導体装置において、前記基板の裏面側に形成された前記貫通電極の端面が、前記貫通孔の径よりも大きく形成されていることを特徴とする。

このように構成することで、電極パッドの表面に形成された配線層により、電極パッドが補強される。そのため、基板の裏面側から貫通孔を形成する際に、第一絶縁膜の除去にともなう電極パッドの膜破れを防止することが可能になる。また、第二絶縁膜の除去にともなう電極パッドの膜破れを防止することも可能になる。加えて、基板の裏面側に貫通電極の貫通孔よりも大きな導電膜が形成されるため、当該半導体装置を積層する際に、隣接する半導体装置との導通を確実に確保することができ、実装信頼性を向上することができる効果がある。

また、本発明の半導体装置は、前記第一絶縁膜上で前記電極パッドが形成されていない領域に形成された応力緩和層を備え、前記配線層は、前記電極パッドの表面から前記応力緩和層の表面にかけて延設されていることを特徴とする。

このように構成することで、半導体装置を回路基板に実装する際に、基板と回路基板との熱膨張係数の差により両者間に熱応力が発生するが、その熱応力を応力緩和層により緩和することができ、実装信頼性を向上することができる効果がある。

また、本発明の半導体装置は、前記電極パッド上に設けられた前記配線層は、前記電極パッドより大きく形成されていることを特徴とする。
このように構成することで、貫通電極が電極パッドから外れて形成されても膜破れを防止することができ、確実に導通を確保することができる効果がある。

次に、本発明の半導体装置の製造方法は、基板の能動面側に設けられた第一絶縁膜と、該第一絶縁膜上に設けられた電極パッドと、該電極パッドの表面から延設された配線層と、前記電極パッドの形成位置に対応し、前記基板および前記第一絶縁膜に形成された貫通孔と、該貫通孔の少なくとも側面に設けられた第二絶縁膜と、該第二絶縁膜の内側で、前記貫通孔に埋め込まれた導電材料からなる貫通電極と、を備えた半導体装置の製造方法において、前記基板の能動面側に前記配線層を形成した後に、前記基板の裏面側から前記貫通孔が形成されることを特徴とする。

このように構成することで、基板の裏面側から貫通孔を形成する工程の際に、その前工程で電極パッドの表面に形成された配線層により、電極パッドが補強されている。つまり、導電膜が厚みをもって形成された状態で貫通孔の形成を行うことができるため、第一絶縁膜および第二絶縁膜の除去にともなう電極パッドの膜破れを防止することができる。したがって、その後形成される貫通電極と確実に導通を確保することができる。加えて、基板の裏面側に貫通電極の貫通孔よりも大きな導電膜を形成することができるため、当該半導体装置を積層する際に、隣接する半導体装置との導通を確実に確保することができ、実装信頼性を向上することができる効果がある。

また、本発明の半導体装置の製造方法は、前記配線層は、メッキ処理によって形成することを特徴とする。
このように構成することで、メッキ処理により電極パッド上に配線層を厚肉に形成することができるため、電極パッドを補強することができる効果がある。

本発明の回路基板は、上述の半導体装置が実装されていることを特徴とする。
更に、本発明の電子機器は、上述の半導体装置を備えたことを特徴とする。
このように構成することで、実装信頼性が向上した回路基板および電子機器を提供することができる効果がある。

［半導体装置の構成］
次に、本発明の実施形態における半導体装置の全体構成を図１〜図３に基づいて説明する。
なお、シリコンからなる半導体基板１０の一方の面上に図示しないトランジスタやメモリ素子、その他の電子素子からなる集積回路などを公知の方法によって形成することとなる。本実施形態において、これら集積回路などを形成する面を半導体基板１０における能動面１０ａとし、能動面１０ａの反対側の面を裏面１０ｂとする。

図１に示すように、半導体装置１００は、厚みが１００μｍ程度のシリコンからなる半導体基板１０に形成された貫通孔Ｈ３内に、第二絶縁膜２３および第二下地膜２４を介して埋め込まれた導電材料からなる貫通電極３０と、半導体基板１０の能動面１０ａ側に設けられ、貫通電極３０に導通する電極パッド１２とを備えたものである。

ここで、電極パッド１２は、８００ｎｍ程度の厚みで形成され、例えばＡｌからなるものを用いているが、電極パッド１２は複数の層が積層されてなるものであってもよく、電極パッド１２に必要とされる電気的特性、物理的特性および化学的特性に応じて適宜変更が可能である。そして、電極パッド１２は上述した集積回路に接続されるように構成されている。

図３に示すように、電極パッド１２は、平面視において半導体装置１の周辺部に並んで形成されている。なお、電極パッド１２は、半導体装置１の周辺部に並んで形成される場合と、中央部に並んで形成される場合とがある。周辺部に形成される場合には、半導体装置１の少なくとも一辺（多くの場合、二辺または四辺）に沿って並んで形成される。各電極パッド１２は、上述した集積回路と電気的に接続される。

図１に戻り、貫通孔Ｈ３の内面には、第二絶縁膜２３が形成されている。この第二絶縁膜２３は、電流リークの発生や、酸素または水分などによる浸食などを防止するものであり、ＳｉＯ２やＳｉＮなどの電気絶縁性材料によって、１μｍ程度の厚さに形成されている。また、第二絶縁膜２３は半導体基板１０の裏面１０ｂにも延設されている。なお、半導体基板１０の裏面１０ｂにおける貫通孔Ｈ３の周辺のみに選択的に第二絶縁膜２３を形成してもよい。

また、第二絶縁膜２３と電極パッド１２の裏面とを覆うように形成されている第二下地膜２４は、バリア層２４ａとシード層２４ｂとで構成されている。バリア層２４ａおよびシード層２４ｂは、貫通孔Ｈ３内においては第二絶縁膜２３と電極パッド１２の裏面とを覆うように形成され、半導体基板１０の裏面１０ｂ側にも延設されている。また、バリア層２４ａおよびシード層２４ｂは、略均等の厚さでそれぞれの層が形成されている。

ここで、バリア層２４ａは、後述する貫通電極３０の構成材料が半導体基板１０に拡散するのを防止するものであり、ＴｉＷ（チタンタングステン）やＴｉＮ（チタンナイトライド）、ＴａＮ（タンタルナイトライド）などからなる。一方、シード層２４ｂは、貫通電極３０をメッキ処理によって形成する際の電極になるものであり、Ｃｕ、Ａｕ、Ａｇなどからなる。

そして、電極パッド１２と半導体基板１０との間には第一絶縁膜２２が介在しているが、貫通孔Ｈ３が形成されている領域の第一絶縁膜２２は除去され、電極パッド１２と貫通電極３０とは、第二下地膜２４を介して導通可能に構成されている。この第一絶縁膜２２は、ＳｉＯ_２などからなるもので、１μｍ程度の厚みで形成され、貫通電極３０と半導体基板１０との間の電流リークの発生、および酸素や水分などによる浸食などを防止するためのものである。

そして、この第二下地膜２４の内側に、貫通電極３０が形成されている。貫通電極３０と電極パッド１２とは、第二下地膜２４を介して電気的に接続される。この貫通電極３０は、ＣｕやＷなどの電気抵抗の低い導電材料からなる。なお、ｐｏｌｙ−Ｓｉ（ポリシリコン）にＢやＰなどの不純物をドープした導電材料により貫通電極３０を形成すれば、半導体基板１０への拡散を防止する必要がなくなるので、上述したバリア層２４ａが不要となる。そして、貫通孔Ｈ３に貫通電極３０を形成し、半導体基板１０の裏面１０ｂ側にも貫通電極３０を延設することにより、貫通電極３０のランド部３０ａが形成される。このランド部３０ａは、平面視円形に限られず、平面視矩形に形成してもよい。

また、半導体基板１０の裏面１０ｂにおける貫通電極３０のランド部３０ａの先端面は、第二絶縁膜２３の表面から突出形成されている。ランド部３０ａの突出高さは、例えば１０μｍ〜２０μｍ程度で形成されている。
更に、ランド部３０ａ上にははんだ４３が形成されている。はんだ４３の厚さは、例えば５μｍ〜２０μｍ程度で形成されている。そして、ランド部３０ａから露出しているバリア層２４ａ、シード層２４ｂが除去される。

図２に示すように、ランド部３０ａを形成することで複数の半導体装置１をはんだ４３を介して積層する際に、半導体装置１相互の間隔を確保できるので、各半導体装置１の隙間にアンダーフィルなどを容易に充填することができる。なお、ランド部３０ａの突出高さを調整することにより、積層された半導体装置１相互の間隔を調整することができる。また、積層後にアンダーフィルなどを充填する代わりに、積層前に半導体基板１０の裏面１０ｂに熱硬化性樹脂などを塗布する場合でも、突出したランド部３０ａを避けて熱硬化性樹脂などを塗布することができるので、半導体装置１の配線接続を確実に行うことができる。
更に、ランド部３０ａを貫通孔Ｈ３の径より大きく形成することで、隣接する半導体装置１同士の導通を確保しやすくすることができる。

本実施形態によれば、貫通電極３０を形成する際に、半導体基板１０の裏面１０ｂにランド部３０ａを同時に形成した。このように構成することで、半導体装置１を積層して使用する際に、隣接する半導体装置１同士の導通を確保しやすくできる。また、隣接する半導体装置１同士の隙間を確保することができるため、アンダーフィルを容易に充填することができる。結果として、実装信頼性の高い半導体装置を提供することができる。

［再配置配線］
次に、本発明の実施形態における再配置配線の構成を図４、図５に基づいて説明する。
図４は、再配線を行った半導体基板の平面図である。
図４に示すように、半導体基板１０の能動面１０ａには、その対辺に沿って複数の電極パッド１２が形成されているため、隣接する電極パッド１２相互の間隔が狭くなっている。このような半導体装置１を回路基板に実装すると、隣接する電極パッド１２相互が短絡するおそれがある。そこで、電極パッド１２相互のピッチを広げるため、半導体基板１０の対辺に沿って形成された複数の電極パッド１２を中央部に引き出す再配線が行われている。

図５に示すように、はんだ４３を介して積層された複数の半導体装置１のうち、電極パッド１２が露出している面上に再配線が施されている。ところで、半導体装置１を回路基板に実装すると、半導体基板１０と回路基板との熱膨張係数の差により、両者間に熱応力が発生する。この熱応力を緩和するために、電極パッド１２が形成されていない領域には、樹脂材料などからなる応力緩和層３１が設けられている。また、電極パッド１２の表面から応力緩和層３１の表面にかけて第一下地膜３４が設けられている。第一下地膜３４は、１００ｎｍ程度の厚みで形成されたバリア層３４ａと、３００ｎｍ程度の厚みで形成されたシード層３４ｂとで構成されている。また、第一下地膜３４は、電極パッド１２の側面を覆い更に第一絶縁膜２２上に延設されて形成されている。

また、第一下地膜３４を覆うように再配置配線層３５が設けられている。再配置配線層３５は、Ａｕ、Ｃｕなどからなり、数μｍの厚みで形成されている。応力緩和層３１の表面に延設された再配置配線層３５の端部上には、はんだバンプ３７が表面略球形状に設けられている。そして、はんだバンプ３７の表面を露出させるように、かつ半導体基板１０の能動面１０ａを覆うように、ソルダーレジスト３９が設けられている。更に、ソルダーレジスト３９上には、根元補強樹脂４１が塗布されている。

図４に戻り、半導体基板１０の能動面１０ａの略中央部には、略円形状の複数のはんだバンプ３７がマトリクス状に配列形成されている。各はんだバンプ３７は、再配置配線層３５により１個または複数個の電極パッド１２に接続されている。これにより、狭ピッチの電極パッド１２が中央部に引き出されて、広ピッチ化されることとなる。

本実施形態によれば、上述した半導体装置１の電極パッド１２に再配置配線を施したことにより、実装信頼性の高い半導体装置を提供することができる。また、第一下地膜３４および再配置配線層３５が電極パッド１２の側面を覆い更に第一絶縁膜２２上に延設されているため、貫通電極３０を形成する際に多少電極パッド１２からずれて形成されても第一下地膜３４および再配置配線層３５により補強されている領域が大きいため膜破れを防止することができる。

［半導体装置の製造方法］
次に、本実施形態における半導体装置の製造方法について図６〜図１１を用いて説明する。
図６〜図１１は、本実施形態に係る半導体装置の製造方法の工程図である。なお、半導体装置の製造には、Ｗ−ＣＳＰ技術を利用する。すなわち、半導体基板に対し一括して以下の各工程を行い、最後に個々の半導体装置に分離する。
なお、本実施形態においては、説明を簡単にするため、単純化して一つの半導体装置を形成する工程のみを示している。

まず図６（ａ）では、半導体基板１０の能動面１０ａ上に略ベタ状に第一絶縁膜２２を形成する。この第一絶縁膜２２は、ＳｉＯ_２などからなるもので、貫通電極３０と半導体基板１０との間の電流リークの発生、および酸素や水分などによる浸食などを防止するためのものである。

図６（ｂ）では、第一絶縁膜２２上の所定位置に電極パッド１２を形成する。電極パッド１２は、例えばＡｌからなるものを用いており、厚さ８００ｎｍ程度に形成されている。

次に図６（ｃ）に示すように、半導体基板１０の能動面１０ａに応力緩和層３１を形成する。ここで、電極パッド１２の表面が露出するように、応力緩和層３１を形成する。この応力緩和層３１の形成は、印刷法やフォトリソグラフィなどを用いて行うことが可能である。特に、応力緩和層３１の構成材料として感光性を有する樹脂材料を採用すれば、フォトリソグラフィを用いて簡単かつ正確に応力緩和層３１をパターニングすることができる。

図６（ｄ）では、電極パッド１２および応力緩和層３１の表面を覆い、所定のパターンに配されるように、第一下地膜３４を形成する。また、第一下地膜３４は、電極パッド１２の側面を覆い、更に第一絶縁膜２２上にも延設されている。第一下地膜３４は、下層のバリア層３４ａと上層のシード層３４ｂとで構成されている。バリア層３４ａは、電極パッド１２を構成する材料の拡散を防止するためのものであり、ＴｉＷやＴｉＮ、ＴａＮなどにより厚さ１００ｎｍ程度に形成する。シード層３４ｂは、電極として機能するものであり、Ｃｕなどにより厚さ３００ｎｍ程度に形成する。これらは、スパッタ法、ＣＶＤ法、無電解メッキ法などで形成されることが多い。

図６（ｅ）では、第一下地膜３４を覆うように、再配置配線層３５をメッキ処理により形成する。再配置配線層３５をメッキ処理により形成する際には、シード層３４ｂが電極となる。
図７（ｆ）では、半導体基板１０の能動面１０ａ全体にソルダーレジスト３９を設ける。また、再配置配線層３５の上方で、かつ応力緩和層３１上に、ソルダーレジスト３９の開口部４０を形成する。

図７（ｇ）では、その開口部４０の内側における再配置配線層３５の表面にはんだバンプ３７を設ける。はんだバンプ３７は、ソルダーレジスト３９の表面から突出して設けられており、はんだバンプ３７の表面は略球形状に形成されている。また、はんだバンプ３７は、印刷法などによって形成されている。

図７（ｈ）では、ソルダーレジスト３９を覆い、はんだバンプ３７の表面が一部突出するように、根元補強樹脂４１を設ける。
図８（ｉ）では、根元補強樹脂４１まで形成された半導体装置１を上下逆さまにしてセットし、半導体基板１０の能動面１０ａ側に図示しない接着剤を介して支持部材を装着する。そして、半導体基板１０の裏面１０ｂ側から、例えばＣＭＰ（化学的機械的研磨）を行うことにより、半導体基板１０を１００μｍ程度の厚みまで研磨する。なお、半導体基板１０の研磨は図６（ａ）の工程の前後に実施してもよい。

図８（ｊ）では、半導体基板１０を所定の厚みに形成した後、裏面１０ｂ側の半導体基板１０と第一絶縁膜２２との界面まで貫通孔Ｈ３を形成する。
その具体的な手順は、半導体基板１０の裏面１０ｂの全面にレジストなどを塗布して、貫通孔Ｈ３の形状をパターニングする。次に、パターニングされたレジストをマスクとして、半導体基板１０にドライエッチングを行う。なお、このようなドライエッチングとしては、ＲＩＥ（反応性イオンエッチング）などを採用することができる。その後、レジストを剥離すれば、半導体基板１０の裏面１０ｂ側に貫通孔Ｈ３を形成できる。

次に、図８（ｋ）では、貫通孔Ｈ３の底部に露出し、電極パッド１２上を覆っている第一絶縁膜２２を同じくドライエッチングにより除去する。
本実施形態では、第一絶縁膜２２を除去する際に、電極パッド１２の反対側（ドライエッチング方向下流側）には、第一下地膜３４および再配置配線層３５が既に形成されている。これにより、電極パッド１２が反対側から補強されている。つまり、導電膜が厚みをもって形成された状態で、薄膜の第一絶縁膜２２をエッチングすることができる。そのため、エッチングによる電極パッド１２の撓みを防止することが可能になり、電極パッド１２の膜破れを防止することができる。

図９（ｌ）では、半導体基板１０の裏面１０ｂ上および貫通孔Ｈ３の側面および底面に第二絶縁膜２３を形成する。この第二絶縁膜２３を形成する方法としては、例えばＣＶＤ法などが採用できる。また、ＣＶＤ法に代えて、ゾルゲル法を用いてもよい。

次に、図９（ｍ）では、貫通孔Ｈ３を覆うようにして半導体基板１０の裏面１０ｂ側にスピンコート法によりレジスト層３２を設け、そのレジスト層３２を加熱処理する。本実施形態で採用するレジスト材料は高粘度のものであるため、貫通孔Ｈ３を跨ぐようにレジスト層３２を形成することができる。

レジスト層３２の加熱処理方法としては、例えばホットプレートまたは温風循環式オーブンなどを用いて行うことができる。ホットプレートを使用した場合の条件は、例えば、１００℃で３〜５分程度の加熱処理を行っている。また、温風循環式オーブンの場合は、９０℃で３０分程度の加熱処理を行っている。

図９（ｎ）では、レジスト層３２に対し加熱処理を行うと、貫通孔Ｈ３を覆うようにしてレジスト層３２が設けられているので、貫通孔Ｈ３内の気体が膨張し、貫通孔Ｈ３を覆うレジスト層３２は中央部が盛り上がったドーム形状となる。

図１０（ｏ）に示すように、貫通孔Ｈ３を覆うドーム形状のレジスト層３２に対してフォトリソグラフィにより開口部ＳＨのパターニングを行う。本実施形態において、開口部ＳＨの径は、貫通孔Ｈ３の開口径の８０％程度とする。なお、貫通孔Ｈ３上を覆うドーム形状のレジスト層３２に対し、エッチングすることにより開口部ＳＨを形成してもよい。

ここで、上述したようにレジスト層３２に形成されている開口部ＳＨは貫通孔Ｈ３の開口径よりも小さくなっているので、レジスト層３２は平面視した状態で貫通孔Ｈ３の側面を庇状に遮った状態となる。
レジスト層３２に開口部ＳＨを形成した後、開口部ＳＨが形成されたレジスト層３２をマスクとして用いて、貫通孔Ｈ３の底面に露出し、電極パッド１２上を覆っている第二絶縁膜２３をドライエッチングにより除去する。

図１０（ｐ）に示すように、第二絶縁膜２３をエッチングにより除去した後、レジスト層３２を剥離する。
第二絶縁膜２３をドライエッチングにより除去する際に、レジスト層３２により貫通孔Ｈ３の側面の第二絶縁膜２３がエッチングされるのを確実に防止することができる。このようにして、貫通孔Ｈ３の底面に形成されていた第二絶縁膜２３のみを選択的に除去すると、電極パッド１２の表面が貫通孔Ｈ３に露出する。

本実施形態では、第二絶縁膜２３を除去する際に、電極パッド１２の反対側（ドライエッチング方向下流側）には、第一下地膜３４および再配置配線層３５が既に形成されている。これにより、電極パッド１２が反対側から補強されている。つまり、導電膜が厚みをもって形成された状態で、薄膜の第二絶縁膜２３をエッチングすることができる。そのため、エッチングによる電極パッド１２の撓みを防止することが可能になり、電極パッド１２の膜破れを防止することができる。

図１０（ｑ）では、露出した電極パッド１２の表面と、残された第二絶縁膜２３の表面に、第二下地膜２４を形成する。この第二下地膜２４は、第二絶縁膜２３および電極パッド１２の表面に形成されたバリア層２４ａと、バリア層２４ａの表面に形成されたシード層２４ｂとによって構成されている。第二下地膜２４はスパッタにより形成される。バリア層２４ａは、貫通電極３０の構成材料が半導体基板１０に拡散するのを防止するものであり、ＴｉＷやＴｉＮ、ＴａＮなどからなる。一方、シード層２４ｂは、貫通電極３０をメッキ処理によって形成する際の電極になるものであり、Ｃｕ、Ａｕ、Ａｇなどからなる。

図１１（ｒ）では、貫通孔Ｈ３内にメッキ処理により導電材料を埋め込むことで貫通電極３０を形成する。このとき、半導体装置１を積層して用いる際に、隣接する半導体装置１の電極パッド１２との接続部として用いられるランド部３０ａを形成する。ランド部３０ａは、貫通孔Ｈ３の径より大きく形成されており、高さも２０μｍ程度確保されている。また、貫通電極３０を構成する導電材料としては、例えばＣｕ（銅）やＷ（タングステン）などの電気抵抗の低いものを好適に採用できる。
更に、ランド部３０ａ上にははんだ４３を形成する。はんだ４３の厚さは、２０μｍ程度で形成されている。そして、ランド部３０ａから露出しているバリア層２４ａ、シード層２４ｂを除去する。

このようにして半導体基板１０に貫通電極３０を形成した後、ダイシング装置によってシリコンウエハを半導体装置１ごとにダイシング（切断）し、個片化した後、各半導体装置１として使用する。

したがって、本実施形態によれば、第一絶縁膜２２および第二絶縁膜２３をエッチングにより除去する際に、電極パッド１２のエッチング方向下流側には、第一下地膜３４および再配置配線層３５が既に形成されているため、導電膜が電極パッド１２だけでなく、第一下地膜３４および再配置配線層３５により形成され、導電膜の厚みを増すことができる。結果として、エッチングで第一絶縁膜２２および第二絶縁膜２３を除去する際に、導電膜を誤って全て除去することがなくなる。

つまり、仮に電極パッド１２に貫通孔が形成された場合でも、厚肉の再配置配線層３５を貫通する可能性は極めて少ない。この場合、その貫通孔に埋め込まれた貫通電極は、再配置配線層３５を介して電極パッド１２の残部と導通することができる。
また、第一下地膜３４を電極パッド１２の側面を覆い、更に第一絶縁膜２２上に延設するように形成したため、貫通電極を形成する際に多少電極パッド１２からずれでも第一下地膜３４および再配置配線層３５により補強されている領域が大きいため、膜破れを防止することができる。
したがって、電極パッド１２と貫通電極３０とは確実に導電接続され、半導体装置１の実装信頼性を向上することができる。
また、本実施形態によれば、貫通電極３０を形成する際に、半導体基板１０の裏面１０ｂに電極を同時に形成することができ、裏面にも配線をすることが可能になるという効果もある。

［回路基板］
図１２は、回路基板の斜視図である。
図１２に示すように、半導体基板１０を図示しないはんだを介して積層形成された半導体装置１が、回路基板１０００に実装されている。具体的には、半導体装置１における最下層の半導体基板１０に形成された図示しないはんだバンプが、回路基板１０００の表面に形成された電極パッドに対して、リフローやＦＣＢ（Ｆｌｉｐ Ｃｈｉｐ Ｂｏｎｄｉｎｇ）などを行うことにより実装されている。なお、回路基板１０００との間に異方性導電性フィルムなどを挟み込んで、半導体装置１を実装してもよい。
本実施形態によれば、実装信頼性の高い回路基板を提供することができる。

［電子機器］
次に、上述した半導体装置１を備えた電子機器の例について、図１３を用いて説明する。図１３は、携帯電話の斜視図である。上述した半導体装置１は、携帯電話３００の筐体内部に配置されている。
本実施形態によれば、導通性能が向上した実装信頼性の高い電子機器を提供することができる。

なお、上述した半導体装置１は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータおよびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。

尚、本発明の技術範囲は上述した実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。

本発明の実施形態における半導体装置の概略構成を示す図である。 同実施形態における半導体装置を積層した場合の概略構成を示す図である。 同実施形態における半導体基板と電極パッドとの位置関係を示す図である。 同実施形態における半導体装置に再配線をした場合の構成を示す図である。 同実施形態における再配線をした場合の半導体基板の構成を示す図である。 本発明の実施形態における半導体装置の製造工程を説明する図である。 図６の半導体装置の製造工程の続きを説明する図である。 図７の半導体装置の製造工程の続きを説明する図である。 図８の半導体装置の製造工程の続きを説明する図である。 図９の半導体装置の製造工程の続きを説明する図である。 図１０の半導体装置の製造工程の続きを説明する図である。 本発明の実施形態における回路基板の斜視図である。 同実施形態における電子機器の一例である携帯電話機の斜視図である。

符号の説明

１…半導体装置 １０…半導体基板（基板） １０ａ…能動面 １０ｂ…裏面 １２…電極パッド ２２…第一絶縁膜 ３０…貫通電極 ３１…応力緩和層 ３５…再配置配線層（配線層） ３７…バンプ ３００…携帯電話機（電子機器） １０００…回路基板 Ｈ３…貫通孔

Claims (7)

1. 基板の能動面側に設けられた第一絶縁膜と、該第一絶縁膜上に設けられた電極パッドと、該電極パッドの表面から延設された配線層と、前記電極パッドの形成位置に対応し、前記基板および前記第一絶縁膜に形成された貫通孔と、該貫通孔の少なくとも側面に設けられた第二絶縁膜と、該第二絶縁膜の内側で、前記貫通孔に埋め込まれた導電材料からなる貫通電極と、を備えた半導体装置において、
   前記基板の裏面側に形成された前記貫通電極の端面が、前記貫通孔の径よりも大きく形成されていることを特徴とする半導体装置。
2. 前記第一絶縁膜上で前記電極パッドが形成されていない領域に形成された応力緩和層を備え、
   前記配線層は、前記電極パッドの表面から前記応力緩和層の表面にかけて延設されていることを特徴とする請求項１に記載の半導体装置。
3. 前記電極パッド上に設けられた前記配線層は、前記電極パッドより大きく形成されていることを特徴とする請求項１または２に記載の半導体装置。
4. 基板の能動面側に設けられた第一絶縁膜と、該第一絶縁膜上に設けられた電極パッドと、該電極パッドの表面から延設された配線層と、前記電極パッドの形成位置に対応し、前記基板および前記第一絶縁膜に形成された貫通孔と、該貫通孔の少なくとも側面に設けられた第二絶縁膜と、該第二絶縁膜の内側で、前記貫通孔に埋め込まれた導電材料からなる貫通電極と、を備えた半導体装置の製造方法において、
   前記基板の能動面側に前記配線層を形成した後に、前記基板の裏面側から前記貫通孔が形成されることを特徴とする半導体装置の製造方法。
5. 前記配線層は、メッキ処理によって形成することを特徴とする請求項４に記載の半導体装置の製造方法。
6. 請求項１〜３のいずれか一項に記載の半導体装置が実装されていることを特徴とする回路基板。
7. 請求項１〜３のいずれか一項に記載の半導体装置を備えたことを特徴とする電子機器。

Images