JP2008092670A - Ｐｗｍ信号生成回路およびそれを備えた電源装置 - Google Patents

Abstract

【課題】出力電力の制御分解能が高い電源装置を提供する。
【解決手段】ＰＷＭ信号生成回路は、非反転素子３１と、反転素子３２とを備え、クロック信号の立上りでカウントするカウンタ１１と、クロック信号の立下りでカウントするカウンタ１２と、比較回路２１、２２と、マルチプレクサ２０とを備え、これらはＰＷＭ制御手段１０によって制御される。その他の回路要素として、論理和素子３３とを備える。ＰＷＭ信号生成回路は、出力するＰＷＭ信号の、周期と論理“Ｈ”時間の両方を、クロック周期の１／２の時間間隔で任意に変化させ、ＰＷＭ信号の分解能を広いデューティ範囲において向上し、広い出力電力範囲において出力電力を細かく制御した電源装置を提供する。
【選択図】図１

Description

本発明は、ＰＷＭ（パルス幅変調）信号生成回路およびそれを備えた電源装置に関する。

従来から電源装置の制御には、出力電力の調整にＰＷＭ（パルス幅変調）信号が用いられている。近年、装置の小型化、高性能化、高機能化の要望から、古くから用いられてきたアナログ制御方式に替わり、電源装置のデジタル制御化が進められている。

デジタル制御電源装置では、従来からカウンタと比較回路とを用いてＰＷＭ信号を生成する方法が用いられている。具体的には、例えばクロック信号をカウンタに入力してカウントアップし、このカウント値としきい値とを比較回路に入力して比較することでＰＷＭ信号を生成する。カウンタはしきい値よりも大きく設定されたリセット値に達するとリセットされる。しきい値を変えることでＰＷＭ信号のデューティ（論理“Ｈ”時間比率）を変化させ、リセット値を変えることでＰＷＭ信号の周期を変化させるようにする。

ところが、この方法ではデューティを微小に変化させるためにしきい値を１だけ変えても、ＰＷＭ信号の論理“Ｈ”時間が１クロック周期変化するだけである。したがって、デューティの変化が大きくなるため電源装置の出力電力を細かく制御することができず、高性能の電源装置を作ることができない。一方、高周波数のクロック信号を利用すればデューティを微小に変化させることはできるが、高周波数のクロック信号の利用は、電源装置のコストアップや消費電力増加を招く原因になる。

このような問題を解決するために、例えば特許文献１は、クロック周波数を上げずにデューティの変化を小さくするＰＷＭ信号のデューティ制御方法を提供している。この制御方法は、ＰＷＭ信号の周期を変えることによりデューティを変化させるため、従来よりもデューティを微小に変化させる（ＰＷＭ信号の分解能を向上させる）ことを実現する制御方法である。

また、特許文献２は、クロックの立下り信号を利用することでクロック周期の１／２の期間だけ遅延させる遅延回路を用いることで、ＰＷＭ信号の論理“Ｈ”時間を１／２クロック周期だけ変化させることを実現し、ＰＷＭ信号の分解能を向上させたＰＷＭ制御回路を開示している。

特開２００５−３５４８５４号公報 特開２００４−３２７３２号公報

しかしながら、特許文献１に開示された従来のＰＷＭ信号生成回路では、変化させることができるＰＷＭ信号の周期は、基本的にはクロック周期分だけである。このため、クロック周期よりも短い時間間隔でＰＷＭ信号の周期を変化させるためには、クロック信号によらないクロック非同期の遅延回路を用いなければならない。クロック非同期の遅延回路は、遅延時間の製造上のバラツキがあることや、温度変化によって遅延時間が変動するなどの問題があるので、特許文献１によるＰＷＭ信号生成回路を用いたとしてもデューティの精度が低下する場合がある。

また、特許文献２に開示された従来のＰＷＭ信号生成回路では、変化させることができるＰＷＭ信号の論理“Ｈ”時間は、基本的にはクロック周期の１／２だけである。クロック周期の１／２よりも短い時間間隔でＰＷＭ信号の論理“Ｈ”時間を変化させるためには、特許文献１と同様、クロック信号によらないクロック非同期の遅延回路を用いなければならないので、特許文献２に記載のＰＷＭ信号生成回路を用いたとしてもデューティの精度の低下を回避することは困難である。

したがって、これら特許文献１や２に開示された技術を用いても、デューティ５０％付近において変化させることができるデューティの最小変化幅は、１／２程度にしか狭めることができない。つまり、デューティの分解能は２倍程度しか向上せず、２進数で表現すれば１ビット程度しか分解能は向上しない。また、クロック周波数を上げずに１ビット程度よりもさらに分解能を向上するためにはクロック非同期の遅延回路を用いなければならず、デューティの精度が低下する場合がある。

このように、従来のＰＷＭ信号生成回路には、クロック周波数を上げずに、かつクロック非同期の遅延回路を用いずにＰＷＭ信号の分解能を向上するためには、デューティ５０％付近において１ビット程度しか分解能を向上できない欠点があった。

本発明はこのような状況に鑑みてなされたものであり、ＰＷＭ信号生成のためのクロック信号の周波数を上げずに、生成されるＰＷＭ信号の分解能を向上させることのできるＰＷＭ信号生成回路、及びそれを備えた電源装置を提供するものである。

上記課題を解決するために、本発明のＰＷＭ信号生成回路はしきい値に基づいてＰＷＭ信号を生成するＰＷＭ信号生成回路であって、クロック信号に基づいてカウントアップ及び／又はカウントダウンするカウンタと、カウンタのカウント値としきい値とを比較して出力レベルを変化させる比較回路とを備え、ＰＷＭ信号の周期としきい値とを変化させて、ＰＷＭ信号のデューティを変化させるようにしている。そして、カウンタは、クロック信号の立上りをカウントする第１のカウンタと、クロック信号の立下りをカウントする第２のカウンタとを備え、両カウンタを０．５クロック周期ずらしてリセットすることができるようにしている。また、上述のしきい値に関し、しきい値よりカウンタ値が小さいときにＰＷＭ信号の論理“Ｈ”時間とし、大きいときに論理“Ｌ”時間とする。また、このしきい値やカウンタをリセットするためのリセット信号は、所望のＰＷＭ信号によって決まるものである。所望のＰＷＭ信号の条件は、デューティ設定信号としてＰＷＭ制御手段に与えられ、それに基づいてしきい値（論理“Ｈ”時間設定に関連）、リセット信号（ＰＷＭ信号の周期に関連）、ＰＷＭ信号出力選択信号の内容が決定される。

より特定的には、本発明によるＰＷＭ信号生成回路は、ＰＷＭ信号のデューティを制御して所望のＰＷＭ信号を生成するＰＷＭ信号生成回路であって、クロック信号に基づいてクロック数をカウントするカウンタ手段と、カウンタ手段のカウント値としきい値とを比較して出力レベルを変化させ、所望のＰＷＭ信号を出力するＰＷＭ信号出力手段と、生成すべき所望のＰＷＭ信号から定まるデューティ設定信号に基づいてＰＷＭ信号の周期としきい値とを変化させて、ＰＷＭ信号出力手段が出力するＰＷＭ信号のデューティを制御するＰＷＭ制御手段と、を備えることを特徴とする。このカウンタ手段は、クロック信号の立上りに基づいてカウントする第１のカウンタと、クロック信号の立下りに基づいてカウントする第２のカウンタとを備える。

ＰＷＭ制御手段は、ＰＷＭ信号の周期及び／又はしきい値（ＰＷＭ信号の論理“Ｈ”時間）を、クロック信号の論理“Ｈ”時間及び／又はクロック信号の論理“Ｌ”時間分ずつ変化させる。

また、ＰＷＭ信号出力手段は、第１のカウンタのカウント値としきい値とを比較して出力レベルを変化させる第１の比較回路と、第２のカウンタのカウント値としきい値とを比較して出力レベルを変化させる第２の比較回路を備える。

ＰＷＭ制御手段は、デューティ設定信号から決定されるカウンタリセット信号に応答して、第１及び第２のカウンタをリセットし、初期値に設定する、或いは、ＰＷＭ制御手段は、第１及び第２のカウンタの動作期間を交互に変更してリセットする。

また、ＰＷＭ制御手段は、第１のカウンタをクロック信号の立ち上がりでリセットした直後のクロック信号の立下りで第２のカウンタをリセットする。或いは、ＰＷＭ制御手段は、第２のカウンタをクロック信号の立下りでリセットした直後のクロック信号の立上りで第１のカウンタをリセットするようにしてもよい。

より詳しくは、所望のＰＷＭ信号の周期がＮ＋（１／２）クロック周期の場合（Ｎは自然数）、ＰＷＭ制御手段は、第1及び第２のカウンタの動作期間をＮと（Ｎ−１）クロック周期で交互に繰り返してリセットする。なお、ＰＷＭ信号出力手段は、第１のカウンタのカウント値と前記しきい値とを比較して出力レベルを変化させる第１の比較回路と、第２のカウンタのカウント値としきい値とを比較して出力レベルを変化させる第２の比較回路と、第１の比較回路の出力信号と第２の比較回路の出力信号との論理和信号及び／又は論理積信号を生成する論理和素子及び／又は論理積素子と、デューティ設定信号から決定される出力選択信号に応答して、第１の比較回路の出力信号と第２の比較回路の出力信号と論理和信号及び／又は論理積信号のいずれかを選択して出力する選択手段と、を備える。このとき所望のＰＷＭ信号の論理“Ｈ”時間がＭ＋（１／２）クロック周期の場合（Ｍは自然数）、ＰＷＭ制御手段は、しきい値をＭに設定し、出力選択信号として論理和信号及び／又は論理積信号を選択する信号を設定する。また、所望のＰＷＭ信号の論理“Ｈ”時間がＭクロック周期の場合（Ｍは自然数）、ＰＷＭ制御手段は、しきい値をＭに設定し、出力選択信号として第１の比較回路の出力信号と前記第２の出力信号を交互に選択する信号を設定する。

さらに、所望のＰＷＭ信号の周期がＮクロック周期の場合（Ｎは自然数）、ＰＷＭ制御手段は、第1及び第２のカウンタの動作期間を共に（Ｎ−１）クロック周期としてリセットする。このとき、所望のＰＷＭ信号の論理“Ｈ”時間がＭ＋（１／２）クロック周期の場合（Ｍは自然数）には、ＰＷＭ制御手段は、しきい値をＭに設定し、出力選択信号として論理和信号及び／又は前記論理積信号を選択する信号を設定する。また、所望のＰＷＭ信号の論理“Ｈ”時間がＭクロック周期の場合（Ｍは自然数）には、ＰＷＭ制御手段は、しきい値をＭに設定し、出力選択信号として第１の比較回路の出力信号と第２の出力信号の一方を選択する信号を設定する。

さらに、本発明は、上述のＰＷＭ信号生成回路を備えた電源装置をも提供する。即ち、本発明による電源装置は、電源ライン間で電力を変換する電源装置であって、複数の電源ラインに接続され、センサとスイッチング素子とを備えた電源回路と、クロック信号を発生するクロック信号発生手段と、センサに接続され、スイッチング素子のデューティを決定する制御手段と、制御手段とスイッチング素子とに接続されたＰＷＭ生成回路と、を備え、ＰＷＭ信号生成回路は、ＰＷＭ信号のデューティを制御して所望のＰＷＭ信号を生成するＰＷＭ信号生成回路であって、クロック信号に基づいてクロック数をカウントするカウンタ手段と、カウンタ手段のカウント値としきい値とを比較して出力レベルを変化させ、所望のＰＷＭ信号を出力するＰＷＭ信号出力手段と、生成すべき所望のＰＷＭ信号から定まるデューティ設定信号に基づいてＰＷＭ信号の周期としきい値とを変化させて、ＰＷＭ信号出力手段が出力するＰＷＭ信号のデューティを制御するＰＷＭ制御手段と、を備えることを特徴とする。

また、別の態様の電源装置は、電源ライン間で電力を変換する電源装置であって、複数の電源ラインに接続され、センサとスイッチング素子とを備えた電源回路と、クロック信号を発生するクロック信号発生手段と、センサとスイッチング素子とに接続され、スイッチング素子のデューティを決定する制御手段と、を備え、制御手段は、ＰＷＭ信号のデューティを制御して所望のＰＷＭ信号を生成するＰＷＭ信号生成回路を有し、ＰＷＭ信号生成回路は、クロック信号に基づいてクロック数をカウントするカウンタ手段と、カウンタ手段のカウント値としきい値とを比較して出力レベルを変化させ、所望のＰＷＭ信号を出力するＰＷＭ信号出力手段と、生成すべき所望のＰＷＭ信号から定まるデューティ設定信号に基づいてＰＷＭ信号の周期としきい値とを変化させて、ＰＷＭ信号出力手段が出力するＰＷＭ信号のデューティを制御するＰＷＭ制御手段と、を備えることを特徴とする。なお、制御手段は、ＰＷＭ信号生成回路を備えたマイクロプロセッサまたはプログラマブルロジックデバイスで構成することも可能である。

さらなる本発明の特徴は、以下本発明を実施するための最良の形態および添付図面によって明らかになるものである。

本発明のＰＷＭ信号生成回路によれば、ＰＷＭ信号の分解能を向上させつつクロック周波数を低下させることができる。また、そのＰＷＭ信号生成回路を電源装置に用いれば、コストや消費電力を低減した電源装置を提供することができる。

本発明の実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。また、クロック信号のデューティは５０％として説明する。

＜ＰＷＭ信号生成回路の構成＞
図１は、本発明の実施形態によるＰＷＭ信号生成回路１の構成を示す図である。このＰＷＭ信号生成回路１は、カウンタ１１、１２と、比較回路２１、２２と、マルチプレクサ２０とを備え、これらはＰＷＭ制御手段１０によって制御される。その他の回路要素として、非反転素子３１と、反転素子３２と、論理和素子３３とを備えている。

このＰＷＭ信号生成回路１は、クロック信号とデューティ設定信号に基づいて、ＰＷＭ信号を生成する。

非反転素子３１と反転素子３２にはそれぞれクロック信号が入力され、それぞれ非反転クロック信号と反転クロック信号とを出力する。非反転クロック信号と反転クロック信号は、それぞれカウンタ１１とカウンタ１２に入力され、それぞれ立上り回数をカウントされる。したがって、カウンタ１１はクロック信号の立上り回数をカウントし、カウンタ１２はクロック信号の立下り回数をカウントする。これらのカウンタ１１、１２には、それぞれＰＷＭ制御手段１０が出力するリセット１、２信号が供給されており、ＰＷＭ制御手段１０はカウンタ１１、１２のカウント値を個別にリセットすることができる。

カウンタ１１、１２のカウント値は、それぞれ比較回路２１、２２に入力される。比較回路２１、２２にはＰＷＭ制御手段１０が出力したしきい値が入力されており、比較回路２１はカウンタ１１のカウント値としきい値とを比較してＰＷＭ１信号を出力し、比較回路２２はカウンタ１２のカウント値としきい値とを比較してＰＷＭ２信号を出力する。論理和素子３３は、ＰＷＭ１信号とＰＷＭ２信号を入力として受け取り、ＰＷＭ１信号とＰＷＭ２信号の論理和であるＰＷＭ３信号を出力する。

マルチプレクサ２０には、ＰＷＭ１、２、３信号と、ＰＷＭ制御手段１０が出力した出力選択信号が入力される。マルチプレクサ２０は、出力選択信号に基づいてＰＷＭ１、２、３信号から１つの信号を選択して出力する。このマルチプレクサ２０の出力信号が、ＰＷＭ信号生成回路１の出力するＰＷＭ信号となる。

ＰＷＭ制御手段１０には、デューティ設定信号と、非反転クロック信号と、反転クロック信号と、カウンタ１１のカウント値と、カウンタ１２のカウント値とが入力される。ＰＷＭ制御手段１０は、これらの入力信号に基づいて、カウンタ１１、１２をリセットするリセット１、２信号と、比較回路２１、２２に入力されるしきい値と、マルチプレクサ２０に入力される出力選択信号を出力する。

＜ＰＷＭ信号生成回路の動作＞
図３および図４は、本発明の実施形態によるＰＷＭ信号生成回路１の動作例を説明する波形図である。以下の説明からも分かるように、例えば図３及び４に示される方法を採用すれば、ＰＷＭ信号におけるＯＮ時間も周期も０．５クロック周期ずつ操作することができる。これにより、図５に示すようなＰＷＭ信号のデューティを細かく変化させることができるので、ＰＷＭ信号の分解能を向上させることができるのである。

（回路動作例１）
図３を参照しながら本発明の実施形態によるＰＷＭ信号生成回路１の動作例１を詳細に説明する。

図３では、カウンタ１１、１２をアップカウンタとし、比較回路２１、２２はそれぞれカウンタ１１、１２のカウント値よりもしきい値の方が大きいときに論理“Ｈ”を出力するものとする。なお、ここでしきい値は２としている。しきい値、リセット信号１及び２、出力選択信号は、デューティ設定信号によって決まるが、決定方法については後述する。また、カウンタ１１はクロック信号の立上りで、カウンタ１２はクロック信号の立下りで、どちらも１ずつカウントアップしていくカウンタである。

カウンタ１１は、そのカウント値が４に達するとＰＷＭ制御手段１０から入力したリセット１信号により、次のクロック信号の立上りでカウント値が０にリセットされる。次のクロック信号の立上りからは再び１ずつカウントアップしていくが、次はカウント値が３に達するとＰＷＭ制御手段１０はリセット１信号を送り、次のクロック信号の立上りでカウント値が０にリセットされる。次のクロック信号の立上りからは再び１ずつカウントアップしていく。カウンタ１１は、この動作を繰り返す。すなわち、４までカウントしてリセットされる動作と、３までカウントしてリセットされる動作とを交互に繰り返す。

カウンタ１２の動作は、カウンタ１１と同様に、４までカウントしてリセットされる動作と、３までカウントしてリセットされる動作とを交互に繰り返す。ただし、カウンタ１２のカウントアップ動作やリセット動作は、クロック信号の立下りに基づく。

また、カウンタ１１とカウンタ１２がリセットされるタイミングには、次のような規則がある。カウンタ１１が３までカウントしてリセットされた直後のクロック信号の立下りで、カウンタ１２のカウント値が４の状態でリセットされる。同様に、カウンタ１２が３までカウントしてリセットされた直後のクロック信号の立上りで、カウンタ１１のカウント値が４の状態でリセットされる。また、カウンタ１１はクロック信号の立ち上がりでリセットし、カウンタ１２はクロック信号の立ち下りでリセットしているので、たとえ両者のリセット周期が同じであってもリセットのタイミングは０．５クロック周期分ずれることになるのである。従って、ＰＷＭ信号の論理“Ｈ”時間や論理“Ｌ”時間、ＰＷＭ信号の周期を２．５クロック周期や４．５クロック周期等のように少数で実現することができる。

比較回路２１は、カウンタ１１のカウント値としきい値とを比較し、カウンタ１１のカウント値よりもしきい値の方が大きいときに論理“Ｈ”を出力し、カウンタ１１のカウント値よりもしきい値の方が小さいか同じときに論理“Ｌ”を出力する。比較回路２１の出力信号をＰＷＭ１信号とする。

比較回路２２は、比較回路２１と同様に、カウンタ１２のカウント値としきい値とを比較し、カウンタ１２のカウント値よりもしきい値の方が大きいときに論理“Ｈ”を出力し、カウンタ１２のカウント値よりもしきい値の方が小さいか同じときに論理“Ｌ”を出力する。そして、比較回路２２の出力信号をＰＷＭ２信号とする。

論理和素子３３は、ＰＷＭ１信号とＰＷＭ２信号を入力し、ＰＷＭ１信号とＰＷＭ２信号の論理和であるＰＷＭ３信号を出力する。

マルチプレクサ２０には、ＰＷＭ１、２、３信号と、ＰＷＭ制御手段１０が出力した出力選択信号が入力される。マルチプレクサ２０は、出力選択信号に基づいてＰＷＭ１、２、３信号から１つの信号を選択して出力する。このマルチプレクサ２０の出力信号が、ＰＷＭ信号生成回路１の出力するＰＷＭ信号となる。

ここで、ＰＷＭ３信号を選択すれば、ＰＷＭ信号生成回路１の出力するＰＷＭ信号の論理“Ｈ”時間は２．５クロック周期となる。また、ＰＷＭ１信号のパルスとＰＷＭ２信号のパルスを交互に選択すれば、図３にＰＷＭ４と表記した波形のようになり、ＰＷＭ信号生成回路１の出力するＰＷＭ信号の論理“Ｈ”時間は２クロック周期となる。なお、ＰＷＭ３信号とＰＷＭ４信号の周期は、どちらも４．５クロック周期であり、ＰＷＭ信号生成回路１の出力するＰＷＭ信号の周期は４．５クロック周期となる。このように、ＰＷＭ３信号又はＰＷＭ４信号を選択すればクロック周波数はそのままでＰＷＭ信号の分解能を向上させることができる。

（回路動作例２）
以下、図４を参照しながら本発明の実施形態によるＰＷＭ信号生成回路１の動作例２を詳細に説明する。

図４では、カウンタ１１、１２をアップカウンタとし、また、比較回路２１、２２はそれぞれカウンタ１１、１２のカウント値よりもしきい値の方が大きいときに論理“Ｈ”を出力する。なお、動作例２でも動作例１と同様、しきい値は２である。また、動作例１同様、カウンタ１１はクロック信号の立上りで、カウンタ１２はクロック信号の立下りで、どちらも１ずつカウントアップしていく。

カウンタ１１は、そのカウント値が４に達するとＰＷＭ制御手段１０から入力したリセット１信号により、次のクロック信号の立上りでカウント値が０にリセットされ、次のクロック信号の立上りからは再び１ずつカウントアップしていく。カウンタ１１は、この動作を繰り返す。すなわち、４までカウントしてリセットされる動作を繰り返す。

カウンタ１２の動作は、カウンタ１１と同様に、４までカウントしてリセットされる動作を繰り返す。ただし、カウンタ１２のカウントアップ動作やリセット動作は、クロック信号の立下りに基づいている。

また、カウンタ１１とカウンタ１２がリセットされるタイミングには、カウンタ１１がリセットされた直後のクロック信号の立下りでカウンタ１２がリセットされるという規則性がある。

比較回路２１、２２と、論理和素子３３と、マルチプレクサ２０の動作は、前述のＰＷＭ信号生成回路１の動作１と同様であり、詳細な説明の記述は省略する。

マルチプレクサ２０の出力信号としてＰＷＭ３信号を選択すれば、ＰＷＭ信号生成回路１の出力するＰＷＭ信号の論理“Ｈ”時間は２．５クロック周期となる。また、ＰＷＭ１信号またはＰＷＭ２信号を選択すれば、ＰＷＭ信号生成回路１の出力するＰＷＭ信号の論理“Ｈ”時間は２クロック周期となる。なお、ＰＷＭ１、２、３信号のいずれを選択しても、ＰＷＭ信号生成回路１の出力するＰＷＭ信号の周期は５クロック周期となる。

次に、動作例１と動作例２とに共通する動作について説明する。ＰＷＭ制御手段１０は、入力されたデューティ設定信号と、非反転クロック信号と、反転クロック信号と、カウンタ１１のカウント値と、カウンタ１２のカウント値に基づいて、カウンタ１１、１２をリセットするリセット１、２信号と、比較回路２１、２２に入力されるしきい値と、マルチプレクサ２０に入力される出力選択信号とを適切に出力することで、ＰＷＭ信号生成回路１が出力するＰＷＭ信号のデューティと周期とを制御する。具体的には、しきい値と、カウンタをリセットするときのカウント値とを変え、動作例１と動作例２とを切り替えることで、ＰＷＭ信号生成回路１が出力するＰＷＭ信号のデューティと周期とを変化させることができる。

なお、しきい値と、カウンタをリセットするときのカウント値とが、図３および図４と異なる場合の動作については、前述の動作説明から類推できるため、説明の記述は省略する。

このように、本発明の実施形態によるＰＷＭ信号生成回路１は、出力するＰＷＭ信号の、周期と論理“Ｈ”時間の両方を、クロック周期の１／２の時間間隔で任意に変化させることができる。ただし、クロック周期の１／２の時間間隔で変化させるための前提として、クロック信号の論理“Ｈ”時間と論理“Ｌ”時間が等しい、言い換えればクロック信号のデューティが５０％である必要があることに注意されたい。

なお、前述の動作例の説明では、カウンタ１１とカウンタ１２のリセットタイミングを規定したが、前述の動作例と異なったリセットタイミングでも動作させることはできる。

また、前述の動作例の説明において、カウンタ１１とカウンタ１２のリセットについて説明したが、前述の説明におけるリセット動作は、任意の初期値を設定する動作としてもよい。

論理和素子３３を論理積素子に変更しても前述の動作例の説明と同様の効果を得ることができる。また、マルチプレクサ２０の出力が論理“Ｈ”の期間に、出力選択信号をＰＷＭ１信号の選択とＰＷＭ２信号の選択とを切り替えることで、論理和素子３３を省略し、ＰＷＭ３信号を省略することもできる。

なお、図１に示した本発明のＰＷＭ信号生成回路１を簡易化し、図２に示す構成とすることもできる。図２において、マルチプレクサ３０は、比較回路にてしきい値と比較するカウント値として、カウンタ１１のカウント値とカウンタ１２のカウント値とを切り替える。ＰＷＭ制御手段１０が、マルチプレクサ３０の出力選択信号を適切なタイミングで出力することで、図１に示したＰＷＭ信号生成回路１と同様に、図２に示すＰＷＭ信号生成回路１が出力するＰＷＭ信号の、周期と論理“Ｈ”時間の両方を、クロック周期の１／２の時間間隔で任意に変化させることができ（クロック信号の前提条件としては前述の通り）、図１における比較回路２１、２２のいずれか一方と、論理和素子３３とを省略することができる。

＜ＰＷＭ制御手段１０の動作＞
上述したように、ＰＷＭ制御手段１０には、デューティ設定信号と、非反転クロック信号と、反転クロック信号と、カウンタ１１のカウント値と、カウンタ１２のカウント値とが入力される。ＰＷＭ制御手段１０は、これらの入力信号に基づいて、カウンタ１１、１２をリセットするリセット１、２信号と、比較回路２１、２２に入力されるしきい値と、マルチプレクサ２０に入力される出力選択信号を出力する。以下、このＰＷＭ制御手段１０の動作について詳細に説明する。

デューティ設定信号は、本発明の実施形態によるＰＷＭ信号生成回路１が出力するＰＷＭ信号のデューティを決定するために必要な情報を含む。以下、デューティ設定信号は、ＰＷＭ信号生成回路１が出力するＰＷＭ信号の周期および論理“Ｈ”時間の情報を含み、その分解能を１／２クロック周期として説明する。

ＰＷＭ制御手段１０は、入力したＰＷＭ信号の周期および論理“Ｈ”時間（所望のＰＷＭ信号の条件）から、次のようにしてリセット１、２信号と、しきい値と、出力選択信号を以下のように決定する。ただし、ＮおよびＭは自然数とする。また、リセット１、２信号を出力するときのカウンタ１１、１２のカウント値、すなわちカウンタ１１、１２がリセットされる直前のカウント値を、それぞれカウンタ１１、１２のリセット値と呼ぶ。

（１）まず、ＰＷＭ周期＝Ｎ＋（１／２）クロック周期（回路動作例１）の場合、カウンタ１１、１２のリセット値は、Ｎと（Ｎ−１）とが交互に繰り返すように設定される。

（ｉ）ＰＷＭ論理“Ｈ”時間＝Ｍ＋（１／２）クロック周期の場合
しきい値はＭとされる。そして、出力選択信号としては、ＰＷＭ３信号を選択する信号がＰＷＭ制御手段１０から出力される。
（ii）ＰＷＭ論理“Ｈ”時間＝Ｍクロック周期の場合
しきい値はＭとされる。出力選択信号としては、ＰＷＭ１信号とＰＷＭ２信号とを交互に選択する信号がＰＷＭ制御手段１０から出力される。

（２）また、ＰＷＭ周期＝Ｎクロック周期（回路動作例２）の場合、カウンタ１１、１２のリセット値は、共に（Ｎ−１）となるように設定される。

（ｉ）ＰＷＭ論理“Ｈ”時間＝Ｍ＋（１／２）クロック周期の場合
しきい値はＭとされる。出力選択信号としては、ＰＷＭ３信号を選択する信号がＰＷＭ制御手段１０から出力される。
（ii）ＰＷＭ論理“Ｈ”時間＝Ｍクロック周期の場合
しきい値はＭとされる。出力選択信号としては、ＰＷＭ１信号とＰＷＭ２信号との一方を選択する信号がＰＷＭ制御手段１０から出力される。

以上のように、所望のＰＷＭ信号の周期と論理“Ｈ”時間を決定することにより、上記（１）（ｉ）＆（ii）及び（２）（ｉ）＆（ii）のどの場合かが決定される。そして、それに基づいてＰＷＭ制御手段１０が（１）（ｉ）＆（ii）及び（２）（ｉ）＆（ii）の対応する動作を実行することにより、ＰＷＭ信号生成回路１は、出力するＰＷＭ信号の周期と論理“Ｈ”時間の両方を、クロック周期の１／２の時間間隔で任意に変化させることができるのである（クロック信号の前提条件としては前述の通り）。

＜ＰＷＭ信号生成回路１の効果：技術的意義＞
次に、本発明の実施形態によるＰＷＭ信号生成回路１が出力するＰＷＭ信号の、周期と論理“Ｈ”時間の両方を、適切に制御した場合の効果（技術的意義）を図５乃至図８を用いて説明する。

（１）図５は本実施形態によるＰＷＭ信号生成回路１が、図６は従来から用いられているＰＷＭ信号生成回路が、それぞれ出力するＰＷＭ信号のデューティを５０％から５３％へ徐々に変化させた場合の、ＰＷＭ信号の、周期と、論理“Ｈ”時間と、論理“Ｌ”時間と、デューティと、デューティ変化量とを示している。

図６から明らかなように、従来のＰＷＭ信号生成回路が出力するＰＷＭ信号のデューティ変化量は、単位を［クロック周期］としたＰＷＭ信号の周期の逆数で与えられることが分かる。一方、図５から明らかなように、本実施形態によるＰＷＭ信号生成回路１が出力するＰＷＭ信号のデューティ変化量は、単位を［クロック周期］としたＰＷＭ信号の周期の逆数よりも小さい。

したがって、図５と図６とを比較することで明らかなように、本実施形態によるＰＷＭ信号生成回路１は、出力するＰＷＭ信号のデューティを、従来のＰＷＭ信号生成回路よりも細かく制御することができることが分かる。

また、図５および図６から、ＰＷＭ信号生成回路が出力するＰＷＭ信号の単位を［クロック周期］とした周期を長くすれば、ＰＷＭ信号のデューティを細かく制御することができることが分かる。しかし、単位を例えば［秒］とした実際のＰＷＭ信号の周期は、用途による制限を受け、あまり長くできない場合が多い。例えば、ＰＷＭ信号をスイッチング指令とした電源装置では、ＰＷＭ信号の周期を長くすると、ＰＷＭ信号の周波数が低下するため、電源装置のスイッチング周波数が低下し、電圧や電流を平滑するためのコイルやコンデンサを大きくする必要があり、電源装置が大きくなってしまう。したがって、従来のＰＷＭ信号生成回路が出力するＰＷＭ信号のデューティを細かく制御するためには、クロック信号の周期を短くする、すなわちクロック信号の周波数を上げる必要があり、消費電力増加やコストアップの要因になっていた。

しかし、図５からも明らかなように、本実施形態によるＰＷＭ信号生成回路１によれば、クロック信号の周波数を上げずに、かつ出力するＰＷＭ信号の周期を長くすること無く、出力するＰＷＭ信号のデューティを、従来のＰＷＭ信号生成回路よりも細かく制御することができる。

（２）図７および図８は、本実施形態によるＰＷＭ信号生成回路１が出力するＰＷＭ信号のデューティを０％から１００％へ徐々に変化させた場合の、ＰＷＭ信号の周期、論理“Ｈ”時間、論理“Ｌ”時間、デューティ、及びデューティ変化量を抜粋して示している。

本実施形態によるＰＷＭ信号生成回路１は、上述したように、出力するＰＷＭ信号の周期と論理“Ｈ”時間の両方をクロック周期の１／２の時間間隔で任意に変化させることができる（クロック信号の前提条件としては前述の通り）。図７および図８から明らかなように、出力するＰＷＭ信号の周期と論理“Ｈ”時間の両方を適切に制御すれば、広いデューティ範囲において、デューティを高い分解能で制御することができ、また、デューティが０％や１００％に近いほど、さらに高い分解能で制御することができる。

既に説明したとおり、図６に示した従来のＰＷＭ信号生成回路が出力するＰＷＭ信号のデューティ変化量は、単位を［クロック周期］としたＰＷＭ信号の周期の逆数で与えられる。これに対し、図５、図７及び図８に示した本実施形態によるＰＷＭ信号生成回路１が出力するＰＷＭ信号のデューティ変化量は、単位を［クロック周期］としたＰＷＭ信号の周期の逆数と比較して、半分よりもさらに小さくすることができる。例えば、図７を見ると、従来のＰＷＭ信号生成回路（図６参照）に比べて、ＰＷＭ信号に１／２０（０．０５／１）の分解能を持たせることができると理解される。

したがって、本実施形態のＰＷＭ信号生成回路１は、出力するＰＷＭ信号のデューティの分解能を、広いデューティ範囲で、１ビットよりもさらに向上することができる。特に、デューティが２０％程度以下の場合や８０％程度以上の場合のデューティ変化量は、単位を［クロック周期］としたＰＷＭ信号の周期の逆数と比較して、１／８（＝１／２^３）よりもさらに小さくすることができる。よって、本実施形態のＰＷＭ信号生成回路１は、出力するＰＷＭ信号のデューティの分解能を、デューティが２０％程度以下または８０％程度以上のデューティ範囲では、３ビットよりもさらに向上することができる。

＜ＰＷＭ信号生成回路１の適用例＞
続いて、以上で説明したＰＷＭ信号生成回路を備えた電源装置について説明する。

図９および図１０は、本発明によるＰＷＭ信号生成回路を備えた電源装置の概略構成を示す図である。

図９において、複数の電源ライン間に接続され、電源ライン間で電力を変換する電源回路５２は、電圧や電流を計測するセンサ５５、５６と、電力を変換するためにオンとオフとを繰り返すスイッチング素子５４とを有する。クロック信号発生手段５３が発生したクロック信号は、制御手段５１および本発明によるＰＷＭ信号生成回路５０に供給される。

制御手段５１は、センサ５５、５６が出力したセンサ信号を受け取り、本発明による電源装置が適切に電力を変換するために、適切なデューティ設定信号をＰＷＭ信号生成回路５０に供給する。ＰＷＭ信号生成回路５０は、入力したデューティ設定信号およびクロック信号に基づいて生成したＰＷＭ信号をスイッチング素子５４へ供給する。スイッチング素子５４は、ＰＷＭ信号に基づいてオンとオフとを繰り返し、電源回路５２は複数の電源ライン間で電力を変換する。

なお、ＰＷＭ信号生成回路５０を、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）などのＰＬＤ（プログラマブル・ロジック・デバイス）を用いて構成することもできる。

図１０において、図９と同様に複数の電源ライン間に接続され、電源ライン間で電力を変換する電源回路６２は、電圧や電流を計測するセンサ６５、６６と、電力を変換するためにオンとオフとを繰り返すスイッチング素子６４とを有する。クロック信号発生手段６３が発生したクロック信号は、ＤＳＰ６１に供給される。ここで、ＤＳＰとは、デジタル・シグナル・プロセッサの略称である。ＤＳＰ６１は、本発明によるＰＷＭ信号生成回路６０を搭載している。

ＤＳＰ６１は、センサ６５、６６が出力したセンサ信号を受け取り、本発明による電源装置が適切に電力を変換するために、ＰＷＭ信号生成回路６０を用いて、適切なデューティのＰＷＭ信号をスイッチング素子６４へ供給する。スイッチング素子６４は、ＰＷＭ信号に基づいてオンとオフとを繰り返し、電源回路６２は複数の電源ライン間で電力を変換する。

なお、ＤＳＰ６１は、ＤＳＰ以外のマイクロプロセッサや、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）などのＰＬＤ（プログラマブル・ロジック・デバイス）を用いることもできる。

図９および図１０に示した電源装置は、本実施形態によるＰＷＭ信号生成回路１（図９では“５０”、図１０では“６０”で表されている）を有することで、クロック信号の周波数を上げることなく、かつスイッチング周波数を低下させることなく、広い出力電力範囲において出力電力を細かく制御することができる。

なお、図１および図２に示した本実施形態によるＰＷＭ信号生成回路１は、クロック非同期の遅延回路と併用することにより、出力するＰＷＭ信号のデューティを、さらに細かく制御することもできる。例えば、非反転素子３１及び／又は反転素子３２を、遅延時間を制御できるクロック非同期の遅延回路で構成し、非反転クロック信号と反転クロック信号との位相差を制御すれば、ＰＷＭ信号生成回路が出力するＰＷＭ信号の論理“Ｈ”時間を１／２クロック周期よりもさらに細かく制御することができることは、図３および図４に示した波形図から明らかである。

＜まとめ＞
本実施形態によるＰＷＭ信号生成回路は、ＰＷＭ信号のデューティを制御して所望のＰＷＭ信号を生成する回路であり、クロック信号に基づいてクロック数をカウントするカウンタ手段と、カウンタ手段のカウント値としきい値とを比較して出力レベルを変化させ、所望のＰＷＭ信号を出力するＰＷＭ信号出力手段と、生成すべき所望のＰＷＭ信号から定まるデューティ設定信号に基づいてＰＷＭ信号の周期としきい値とを変化させて、ＰＷＭ信号出力手段が出力するＰＷＭ信号のデューティを制御するＰＷＭ制御手段と、を備える。上記カウンタ手段は、クロック信号の立上りに基づいてカウントする第１のカウンタと、クロック信号の立下りに基づいてカウントする第２のカウンタとで構成される。また、デューティ設定信号は、所望のＰＷＭ信号の周期及び論理“Ｈ”時間から定められる。このようにすることにより、クロック周波数を上げず、かつクロック非同期の遅延回路を用いずに、ＰＷＭ信号の分解能をデューティ５０％付近において１ビット程度よりもさらに向上させることができる。

また、ＰＷＭ制御手段は、ＰＷＭ信号の周期及び／又はしきい値（ＰＷＭ信号の論理“Ｈ”時間）を、クロック信号の論理“Ｈ”時間及び／又はクロック信号の論理“Ｌ”時間分ずつ変化させる。これにより生成されるＰＷＭ信号の分解能が細かく設定することができる。

ＰＷＭ信号出力手段の実現態様として、デューティ設定信号から決定される出力選択信号に応答して第１のカウンタのカウント値と第２のカウンタのカウント値のいずれかを選択する選択手段と、しきい値と選択されたカウント値とを比較する比較回路とを備えるようにする。或いは、第１のカウンタのカウント値としきい値とを比較して出力レベルを変化させる第１の比較回路と、第２のカウンタのカウント値としきい値とを比較して出力レベルを変化させる第２の比較回路と、を備えるようにしてもよい。このように、ＰＷＭ信号を出力する手段の態様としては少なくとも２つ考えられる。従って、ＰＷＭ信号出力手段の構成は特定の１つに限定されるものではないが、実施形態で示した図１及び２の構成を用いれば、簡単な構成でＰＷＭ信号出力手段を実現することができる。

実施形態で述べたように、ＰＷＭ制御手段は、デューティ設定信号から決定されるカウンタリセット信号に応答して、第１及び第２のカウンタをリセットし、初期値に設定する。これによってＰＷＭ信号の論理“Ｈ”時間を設定することができる。リセットの態様として、本実施形態では、第１及び第２のカウンタの動作期間を交互に変更してリセットしたり、第１のカウンタをクロック信号の立ち上がりでリセットした直後のクロック信号の立下りで第２のカウンタをリセットするようにしたり、第２のカウンタをクロック信号の立下りでリセットした直後のクロック信号の立上りで第１のカウンタをリセットするようにしたりすることができる。また、第１のカウンタをクロック信号の立上りでリセットした直後のクロック信号の立下りで第２のカウンタをリセットし、第２のカウンタのリセット直後のクロック信号の立上りで第１のカウンタをリセットする動作を繰り返すようにしてもよい。これにより様々なＰＷＭ信号の論理“Ｈ”時間の設定に対応することができるようになる。

より詳しく、かつ一般的に表現すると、所望のＰＷＭ信号の周期がＮ＋（１／２）クロック周期の場合（Ｎは自然数）、ＰＷＭ制御手段は、第1及び第２のカウンタの動作期間（ここでは、カウンタの初期値“０”を示さない期間を動作期間と定義する）をＮと（Ｎ−１）クロック周期で交互に繰り返してリセットする。そして、所望のＰＷＭ信号の論理“Ｈ”時間がＭ＋（１／２）クロック周期の場合（Ｍは自然数）、ＰＷＭ制御手段は、しきい値をＭに設定し、出力選択信号として論理和信号及び／又は論理積信号（ＰＷＭ信号３）を選択する信号を設定する。また、所望のＰＷＭ信号の論理“Ｈ”時間がＭクロック周期の場合（Ｍは自然数）、ＰＷＭ制御手段は、しきい値をＭに設定し、出力選択信号として第１の比較回路の出力信号（ＰＷＭ信号１）と第２の比較回路の出力信号（ＰＷＭ信号２）を交互に選択する信号を設定する。

また、所望のＰＷＭ信号の周期がＮクロック周期の場合（Ｎは自然数）、ＰＷＭ制御手段は、第1及び第２のカウンタの動作期間（ここでは、カウンタの初期値“０”を示さない期間を動作期間と定義する）を共に（Ｎ−１）クロック周期としてリセットする。そして、所望のＰＷＭ信号の論理“Ｈ”時間がＭ＋（１／２）クロック周期の場合（Ｍは自然数）、ＰＷＭ制御手段は、しきい値をＭに設定し、出力選択信号として論理和信号及び／又は論理積信号（ＰＷＭ信号３）を選択する信号を設定する。所望のＰＷＭ信号の論理“Ｈ”時間がＭクロック周期の場合（Ｍは自然数）、ＰＷＭ制御手段は、しきい値をＭに設定し、出力選択信号として第１の比較回路の出力信号（ＰＷＭ信号１）と前記第２の比較回路の出力信号（ＰＷＭ信号２）の一方を選択する信号を設定する。

以上のように構成することにより、本実施形態のＰＷＭ生成回路によれば、クロック周波数を上げずに、かつクロック非同期の遅延回路を用いずに、ＰＷＭ信号の分解能をデューティ５０％付近において１ビット程度よりもさらに向上させることができる。また、ＰＷＭ信号の分解能を広いデューティ範囲において向上させることできる。

また、以上のようなＰＷＭ信号生成回路を備えた電源装置を実現することにより、広い出力電力範囲において出力電力を細かく制御した電源装置を提供することができる。また、ＰＷＭ信号の分解能を向上させつつクロック周波数を低下させることができるので、コストや消費電力を低減した電源装置を提供することができる。

本発明の実施形態によるＰＷＭ信号生成回路１の構成を示す図である。 本発明の実施形態によるＰＷＭ信号生成回路１を簡易化した構成を示した図である。 本発明の実施形態によるＰＷＭ信号生成回路１の動作例１を説明するための波形図である。 本発明の実施形態によるＰＷＭ信号生成回路１の動作例２を説明するための波形図である。 本発明の実施形態によるＰＷＭ信号生成回路１が出力するＰＷＭ信号のデューティを５０％〜５３％の範囲で変化させたときに得られるデューティの値を示す図である。 従来のＰＷＭ信号生成回路が出力するＰＷＭ信号のデューティを５０％〜５３％の範囲で変化させたときに得られるデューティの値を示す図である。 本発明の実施形態によるＰＷＭ信号生成回路１が出力するＰＷＭ信号のデューティを０％〜１００％の範囲で変化させたときに得られるデューティの値の抜粋を示す図である。 本発明の実施形態によるＰＷＭ信号生成回路１が出力するＰＷＭ信号のデューティを０％〜１００％の範囲で変化させたときに得られる別のデューティの値の抜粋を示す図である。 本発明による電源装置の概略構成を示す図である。 本発明による別の電源装置の概略構成を示す図である。

符号の説明

１…ＰＷＭ信号生成回路、２０、３０…マルチプレクサ、１０…ＰＷＭ制御手段、１１、１２…カウンタ、２１、２２…比較回路、３１…非反転素子、３２…反転素子、３３…論理和素子、５０、６０…ＰＷＭ信号生成回路、５１…制御手段、６１…ＤＳＰ、５２、６２…電源回路、５３、６３…クロック信号発生手段、５４、６４…スイッチング素子、５５、５６、６５、６６…センサ。

Claims (22)

1. ＰＷＭ信号のデューティを制御して所望のＰＷＭ信号を生成するＰＷＭ信号生成回路であって、
   クロック信号に基づいてクロック数をカウントするカウンタ手段と、
   前記カウンタ手段のカウント値としきい値とを比較して出力レベルを変化させ、前記所望のＰＷＭ信号を出力するＰＷＭ信号出力手段と、
   前記生成すべき所望のＰＷＭ信号から定まるデューティ設定信号に基づいて前記ＰＷＭ信号の周期と前記しきい値とを変化させて、前記ＰＷＭ信号出力手段が出力するＰＷＭ信号のデューティを制御するＰＷＭ制御手段と、
   を備えることを特徴とするＰＷＭ信号生成回路。
2. 前記デューティ設定信号は、前記所望のＰＷＭ信号の周期及び論理“Ｈ”時間から定められることを特徴とする請求項１に記載のＰＷＭ信号生成回路。
3. 前記ＰＷＭ制御手段は、前記ＰＷＭ信号の周期及び／又は論理“Ｈ”時間を、前記クロック信号の論理“Ｈ”時間及び／又はクロック信号の論理“Ｌ”時間分ずつ変化させることを特徴とする請求項１又は２に記載のＰＷＭ信号生成回路。
4. 前記カウンタ手段は、前記クロック信号の立上りに基づいてカウントする第１のカウンタと、前記クロック信号の立下りに基づいてカウントする第２のカウンタとを備えたことを特徴とする請求項１乃至３の何れか１項に記載のＰＷＭ信号生成回路。
5. 前記ＰＷＭ信号出力手段は、前記デューティ設定信号から決定される出力選択信号に応答して前記第１のカウンタのカウント値と前記第２のカウンタのカウント値のいずれかを選択する選択手段と、前記しきい値と前記選択されたカウント値とを比較する比較回路とを備えることを特徴とする請求項４に記載のＰＷＭ信号生成回路。
6. 前記ＰＷＭ信号出力手段は、前記第１のカウンタのカウント値と前記しきい値とを比較して出力レベルを変化させる第１の比較回路と、前記第２のカウンタのカウント値と前記しきい値とを比較して出力レベルを変化させる第２の比較回路と、を備えることを特徴とする請求項４に記載のＰＷＭ信号生成回路。
7. 前記ＰＷＭ信号出力手段は、さらに、前記デューティ設定信号から決定される出力選択信号に応答して前記第１の比較回路の出力信号と前記第２の比較回路の出力信号のいずれかを選択して出力する選択手段を備えたことを特徴とする請求項６に記載のＰＷＭ信号生成回路。
8. 前記ＰＷＭ信号出力手段は、
   さらに、前記第１の比較回路の出力信号と前記第２の比較回路の出力信号との論理和信号及び／又は論理積信号を生成する論理和素子及び／又は論理積素子と、
   前記デューティ設定信号から決定される出力選択信号に応答して、前記第１の比較回路の出力信号と前記第２の比較回路の出力信号と前記論理和信号及び／又は前記論理積信号のいずれかを選択して出力する選択手段を備えることを特徴とする請求項６に記載のＰＷＭ信号生成回路。
9. 前記ＰＷＭ制御手段は、前記デューティ設定信号から決定されるカウンタリセット信号に応答して、前記第１及び第２のカウンタをリセットし、初期値に設定することを特徴とする請求項４に記載のＰＷＭ信号生成回路。
10. 前記ＰＷＭ制御手段は、前記第１及び第２のカウンタの初期値を示さない期間である動作期間を交互に変更してリセットすることを特徴とする請求項９に記載のＰＷＭ信号生成回路。
11. 前記ＰＷＭ制御手段は、前記第１のカウンタを前記クロック信号の立上りでリセットした直後の前記クロック信号の立下りで前記第２のカウンタをリセットするようにしたことを特徴とする請求項９に記載のＰＷＭ信号生成回路。
12. 前記ＰＷＭ制御手段は、前記第２のカウンタを前記クロック信号の立下りでリセットした直後の前記クロック信号の立上りで前記第１のカウンタをリセットするようにしたことを特徴とする請求項９に記載のＰＷＭ信号生成回路。
13. 前記ＰＷＭ制御手段は、前記第１のカウンタを前記クロック信号の立上りでリセットした直後の前記クロック信号の立下りで前記第２のカウンタをリセットし、前記第２のカウンタのリセット直後の前記クロック信号の立上りで前記第１のカウンタをリセットする動作を繰り返すことを特徴とする請求項９に記載のＰＷＭ信号生成回路。
14. 前記所望のＰＷＭ信号の周期がＮ＋（１／２）クロック周期の場合（Ｎは自然数）、前記ＰＷＭ制御手段は、前記第１及び第２のカウンタの動作期間をＮと（Ｎ−１）クロック周期で交互に繰り返してリセットすることを特徴とする請求項１０に記載のＰＷＭ信号生成回路。
15. 前記ＰＷＭ信号出力手段は、
    前記第１のカウンタのカウント値と前記しきい値とを比較して出力レベルを変化させる第１の比較回路と、
    前記第２のカウンタのカウント値と前記しきい値とを比較して出力レベルを変化させる第２の比較回路と、
    前記第１の比較回路の出力信号と前記第２の比較回路の出力信号との論理和信号及び／又は論理積信号を生成する論理和素子及び／又は論理積素子と、
    前記デューティ設定信号から決定される出力選択信号に応答して、前記第１の比較回路の出力信号と前記第２の比較回路の出力信号と前記論理和信号及び／又は前記論理積信号のいずれかを選択して出力する選択手段と、を備え、
    前記所望のＰＷＭ信号の論理“Ｈ”時間がＭ＋（１／２）クロック周期の場合（Ｍは自然数）、前記ＰＷＭ制御手段は、前記しきい値をＭに設定し、前記出力選択信号として前記論理和信号及び／又は前記論理積信号を選択する信号を設定することを特徴とする請求項１４に記載のＰＷＭ信号生成回路。
16. 前記ＰＷＭ信号出力手段は、
    前記第１のカウンタのカウント値と前記しきい値とを比較して出力レベルを変化させる第１の比較回路と、
    前記第２のカウンタのカウント値と前記しきい値とを比較して出力レベルを変化させる第２の比較回路と、
    前記デューティ設定信号から決定される出力選択信号に応答して前記第１の比較回路の出力信号と前記第２の比較回路の出力信号のいずれかを選択して出力する選択手段と、を備え、
    前記所望のＰＷＭ信号の論理“Ｈ”時間がＭクロック周期の場合（Ｍは自然数）、前記ＰＷＭ制御手段は、前記しきい値をＭに設定し、出力選択信号として前記第１の比較回路の出力信号と前記第２の比較回路の出力信号を交互に選択する信号を設定することを特徴とする請求項１４に記載のＰＷＭ生成回路。
17. 前記所望のＰＷＭ信号の周期がＮクロック周期の場合（Ｎは自然数）、前記ＰＷＭ制御手段は、前記第1及び第２のカウンタの初期値を示さない期間である動作期間を共に（Ｎ−１）クロック周期としてリセットすることを特徴とする請求項９に記載のＰＷＭ信号生成回路。
18. 前記ＰＷＭ信号出力手段は、
    前記第１のカウンタのカウント値と前記しきい値とを比較して出力レベルを変化させる第１の比較回路と、
    前記第２のカウンタのカウント値と前記しきい値とを比較して出力レベルを変化させる第２の比較回路と、
    前記第１の比較回路の出力信号と前記第２の比較回路の出力信号との論理和信号及び／又は論理積信号を生成する論理和素子及び／又は論理積素子と、
    前記デューティ設定信号から決定される出力選択信号に応答して、前記第１の比較回路の出力信号と前記第２の比較回路の出力信号と前記論理和信号及び／又は前記論理積信号のいずれかを選択して出力する選択手段と、を備え、
    前記所望のＰＷＭ信号の論理“Ｈ”時間がＭ＋（１／２）クロック周期の場合（Ｍは自然数）、前記ＰＷＭ制御手段は、前記しきい値をＭに設定し、前記出力選択信号として前記論理和信号及び／又は前記論理積信号を選択する信号を設定することを特徴とする請求項１７に記載のＰＷＭ信号生成回路。
19. 前記ＰＷＭ信号出力手段は、
    前記第１のカウンタのカウント値と前記しきい値とを比較して出力レベルを変化させる第１の比較回路と、
    前記第２のカウンタのカウント値と前記しきい値とを比較して出力レベルを変化させる第２の比較回路と、
    前記デューティ設定信号から決定される出力選択信号に応答して前記第１の比較回路の出力信号と前記第２の比較回路の出力信号のいずれかを選択して出力する選択手段と、を備え、
    前記所望のＰＷＭ信号の論理“Ｈ”時間がＭクロック周期の場合（Ｍは自然数）、前記ＰＷＭ制御手段は、前記しきい値をＭに設定し、出力選択信号として前記第１の比較回路の出力信号と前記第２の出力信号の一方を選択する信号を設定することを特徴とする請求項１７に記載のＰＷＭ生成回路。
20. 電源ライン間で電力を変換する電源装置であって、
    複数の電源ラインに接続され、センサとスイッチング素子とを備えた電源回路と、
    クロック信号を発生するクロック信号発生手段と、
    前記センサに接続され、前記スイッチング素子のデューティを決定する制御手段と、
    前記制御手段と前記スイッチング素子とに接続されたＰＷＭ信号生成回路と、を備え、
    前記ＰＷＭ信号生成回路は、ＰＷＭ信号のデューティを制御して所望のＰＷＭ信号を生成するＰＷＭ信号生成回路であって、
    クロック信号に基づいてクロック数をカウントするカウンタ手段と、
    前記カウンタ手段のカウント値としきい値とを比較して出力レベルを変化させ、前記所望のＰＷＭ信号を出力するＰＷＭ信号出力手段と、
    前記生成すべき所望のＰＷＭ信号から定まるデューティ設定信号に基づいて前記ＰＷＭ信号の周期と前記しきい値とを変化させて、前記ＰＷＭ信号出力手段が出力するＰＷＭ信号のデューティを制御するＰＷＭ制御手段と、を備えることを特徴とする電源装置。
21. 電源ライン間で電力を変換する電源装置であって、
    複数の電源ラインに接続され、センサとスイッチング素子とを備えた電源回路と、
    クロック信号を発生するクロック信号発生手段と、
    前記センサと前記スイッチング素子とに接続され、前記スイッチング素子のデューティを決定する制御手段と、を備え、
    前記制御手段は、ＰＷＭ信号のデューティを制御して所望のＰＷＭ信号を生成するＰＷＭ信号生成回路を有し、
    前記ＰＷＭ信号生成回路は、
    クロック信号に基づいてクロック数をカウントするカウンタ手段と、
    前記カウンタ手段のカウント値としきい値とを比較して出力レベルを変化させ、前記所望のＰＷＭ信号を出力するＰＷＭ信号出力手段と、
    前記生成すべき所望のＰＷＭ信号から定まるデューティ設定信号に基づいて前記ＰＷＭ信号の周期と前記しきい値とを変化させて、前記ＰＷＭ信号出力手段が出力するＰＷＭ信号のデューティを制御するＰＷＭ制御手段と、を備えることを特徴とする電源装置。
22. 前記制御手段は、前記ＰＷＭ信号生成回路を備えたマイクロプロセッサまたはプログラマブルロジックデバイスで構成したことを特徴とする請求項２１に記載の電源装置。

Images