JP3559726B2 - パルス幅変調信号生成装置 - Google Patents
パルス幅変調信号生成装置 Download PDFInfo
- Publication number
- JP3559726B2 JP3559726B2 JP18411699A JP18411699A JP3559726B2 JP 3559726 B2 JP3559726 B2 JP 3559726B2 JP 18411699 A JP18411699 A JP 18411699A JP 18411699 A JP18411699 A JP 18411699A JP 3559726 B2 JP3559726 B2 JP 3559726B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- duty
- cycle
- setting register
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012546 transfer Methods 0.000 claims description 51
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 230000000737 periodic effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、パルス幅変調（ＰＷＭ）信号生成装置に関し、特に、クロック入力によりカウント動作を行うタイマと周期設定用レジスタとデューティ設定用レジスタとを組み合わせ、意図した周期／デューティの組合わせを持つＰＷＭ信号だけを出力するパルス幅変調（ＰＷＭ）信号生成装置に関する。
【０００２】
【従来の技術】
従来、クロック入力によりカウント動作を行うタイマと、周期設定／デューティ設定用レジスタを組み合わせるパルス幅変調（ＰＷＭ）信号発生回路は、たとえば、特開平１０−２０９８２９号公報（「パルス信号発生器」）に開示されている。
【０００３】
図６に示すように、この公報に開示されたパルス信号発生器が出力するパルス発生器のデューティサイクルは、ＰＷＭコントローラ１４によって制御される。ここに、ＰＷＭコントローラ１４は、クロック方形波信号をノード７上に受信するとともに、ノード１７上にデータ信号を受信する。このデータ信号はＰＷＭコントローラ１４に対してデューティサイクル情報を提供する。クロック方形波信号は、位相検出器２、ＶＣＯ１２、及び周波数分周器１６によって形成されるＰＬＬループによって好適に発生され、その周波数は、ローパスフィルタ４で調整される。そして、ＰＷＭ信号の出力開始時における周波数ジッタをなくすため、一定時間の間、トランジスタ２４，２６をスイッチオフしてモード１５をフローティングしている。このようにして、比較的簡単な構成で一様なＰＷＭ信号を発生することができる。
【０００４】
【発明が解決しようとする課題】
しかし、従来の技術では、タイマと比較するための周期値／デューティ値更新の可否判断に、書込履歴の有無が考慮されてはいない。このためＰＷＭ信号生成回路に値を設定する要素（例えばＣＰＵ）は、意図しない周期／デューティの組合わせを持つＰＷＭ出力を行わない様、各レジスタに新規値を書き込むタイミングを管理する必要があるが、この場合の問題点としては、ＣＰＵの処理要素が増加し、書込タイミングを制御するために新たに別のタイマを用意しなければならない。
【０００５】
そこで、本発明は、ＣＰＵの負担を増大させず、又、別のタイマを用意することなく、意図した周期／デューティの組合わせを持つＰＷＭ信号だけを出力するＰＷＭ新合成製装置を提供することを課題としている。
【０００６】
【課題を解決するための手段】
上記の課題を解決するための本発明は、パルス幅変調（ＰＷＭ）信号の次の周期及びデューティを指定する演算部（ＣＰＵ）と、前記次の周期及びデューティをそれぞれ格納する次周期設定レジスタ及び次デューティ設定レジスタと、前記次周期設定レジスタ及び前記次デューティ設定レジスタから前記次の周期及びデューティをそれぞれ転送される周期設定レジスタ及びデューティ設定レジスタと、所定のクロック信号を元にカウントアップを行うタイマと、前記タイマのカウント値が前記周期設定レジスタ及びデューティ設定レジスタに転送された周期及びデューティに一致した時にそれぞれ周期一致信号及びデューティ一致信号を発生する周期比較器及びデューティ比較器と、前記周期一致信号に基づき前記次の周期及びデューティの転送を制御する転送制御回路と、前記周期一致信号の発生によりＰＷＭ信号出力をセットし且つ前記デューティ一致信号の発生によりＰＷＭ信号出力をリセットするＰＷＭ出力回路とを備えたＰＷＭ信号生成装置であって、 前記ＣＰＵは、動作を許可する動作許可信号を前記タイマおよび前記転送制御回路に送出し、前記転送制御回路は、前記動作許可信号を受け且つ前記周期一致信号が発生したとき、前記次周期設定レジスタ及び前記次デューティ設定レジスタに対し前記次の周期及びデューティの転送を許可する転送許可信号を送出し、前記ＰＷＭ出力回路は、前記周期一致信号が発生したとき前記タイマをゼロクリアする。
【０００７】
すなわち、本発明においては、ＣＰＵのソフトウェアによってＰＷＭ信号出力の周期とデューティを任意タイミングで設定し、周期／デューティを個別のタイミングで設定し、ソフトウェアが意図しない周期とデューティの関係を持つＰＷＭ信号出力を行わないようにしている。
【０００８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明のパルス幅変調（ＰＷＭ）信号生成装置のブロック図である。図１に示すように、本発明のＰＷＭ信号生成装置は、中央演算処理装置ＣＰＵ、タイマＴＭＲ、次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣ、周期設定レジスタＲＥＧＣ、次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤ、デューティ設定レジスタＲＥＧＤ、比較器１、比較器２、ＰＷＭ信号出力回路、転送制御回路を含む。
【０００９】
ＣＰＵは、動作許可信号、クロック信号、書込信号１／２、次ＰＷＭ用周期設定値、次ＰＷＭ用デューティ設定値を供給する。但し、クロック信号は、図示しないクロック発生器が供給してもよい。
【００１０】
タイマＴＭＲは、供給されるクロック信号を元にカウントアップを行う。このタイマＴＭＲは、比較器１が発生する一致信号１によりゼロクリアされ、再度ゼロからのカウントアップ動作を継続する。カウント動作の可否は動作許可信号に依存する。
【００１１】
比較器１は、タイマＴＭＲのカウント値と周期設定レジスタＲＥＧＣの設定値との一致を常に監視し、一致を検出すると一致信号１を発生する。一方、比較器２は、タイマＴＭＲのカウント値とデューティ設定レジスタＲＥＧＤの設定値との一致を常に監視し、一致を検出すると一致信号２を発生する。
【００１２】
ＰＷＭ出力回路は、一致信号１発生時にＰＷＭ信号出力をセットする一方、一致信号２発生時にＰＷＭ信号出力をリセットする。
【００１３】
次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣは、次のＰＷＭ周期設定値を確保する。この設定値は、ＣＰＵからのライト動作で行われる。ＣＰＵは、このライト動作を行う際には、書込信号１を発生する。又、この設定値は、転送許可信号１により周期設定レジスタＲＥＧＣへ転送される。
【００１４】
次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤは、次のＰＷＭデューティ設定値を確保する。この設定値も、ＣＰＵからのライト動作で行われる。ＣＰＵは、このライト動作を行う際に、書込信号２を発生する。又、この設定値は、転送許可信号２によりＲＥＧＤへ転送される。
【００１５】
転送制御回路は、動作許可信号、一致信号１／２、書込信号１／２に基づいて、設定値の転送の可否を判断する。タイマＴＭＲが停止状態にある場合、又は転送制御回路内部の書込履歴信号がリセット状態であって一致信号１が発生している場合には、転送許可信号１／２を発生させる。ここに、転送制御回路内部の書込履歴信号は、書込信号１の発生によりセットされ、書込信号２の発生によりリセットされる。
【００１６】
図２は、本発明のＰＷＭ信号生成装置の動作を説明するためのタイムチャートである。ここではＰＷＭ信号の出力例として、ＣＰＵが実行するソフトウェアは、ＰＷＭ信号出力第１周期がＣａでデューティがＤａであり、ＰＷＭ信号出力第２周期がＣｂでデューティがＤｂであり、ＰＷＭ信号出力第３周期がＣｃでデューティがＤｃであるものとする。
【００１７】
まずＣＰＵはタイマのカウント動作を開始する前に、第１周期目用として次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣにＣａを、次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤにＤａを入力する（動作０）。
【００１８】
転送制御回路からは、タイマＴＭＲが停止状態であるため、転送許可信号が出力されているので、周期設定レジスタＲＥＧＣにＣａが、デューティ設定レジスタＲＥＧＤにＤａが即時に転送及び、格納される。
【００１９】
その後、動作許可信号によりタイマＴＭＲの動作が許可されると、タイマＴＭＲはクロック入力に従いカウントアップを開始する。この時、ＰＷＭ信号出力はセットされ、且つ、転送許可信号がリセットされる。このＰＷＭ信号出力は、比較器２がタイマＴＭＲ値＝Ｄａを検出し一致信号２を発生することにより、リセットされる。
【００２０】
ソフトウェアは第１周期期間中に、第２周期用として次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣにＣｂを入力し（動作１）、次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤにＤｂを入力する（動作２）。
【００２１】
転送制御回路の内部では、動作１が発生したことを示す信号として書込履歴信号をセットする。この信号は、動作２が発生するとリセットされる。
【００２２】
タイマＴＭＲがカウントアップを続け、比較器１がＴＭＲ＝Ｃａを検出すると、タイマＴＭＲはゼロクリアされ、ＰＷＭ信号出力はセットされ、転送制御回路から転送許可信号が発生する。この時点から第２周期目となる。
【００２３】
第２周期目でのソフトウェアは、第１周期目と同じく、第３周期用として次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣにＣｃを入力し（動作３）、次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤにＤｃを入力する（動作４）。
【００２４】
ここで、仮に、動作３と動作４の間に比較器１がタイマＴＭＲ値Ｃｂを検出すると、同比較器１からは一致信号１が発生するが、転送制御回路内部では動作３による書込履歴信号がセットされているため、転送許可信号は発生しない。従って、第３周期目においても周期設定レジスタＲＥＧＣにはＣｂが、デューティ設定レジスタＲＥＧＤにはＤｂが継続して確保される。つまり、第３周期目のＰＷＭ信号出力の周期／デューティは第２周期目のＰＷＭ信号出力と同一のものとなる。
【００２５】
しかし第４周期目では、上記動作４により書込履歴信号がリセットされているため、比較器１からの一致信号１の発生により転送許可信号が発生し、設定値転送が行われ、周期がＣｃでデューティがＤｃのＰＷＭ信号が出力されることになる。
【００２６】
なお、同一周期のままでデューティのみを変更したＰＷＭ信号を出力する際は、ＣＰＵは次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤにのみ設定値を入力するため、転送制御回路中の書込履歴信号がセットされない。これにより新たなデューティ設定値は、比較器１からの一致信号１に伴う転送許可信号の発生により、次ＰＷＭ周期に反映される。
【００２７】
以上、本発明の一つの実施形態について説明したが、本発明はこれに限らず、ＣＰＵから転送制御回路に転送要求信号を送出してもよい。
【００２８】
図３は、ＣＰＵから転送制御回路に転送要求信号を送出する本発明のＰＷＭ信号生成装置のブロック図である。図４に示すように、転送制御回路はＣＰＵからの転送要求を受け付ける。受け付けるタイミングは、任意である。具体的には、たとえば、転送制御回路に転送要求信号が入力されると、転送制御回路は、直ちに転送許可信号を出力するようにする。これにより、次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣの設定値及び次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤの設定値は、他の構成要素の状態に関わらず各ＲＥＧへ転送される。従って、たとえば、次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣへの書込履歴信号がセットされている際でも有効とすることにより、割り込み的なＰＷＭ信号を出力する等の要求も実現できる。
【００２９】
以上説明したように、本発明においては、図４で示す様に、たとえば、第１周期目のＰＷＭ出力を周期＝Ａ／デューティ＝Ｂ、第２周期目のＰＷＭ出力を周期＝Ｃ／デューティ＝ＤのＰＷＭ出力を実現しようとする際に、たとえば、図５に示す様な第２周期目のＰＷＭ出力が周期＝Ａ／デューティ＝Ｄの関係を持つＰＷＭ信号出力を行わないようになっている。
【００３０】
【発明の効果】
以上説明した本発明によれば、意図した周期とデューティの関係を持つＰＷＭ信号のみが出力される。
【００３１】
又、本発明によれば、ＣＰＵ（ソフトウェア）は、ＴＭＲの動作状態を監視することなく任意タイミングで、ＰＷＭ周期値とＰＷＭデューティ値を設定できる。その理由は、周期設定用レジスタ、デューティ設定用レジスタがそれぞれ２重構造となっており、回路内部の転送制御回路が、ＢＦＲＥＧＣ／ＢＦＲＥＧＤへの書込の有無を常に監視しており且つ、タイマと比較する値が確保されるＲＥＧＣ／ＲＥＧＤの値更新の可否を回路的に制御しているためである。
【００３２】
本発明は、ＰＷＭ信号によってモーターの回転速度等を制御する空気調和器（エアコン）や電気自動車等のインバータ制御に応用することができる。特に、たとえば、インバータエアコン等を制御するワン・チップ・マイクロコンピュータに本発明のＰＷＭ信号発生回路を組み込み、回転速度をリアルタイムで可変させるのに有効である。
【図面の簡単な説明】
【図１】本発明のＰＷＭ信号生成装置のブロック図
【図２】本発明のＰＷＭ信号生成装置の動作を説明するためのタイムチャート
【図３】ＣＰＵから転送制御回路に転送要求信号を送出する本発明のＰＷＭ信号生成装置のブロック図
【図４】期待しているＰＷＭ信号の一例の波形図
【図５】意図しないＰＷＭ信号の一例の波形図
【図６】従来のパルス信号発生器の回路図
【符号の説明】
ＴＭＲ タイマ
ＲＥＧＣ 周期設定レジスタ
ＢＦＲＥＧＣ 次ＰＷＭ用周期設定レジスタ
ＲＥＧＤ デューティ設定レジスタ
ＢＦＲＥＧＤ 次ＰＷＭ用デューティ設定レジスタ
ＲＥＧＣ 周期設定レジスタ
【発明が属する技術分野】
本発明は、パルス幅変調（ＰＷＭ）信号生成装置に関し、特に、クロック入力によりカウント動作を行うタイマと周期設定用レジスタとデューティ設定用レジスタとを組み合わせ、意図した周期／デューティの組合わせを持つＰＷＭ信号だけを出力するパルス幅変調（ＰＷＭ）信号生成装置に関する。
【０００２】
【従来の技術】
従来、クロック入力によりカウント動作を行うタイマと、周期設定／デューティ設定用レジスタを組み合わせるパルス幅変調（ＰＷＭ）信号発生回路は、たとえば、特開平１０−２０９８２９号公報（「パルス信号発生器」）に開示されている。
【０００３】
図６に示すように、この公報に開示されたパルス信号発生器が出力するパルス発生器のデューティサイクルは、ＰＷＭコントローラ１４によって制御される。ここに、ＰＷＭコントローラ１４は、クロック方形波信号をノード７上に受信するとともに、ノード１７上にデータ信号を受信する。このデータ信号はＰＷＭコントローラ１４に対してデューティサイクル情報を提供する。クロック方形波信号は、位相検出器２、ＶＣＯ１２、及び周波数分周器１６によって形成されるＰＬＬループによって好適に発生され、その周波数は、ローパスフィルタ４で調整される。そして、ＰＷＭ信号の出力開始時における周波数ジッタをなくすため、一定時間の間、トランジスタ２４，２６をスイッチオフしてモード１５をフローティングしている。このようにして、比較的簡単な構成で一様なＰＷＭ信号を発生することができる。
【０００４】
【発明が解決しようとする課題】
しかし、従来の技術では、タイマと比較するための周期値／デューティ値更新の可否判断に、書込履歴の有無が考慮されてはいない。このためＰＷＭ信号生成回路に値を設定する要素（例えばＣＰＵ）は、意図しない周期／デューティの組合わせを持つＰＷＭ出力を行わない様、各レジスタに新規値を書き込むタイミングを管理する必要があるが、この場合の問題点としては、ＣＰＵの処理要素が増加し、書込タイミングを制御するために新たに別のタイマを用意しなければならない。
【０００５】
そこで、本発明は、ＣＰＵの負担を増大させず、又、別のタイマを用意することなく、意図した周期／デューティの組合わせを持つＰＷＭ信号だけを出力するＰＷＭ新合成製装置を提供することを課題としている。
【０００６】
【課題を解決するための手段】
上記の課題を解決するための本発明は、パルス幅変調（ＰＷＭ）信号の次の周期及びデューティを指定する演算部（ＣＰＵ）と、前記次の周期及びデューティをそれぞれ格納する次周期設定レジスタ及び次デューティ設定レジスタと、前記次周期設定レジスタ及び前記次デューティ設定レジスタから前記次の周期及びデューティをそれぞれ転送される周期設定レジスタ及びデューティ設定レジスタと、所定のクロック信号を元にカウントアップを行うタイマと、前記タイマのカウント値が前記周期設定レジスタ及びデューティ設定レジスタに転送された周期及びデューティに一致した時にそれぞれ周期一致信号及びデューティ一致信号を発生する周期比較器及びデューティ比較器と、前記周期一致信号に基づき前記次の周期及びデューティの転送を制御する転送制御回路と、前記周期一致信号の発生によりＰＷＭ信号出力をセットし且つ前記デューティ一致信号の発生によりＰＷＭ信号出力をリセットするＰＷＭ出力回路とを備えたＰＷＭ信号生成装置であって、 前記ＣＰＵは、動作を許可する動作許可信号を前記タイマおよび前記転送制御回路に送出し、前記転送制御回路は、前記動作許可信号を受け且つ前記周期一致信号が発生したとき、前記次周期設定レジスタ及び前記次デューティ設定レジスタに対し前記次の周期及びデューティの転送を許可する転送許可信号を送出し、前記ＰＷＭ出力回路は、前記周期一致信号が発生したとき前記タイマをゼロクリアする。
【０００７】
すなわち、本発明においては、ＣＰＵのソフトウェアによってＰＷＭ信号出力の周期とデューティを任意タイミングで設定し、周期／デューティを個別のタイミングで設定し、ソフトウェアが意図しない周期とデューティの関係を持つＰＷＭ信号出力を行わないようにしている。
【０００８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明のパルス幅変調（ＰＷＭ）信号生成装置のブロック図である。図１に示すように、本発明のＰＷＭ信号生成装置は、中央演算処理装置ＣＰＵ、タイマＴＭＲ、次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣ、周期設定レジスタＲＥＧＣ、次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤ、デューティ設定レジスタＲＥＧＤ、比較器１、比較器２、ＰＷＭ信号出力回路、転送制御回路を含む。
【０００９】
ＣＰＵは、動作許可信号、クロック信号、書込信号１／２、次ＰＷＭ用周期設定値、次ＰＷＭ用デューティ設定値を供給する。但し、クロック信号は、図示しないクロック発生器が供給してもよい。
【００１０】
タイマＴＭＲは、供給されるクロック信号を元にカウントアップを行う。このタイマＴＭＲは、比較器１が発生する一致信号１によりゼロクリアされ、再度ゼロからのカウントアップ動作を継続する。カウント動作の可否は動作許可信号に依存する。
【００１１】
比較器１は、タイマＴＭＲのカウント値と周期設定レジスタＲＥＧＣの設定値との一致を常に監視し、一致を検出すると一致信号１を発生する。一方、比較器２は、タイマＴＭＲのカウント値とデューティ設定レジスタＲＥＧＤの設定値との一致を常に監視し、一致を検出すると一致信号２を発生する。
【００１２】
ＰＷＭ出力回路は、一致信号１発生時にＰＷＭ信号出力をセットする一方、一致信号２発生時にＰＷＭ信号出力をリセットする。
【００１３】
次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣは、次のＰＷＭ周期設定値を確保する。この設定値は、ＣＰＵからのライト動作で行われる。ＣＰＵは、このライト動作を行う際には、書込信号１を発生する。又、この設定値は、転送許可信号１により周期設定レジスタＲＥＧＣへ転送される。
【００１４】
次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤは、次のＰＷＭデューティ設定値を確保する。この設定値も、ＣＰＵからのライト動作で行われる。ＣＰＵは、このライト動作を行う際に、書込信号２を発生する。又、この設定値は、転送許可信号２によりＲＥＧＤへ転送される。
【００１５】
転送制御回路は、動作許可信号、一致信号１／２、書込信号１／２に基づいて、設定値の転送の可否を判断する。タイマＴＭＲが停止状態にある場合、又は転送制御回路内部の書込履歴信号がリセット状態であって一致信号１が発生している場合には、転送許可信号１／２を発生させる。ここに、転送制御回路内部の書込履歴信号は、書込信号１の発生によりセットされ、書込信号２の発生によりリセットされる。
【００１６】
図２は、本発明のＰＷＭ信号生成装置の動作を説明するためのタイムチャートである。ここではＰＷＭ信号の出力例として、ＣＰＵが実行するソフトウェアは、ＰＷＭ信号出力第１周期がＣａでデューティがＤａであり、ＰＷＭ信号出力第２周期がＣｂでデューティがＤｂであり、ＰＷＭ信号出力第３周期がＣｃでデューティがＤｃであるものとする。
【００１７】
まずＣＰＵはタイマのカウント動作を開始する前に、第１周期目用として次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣにＣａを、次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤにＤａを入力する（動作０）。
【００１８】
転送制御回路からは、タイマＴＭＲが停止状態であるため、転送許可信号が出力されているので、周期設定レジスタＲＥＧＣにＣａが、デューティ設定レジスタＲＥＧＤにＤａが即時に転送及び、格納される。
【００１９】
その後、動作許可信号によりタイマＴＭＲの動作が許可されると、タイマＴＭＲはクロック入力に従いカウントアップを開始する。この時、ＰＷＭ信号出力はセットされ、且つ、転送許可信号がリセットされる。このＰＷＭ信号出力は、比較器２がタイマＴＭＲ値＝Ｄａを検出し一致信号２を発生することにより、リセットされる。
【００２０】
ソフトウェアは第１周期期間中に、第２周期用として次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣにＣｂを入力し（動作１）、次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤにＤｂを入力する（動作２）。
【００２１】
転送制御回路の内部では、動作１が発生したことを示す信号として書込履歴信号をセットする。この信号は、動作２が発生するとリセットされる。
【００２２】
タイマＴＭＲがカウントアップを続け、比較器１がＴＭＲ＝Ｃａを検出すると、タイマＴＭＲはゼロクリアされ、ＰＷＭ信号出力はセットされ、転送制御回路から転送許可信号が発生する。この時点から第２周期目となる。
【００２３】
第２周期目でのソフトウェアは、第１周期目と同じく、第３周期用として次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣにＣｃを入力し（動作３）、次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤにＤｃを入力する（動作４）。
【００２４】
ここで、仮に、動作３と動作４の間に比較器１がタイマＴＭＲ値Ｃｂを検出すると、同比較器１からは一致信号１が発生するが、転送制御回路内部では動作３による書込履歴信号がセットされているため、転送許可信号は発生しない。従って、第３周期目においても周期設定レジスタＲＥＧＣにはＣｂが、デューティ設定レジスタＲＥＧＤにはＤｂが継続して確保される。つまり、第３周期目のＰＷＭ信号出力の周期／デューティは第２周期目のＰＷＭ信号出力と同一のものとなる。
【００２５】
しかし第４周期目では、上記動作４により書込履歴信号がリセットされているため、比較器１からの一致信号１の発生により転送許可信号が発生し、設定値転送が行われ、周期がＣｃでデューティがＤｃのＰＷＭ信号が出力されることになる。
【００２６】
なお、同一周期のままでデューティのみを変更したＰＷＭ信号を出力する際は、ＣＰＵは次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤにのみ設定値を入力するため、転送制御回路中の書込履歴信号がセットされない。これにより新たなデューティ設定値は、比較器１からの一致信号１に伴う転送許可信号の発生により、次ＰＷＭ周期に反映される。
【００２７】
以上、本発明の一つの実施形態について説明したが、本発明はこれに限らず、ＣＰＵから転送制御回路に転送要求信号を送出してもよい。
【００２８】
図３は、ＣＰＵから転送制御回路に転送要求信号を送出する本発明のＰＷＭ信号生成装置のブロック図である。図４に示すように、転送制御回路はＣＰＵからの転送要求を受け付ける。受け付けるタイミングは、任意である。具体的には、たとえば、転送制御回路に転送要求信号が入力されると、転送制御回路は、直ちに転送許可信号を出力するようにする。これにより、次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣの設定値及び次ＰＷＭ用デューティ設定レジスタＢＦＲＥＧＤの設定値は、他の構成要素の状態に関わらず各ＲＥＧへ転送される。従って、たとえば、次ＰＷＭ用周期設定レジスタＢＦＲＥＧＣへの書込履歴信号がセットされている際でも有効とすることにより、割り込み的なＰＷＭ信号を出力する等の要求も実現できる。
【００２９】
以上説明したように、本発明においては、図４で示す様に、たとえば、第１周期目のＰＷＭ出力を周期＝Ａ／デューティ＝Ｂ、第２周期目のＰＷＭ出力を周期＝Ｃ／デューティ＝ＤのＰＷＭ出力を実現しようとする際に、たとえば、図５に示す様な第２周期目のＰＷＭ出力が周期＝Ａ／デューティ＝Ｄの関係を持つＰＷＭ信号出力を行わないようになっている。
【００３０】
【発明の効果】
以上説明した本発明によれば、意図した周期とデューティの関係を持つＰＷＭ信号のみが出力される。
【００３１】
又、本発明によれば、ＣＰＵ（ソフトウェア）は、ＴＭＲの動作状態を監視することなく任意タイミングで、ＰＷＭ周期値とＰＷＭデューティ値を設定できる。その理由は、周期設定用レジスタ、デューティ設定用レジスタがそれぞれ２重構造となっており、回路内部の転送制御回路が、ＢＦＲＥＧＣ／ＢＦＲＥＧＤへの書込の有無を常に監視しており且つ、タイマと比較する値が確保されるＲＥＧＣ／ＲＥＧＤの値更新の可否を回路的に制御しているためである。
【００３２】
本発明は、ＰＷＭ信号によってモーターの回転速度等を制御する空気調和器（エアコン）や電気自動車等のインバータ制御に応用することができる。特に、たとえば、インバータエアコン等を制御するワン・チップ・マイクロコンピュータに本発明のＰＷＭ信号発生回路を組み込み、回転速度をリアルタイムで可変させるのに有効である。
【図面の簡単な説明】
【図１】本発明のＰＷＭ信号生成装置のブロック図
【図２】本発明のＰＷＭ信号生成装置の動作を説明するためのタイムチャート
【図３】ＣＰＵから転送制御回路に転送要求信号を送出する本発明のＰＷＭ信号生成装置のブロック図
【図４】期待しているＰＷＭ信号の一例の波形図
【図５】意図しないＰＷＭ信号の一例の波形図
【図６】従来のパルス信号発生器の回路図
【符号の説明】
ＴＭＲ タイマ
ＲＥＧＣ 周期設定レジスタ
ＢＦＲＥＧＣ 次ＰＷＭ用周期設定レジスタ
ＲＥＧＤ デューティ設定レジスタ
ＢＦＲＥＧＤ 次ＰＷＭ用デューティ設定レジスタ
ＲＥＧＣ 周期設定レジスタ
Claims (3)
- パルス幅変調（ＰＷＭ）信号の次の周期及びデューティを指定する演算部（ＣＰＵ）と、前記次の周期及びデューティをそれぞれ格納する次周期設定レジスタ及び次デューティ設定レジスタと、前記次周期設定レジスタ及び前記次デューティ設定レジスタから前記次の周期及びデューティをそれぞれ転送される周期設定レジスタ及びデューティ設定レジスタと、所定のクロック信号を元にカウントアップを行うタイマと、前記タイマのカウント値が前記周期設定レジスタ及びデューティ設定レジスタに転送された周期及びデューティに一致した時にそれぞれ周期一致信号及びデューティ一致信号を発生する周期比較器及びデューティ比較器と、前記周期一致信号に基づき前記次の周期及びデューティの転送を制御する転送制御回路と、前記周期一致信号の発生によりＰＷＭ信号出力をセットし且つ前記デューティ一致信号の発生によりＰＷＭ信号出力をリセットするＰＷＭ出力回路とを備えたＰＷＭ信号生成装置であって、
前記ＣＰＵは、動作を許可する動作許可信号を前記タイマおよび前記転送制御回路に送出し、
前記転送制御回路は、前記動作許可信号を受け且つ前記周期一致信号が発生したとき、前記次周期設定レジスタ及び前記次デューティ設定レジスタに対し前記次の周期及びデューティの転送を許可する転送許可信号を送出し、
前記ＰＷＭ出力回路は、前記周期一致信号が発生したとき前記タイマをゼロクリアすることを特徴とするＰＷＭ信号生成装置。 - 前記ＣＰＵは、前記次の周期及びデューティを前記次周期設定レジスタ及び次デューティ設定レジスタに書き込むことを示す周期書込信号およびデューティ書込信号を前記転送制御回路へ送出し、
前記転送制御回路は、前記周期書込信号の受信によりセットし且つ前記デューティ書込信号の受信によりリセットする書込履歴信号を発生し、該書込履歴信号がリセットの間に前記周期一致信号が発生したとき前記転送許可信号を送出することを特徴とする請求項１記載のＰＷＭ信号生成装置。 - 前記ＣＰＵは、前記転送制御回路に対し、前記周期及びデューティを前記次周期設定レジスタ及び次デューティ設定レジスタから前記周期設定レジスタ及び前記デューティ設定レジスタに転送させることを要求する転送要求信号を送出し、
前記転送制御回路は、前記転送要求信号を受信した時は、前記次周期設定レジスタ及び次デューティ設定レジスタへ前記転送許可信号を送出することを特徴とする請求項１又は２記載のＰＷＭ信号生成装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18411699A JP3559726B2 (ja) | 1999-06-29 | 1999-06-29 | パルス幅変調信号生成装置 |
| US09/605,384 US6421382B1 (en) | 1999-06-29 | 2000-06-28 | Pulse width modulation signal generator |
| DE10031642A DE10031642C2 (de) | 1999-06-29 | 2000-06-29 | Pulsdauermodulationssignalgenerator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18411699A JP3559726B2 (ja) | 1999-06-29 | 1999-06-29 | パルス幅変調信号生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001016081A JP2001016081A (ja) | 2001-01-19 |
| JP3559726B2 true JP3559726B2 (ja) | 2004-09-02 |
Family
ID=16147670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18411699A Expired - Fee Related JP3559726B2 (ja) | 1999-06-29 | 1999-06-29 | パルス幅変調信号生成装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6421382B1 (ja) |
| JP (1) | JP3559726B2 (ja) |
| DE (1) | DE10031642C2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020136290A1 (en) * | 2001-03-22 | 2002-09-26 | Philips Semiconductor, Inc. | Pulse-width modulation with feedback to toggle module |
| FR2823920B1 (fr) * | 2001-04-20 | 2003-06-13 | St Microelectronics Sa | Procede de generation de signaux modules en largeur d'impulsion, et generateur de signaux associe |
| KR100657162B1 (ko) * | 2001-04-26 | 2006-12-12 | 매그나칩 반도체 유한회사 | 프로그래머블 펄스폭 변조 회로 |
| AU2003276646A1 (en) * | 2002-12-10 | 2004-06-30 | Koninklijke Philips Electronics N.V. | Hardware/software implementation of a pwm with enhanced features using a standard microprocessor |
| US7266077B1 (en) * | 2004-01-28 | 2007-09-04 | Analog Devices, Inc. | Serial digital communication system and method |
| US20050184778A1 (en) * | 2004-02-25 | 2005-08-25 | Figoli David A. | Apparatus and method for increasing the performance of a clock-based digital pulse width modulation generator |
| US7376182B2 (en) * | 2004-08-23 | 2008-05-20 | Microchip Technology Incorporated | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers |
| JP2006303863A (ja) * | 2005-04-20 | 2006-11-02 | Fujitsu Ltd | パルス信号生成装置 |
| US7492233B2 (en) * | 2005-04-29 | 2009-02-17 | Honeywell International Inc. | Precision modulated controller output |
| DE102005037470A1 (de) * | 2005-08-09 | 2007-02-15 | Conti Temic Microelectronic Gmbh | Verfahren zur Ansteuerung von mindestens einem Relais in einem Kraftfahrzeug |
| JP4787712B2 (ja) | 2006-10-02 | 2011-10-05 | 日立コンピュータ機器株式会社 | Ｐｗｍ信号生成回路およびそれを備えた電源装置 |
| TWM380664U (en) * | 2010-01-08 | 2010-05-11 | Ta-I Liu | Digital pulse width modulating device |
| JP5722150B2 (ja) * | 2011-07-21 | 2015-05-20 | ルネサスエレクトロニクス株式会社 | マイクロコントローラ |
| JP5621795B2 (ja) * | 2012-01-31 | 2014-11-12 | 株式会社デンソー | パルス信号生成装置 |
| JP2015220537A (ja) * | 2014-05-15 | 2015-12-07 | パナソニックＩｐマネジメント株式会社 | Ｐｗｍ制御装置、電源装置および照明器具 |
| US11595027B2 (en) | 2021-03-01 | 2023-02-28 | Nxp Usa, Inc. | High frequency pulse width modulation shaping |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3028841B2 (ja) * | 1990-09-28 | 2000-04-04 | 株式会社東芝 | Ｐｗｍ発生回路 |
| JP2885256B2 (ja) * | 1991-12-25 | 1999-04-19 | 日本電気株式会社 | マイクロコンピュータ |
| JP3221510B2 (ja) * | 1992-04-22 | 2001-10-22 | 富士電機株式会社 | Ｐｗｍ信号発生回路 |
| DE69515083T2 (de) * | 1994-05-27 | 2000-10-12 | Toshiba Kawasaki Kk | Steueranlage für Widerstandsschweissmaschine |
| SG60031A1 (en) | 1996-12-30 | 1999-02-22 | Motorola Inc | Pulsed signal generator |
| JP2912290B2 (ja) | 1997-03-25 | 1999-06-28 | 日本電気アイシーマイコンシステム株式会社 | Ｐｗｍ制御回路 |
| JP3696386B2 (ja) * | 1997-11-14 | 2005-09-14 | 株式会社ルネサステクノロジ | パルス幅変調信号生成回路 |
-
1999
- 1999-06-29 JP JP18411699A patent/JP3559726B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-28 US US09/605,384 patent/US6421382B1/en not_active Expired - Fee Related
- 2000-06-29 DE DE10031642A patent/DE10031642C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10031642A1 (de) | 2001-02-15 |
| US6421382B1 (en) | 2002-07-16 |
| DE10031642C2 (de) | 2003-03-27 |
| JP2001016081A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3559726B2 (ja) | パルス幅変調信号生成装置 | |
| CN109217740B (zh) | 同步开关信号的系统和方法 | |
| ES2236586T3 (es) | Red de comuniccion y procedimiento para la sincronizacion de un ciclo de comunicacion. | |
| US7979730B2 (en) | Method and device for synchronizing cycle time of a plurality of TTCAN buses based on determined global time deviations and a corresponding bus system | |
| US8214914B2 (en) | Securing wakeup network events | |
| JPWO2009128198A1 (ja) | モータ駆動装置、集積回路装置、モータ装置、およびモータ駆動システム | |
| US6487246B1 (en) | Method and apparatus for programmable pulse width modulated signal generation with period and duty cycle values updated with controlled relative timing | |
| JP3677497B2 (ja) | パルス幅変調波形発生装置及び３相パルス幅変調波形発生装置 | |
| US20150100714A1 (en) | SLAVE IDENTIFIER SCANNING AND HOT-PLUG CAPABILITY OVER CCIe BUS | |
| JP4715760B2 (ja) | マイクロコンピュータ及び制御システム | |
| US6448827B1 (en) | Three-phase pulse width modulation waveform generator | |
| JPH10198633A (ja) | シリアルデータ転送装置 | |
| JP4491083B2 (ja) | モータ制御装置およびその同期方法 | |
| JP3891877B2 (ja) | クロック信号発生装置、通信装置および半導体装置 | |
| EP1678827B1 (en) | Method and apparatus for generating a distortionless pulse width modulated waveform | |
| JPH11219305A (ja) | マイクロコンピュータのリセット装置及びマイクロコンピュータのリセット方法 | |
| JP2004064123A (ja) | ネットワーク通信システム、およびこのネットワーク通信システムを用いた制御処理システム | |
| JPH10254576A (ja) | マイクロコンピュータの制御装置 | |
| JP3082838B2 (ja) | データ転送方法および装置、閾値調整方法および装置 | |
| JPH11296251A (ja) | 情報処理装置 | |
| JPH10247121A (ja) | マイクロコンピュータ | |
| JP2005025440A (ja) | 情報処理装置及びマイクロコンピュータ | |
| JP2002373145A (ja) | ダイレクトメモリアクセス装置 | |
| JP2000213960A (ja) | 制御装置 | |
| JPH04178701A (ja) | パワーｍｏｓ・ｉｃ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040428 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |