JPH04178701A - パワーｍｏｓ・ｉｃ - Google Patents
パワーｍｏｓ・ｉｃInfo
- Publication number
- JPH04178701A JPH04178701A JP30655990A JP30655990A JPH04178701A JP H04178701 A JPH04178701 A JP H04178701A JP 30655990 A JP30655990 A JP 30655990A JP 30655990 A JP30655990 A JP 30655990A JP H04178701 A JPH04178701 A JP H04178701A
- Authority
- JP
- Japan
- Prior art keywords
- output
- section
- register
- pwm
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000004092 self-diagnosis Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパワーＭＯ３−ＩＣに関し、特にシリアル通信
機能を有するパワーＭＯ３ｉＣに関する。
機能を有するパワーＭＯ３ｉＣに関する。
従来、かかるシリアル通信機能を有するパワーＭＯ３・
ＩＣはその出力段を直接マイクロコンピュータにより制
御する構造になっている。
ＩＣはその出力段を直接マイクロコンピュータにより制
御する構造になっている。
第３図は従来の一例を示すパワーＭＯ５−ＩＣのブロッ
ク図である。
ク図である。
第３図に示すように、従来のパワーＭＯＳ・ＩＣＩは出
力段トランジスタ７および自己診断部９とを有する。特
に、マイクロコンピュータ等のＩ１０ボートから出力ト
ランジスタ７のゲート入力を出力パルス制御人力１１に
より直接制御することにより、パルス出力信号８を送出
する出力段のＭＯＳ）ランジスタフのＯＮ１０ Ｆ Ｆ
制御を行っている。この自己診断部４は負荷のオープン
／ショート状況あるいはパワーＭＯ３・ＩＣＩの動作状
況を外部に自己診断出力１０として出力するための自己
診断を行っている。
力段トランジスタ７および自己診断部９とを有する。特
に、マイクロコンピュータ等のＩ１０ボートから出力ト
ランジスタ７のゲート入力を出力パルス制御人力１１に
より直接制御することにより、パルス出力信号８を送出
する出力段のＭＯＳ）ランジスタフのＯＮ１０ Ｆ Ｆ
制御を行っている。この自己診断部４は負荷のオープン
／ショート状況あるいはパワーＭＯ３・ＩＣＩの動作状
況を外部に自己診断出力１０として出力するための自己
診断を行っている。
上述した従来のパワーＭＯＳ−ＩＣは、マイクロコンピ
ュータから直接出力段のトランジスタの○Ｎ／○ＦＦを
制御する構成をとっているため、同一周期、同一デユー
ティ幅のパルスを繰返し出力する場合でも、出力パルス
の０Ｎ１０ＦＦを制御するときにはマイクロコンピュー
タが現在処理中の仕事を一時中断し且つパルス出力制御
の仕事に移行する必要がある。
ュータから直接出力段のトランジスタの○Ｎ／○ＦＦを
制御する構成をとっているため、同一周期、同一デユー
ティ幅のパルスを繰返し出力する場合でも、出力パルス
の０Ｎ１０ＦＦを制御するときにはマイクロコンピュー
タが現在処理中の仕事を一時中断し且つパルス出力制御
の仕事に移行する必要がある。
従って、従来のパワーＭＯ５−ＩＣは、そのプログラム
を設計する際に、他の処理との絡みを十分に考慮した上
で、パルス出力制御部分のソフトウェアを組む必要があ
り、非常に複雑で且つ経験を基盤としたノウハウを必要
とするプログラムになるという欠点がある。
を設計する際に、他の処理との絡みを十分に考慮した上
で、パルス出力制御部分のソフトウェアを組む必要があ
り、非常に複雑で且つ経験を基盤としたノウハウを必要
とするプログラムになるという欠点がある。
本発明の目的は、かかるプログラム設計を容易にすると
ともに、簡単化することのできるパワーＭＯＳ・ＩＣを
提供することにある。
ともに、簡単化することのできるパワーＭＯＳ・ＩＣを
提供することにある。
〔課題を解決するための手段〕
本発明のパワーＭＯ３・ＩＣは、シリアル通信機能を有
するワバーＭＯＳ・ＩＣにおいて、シリアル入力データ
の同期をとり且つスタートピッ）〜の検出やスペースビ
ットの検出を行なうシリアルデータ受信部と、前記シリ
アルデータ受信部より出力パルスの立上がりおよび立下
がりのタイミングデータを受信して格納するレジスタ部
と、基本クロックをカウントするフリーラニングカウン
タおよび前記フリーラニングカウンタのカウント値と前
記レジスタ部の値とを比較する比較部を備えたタイミン
グ発生部と、前記比較部の値が一致した時に出力パルス
の立上がりおよび立下がりを制御するＰＷＭ出力部とを
有して構成される。
するワバーＭＯＳ・ＩＣにおいて、シリアル入力データ
の同期をとり且つスタートピッ）〜の検出やスペースビ
ットの検出を行なうシリアルデータ受信部と、前記シリ
アルデータ受信部より出力パルスの立上がりおよび立下
がりのタイミングデータを受信して格納するレジスタ部
と、基本クロックをカウントするフリーラニングカウン
タおよび前記フリーラニングカウンタのカウント値と前
記レジスタ部の値とを比較する比較部を備えたタイミン
グ発生部と、前記比較部の値が一致した時に出力パルス
の立上がりおよび立下がりを制御するＰＷＭ出力部とを
有して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すパワーＭＯ３・ＩＣの
ブロック図である。
ブロック図である。
第１図に示すように、本実施例のパワーＭＯ８・ＩＣ本
体１は、シリアルデータを受信するシリアルデータ受信
部２と、シリアルデータ２５から入力される出力パルス
の立上がりおよび立下がりのタイミングデータを格納す
るレジスタ部３と、カウンタや比較部を有するタイミン
グ発生部４と、前記比較部からの一致信号によって制御
されるＰＷＭパルス出力部５とから構成される。
体１は、シリアルデータを受信するシリアルデータ受信
部２と、シリアルデータ２５から入力される出力パルス
の立上がりおよび立下がりのタイミングデータを格納す
るレジスタ部３と、カウンタや比較部を有するタイミン
グ発生部４と、前記比較部からの一致信号によって制御
されるＰＷＭパルス出力部５とから構成される。
このパワーＭＯ’Ｓ −ＬＣ本体１におけるシリアルデ
ータ受信部２はマイクロコンピュータ等の制御ＩＣから
送信されるシリアルデータ２５を受信してクロック同期
化する回路であり、シリアルデータ同期部２１と、受信
データのスタートビットを検出するスタートビット検出
部２２と、スタートビット検出信号２６を入力して受信
データ同期用クロック２７を発生するサンプリングパル
ス発生部２３と、クロック同期化された受信データ２８
より受信したシリアルデータ２５のフレーム間の分離情
報を検出しスペースビット検出信号２９を出力するスペ
ースビット検出部２４とを有している。尚、スタートビ
ット検出信号２６はサンプリングパルス発生部２３を活
性化する。
ータ受信部２はマイクロコンピュータ等の制御ＩＣから
送信されるシリアルデータ２５を受信してクロック同期
化する回路であり、シリアルデータ同期部２１と、受信
データのスタートビットを検出するスタートビット検出
部２２と、スタートビット検出信号２６を入力して受信
データ同期用クロック２７を発生するサンプリングパル
ス発生部２３と、クロック同期化された受信データ２８
より受信したシリアルデータ２５のフレーム間の分離情
報を検出しスペースビット検出信号２９を出力するスペ
ースビット検出部２４とを有している。尚、スタートビ
ット検出信号２６はサンプリングパルス発生部２３を活
性化する。
また、レジスタ部３はシリアルデータ受信部２てクロッ
ク同期化された受信データ２８を格納する立上がりパル
ス制御レジスタ３１および立下がりパルス制御レジスタ
３２と、スペース信号検出信号２９に基づきレジスタ選
択信号３４を発生するレジスタアドレス発生部３３とが
ら構成される。特に、ＰＷＭパルス出力のＯＮデユーテ
ィ幅はレジスタ３２に設定される。すなわち、このスペ
ースビット検出信号２９により制御されるレジスタアド
レス発生部３３はレジスタ選択信号３４を出力して受信
データをレジスタ３１に格納するか、あるいはレジスタ
３２に格納するがを制御する。尚、３５．３６はレジス
タ３１．３２に各に設定されたデータの出力である。
ク同期化された受信データ２８を格納する立上がりパル
ス制御レジスタ３１および立下がりパルス制御レジスタ
３２と、スペース信号検出信号２９に基づきレジスタ選
択信号３４を発生するレジスタアドレス発生部３３とが
ら構成される。特に、ＰＷＭパルス出力のＯＮデユーテ
ィ幅はレジスタ３２に設定される。すなわち、このスペ
ースビット検出信号２９により制御されるレジスタアド
レス発生部３３はレジスタ選択信号３４を出力して受信
データをレジスタ３１に格納するか、あるいはレジスタ
３２に格納するがを制御する。尚、３５．３６はレジス
タ３１．３２に各に設定されたデータの出力である。
また、タイミング発生部４は自走しているフリーラニン
グカウンタ４６と、このフリーラニングカウンタ４６゛
のカウント値４５およびレジスタ３１．３２の設定値を
比較し一致した場合に一致信号４３．４４を出力する比
較部４１．４２と、パワーＭＯ３−ＩＣ本体１の外部に
接続された発振子６を励振させ且つフリーラニングカウ
ンタ４６に基本クロック４７を供給する発振部４８とを
有している。ここで、一致信号４３はＰＷＭパルス出力
信号５４の立上がりタイミングを制御し、また一致信号
４４はＰＷＭパルス出力信号５４の立下がりタイミング
を制御するとともに、フリーラニングカウンタ４６をク
リヤする。
グカウンタ４６と、このフリーラニングカウンタ４６゛
のカウント値４５およびレジスタ３１．３２の設定値を
比較し一致した場合に一致信号４３．４４を出力する比
較部４１．４２と、パワーＭＯ３−ＩＣ本体１の外部に
接続された発振子６を励振させ且つフリーラニングカウ
ンタ４６に基本クロック４７を供給する発振部４８とを
有している。ここで、一致信号４３はＰＷＭパルス出力
信号５４の立上がりタイミングを制御し、また一致信号
４４はＰＷＭパルス出力信号５４の立下がりタイミング
を制御するとともに、フリーラニングカウンタ４６をク
リヤする。
更に、ＰＷＭパルス出力部５はタイミング発生部４で生
成したレジスタ・カウンタ値一致信号である立上がりタ
イミング制御信号４３と立下がりタイミング制御信号４
４をＳ、Ｒ入力に供給されるＤ型フリップフロップ５１
と、Ｄ型フリップフロップ５１のζ−出力信号５２をゲ
ート入力しＰＷＭパルス５４を生成するＰ型出力パワー
ＭＯＳ）ランジスタ５３とを有している。
成したレジスタ・カウンタ値一致信号である立上がりタ
イミング制御信号４３と立下がりタイミング制御信号４
４をＳ、Ｒ入力に供給されるＤ型フリップフロップ５１
と、Ｄ型フリップフロップ５１のζ−出力信号５２をゲ
ート入力しＰＷＭパルス５４を生成するＰ型出力パワー
ＭＯＳ）ランジスタ５３とを有している。
このように、パワーＭＯ３・ＩＣにＰＷＭ出力制御機能
を付加することにより、出力パルスのデユーティ幅およ
び周期等を変更するとき以外は、パルス出力がマイクロ
コンピュータの処理とは全く無関係となり、システムの
プログラムを設計しやすく且つ同時に簡素化することが
できる。しかも、かかるパワーＭＯ８−ＩＣを用いたア
クチュエータ・ドライブ・システムて゛は同一のパルス
を繰返し出力することが多いので、本実施例のように一
度レジスタに出力パルスの周期およびデユーティ幅を設
定すると、マイクロコンピュータの処理が絡まずに自動
的に繰返して同一パルスを出力でき、システムの簡素化
に貢献できる。
を付加することにより、出力パルスのデユーティ幅およ
び周期等を変更するとき以外は、パルス出力がマイクロ
コンピュータの処理とは全く無関係となり、システムの
プログラムを設計しやすく且つ同時に簡素化することが
できる。しかも、かかるパワーＭＯ８−ＩＣを用いたア
クチュエータ・ドライブ・システムて゛は同一のパルス
を繰返し出力することが多いので、本実施例のように一
度レジスタに出力パルスの周期およびデユーティ幅を設
定すると、マイクロコンピュータの処理が絡まずに自動
的に繰返して同一パルスを出力でき、システムの簡素化
に貢献できる。
第２図は本発明の他の実施例を示すパワーＭＯ８−ＩＣ
のブロック図である。
のブロック図である。
第２図に示すように、本実施例は前述した一実施例と比
較して、シリアルデータ２５により送信されてくるアド
レス情報（ＩＤアドレス〉と外部のスイッチにより設定
されるＩＤ情報３７とを比較するＩＤアドレス比較器３
つをレジスタ部３に有すること、およびその情報が一致
した場合にのみレジスタ書き込み許可信号３８をレジス
タ３１゜３２へ送出しレジスタへの書き込みを許可する
機能を備えることが異っている。本実施例によれば、パ
ワーＭＯ３・ＩＣが複数個使用された場合、シリアル通
信バスへ重畳される情報の行き先を認識することが容易
に可能になる。尚、その他の回路、すなわちシリアルデ
ータ受信部２．タイミング発生部４．ＰＷＭパルス出力
部５等については、前述した一実施例と同様であるので
、ここでの説明は省略する。
較して、シリアルデータ２５により送信されてくるアド
レス情報（ＩＤアドレス〉と外部のスイッチにより設定
されるＩＤ情報３７とを比較するＩＤアドレス比較器３
つをレジスタ部３に有すること、およびその情報が一致
した場合にのみレジスタ書き込み許可信号３８をレジス
タ３１゜３２へ送出しレジスタへの書き込みを許可する
機能を備えることが異っている。本実施例によれば、パ
ワーＭＯ３・ＩＣが複数個使用された場合、シリアル通
信バスへ重畳される情報の行き先を認識することが容易
に可能になる。尚、その他の回路、すなわちシリアルデ
ータ受信部２．タイミング発生部４．ＰＷＭパルス出力
部５等については、前述した一実施例と同様であるので
、ここでの説明は省略する。
以上説明したように、本発明のパワーＭＯ３・ＩＣは、
ＰＷＭ出力制御機能を付加することにより、出力パルス
のデユーティ幅や周期等を変更する場合以外、そのパル
ス出力に関してマイクロコンピュータの処理とは全く無
関係にすることができ、システムのプログラムを設計し
やすく且つ同時に簡素化することが可能になるという効
果がある。また、本発明は同一のパルスを繰返し出力す
ることの多いパワーＭＯ３・ＩＣを用いたアクチュエー
タ・ドライブ・システムにおいて、−度レジスタに出力
に出力パルスの周期やデユーティ幅を設定することによ
り、マイクロコンピュータの処理が絡まずに自動的に繰
返し同一パルスを出力することができるので、システム
の簡素化を実現できるという効果がある。
ＰＷＭ出力制御機能を付加することにより、出力パルス
のデユーティ幅や周期等を変更する場合以外、そのパル
ス出力に関してマイクロコンピュータの処理とは全く無
関係にすることができ、システムのプログラムを設計し
やすく且つ同時に簡素化することが可能になるという効
果がある。また、本発明は同一のパルスを繰返し出力す
ることの多いパワーＭＯ３・ＩＣを用いたアクチュエー
タ・ドライブ・システムにおいて、−度レジスタに出力
に出力パルスの周期やデユーティ幅を設定することによ
り、マイクロコンピュータの処理が絡まずに自動的に繰
返し同一パルスを出力することができるので、システム
の簡素化を実現できるという効果がある。
第１図は本発明の一実施例を示すパワーＭＯ３・ＩＣの
ブロック図、第２図は本発明の他の実施例を示すパワー
ＭＯ３・ＩＣのブロック図、第３図は従来の一例を示す
パワーＭＯＳ−ＩＣのブロック図である。 １・・・パワーＭＯ３−ＩＣ本体、２・・・シリアルデ
ータ受信部、３・・・レジスタ部、４・・・タイミング
発生部、５・・・ＰＷＭパルス出力部、２１・・・シリ
アルデータ同期部、２２・・・スタートビット検出部、
２３・・・サンプリングパルス発生部、２４・・・スペ
ースビット検出部、２５・・・シリアル・データ、２６
・・・スタートビット検出信号、２７・・・受信データ
同期用クロック、２８・・・同期化受信データ、２９・
・・スペースビット検出信号、３１・・・立上がりパル
ス制御レジスタ、３２・・・立下がりパルス制御レジス
夕、３３・・・レジスタアドレス発生部、３４・・・レ
ジスタ選択信号、３５．３６・・・レジスタ設定値、３
７・・・ＩＤアドレス情報、３８・・・レジスタ書き込
み許可信号、３９・・・ＩＤアドレス比較器、４１゜４
２・・・比較器、４３．４４・・・レジスタ・カウンタ
値一致信号、４５・・・フリーラニングカウンタのカウ
ント値、４６・・・フリーラニングカウンタ、４７・・
・基本クロック、４８・・・発振部、５１・・・Ｄ型フ
リップフロップ、５２・・・ζ−出力、５３・・・出力
段トランジスタ（Ｐ−ｃｈ）、５４・・・ＰＷＭパルス
出力信号。
ブロック図、第２図は本発明の他の実施例を示すパワー
ＭＯ３・ＩＣのブロック図、第３図は従来の一例を示す
パワーＭＯＳ−ＩＣのブロック図である。 １・・・パワーＭＯ３−ＩＣ本体、２・・・シリアルデ
ータ受信部、３・・・レジスタ部、４・・・タイミング
発生部、５・・・ＰＷＭパルス出力部、２１・・・シリ
アルデータ同期部、２２・・・スタートビット検出部、
２３・・・サンプリングパルス発生部、２４・・・スペ
ースビット検出部、２５・・・シリアル・データ、２６
・・・スタートビット検出信号、２７・・・受信データ
同期用クロック、２８・・・同期化受信データ、２９・
・・スペースビット検出信号、３１・・・立上がりパル
ス制御レジスタ、３２・・・立下がりパルス制御レジス
夕、３３・・・レジスタアドレス発生部、３４・・・レ
ジスタ選択信号、３５．３６・・・レジスタ設定値、３
７・・・ＩＤアドレス情報、３８・・・レジスタ書き込
み許可信号、３９・・・ＩＤアドレス比較器、４１゜４
２・・・比較器、４３．４４・・・レジスタ・カウンタ
値一致信号、４５・・・フリーラニングカウンタのカウ
ント値、４６・・・フリーラニングカウンタ、４７・・
・基本クロック、４８・・・発振部、５１・・・Ｄ型フ
リップフロップ、５２・・・ζ−出力、５３・・・出力
段トランジスタ（Ｐ−ｃｈ）、５４・・・ＰＷＭパルス
出力信号。
Claims (1)
- シリアル通信機能を有するワパーＭＯＳ・ＩＣにおいて
、シリアル入力データの同期をとり且つスタートビット
の検出やスペースビットの検出を行なうシリアルデータ
受信部と、前記シリアルデータ受信部より出力パルスの
立上がりおよび立下がりのタイミングデータを受信して
格納するレジスタ部と、基本クロックをカウントするフ
リーラニングカウンタおよび前記フリーラニングカウン
タのカウント値と前記レジスタ部の値とを比較する比較
部を備えたタイミング発生部と、前記比較部の値が一致
した時に出力パルスの立上がりおよび立下がりを制御す
るＰＷＭ出力部とを有することを特徴とするパワーＭＯ
Ｓ・ＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30655990A JPH04178701A (ja) | 1990-11-13 | 1990-11-13 | パワーｍｏｓ・ｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30655990A JPH04178701A (ja) | 1990-11-13 | 1990-11-13 | パワーｍｏｓ・ｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04178701A true JPH04178701A (ja) | 1992-06-25 |
Family
ID=17958510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30655990A Pending JPH04178701A (ja) | 1990-11-13 | 1990-11-13 | パワーｍｏｓ・ｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04178701A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5935236A (en) * | 1997-08-08 | 1999-08-10 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer capable of outputting pulses |
-
1990
- 1990-11-13 JP JP30655990A patent/JPH04178701A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5935236A (en) * | 1997-08-08 | 1999-08-10 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer capable of outputting pulses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09167134A (ja) | データ同期システム | |
| JPH04178701A (ja) | パワーｍｏｓ・ｉｃ | |
| JP2004185378A (ja) | クロック同期式シリアル通信装置および半導体集積回路装置 | |
| KR100304393B1 (ko) | 모터제어장치 | |
| JP3492494B2 (ja) | 乱数発生回路 | |
| US6804732B2 (en) | Port sampling circuit apparatus incorporated in a microcomputer | |
| US5940599A (en) | Data processor | |
| US6092129A (en) | Method and apparatus for communicating signals between circuits operating at different frequencies | |
| KR100223026B1 (ko) | 동기화 회로 | |
| JP3176055B2 (ja) | パワーｍｏｓ集積回路 | |
| US6041418A (en) | Race free and technology independent flag generating circuitry associated with two asynchronous clocks | |
| JP2798918B2 (ja) | パルス幅変調回路 | |
| JPH1153339A (ja) | パルス出力機能付マイクロコンピュータ | |
| JPH01140216A (ja) | クロック同期型システムにおけるクロック切替え制御方式 | |
| SU1599978A1 (ru) | Устройство дл вычитани и добавлени импульсов | |
| JP2960120B2 (ja) | パルス発生装置 | |
| JPH01280918A (ja) | インターバルタイマ | |
| JPS6342524A (ja) | 論理回路ブロツク動作モ−ド設定方式 | |
| JPH04211832A (ja) | 情報処理装置 | |
| JPS62280952A (ja) | タイマへのクロツク供給方式 | |
| JPH0740255B2 (ja) | ワンチップマイクロコンピュータ | |
| JPH03296120A (ja) | クロックジェネレータ | |
| JP2001042967A (ja) | マイクロコンピュータ | |
| JP2003204670A (ja) | Ｐｗｍ信号生成システム及びｐｗｍ信号生成方法 | |
| JPH04168511A (ja) | 半導体集積回路 |