JPH10254576A - マイクロコンピュータの制御装置 - Google Patents
マイクロコンピュータの制御装置Info
- Publication number
- JPH10254576A JPH10254576A JP9051921A JP5192197A JPH10254576A JP H10254576 A JPH10254576 A JP H10254576A JP 9051921 A JP9051921 A JP 9051921A JP 5192197 A JP5192197 A JP 5192197A JP H10254576 A JPH10254576 A JP H10254576A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- output
- microcomputer
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 マイクロコンピュータのシステムクロックを
利用して分解能を上げることができる制御装置を提供す
る。 【解決手段】 水晶発振器３０１から出力されるクロッ
クは１／Ｒ分周器３０２によって分周され、位相比較器
３０３の一方に入力される。位相比較器３０３の他方に
は、フィードバック分周器３０４からの出力が入力さ
れ、両者の入力の位相差の出力はチャージポンプ３０５
およびループフィルタ３０６を介し、電圧制御発振器３
０７に入力され、この入力電圧に対応した周波数のクロ
ックが出力される。このクロックはフィードバック分周
器３０４への入力となる。マルチプレクサ３０８は、水
晶発振器３０１からの出力、電圧制御発振器３０７から
の出力、電圧制御発振器３０７からの出力を１／２分
周、１／４分周した出力を選択してプログラマブル分周
器３０９に出力する。プログラマブル分周器３０９で
は、このマルチプレクサ３０８で選択された出力をさら
にプログラマブル分周器３０９で設定された分周値ＰＤ
で分周したクロックをＰＣＬＫとして出力する。
利用して分解能を上げることができる制御装置を提供す
る。 【解決手段】 水晶発振器３０１から出力されるクロッ
クは１／Ｒ分周器３０２によって分周され、位相比較器
３０３の一方に入力される。位相比較器３０３の他方に
は、フィードバック分周器３０４からの出力が入力さ
れ、両者の入力の位相差の出力はチャージポンプ３０５
およびループフィルタ３０６を介し、電圧制御発振器３
０７に入力され、この入力電圧に対応した周波数のクロ
ックが出力される。このクロックはフィードバック分周
器３０４への入力となる。マルチプレクサ３０８は、水
晶発振器３０１からの出力、電圧制御発振器３０７から
の出力、電圧制御発振器３０７からの出力を１／２分
周、１／４分周した出力を選択してプログラマブル分周
器３０９に出力する。プログラマブル分周器３０９で
は、このマルチプレクサ３０８で選択された出力をさら
にプログラマブル分周器３０９で設定された分周値ＰＤ
で分周したクロックをＰＣＬＫとして出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータのシステムクロックを逓倍したクロックに基づいて
制御するマイクロコンピュータの制御装置に関する。
ータのシステムクロックを逓倍したクロックに基づいて
制御するマイクロコンピュータの制御装置に関する。
【０００２】
【従来の技術】マイクロコンピュータのシステムクロッ
クを利用して制御するものとして、例えばステッピング
モータがある。このステッピングモータでは、ステッピ
ングモータのパルスレートを決めるために、外部からの
システムクロックを逓倍したクロックに基づいて、さら
にこの逓倍されたクロックをマイクロコンピュータの内
部タイマの入力としてステッピングモータの外部ポート
から入力して制御する制御システムが知られている。こ
のようなマイクロコンピュータの制御システムは、複写
機やスキャナの原稿読取部に使用されているステッピン
グモータの制御に適用されている。すなわち、複写機の
読取スキャナは複写倍率を変更するためにステッピング
モータの回転速度を変更する必要があり、この変更はマ
イクロコンピュータの内部タイマの値を変更することに
よって行っている。
クを利用して制御するものとして、例えばステッピング
モータがある。このステッピングモータでは、ステッピ
ングモータのパルスレートを決めるために、外部からの
システムクロックを逓倍したクロックに基づいて、さら
にこの逓倍されたクロックをマイクロコンピュータの内
部タイマの入力としてステッピングモータの外部ポート
から入力して制御する制御システムが知られている。こ
のようなマイクロコンピュータの制御システムは、複写
機やスキャナの原稿読取部に使用されているステッピン
グモータの制御に適用されている。すなわち、複写機の
読取スキャナは複写倍率を変更するためにステッピング
モータの回転速度を変更する必要があり、この変更はマ
イクロコンピュータの内部タイマの値を変更することに
よって行っている。
【０００３】
【発明が解決しようとする課題】ところで、従来の複写
機では、変倍率の可変分解能は１％程度であったので、
このようにマイクロコンピュータの内部タイマの値を変
更する前述の方式で問題はなかったが、変倍率の可変分
解能が０．１％あるいは０．０１％というような高分解
能が要求されてくると、このような従来方式では、最高
分解能が外部からのシステムクロックの逓倍クロック以
上に上げることが不可能であり、対応することができな
かった。
機では、変倍率の可変分解能は１％程度であったので、
このようにマイクロコンピュータの内部タイマの値を変
更する前述の方式で問題はなかったが、変倍率の可変分
解能が０．１％あるいは０．０１％というような高分解
能が要求されてくると、このような従来方式では、最高
分解能が外部からのシステムクロックの逓倍クロック以
上に上げることが不可能であり、対応することができな
かった。
【０００４】この発明は、このような背景に鑑みてなさ
れたもので、第１の目的は、マイクロコンピュータのシ
ステムクロックを利用して制御するものの分解能を上げ
ることができるマイクロコンピュータの制御装置を提供
することにある。第２の目的は、ステッピングモータに
適用したときに、可変分解能を上げ、要求される読取ス
キャナの速度の微調整を精度よく行なえるマイクロコン
ピュータの制御装置を提供することにある。
れたもので、第１の目的は、マイクロコンピュータのシ
ステムクロックを利用して制御するものの分解能を上げ
ることができるマイクロコンピュータの制御装置を提供
することにある。第２の目的は、ステッピングモータに
適用したときに、可変分解能を上げ、要求される読取ス
キャナの速度の微調整を精度よく行なえるマイクロコン
ピュータの制御装置を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、第１の手段は、外部から入力されるシステムクロッ
クを逓倍したクロックに基づいて外部ポートを制御する
マイクロコンピュータの制御装置において、前記外部か
ら入力されるシステムクロックの周波数を変更する手段
を備えていることを特徴とする。
に、第１の手段は、外部から入力されるシステムクロッ
クを逓倍したクロックに基づいて外部ポートを制御する
マイクロコンピュータの制御装置において、前記外部か
ら入力されるシステムクロックの周波数を変更する手段
を備えていることを特徴とする。
【０００６】第２の手段は、第１の手段において、前記
変更する手段によるシステムクロックの変更時に、前記
マイクロコンピュータをリセット状態に保持する手段を
さらに備えていることを特徴とする。
変更する手段によるシステムクロックの変更時に、前記
マイクロコンピュータをリセット状態に保持する手段を
さらに備えていることを特徴とする。
【０００７】第３の手段は、第１の手段において、前記
外部ポートがステッピングモータの制御ポートであるこ
とを特徴とする。
外部ポートがステッピングモータの制御ポートであるこ
とを特徴とする。
【０００８】第４の手段は、第２の手段において、前記
変更する手段によって変更されるシステムクロックがス
テッピングモータの外部ポートに入力されるシステムク
ロックであることを特徴とする。
変更する手段によって変更されるシステムクロックがス
テッピングモータの外部ポートに入力されるシステムク
ロックであることを特徴とする。
【０００９】第５の手段は、第１の手段において、前記
システムクロックの周波数を変更する手段が、水晶発振
器から出力されるクロックを分周する第１の分周手段
と、電圧制御発振手段から出力されたクロックを分周す
る第２の分周手段と、前記第１の分周手段から出力され
るクロックと前記第２の分周手段から出力されるクロッ
クが入力され、両クロックの位相を比較する位相比較手
段と、この位相比較手段の出力を電圧に変換し、変換さ
れた出力電圧を前記電圧制御発振手段に入力する電圧変
換手段と、前記電圧制御発振手段から出力されるクロッ
クを所定の分周比で分周する複数の分周器と、前記電圧
制御発振器から出力されるクロックおよび前記複数の分
周器から出力されるクロックの１つを選択する選択手段
と、この選択手段によって選択されたクロックを外部か
ら設定される分周比で分周する第３の分周手段とを含ん
で構成されることを特徴とする。
システムクロックの周波数を変更する手段が、水晶発振
器から出力されるクロックを分周する第１の分周手段
と、電圧制御発振手段から出力されたクロックを分周す
る第２の分周手段と、前記第１の分周手段から出力され
るクロックと前記第２の分周手段から出力されるクロッ
クが入力され、両クロックの位相を比較する位相比較手
段と、この位相比較手段の出力を電圧に変換し、変換さ
れた出力電圧を前記電圧制御発振手段に入力する電圧変
換手段と、前記電圧制御発振手段から出力されるクロッ
クを所定の分周比で分周する複数の分周器と、前記電圧
制御発振器から出力されるクロックおよび前記複数の分
周器から出力されるクロックの１つを選択する選択手段
と、この選択手段によって選択されたクロックを外部か
ら設定される分周比で分周する第３の分周手段とを含ん
で構成されることを特徴とする。
【００１０】なお、以下の実施形態では、前記外部から
入力されるシステムクロックの周波数を変更する手段が
プログラマブルクロック発生器３および第２のマイクロ
コンピュータ２に対応し、システムクロックの変更時に
前記マイクロコンピュータをリセット状態に保持する手
段が第２のマイクロコンピュータ２に対応している。ま
た、第１の分周手段は１／Ｒ分周器３０１に、第１の分
周手段はフィートバック分周器３０４に、位相比較手段
は位相比較器３０３に、電圧変換手段はチャージポンプ
３０５およびループフィルタ３０６に、電圧発振制御手
段は電圧制御発振器３０７に、複数の分周器は１／２分
周器３１０および１／４分周器３１１に、選択手段はマ
ルチプレクサ３０８に、第３の分周手段はプログラマブ
ル分周器３０９にそれぞれ対応する。
入力されるシステムクロックの周波数を変更する手段が
プログラマブルクロック発生器３および第２のマイクロ
コンピュータ２に対応し、システムクロックの変更時に
前記マイクロコンピュータをリセット状態に保持する手
段が第２のマイクロコンピュータ２に対応している。ま
た、第１の分周手段は１／Ｒ分周器３０１に、第１の分
周手段はフィートバック分周器３０４に、位相比較手段
は位相比較器３０３に、電圧変換手段はチャージポンプ
３０５およびループフィルタ３０６に、電圧発振制御手
段は電圧制御発振器３０７に、複数の分周器は１／２分
周器３１０および１／４分周器３１１に、選択手段はマ
ルチプレクサ３０８に、第３の分周手段はプログラマブ
ル分周器３０９にそれぞれ対応する。
【００１１】
【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。
施の形態について説明する。
【００１２】図１は、本発明の一実施形態に係るマイク
ロコンピュータを使用したステッピングモータの制御シ
ステムのブロック図である。同図において、本実施形態
に係る制御システムは、第１および第２のマイクロコン
ピュータ１、２と、プログラマブルクロック発生器３
と、ステッピングモータ４と、このステッピングモータ
４を駆動するためのステッピングモータドライバ５と、
外部メモリ６とから基本的に構成されている。
ロコンピュータを使用したステッピングモータの制御シ
ステムのブロック図である。同図において、本実施形態
に係る制御システムは、第１および第２のマイクロコン
ピュータ１、２と、プログラマブルクロック発生器３
と、ステッピングモータ４と、このステッピングモータ
４を駆動するためのステッピングモータドライバ５と、
外部メモリ６とから基本的に構成されている。
【００１３】この実施形態における第１のマイクロコン
ピュータとしては、例えばＮＥＣ社製のＶ５５ＰＩが使
用される。プログラマブルクロック発生器３は水晶振動
子の発振周波数を第２のマイクロコンピュータ２からの
シリアル信号７によってコントロールされた発振周波数
のクロックにして第１のマイクロコンピュータ１のシス
テムクロック端子１０１に入力する。また、第２のマイ
クロコンピュータ２のポートの１つは第１のマイクロコ
ンピュータ１のシステムリセット端子１０２に入力さ
れ、第１のマイクロコンピュータ１のリセットの制御を
行なう。第１のマイクロコンピュータ１のポート７（１
０３）は、ステッピングモータドライバ５に接続され、
ステッピングモータ４の出力制御を行なっている。な
お、この実施形態におけるステッピングモータ４の制御
は、第１のマイクロコンピュータ１に設けられているリ
アルタイム出力ポート機能によって行なわれる。
ピュータとしては、例えばＮＥＣ社製のＶ５５ＰＩが使
用される。プログラマブルクロック発生器３は水晶振動
子の発振周波数を第２のマイクロコンピュータ２からの
シリアル信号７によってコントロールされた発振周波数
のクロックにして第１のマイクロコンピュータ１のシス
テムクロック端子１０１に入力する。また、第２のマイ
クロコンピュータ２のポートの１つは第１のマイクロコ
ンピュータ１のシステムリセット端子１０２に入力さ
れ、第１のマイクロコンピュータ１のリセットの制御を
行なう。第１のマイクロコンピュータ１のポート７（１
０３）は、ステッピングモータドライバ５に接続され、
ステッピングモータ４の出力制御を行なっている。な
お、この実施形態におけるステッピングモータ４の制御
は、第１のマイクロコンピュータ１に設けられているリ
アルタイム出力ポート機能によって行なわれる。
【００１４】リアルタイム出力ポート機能は、タイマ０
からのプログラマブルなインターバルでポート７バッフ
ァの内容を１ビット単位で出力できるものである。タイ
マ０とは図２に示すように１６ビットのタイマ・レジス
タ０（ＴＭ0 ）、１６ビットのコンペア・レジスタ（Ｃ
Ｍ00，ＣＭ01）、１６ビットのキャプチャ・レジスタ
（ＣＴ00, ＣＴ01）から構成され、１６ビットのフリー
・ランニング・タイマとして機能する。ソースクロック
は内部クロック（φ／８）を使用する。フリー・ランニ
ング・タイマは、図３に示すように１６ビットのタイマ
・レジスタ（ＴＭ）でソース・クロックをカウントし、
カウントの開始はＴＭＣレジスタのＣＥビットをセット
することにより行われる。ＣＥビットがセットされてい
る状態でさらにＣＥビットをセット（１）した場合、Ｔ
Ｍレジスタはクリアされないでカウント動作を続ける。
ＦＦＦＦＨまでカウントすると、ＴＭレジスタからのボ
ローが発生し、ＴＭＣレジスタのＯＶＦフラグをセット
する。ボロー発生時、ＴＭレジスタはクリアされ、カウ
ント動作を継続する。
からのプログラマブルなインターバルでポート７バッフ
ァの内容を１ビット単位で出力できるものである。タイ
マ０とは図２に示すように１６ビットのタイマ・レジス
タ０（ＴＭ0 ）、１６ビットのコンペア・レジスタ（Ｃ
Ｍ00，ＣＭ01）、１６ビットのキャプチャ・レジスタ
（ＣＴ00, ＣＴ01）から構成され、１６ビットのフリー
・ランニング・タイマとして機能する。ソースクロック
は内部クロック（φ／８）を使用する。フリー・ランニ
ング・タイマは、図３に示すように１６ビットのタイマ
・レジスタ（ＴＭ）でソース・クロックをカウントし、
カウントの開始はＴＭＣレジスタのＣＥビットをセット
することにより行われる。ＣＥビットがセットされてい
る状態でさらにＣＥビットをセット（１）した場合、Ｔ
Ｍレジスタはクリアされないでカウント動作を続ける。
ＦＦＦＦＨまでカウントすると、ＴＭレジスタからのボ
ローが発生し、ＴＭＣレジスタのＯＶＦフラグをセット
する。ボロー発生時、ＴＭレジスタはクリアされ、カウ
ント動作を継続する。
【００１５】リアルタイム出力ポートは、図４に示すよ
うに、ポート７バッファ（Ｐ７Ｈ，Ｐ７Ｌ）４０１、リ
アルタイム出力ポート（ＲＴＰ）４０２、リアルタイム
出力ポート・ディレイ指定レジスタ（ＲＴＰＤ）４０
３、ディレイカウンタ４０４、およびリアルタイム出力
ポート・コントロール・レジスタ（ＲＴＰＣ）４０５か
ら基本的に構成されている。
うに、ポート７バッファ（Ｐ７Ｈ，Ｐ７Ｌ）４０１、リ
アルタイム出力ポート（ＲＴＰ）４０２、リアルタイム
出力ポート・ディレイ指定レジスタ（ＲＴＰＤ）４０
３、ディレイカウンタ４０４、およびリアルタイム出力
ポート・コントロール・レジスタ（ＲＴＰＣ）４０５か
ら基本的に構成されている。
【００１６】ポート７バッファ４０１は、ポート７（１
０３）をリアルタイム出力ポートモードに設定したとき
に、次に出力するデータを保持しておくレジスタであ
る。所定の転送タイミングで、保持した内容をリアルタ
イム出力ポート（ＲＴＰ）４０２に転送し、端子に出力
する。リアルタイム出力ポート４０２の出力データは、
ポート７バッファ４０１からこの出力ポートに保持さ
れ、端子から出力される。なお、この出力ポート４０２
はポート７（１０３）の出力ポートとは異なり、８／１
ビットの命令操作によってリード／ライト可能である。
リアルタイム出力ポート・ディレイ指定レジスタ４０５
およびディレイ・カウンタ４０４は、リアルタイム出力
ポート４０２から出力端子への出力タイミングに遅延時
間を入れるモードを使用する際、設定および使用するレ
ジスタである。ポート７バッファＰ７Ｌのビットが
「０」に設定されている場合、転送トリガの発生タイミ
ングからリアルタイム出力ポート・ディレイ指定レジス
タ４０３に設定されているカウント・クロック時間分の
遅延時間が経過した後、出力端子の対応ビットに「０」
が出力される。このときの遅延時間は、ディレイ・カウ
ンタ４０４でカウントされる。リアルタイム出力ポート
・コントロール・レジスタ４０５は、リアルタイム出力
ポートの動作モードを指定するもので、データ出力時の
ディレイ挿入の有無、ポート７バッファ４０１へのデー
タ転送タイミング、また、転送タイミングのトリガなど
を指定することができる。
０３）をリアルタイム出力ポートモードに設定したとき
に、次に出力するデータを保持しておくレジスタであ
る。所定の転送タイミングで、保持した内容をリアルタ
イム出力ポート（ＲＴＰ）４０２に転送し、端子に出力
する。リアルタイム出力ポート４０２の出力データは、
ポート７バッファ４０１からこの出力ポートに保持さ
れ、端子から出力される。なお、この出力ポート４０２
はポート７（１０３）の出力ポートとは異なり、８／１
ビットの命令操作によってリード／ライト可能である。
リアルタイム出力ポート・ディレイ指定レジスタ４０５
およびディレイ・カウンタ４０４は、リアルタイム出力
ポート４０２から出力端子への出力タイミングに遅延時
間を入れるモードを使用する際、設定および使用するレ
ジスタである。ポート７バッファＰ７Ｌのビットが
「０」に設定されている場合、転送トリガの発生タイミ
ングからリアルタイム出力ポート・ディレイ指定レジス
タ４０３に設定されているカウント・クロック時間分の
遅延時間が経過した後、出力端子の対応ビットに「０」
が出力される。このときの遅延時間は、ディレイ・カウ
ンタ４０４でカウントされる。リアルタイム出力ポート
・コントロール・レジスタ４０５は、リアルタイム出力
ポートの動作モードを指定するもので、データ出力時の
ディレイ挿入の有無、ポート７バッファ４０１へのデー
タ転送タイミング、また、転送タイミングのトリガなど
を指定することができる。
【００１７】このようなリアルタイム出力ポート機能に
よってステッピングモータ４を制御する場合には、図５
に示すように外部空間にあらかじめ設定されている２つ
のデータ格納領域（出力データ領域６ａおよび出力タイ
ミング・データ領域６ｂ）から、リアルタイム出力ポー
ト機能のバッファ・レジスタ（Ｐ７Ｈ，Ｐ７Ｌ）４０１
およびコンペア・レジスタ（ＣＭ00, ＣＭ01）に更新デ
ータを転送する。すなわち、ステッピングモータ４の相
切り替えの出力パターンは外部メモリ６のメモリ空間の
出力データ領域６ａに確保され、ステッピングモータ４
のパルスレートは出力タイミングデータ領域６ｂに確保
される。また、ステッピングモータ４の制御は、単純な
データ転送などを割り込み要求で起動されるＣＰＵ内部
の専用ファームウエアであるマイクロプログラムで処理
するマクロサービスとの組み合わせて行なわれる。な
お、マクロサービスとは、単純なデータ転送などを割り
込み要求で起動されるマイクロプログラムで処理する機
能であり、単純かつ定型的な割り込み処理を自動処理す
る。マクロサービス処理は、割り込み要求によって処理
され、ソフトウエア処理が主体となるユーザ・プログラ
ムの割り込み処理ルーチンへの分岐の発生頻度をできる
だけ少なくし、レジスタ退避、初期化、レジスタ復帰、
割り込みルーチンからの復帰といった一連の処理による
ソフトウエアのオーバヘッドを抑え、ＣＰＵの使用効率
を向上させている。
よってステッピングモータ４を制御する場合には、図５
に示すように外部空間にあらかじめ設定されている２つ
のデータ格納領域（出力データ領域６ａおよび出力タイ
ミング・データ領域６ｂ）から、リアルタイム出力ポー
ト機能のバッファ・レジスタ（Ｐ７Ｈ，Ｐ７Ｌ）４０１
およびコンペア・レジスタ（ＣＭ00, ＣＭ01）に更新デ
ータを転送する。すなわち、ステッピングモータ４の相
切り替えの出力パターンは外部メモリ６のメモリ空間の
出力データ領域６ａに確保され、ステッピングモータ４
のパルスレートは出力タイミングデータ領域６ｂに確保
される。また、ステッピングモータ４の制御は、単純な
データ転送などを割り込み要求で起動されるＣＰＵ内部
の専用ファームウエアであるマイクロプログラムで処理
するマクロサービスとの組み合わせて行なわれる。な
お、マクロサービスとは、単純なデータ転送などを割り
込み要求で起動されるマイクロプログラムで処理する機
能であり、単純かつ定型的な割り込み処理を自動処理す
る。マクロサービス処理は、割り込み要求によって処理
され、ソフトウエア処理が主体となるユーザ・プログラ
ムの割り込み処理ルーチンへの分岐の発生頻度をできる
だけ少なくし、レジスタ退避、初期化、レジスタ復帰、
割り込みルーチンからの復帰といった一連の処理による
ソフトウエアのオーバヘッドを抑え、ＣＰＵの使用効率
を向上させている。
【００１８】リアルタイム出力ポート４０２はタイマ０
に基づいて構成されており、タイマ０のカウント・クロ
ックのソースはシステムクロックの８分周出力φ／８と
なっている。従来の制御方式では、第１のマイクロコン
ピュータ１のシステムクロックは固定なので、ステッピ
ングモータ４の回転速度の可変分解能はこのφ／８とな
っている。例えばシステムクロックφが１０ＭＨｚとす
ると、φ／８の周期は０．８μｓで、これが最高分解能
となり、これ以上の分解能は不可能である。このこと
は、これ以上のステッピングモータの速度の微調整は不
可能であることを示している。
に基づいて構成されており、タイマ０のカウント・クロ
ックのソースはシステムクロックの８分周出力φ／８と
なっている。従来の制御方式では、第１のマイクロコン
ピュータ１のシステムクロックは固定なので、ステッピ
ングモータ４の回転速度の可変分解能はこのφ／８とな
っている。例えばシステムクロックφが１０ＭＨｚとす
ると、φ／８の周期は０．８μｓで、これが最高分解能
となり、これ以上の分解能は不可能である。このこと
は、これ以上のステッピングモータの速度の微調整は不
可能であることを示している。
【００１９】一方、この実施形態では、プログラム可能
なクロック発生器、すなわちプログラマブルクロック発
生器３からの出力を第１のマイクロコンピュータ１のシ
ステムクロックとしており、このプログラマブルクロッ
ク発生器３からのクロック出力を第２のマイクロコンピ
ュータ２からの制御データによって変化させることによ
り、システムクロックを変更することが可能となる。そ
して、このようなシステムクロックの可変分解能がステ
ッピングモータの回転速度の可変分解能となり、従来方
式よりも高い分解能を得ることができる。
なクロック発生器、すなわちプログラマブルクロック発
生器３からの出力を第１のマイクロコンピュータ１のシ
ステムクロックとしており、このプログラマブルクロッ
ク発生器３からのクロック出力を第２のマイクロコンピ
ュータ２からの制御データによって変化させることによ
り、システムクロックを変更することが可能となる。そ
して、このようなシステムクロックの可変分解能がステ
ッピングモータの回転速度の可変分解能となり、従来方
式よりも高い分解能を得ることができる。
【００２０】図２は、このようなプログラマブルクロッ
ク発生器３の概略構成を示す機能ブロック図である。同
図において、プログラマブルクロック発生器３は水晶発
振器３０１、１／Ｒ分周器３０２、位相比較器３０３、
フィードバック分周器３０４、チャージポンプ３０５、
ループフィルタ３０６、電圧制御発振機（ＶＣＯ）３０
７、マルチプレクサ３０８、およびプログラマブル分周
器３０９から構成されている。
ク発生器３の概略構成を示す機能ブロック図である。同
図において、プログラマブルクロック発生器３は水晶発
振器３０１、１／Ｒ分周器３０２、位相比較器３０３、
フィードバック分周器３０４、チャージポンプ３０５、
ループフィルタ３０６、電圧制御発振機（ＶＣＯ）３０
７、マルチプレクサ３０８、およびプログラマブル分周
器３０９から構成されている。
【００２１】このように構成すると、水晶発振器３０１
から出力されるクロックは１／Ｒ分周器３０２によって
分周され、位相比較器３０３の一方の端子に入力され
る。位相比較器３０３の他方の端子には、フィードバッ
ク分周器（１／Ｍ）３０４からの出力が入力され、両者
の入力の位相差の出力はチャージポンプ３０５およびル
ープフィルタ３０６を介し、電圧制御発振器３０７に入
力され、この入力電圧に対応した周波数のクロックが出
力される。この出力はフィードバック分周器３０４への
入力ともなっている。なお、１／Ｒ分周器３０２の分周
値Ｒとフィードバック分周器３０４の分周値Ｍは外部か
らの制御信号によって変更することができる。電圧制御
発振器３０７の後段に位置するマルチプレクサ３０８
は、水晶発振器３０１からの出力、電圧制御発振器３０
７からの出力、電圧制御発振器３０７からの出力を１／
２分周器で１／２分周した出力、および電圧制御発振器
３０７からの出力を１／４分周器で１／４分周した出力
を選択してプログラマブル分周器３０９に出力する。プ
ログラマブル分周器３０９では、このマルチプレクサ３
０８で選択された出力をさらにプログラマブル分周器３
０９で設定された分周値ＰＤで分周したクロックをＰＣ
ＬＫとして出力する。したがって、１／Ｒ分周器３０
２、フィードバック分周器３０４でＲとＭを選択し、マ
ルチプレクサ３０８で分周比を選択し、さらにプログラ
マブル分周器３０９で分周比１／ＰＤを設定することに
よって水晶発振器３０１からのクロック出力の周波数を
変更することができる。
から出力されるクロックは１／Ｒ分周器３０２によって
分周され、位相比較器３０３の一方の端子に入力され
る。位相比較器３０３の他方の端子には、フィードバッ
ク分周器（１／Ｍ）３０４からの出力が入力され、両者
の入力の位相差の出力はチャージポンプ３０５およびル
ープフィルタ３０６を介し、電圧制御発振器３０７に入
力され、この入力電圧に対応した周波数のクロックが出
力される。この出力はフィードバック分周器３０４への
入力ともなっている。なお、１／Ｒ分周器３０２の分周
値Ｒとフィードバック分周器３０４の分周値Ｍは外部か
らの制御信号によって変更することができる。電圧制御
発振器３０７の後段に位置するマルチプレクサ３０８
は、水晶発振器３０１からの出力、電圧制御発振器３０
７からの出力、電圧制御発振器３０７からの出力を１／
２分周器で１／２分周した出力、および電圧制御発振器
３０７からの出力を１／４分周器で１／４分周した出力
を選択してプログラマブル分周器３０９に出力する。プ
ログラマブル分周器３０９では、このマルチプレクサ３
０８で選択された出力をさらにプログラマブル分周器３
０９で設定された分周値ＰＤで分周したクロックをＰＣ
ＬＫとして出力する。したがって、１／Ｒ分周器３０
２、フィードバック分周器３０４でＲとＭを選択し、マ
ルチプレクサ３０８で分周比を選択し、さらにプログラ
マブル分周器３０９で分周比１／ＰＤを設定することに
よって水晶発振器３０１からのクロック出力の周波数を
変更することができる。
【００２２】ここで、この実施形態における分解能につ
いてさらに詳細に説明する。図６のプログラマブルクロ
ック発生器３の出力ＰＣＬＫの周波数Ｆ（ＰＣＬＫ）
は、 Ｆ（ＰＣＬＫ）＝Ｆ（ＸＴＡＬ）×（Ｍ／Ｒ） ×（１ｏｒ１／２ｏｒ１／４）×１／ＰＤ ＝Ｆ（ＸＴＡＬ）×Ｍ／Ａ ・・・（１） ∵ Ａ＝Ｒ（１ｏｒ２ｏｒ４）×ＰＤ となる。ここで、（１）式で取り得る値は、 Ｍ ：１〜１０２４ Ｒ ：１〜 １２８ ＰＤ：１〜 ２０ とする。そこで、Ｍの値を＋１したときの差を求める
と、周波数Ｆおよび周期Ｔは、 Ｆ（Ｍ）＝Ｆ（ＸＴＡＬ）×Ｍ／Ａ Ｔ（Ｍ）＝１／Ｆ（Ｍ）＝Ａ／Ｆ・Ｍ となり、同様に、 Ｆ（Ｍ＋１）＝Ｆ（ＸＴＡＬ）Ｍ／Ａ Ｔ（Ｍ＋１）＝１／Ｆ（Ｍ＋１） ＝Ａ／Ｆ（Ｍ＋１） となる。したがって、周期の差は、 ΔＴ＝Ｔ（Ｍ）−Ｔ（Ｍ−１） ＝Ａ／Ｆ｛１／Ｍ−１／（Ｍ＋１）｝ ＝｛Ａ／（Ｆ・Ｍ）｝｛１／（Ｍ＋１）｝ ＝Ａ／ＦＭ（Ｍ＋１） となる。
いてさらに詳細に説明する。図６のプログラマブルクロ
ック発生器３の出力ＰＣＬＫの周波数Ｆ（ＰＣＬＫ）
は、 Ｆ（ＰＣＬＫ）＝Ｆ（ＸＴＡＬ）×（Ｍ／Ｒ） ×（１ｏｒ１／２ｏｒ１／４）×１／ＰＤ ＝Ｆ（ＸＴＡＬ）×Ｍ／Ａ ・・・（１） ∵ Ａ＝Ｒ（１ｏｒ２ｏｒ４）×ＰＤ となる。ここで、（１）式で取り得る値は、 Ｍ ：１〜１０２４ Ｒ ：１〜 １２８ ＰＤ：１〜 ２０ とする。そこで、Ｍの値を＋１したときの差を求める
と、周波数Ｆおよび周期Ｔは、 Ｆ（Ｍ）＝Ｆ（ＸＴＡＬ）×Ｍ／Ａ Ｔ（Ｍ）＝１／Ｆ（Ｍ）＝Ａ／Ｆ・Ｍ となり、同様に、 Ｆ（Ｍ＋１）＝Ｆ（ＸＴＡＬ）Ｍ／Ａ Ｔ（Ｍ＋１）＝１／Ｆ（Ｍ＋１） ＝Ａ／Ｆ（Ｍ＋１） となる。したがって、周期の差は、 ΔＴ＝Ｔ（Ｍ）−Ｔ（Ｍ−１） ＝Ａ／Ｆ｛１／Ｍ−１／（Ｍ＋１）｝ ＝｛Ａ／（Ｆ・Ｍ）｝｛１／（Ｍ＋１）｝ ＝Ａ／ＦＭ（Ｍ＋１） となる。
【００２３】具体的には、例えば、 Ｆ（ＸＴＡＬ）＝１０ＭＨｚ Ｍ＝５１２ Ａ＝Ｒ×（１ｏｒ２ｏｒ４）×ＰＤ ＝５１２×１×１ ＝５１２ とすると、 ΔＴ＝（Ａ／Ｆ・Ｍ）｛１／（Ｍ＋１）｝ ＝｛（５／２）／１０Ｍ×５１２｝×１／（５１２＋１） ＝（１／１０ＭＨｚ）×１／５１３ となり、１／１０ＭＨｚ＝０．１μｓの１／５１３の分
解能となる。
解能となる。
【００２４】また、プログラマブルクロック発生器１か
らの出力されるシステムクロックを変化させる際に、一
時的にクロックが乱れ、異常クロックとなる場合や、ク
ロック発生器１が内部に分周回路を持っており、その分
周レジスタが８ビット×２の１６ビット構成で８ビット
レジスタを順次変更する場合など、変更途中に異常長さ
のクロックが発生する場合がある。このようにシステム
クロックが乱れると、マイクロコンピュータのプログラ
ム異常となり、システムが暴走する場合ある。これを防
止するために、第１のマイクロコンピュータ１のシステ
ムリセット端子に、第２のマイクロコンピュータ２から
制御信号が入力されており、システムクロックの立ち上
がり時や変更時にはリセット状態にしておき、システム
クロックが安定した後、リセットを解除してマイクロコ
ンピュータの暴走をお防ぐようにしている。
らの出力されるシステムクロックを変化させる際に、一
時的にクロックが乱れ、異常クロックとなる場合や、ク
ロック発生器１が内部に分周回路を持っており、その分
周レジスタが８ビット×２の１６ビット構成で８ビット
レジスタを順次変更する場合など、変更途中に異常長さ
のクロックが発生する場合がある。このようにシステム
クロックが乱れると、マイクロコンピュータのプログラ
ム異常となり、システムが暴走する場合ある。これを防
止するために、第１のマイクロコンピュータ１のシステ
ムリセット端子に、第２のマイクロコンピュータ２から
制御信号が入力されており、システムクロックの立ち上
がり時や変更時にはリセット状態にしておき、システム
クロックが安定した後、リセットを解除してマイクロコ
ンピュータの暴走をお防ぐようにしている。
【００２５】この暴走防止の処理手順を図３のフローチ
ャートに示す。この処理では、システムの電源が投入さ
れると（ステップ７０１）、第２のマイクロコンピュー
タ２の動作がスタートし（ステップ７０２）、第１のマ
イクロコンピュータ１は第２のマイクロコンピュータか
ら出力されるリセット信号によってリセットされる（ス
テップ７０３）。そして、第２のマイクロコンピュータ
２はプログラマブルクロック発生器３に対してクロック
設定のためのデータをセットする（ステップ７０４）。
次いで、所定時間ディレイをかけ（ステップ７０５）、
クロックが安定すると、第２のマイクロコンピュータ２
は第１のマイクロコンピュータ１のリセットを解除する
（ステップ７０６）。このリセット解除によって第１の
マイクロコンピュータ１は動作を開始する（ステップ７
０７）。
ャートに示す。この処理では、システムの電源が投入さ
れると（ステップ７０１）、第２のマイクロコンピュー
タ２の動作がスタートし（ステップ７０２）、第１のマ
イクロコンピュータ１は第２のマイクロコンピュータか
ら出力されるリセット信号によってリセットされる（ス
テップ７０３）。そして、第２のマイクロコンピュータ
２はプログラマブルクロック発生器３に対してクロック
設定のためのデータをセットする（ステップ７０４）。
次いで、所定時間ディレイをかけ（ステップ７０５）、
クロックが安定すると、第２のマイクロコンピュータ２
は第１のマイクロコンピュータ１のリセットを解除する
（ステップ７０６）。このリセット解除によって第１の
マイクロコンピュータ１は動作を開始する（ステップ７
０７）。
【００２６】また、第１のマイクロコンピュータ１のシ
ステムクロックを変更するときには（ステップ７０
８）、第２のマイクロコンピュータ２は第１のマイクロ
コンピュータ１をリセットして（ステップ７０９）第１
のマイクロコンピュータ１の動作を停止させ（ステップ
７１０）、さらにプログラマブルクロック発生器３のデ
ータを変更する（ステップ７１１）。そして、所定のデ
ィレイをかけて（ステップ７１２）クロックが安定する
と、第２のマイクロコンピュータ２は第１のマイクロコ
ンピュータ１のリセットを解除し（ステップ７１３）、
第１のマイクロコンピュータ１の動作を開始させる（ス
テップ７１４）。
ステムクロックを変更するときには（ステップ７０
８）、第２のマイクロコンピュータ２は第１のマイクロ
コンピュータ１をリセットして（ステップ７０９）第１
のマイクロコンピュータ１の動作を停止させ（ステップ
７１０）、さらにプログラマブルクロック発生器３のデ
ータを変更する（ステップ７１１）。そして、所定のデ
ィレイをかけて（ステップ７１２）クロックが安定する
と、第２のマイクロコンピュータ２は第１のマイクロコ
ンピュータ１のリセットを解除し（ステップ７１３）、
第１のマイクロコンピュータ１の動作を開始させる（ス
テップ７１４）。
【００２７】
【発明の効果】以上説明したように請求項１記載の発明
によれば、外部から入力されるシステムクロックの周波
数を変更する手段を備えているので、システムクロック
の周波数を変更して分解能を上げることができる。
によれば、外部から入力されるシステムクロックの周波
数を変更する手段を備えているので、システムクロック
の周波数を変更して分解能を上げることができる。
【００２８】請求項２記載の発明によれば、システムク
ロックの変更時にマイクロコンピュータをリセット状態
に保持するので、システムクロックの変更に伴うマイク
ロコンピュータの暴走の発生を抑えることができる。
ロックの変更時にマイクロコンピュータをリセット状態
に保持するので、システムクロックの変更に伴うマイク
ロコンピュータの暴走の発生を抑えることができる。
【００２９】請求項３記載の発明によれば、ステッピン
グモータに対してシステムクロックの変更によってステ
ッピングモータの速度制御を行なうので、ステッピング
モータの可変分解能を上げ、速度の微調整を精度よく行
なうことができる。
グモータに対してシステムクロックの変更によってステ
ッピングモータの速度制御を行なうので、ステッピング
モータの可変分解能を上げ、速度の微調整を精度よく行
なうことができる。
【００３０】請求項４記載の発明によれば、ステッピン
グモータの速度をシステムクロックを変更して可変する
ときにマイクロコンピュータの暴走を抑えることが可能
なので、ステッピングモータの速度制御を確実に行なう
ことができる。
グモータの速度をシステムクロックを変更して可変する
ときにマイクロコンピュータの暴走を抑えることが可能
なので、ステッピングモータの速度制御を確実に行なう
ことができる。
【００３１】請求項５記載の発明によれば、第１および
第２の分周手段、複数の分周器、ならびに外部から設定
される分周比で分周する第３の分周手段によってそれぞ
れ分周してシステムクロックを変更するので、分解能を
上げることができる。
第２の分周手段、複数の分周器、ならびに外部から設定
される分周比で分周する第３の分周手段によってそれぞ
れ分周してシステムクロックを変更するので、分解能を
上げることができる。
【図１】本発明の一実施形態に係るステッピングモータ
の速度制御システムの構成を示す機能ブロック図であ
る。
の速度制御システムの構成を示す機能ブロック図であ
る。
【図２】本発明の一実施形態に係るタイマユニットの構
成を示す図である。
成を示す図である。
【図３】本発明の一実施形態に係るタイマユニットの動
作を示すタイミングチャートである。
作を示すタイミングチャートである。
【図４】本発明の一実施形態に係るマイクロコンピュー
タのリアルタイム出力ポートの構成を示すブロック図で
ある。
タのリアルタイム出力ポートの構成を示すブロック図で
ある。
【図５】本発明の一実施形態に係るマイクロコンピュー
タのリアルタイム出力ポートによるステッピングモータ
の制御例を示す図である。
タのリアルタイム出力ポートによるステッピングモータ
の制御例を示す図である。
【図６】図１におけるプログラマブルクロック発生装置
の構成を示す機能ブロック図である。
の構成を示す機能ブロック図である。
【図７】システムの暴走を抑制するための動作手順を示
すフローチャートである。
すフローチャートである。
１ 第１のマイクロコンピュータ ２ 第２のマイクロコンピュータ ３ プログラマブルクロック発生器 ４ ステッピングモータ ５ ステッピングモータドライバ ６ 外部メモリ ３０１ 水晶発振器 ３０２ １／Ｒ分周器 ３０３ 位相比較器 ３０４ フィードバック分周器 ３０５ チャージポンプ ３０６ ループフィルタ ３０７ 電圧制御発振器 ３０８ マルチプレクサ ３０９ プログラマブル分周器
Claims (5)
- 【請求項１】 外部から入力されるシステムクロックを
逓倍したクロックに基づいて外部ポートを制御するマイ
クロコンピュータの制御装置において、 前記外部から入力されるシステムクロックの周波数を変
更する手段を備えていることを特徴とするマイクロコン
ピュータの制御装置。 - 【請求項２】 前記変更する手段によるシステムクロッ
クの変更時に、前記マイクロコンピュータをリセット状
態に保持する手段をさらに備えていることを特徴とする
請求項１記載のマイクロコンピュータの制御装置。 - 【請求項３】 前記外部ポートがステッピングモータの
制御ポートであることを特徴とする請求項１記載のマイ
クロコンピュータの制御装置。 - 【請求項４】 前記変更する手段によって変更されるシ
ステムクロックがステッピングモータの外部ポートから
入力されるシステムクロックであることを特徴とする請
求項２記載のマイクロコンピュータの制御装置。 - 【請求項５】 前記システムクロックの周波数を変更す
る手段が、水晶発振器から出力されるクロックを分周す
る第１の分周手段と、電圧制御発振器から出力されたク
ロックを分周する第２の分周手段と、前記第１の分周手
段から出力されるクロックと前記第２の分周手段から出
力されるクロックが入力され、両クロックの位相を比較
する位相比較手段と、この位相比較手段の出力を電圧に
変換し、変換された出力電圧を前記電圧制御発振器に入
力する電圧変換手段と、前記電圧制御発振器から出力さ
れるクロックを所定の分周比で分周する複数の分周器
と、前記電圧制御発振器から出力されるクロックおよび
前記複数の分周器から出力されるクロックの１つを選択
する選択手段と、この選択手段によって選択されたクロ
ックを外部から設定される分周比で分周する第３の分周
手段とを含んで構成されることを特徴とする請求項１記
載のマイクロコンピュータの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9051921A JPH10254576A (ja) | 1997-03-06 | 1997-03-06 | マイクロコンピュータの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9051921A JPH10254576A (ja) | 1997-03-06 | 1997-03-06 | マイクロコンピュータの制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10254576A true JPH10254576A (ja) | 1998-09-25 |
Family
ID=12900349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9051921A Pending JPH10254576A (ja) | 1997-03-06 | 1997-03-06 | マイクロコンピュータの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10254576A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255882B1 (en) * | 1998-04-28 | 2001-07-03 | Nec Corporation | Method and system of switching clock signal |
| JP2001305434A (ja) * | 2000-04-18 | 2001-10-31 | Asahi Optical Co Ltd | 像振れ補正装置 |
| JP2007079904A (ja) * | 2005-09-14 | 2007-03-29 | Seiko Epson Corp | 半導体集積回路 |
-
1997
- 1997-03-06 JP JP9051921A patent/JPH10254576A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255882B1 (en) * | 1998-04-28 | 2001-07-03 | Nec Corporation | Method and system of switching clock signal |
| JP2001305434A (ja) * | 2000-04-18 | 2001-10-31 | Asahi Optical Co Ltd | 像振れ補正装置 |
| JP2007079904A (ja) * | 2005-09-14 | 2007-03-29 | Seiko Epson Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9588916B1 (en) | Interrupt latency reduction | |
| JP4206151B2 (ja) | クロック発生方法およびシステム | |
| JP4077979B2 (ja) | 半導体集積回路装置 | |
| JPH08249085A (ja) | マイクロプロセッサ、マイクロプロセッサの内部クロック周波数を制御するタイミング信号を与えるクロック制御回路、およびマイクロプロセッサを駆動する内部クロック信号の周波数を制御する方法 | |
| US6963992B1 (en) | Method and apparatus to generate clock and control signals for over-clocking recovery in a PLL | |
| US6255882B1 (en) | Method and system of switching clock signal | |
| GB2332763A (en) | Clock control type information processing apparatus | |
| JP3559726B2 (ja) | パルス幅変調信号生成装置 | |
| KR100704349B1 (ko) | 신호 에지 사이의 간격을 측정하는 장치 | |
| US5742650A (en) | Power reduction method and apparatus for phase-locked loop based clocks in a data processing system | |
| JPH10254576A (ja) | マイクロコンピュータの制御装置 | |
| JPH0844594A (ja) | データ処理装置 | |
| JPH0262196B2 (ja) | ||
| JP3970474B2 (ja) | クロック信号発生回路及びそのクロック周波数調整方法 | |
| JP5414479B2 (ja) | 半導体装置 | |
| JP3551907B2 (ja) | クロック信号供給装置およびその制御方法 | |
| US6177821B1 (en) | Microcomputer with frequency multiplication circuit | |
| JP2773546B2 (ja) | パルス発生回路 | |
| JPH11296251A (ja) | 情報処理装置 | |
| EP0602422A1 (en) | Dynamic frequency shifting with divide by one clock generators | |
| JPH05303444A (ja) | クロック信号供給装置 | |
| JP5056886B2 (ja) | クロック信号生成装置及び電子装置 | |
| JP3736511B2 (ja) | 時刻変更方法およびそれを用いた時計回路 | |
| JPS6364588A (ja) | モ−タのデイジタル制御装置 | |
| JP2004070722A (ja) | マイクロコンピュータ |