JP3551907B2 - クロック信号供給装置およびその制御方法 - Google Patents
クロック信号供給装置およびその制御方法 Download PDFInfo
- Publication number
- JP3551907B2 JP3551907B2 JP2000275489A JP2000275489A JP3551907B2 JP 3551907 B2 JP3551907 B2 JP 3551907B2 JP 2000275489 A JP2000275489 A JP 2000275489A JP 2000275489 A JP2000275489 A JP 2000275489A JP 3551907 B2 JP3551907 B2 JP 3551907B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- unit
- control
- operation clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば、基準クロック信号および動作クロック信号によって駆動されるツインクロック方式のマイクロコンピュータに用いて好適なクロック信号供給装置およびその制御方法に関する。
【０００２】
【従来の技術】
携帯電話、ページャ、コードレス電話等の移動体通信機器、ワープロ、複写器、ファックス等のＯＡ機器、パーソナルコンピュータ、このパソコンの周辺機器等のＯＡ機器、テレビ、ビデオ、エアコン等の電化製品、さらにこれらの製品をリモコン制御するリモコン装置等には、時計機能あるいはタイマ機能を具備したものがあり、これらの機器にはツインクロック方式のマイクロコンピュータが搭載されている。
【０００３】
例えば、これらの機器の一例としては、離れた主装置（例えば、テレビ）の動作をリモコン信号によって制御するリモコン装置があり、このリモコン装置には液晶パネルと赤外線発信部とが設けられている。
リモコン装置に搭載されたマイクロコンピュータは、基準クロック信号（例えば、３２．７６８ｋＨｚ）によって駆動される時刻＆カレンダ機能と、動作クロック信号（例えば、４ＭＨｚ）によって駆動されるリモコン信号処理機能とを備えている。また、マイクロコンピュータの入力側には操作スイッチ、出力側には液晶パネルを制御駆動する液晶表示用ドライバ、赤外線発信部からリモコン信号を発信させるリモコン信号用ドライバ等が接続されている。
そして、マイクロコンピュータは、ユーザが操作スイッチを操作していない待機状態にあっては、基準クロック信号を受けて液晶パネル上に月日および時刻を表示させ、操作スイッチを操作した動作状態にあっては、動作クロック信号を受けて赤外線発信部から赤外線によるリモコン信号を主装置に向けて発信させるものである。
【０００４】
ここで、図９および図１０を参照しつつ、マイクロコンピュータを駆動するクロック発振器の接続状態について、２つの例を挙げて説明する。
図９は、ツインクロック方式のマイクロコンピュータ（以下、ＣＰＵユニット１０００という）に基準クロック発振器１１０および動作クロック発振器１２０を接続したものである。
【０００５】
このＣＰＵユニット１０００には、基準クロック発振器１１０からの基準クロック信号を受けて駆動される時刻＆カレンダ機能と、動作クロック発振器１２０からの動作クロック信号を受けて装置自体を動作させる機能（例えば、リモコン信号処理機能）とを備えている。
基準クロック発振器１１０は、例えば３２．７６８ｋＨｚの周波数を有する基準クロック信号を発生させるもので、音叉型水晶振動子等からなる振動子Ｘ１と、この振動子Ｘ１から安定した信号を取り出すための発振回路ＯＳＣ１とを具備している。
動作クロック発振器１２０は、例えば４ＭＨｚの周波数を有する動作クロック信号を発生させるもので、ＡＴ（厚みすべり）型水晶振動子あるいは圧電セラミック振動子等からなる振動子Ｘ２と、この振動子Ｘ２から安定した信号を取り出すための発振回路ＯＳＣ２とを具備している。そして、発振回路ＯＳＣ２は、ＣＰＵユニット１０００からの指令信号に基づいてＯＮ／ＯＦＦ制御されるものである。
【０００６】
そして、ＣＰＵユニット１０００は、装置自体の機能を動作させていない待機状態にあっては、このＣＰＵユニット１０００からはＯＦＦの指令信号が発振回路ＯＳＣ２に向けて出力され、動作クロック発振器１２０から動作クロック信号がＣＰＵユニット１０００に供給されるのを停止する。これにより、ＣＰＵユニット１０００は、基準クロック発振器１１０からの基準クロック信号のみを受け、この基準クロック信号に基づいて時刻＆カレンダ機能のみを動作させる。
この際、前述した如く、ＣＰＵユニット１０００に液晶表示ドライバおよび液晶パネルを接続した場合には、この液晶パネルに月日および時刻を表示させる。
【０００７】
一方、装置自体の機能を動作させる動作状態にあっては、ＣＰＵユニット１０００からはＯＮの指令信号が発振回路ＯＳＣ２に向けて出力され、動作クロック発振器１２０から動作クロック信号が供給される。これにより、ＣＰＵユニット１０００は、この動作クロック信号を受けて、装置自体の機能動作（例えば、リモコン信号の発信動作）を行わせる。
【０００８】
また、図１０は、他の従来技術を示したものである。この従来技術では、基準クロック発振器１１０に代えて、ＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃｋ）を有する基準クロック発振器１３０をツインクロック方式のＣＰＵユニット１０００´に接続したものである。
【０００９】
この基準クロック発振器１３０は、振動子Ｘ１、発振回路ＯＳＣ１および時刻＆カレンダ機能を有するＲＴＣとして構成されている。そして、時刻＆カレンダ機能は、低周波クロックによって時刻およびカレンダを常に計時し、ＣＰＵユニット１０００´からの指令信号に基づき、これらの情報を選択的にＣＰＵユニット１０００´に供給するものである。
ここで、基準クロック発振器１３０はＲＴＣとして構成されているため、ＣＰＵユニット１０００´には基準クロック信号に基づいて動作される時刻＆カレンダ機能を備える必要がない。
【００１０】
【発明が解決しようとする課題】
ところで、動作クロック発振器１２０を構成する振動子Ｘ２には、高周波の動作クロック信号を生成させるため、ＡＴ（厚みすべり）型水晶振動子あるいは圧電セラミック振動子等が採用されている。これらの振動子は機械的な振動で振動子Ｘ１よりもはるかに高い周波数で振動するため、動作クロック発振器１２０の消費電流が数ｍＡとなる。
一方、基準クロック発振器１１０，１３０を構成する振動子Ｘ１には、音叉型水晶振動子等が採用され、その消費電流が数μＡとなる。
これらの従来技術のように、ＣＰＵユニットに対して周波数の高い動作クロック信号を生成する動作クロック発振器１２０を接続した場合には、その消費電流が大きくなってしまう、という問題があった。
【００１１】
本発明は、以上の問題に鑑みてなされたものであり、比較的低い周波数のクロック信号を発生する１つの発振源を用いて、２つの異なった周波数のクロック信号を低消費電力で発生させることのできるクロック信号供給装置およびその制御方法を提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、基準クロック信号および動作クロック信号を外部の処理ユニットに供給するクロック信号供給装置であって
、
一定の周波数の基準クロック信号を発生する発振源と、
前記基準クロック信号と比較信号との位相を比較して位相差検出信号を出力する位相比較部と、前記位相差検出信号を直流に変換して制御信号を生成する制御信号生成部と、前記制御信号に応じた周波数の前記動作クロック信号を発生する電圧制御発振部と、前記動作クロック信号を逓倍あるいは分周して前記比較信号を生成する比較信号生成部と、を具備した周波数シンセサイザ手段と、
前記動作クロック信号の周波数がロック状態であるときに、ロック信号を出力するロック判定手段と、
前記処理ユニットに対して前記動作クロック信号の供給を行う動作クロック信号出力手段と、
前記位相比較部、制御信号生成部、比較信号生成部およびロック判定手段を駆動させる第１駆動手段と、前記第１駆動手段による駆動の後、前記動作クロック信号の周波数が「＋」となる側に前記制御信号生成部をチャージし、前記電圧制御発振部を駆動させる第２駆動手段と、前記第２駆動手段による駆動の後、前記ロック判定手段からロック信号が出力されたとき、前記動作クロック信号出力手段を駆動させる第３駆動手段と、を具備し、前記周波数シンセサイザ手段を制御すると共に、前記ロック信号に基づいて前記動作クロック信号出力手段を制御する制御手段と、を備えた
ことを特徴としている。
【００１４】
請求項２記載の発明は、基準クロック信号または動作クロック信号を外部の処理ユニットに選択的に供給するクロック信号供給装置であって、
一定の周波数の基準クロック信号を発生する発振源と、
前記基準クロック信号と比較信号との位相を比較して位相差検出信号を出力する位相比較部と、前記位相差検出信号を直流に変換して制御信号を生成する制御信号生成部と、前記制御信号に応じた周波数の前記動作クロック信号を発生する電圧制御発振部と、前記動作クロック信号を逓倍あるいは分周して前記比較信号を生成する比較信号生成部と、を具備した周波数シンセサイザ手段と、
前記動作クロック信号の周波数がロック状態であるときに、ロック信号を出力するロック判定手段と、
前記処理ユニットに対して前記動作クロック信号の供給を行う動作クロック信号出力手段と、
前記基準クロック信号または動作クロック信号出力手段を介して供給される前記動作クロック信号を選択出力する選択出力手段と、
前記位相比較部、制御信号生成部、比較信号生成部およびロック判定手段を駆動させる第１駆動手段と、前記第１駆動手段による駆動の後、前記動作クロック信号の周波数が「＋」となる側に前記制御信号生成部をチャージし、前記電圧制御発振部を駆動させる第２駆動手段と、前記第２駆動手段による駆動の後、前記ロック判定手段からロック信号が出力されたとき、前記動作クロック信号出力手段を駆動させる第３駆動手段と、を具備し、前記周波数シンセサイザ手段の制御、前記ロック信号に基づいた前記動作クロック信号出力手段の制御を行うと共に、前記処理ユニットからの指令信号に基づいた前記選択出力手段の制御を行う制御手段と、を備えた
ことを特徴としている。
【００１９】
請求項３記載の発明は、請求項１または２記載のクロック信号供給装置において、
前記ロック判定手段は、制御信号生成部から出力される制御信号が所定範囲にあるか否かに基づいて前記動作クロック信号のロック状態を判定する
ことを特徴としている。
【００２０】
請求項４記載の発明は、請求項１または２記載のクロック信号供給装置において、
前記制御手段を基準クロック信号によって時計動作またはカレンダ動作の少なくともいずれかを計時するＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃｋ）回路内に設けた
ことを特徴としている。
【００２１】
請求項５記載の発明は、請求項１または２記載のクロック信号供給装置において、
前記制御手段を前記基準クロック信号によって計時する動作を行うＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃｋ）回路内に設けた
ことを特徴としている。
【００２２】
請求項６記載の発明は、請求項１または２記載のクロック信号供給装置において、
前記発振源は、圧電振動子と、この圧電振動子から安定した信号を取り出すための発振回路とを備えた
ことを特徴としている。
【００２３】
請求項７記載の発明は、請求項６記載のクロック信号供給装置において、
前記圧電振動子は、音叉型水晶振動子である
ことを特徴としている。
【００２４】
請求項８記載の発明は、請求項１または２記載のクロック信号供給装置において、
前記周波数シンセサイザ手段は、その設定値を変えることにより周波数の異なる前記動作クロック信号を発生可能な手段であり、前記制御手段は複数の前記設定値から所定の周波数で発振するための設定値を前記周波数シンセサイザ手段に設定する設定手段を備えている
ことを特徴としている。
【００２５】
請求項９記載の発明は、一定の周波数の基準クロック信号を発生する発振源と、前記基準クロック信号を逓倍あるいは分周して前記動作クロック信号を生成する周波数シンセサイザ回路と、前記動作クロック信号の周波数がロック状態であるときに、ロック信号を出力するロック判定回路と、前記処理ユニットに対して前記動作クロック信号の供給を行う動作クロック信号出力回路と、前記周波数シンセサイザ回路を制御すると共に、前記ロック信号に基づいて前記動作クロック信号出力回路を制御する制御回路と、を備え、
前記周波数シンセサイザ回路は、入力される基準クロック信号と比較信号との位相を比較して位相差検出信号を出力する位相比較部と、前記位相差検出信号を直流に変換して制御信号を生成する制御信号生成部と、前記制御信号に応じた周波数のクロック信号を発生する電圧制御発振部と、前記クロック信号を逓倍あるいは分周して前記比較信号を生成する比較信号生成部と、を具備し、
基準クロック信号および動作クロック信号を外部の処理ユニットに供給するクロック信号供給装置の制御方法であって、
前記位相比較部、制御信号生成部、比較信号生成部およびロック判定回路を駆動させる第１駆動工程と、
前記動作クロック信号の周波数が「＋」となる側に前記制御信号生成部をチャージし、前記電圧制御発振部を駆動させる第２駆動工程と、
前記ロック判定回路からロック信号が出力されたとき、前記動作クロック信号出力回路を駆動させる第３駆動工程と、を順次行う
ことを特徴としている。
【００２７】
請求項１０記載の発明は、一定の周波数の基準クロック信号を発生する発振源と、前記基準クロック信号を逓倍あるいは分周して動作クロック信号を生成する周波数シンセサイザ回路と、前記動作クロック信号の周波数がロック状態であるときに、ロック信号を出力するロック判定回路と、前記処理ユニットに対して前記動作クロック信号の供給を行う動作クロック信号出力回路と、前記基準クロック信号または動作クロック信号出力回路を介して供給される前記動作クロック信号を選択出力する選択出力回路と、前記周波数シンセサイザ回路の制御、前記ロック信号に基づいた前記動作クロック信号出力回路の制御を行うと共に、前記処理ユニットからの指令信号に基づいた前記選択出力回路の制御を行う制御手段と、を備え、
前記周波数シンセサイザ回路は、入力される基準クロック信号と比較信号との位相を比較して位相差検出信号を出力する位相比較部と、前記位相差検出信号を直流に変換して制御信号を生成する制御信号生成部と、前記制御信号に応じた周波数のクロック信号を発生する電圧制御発振部と、前記クロック信号を逓倍あるいは分周して前記比較信号を生成する比較信号生成部と、を具備し、
基準クロック信号または動作クロック信号を外部の処理ユニットに選択的に供給するクロック信号供給装置の制御方法であって、
前記位相比較部、制御信号生成部、比較信号生成部およびロック判定回路を駆動させる第１駆動工程と、
前記動作クロック信号の周波数が「＋」となる側に前記制御信号生成部をチャージし、前記電圧制御発振部を駆動させる第２駆動工程と、
前記ロック判定回路からロック信号が出力されたとき、前記動作クロック信号出力回路を駆動させる第３駆動工程と、を順次行う
ことを特徴としている。
【００２８】
請求項１１記載の発明は、請求項９または１０記載のクロック信号供給装置の制御方法において、
前記ロック判定回路から出力されるロック信号を監視し、当該クロック信号供給装置の動作開始から所定時間を経過しても前記ロック信号がアクティブにならない場合、当該クロック信号供給装置を故障として診断する工程を設けた
ことを特徴としている。
【００２９】
請求項１２記載の発明は、請求項９または１０記載のクロック信号供給装置の制御方法において、
前記制御信号生成部から出力される制御信号が予め決められた所定範囲から逸脱している場合、当該クロック信号供給装置を故障として診断する工程を設けたことを特徴としている。
【００３０】
【発明の実施の形態】
次に、図面を参照して本発明の好適な実施形態について説明する。
【００３１】
［１］ 第１実施形態
［１・１］ 第１実施形態の大略構成
図１は、第１実施形態によるクロック信号供給装置１０の構成を示している。このクロック信号供給装置１０は、例えば、携帯電話、ページャ、コードレス電話等の移動体通信機器、ワープロ、複写器、ファックス等のＯＡ機器、パーソナルコンピュータ、このパソコンの周辺機器等のＯＡ機器、テレビ、ビデオ、エアコン等の電化製品、さらにこれらの製品をリモコン制御するリモコン装置等に搭載されたマイクロコンピュータを駆動させるクロックとして用いられるものである。
次に、クロック信号供給装置１０の詳細について説明する。
このクロック信号供給装置１０は、ＲＴＣ１１と、ＰＬＬ（Ｐｈａｓｅ Ｌｏ ｃｋｅｄ Ｌｏｏｐ）２０とによって大略構成されている。
【００３２】
［１・２］ ＲＴＣ１１の構成
ここで、ＲＴＣ１１は、音叉型水晶振動子等からなる振動子Ｘおよびこの振動子Ｘから安定した基準クロック信号ＣＬＫ１（例えば、３２．７６８ｋＨｚ）を取り出すための発振回路ＯＳＣからなる基準クロック発振器１２と、この基準クロック発振器１２からの基準クロック信号ＣＬＫ１を受けて、時刻＆カレンダを計時する時刻＆カレンダ機能およびＰＬＬ２０の動作を制御するＰＬＬ制御処理機能とを有するモジュール１３とを備え、このモジュール１３にはレジスタ１４が付設されている。
【００３３】
そして、基準クロック発振器１２は、ＣＰＵユニット１０００´に基準クロック信号ＣＬＫ１を直接供給すると共に、モジュール１３およびＰＬＬ２０に供給する。モジュール１３は、この基準クロック信号ＣＬＫ１を受けて時刻＆カレンダ機能を動作させる。この時刻＆カレンダ機能は、基準クロック信号ＣＬＫ１によって時刻およびカレンダを常に計時し、ＣＰＵユニット１０００´からの指令信号に基づき、これらの情報を選択的にＣＰＵユニット１０００´に供給するものである。一方、モジュール１３の持つＰＬＬ制御処理機能については、後に説明するものとする。
【００３４】
［１・３］ ＰＬＬ２０の構成
また、ＰＬＬ２０は、図２に示すように、モジュール１３からの設定値Ｎを受けて所定の周波数（例えば、４ＭＨｚ）の動作クロック信号ＣＬＫ２を生成する周波数シンセサイザとして構成されている。
【００３５】
このＰＬＬ２０は、入力される基準クロック信号ＣＬＫ１と比較信号との位相を比較して位相差検出信号を出力する位相比較器２１と、この位相差検出信号を直流に変換して制御信号を生成するローパスフィルタ（以下、ＬＰＦという）２２と、この制御信号に応じた周波数の制御クロック信号を発生する電圧制御発振回路（以下、ＶＣＯという）２３と、前記制御クロック信号をモジュール１２から供給される設定値Ｎに基づいて逓倍あるいは分周して前記比較信号を生成するプログラマブル分周器２４とを具備し、さらに、このＰＬＬ２０には、制御クロック信号の周波数が所定周波数範囲内にあるロック状態であるときにロック信号を出力するロック判定回路２５と、制御クロック信号を動作クロック信号ＣＬＫ２としてＣＰＵユニット１０００´に向けて供給するのを許可するバッファ２６とが設けられている。
また、本実施形態では、位相比較器２１にはチャージポンプ２１Ａが付設されている。
【００３６】
ここで、ＰＬＬ２０のうち、位相比較器２１、ＬＰＦ２２、ＶＣＯ２３およびプログラマブル分周器２４による制御クロック信号（周波数：Ｎ×３２．７６８ｋＨｚ）の発生動作は一般的であるため、その詳細については省略するものとする。
【００３７】
本実施形態によるＰＬＬ２０では、このＰＬＬ２０を構成する個々の回路がモジュール１３から供給される駆動信号ＯＮ１、ＯＮ２、ＯＮ３によって順次駆動制御される。このため、ＰＬＬ２０は、位相比較器２１、ＬＰＦ２２、プログラマブル分周器２４およびロック判定回路２５が第１駆動部２０Ａ、ＶＣＯ２３が第２駆動部２０Ｂ、バッファ２６が第３駆動部２０Ｃに区分される。
【００３８】
次に、モジュール１３からＰＬＬ２０に供給される信号について説明する。
駆動信号ＯＮ１、ＯＮ２、ＯＮ３は、その電圧値が各回路を駆動させるために必要な値ＶＣＣとなっている。
設定値Ｎは、プログラマブル分周器２４の分周比を設定するもので、この設定値Ｎを変えることにより、ＰＬＬ２０から出力される動作クロックの周波数を多段階に設定するものである。
ＤＦ信号は、ＬＰＦ２２の遮断周波数ｆ０を設定するもので、このｆ０はトレードオフ関係にあるロックアップタイムと周波数安定度を重視した値となる。
【００３９】
［１・４］ ロック判定回路２５の動作
次に、ロック判定回路２５のロック状態の検出動作について、図３を参照しつつ説明する。この図３は、ＬＰＦ２２から出力される制御信号（直流電圧）と位相差との関係を表示したものである。
即ち、制御信号の電圧が０［Ｖ］の場合には位相差が「０°」となり、この場合にはＶＣＯ２３から出力される制御クロック信号が所定周波数になっている。制御信号の電圧がＶ＋［Ｖ］の場合には位相差が「−１８０°」となり、制御信号の電圧がＶ−［Ｖ］の場合には位相差が「１８０°」になっている。
そして、ロック判定回路２５は、ＬＰＦ２２から出力される制御信号の電圧値と予め決められた所定範囲（−Ｖｘ〜＋Ｖｘ）とを比較することにより、ＶＣＯ２３から出力される制御クロック信号の周波数が所定周波数に設定されているか否かを監視するものである。
このロック判定回路２５は、例えばウィンドコンパレータによって制御信号の値が所定範囲（−Ｖｘ〜＋Ｖｘ）内に所定時間の間存在した場合にロック状態とし、アクティブにしたロック信号Ｌｏｃｋをモジュール１３に向けて出力する。
【００４０】
［１・５］ モジュール１３によるＰＬＬ２０の制御処理
次に、本実施形態によるモジュール１３によるＰＬＬ２０の制御動作について、この処理を図式化した図４の流れ図に基づいて説明する。
【００４１】
▲１▼駆動信号ＯＮ１の供給
まず、モジュール１３は第１駆動部２０Ａに駆動信号ＯＮ１を供給する（ステップＳ１）。これにより、位相比較器２１、ＬＰＦ２２、プログラマブル分周器２４およびロック判定回路２５が駆動される。この際、ＶＣＯ２３が駆動していないため、プログラマブル分周器２４からの比較信号は出力されず、消費電流は主として位相比較器２１のチャージポンプ２１Ａで消費され、周波数ｆが「＋」となる側にチャージされることになる。
【００４２】
▲２▼駆動信号ＯＮ２の供給
次に、所定時間経過後にモジュール１３は第２駆動部２０Ｂに駆動信号ＯＮ２を供給する（ステップＳ２）。これにより、ＶＣＯ２３が駆動され、ＬＰＦ２３から出力される制御信号に基づいた周波数ｆを有する制御クロック信号を発生する。そして、プログラマブル分周器２４では、この制御クロック信号を受けてカウントを開始する。このため、消費電流は、ＶＣＯ２３およびプログラマブル分周器２４で増えることになる。
そして、モジュール１３はタイマＴをスタートさせる（ステップＳ３）。
【００４３】
▲３▼駆動信号ＯＮ３の供給
さらに、モジュール１３は、ロック判定回路２５からアクティブなロック信号Ｌｏｃｋが供給されたか否かを監視し（ステップＳ４）、供給されるまでこの状態（駆動信号ＯＮ１、ＯＮ２を供給した状態）を維持する（ステップＳ４；ＮＯ）と共に、タイマＴが所定時間Ｔ０を経過したか否かを判定する（ステップＳ５）。
ここで、ロック信号Ｌｏｃｋが供給された場合（ステップＳ４；ＹＥＳ）、第３駆動部２０Ｃに駆動信号ＯＮ３を供給する（ステップＳ６）。これにより、バッファ２６が駆動してＶＣＯ２３からバッファ２６に供給される制御クロック信号を動作クロック信号ＣＬＫ２としてＣＰＵユニット１０００´に向けて供給する。
【００４４】
一方、モジュール１３は、タイマＴが所定時間Ｔ０を経過してもロック信号Ｌｏｃｋが供給されない場合には、ＰＬＬ２０が故障していると判断して（ステップＳ７）、この処理を終了する。この際、バッファ２６（第３駆動部２０Ｃ）に駆動信号ＯＮ３を供給するのを停止するため、動作クロック信号ＣＬＫ２を供給するのを強制的に禁止する。
【００４５】
［１・６］ 第１実施形態の効果
このように、本実施形態によるクロック信号供給装置１０は、比較的低い周波数（３２．７６８ｋＨｚ）の基準クロック信号ＣＬＫ１を発生する１個の基準クロック発振器１２を有するＲＴＣ１１およびＰＬＬ２０によって構成することにより、周波数の異なった基準クロック信号ＣＬＫ１および動作クロック信号ＣＬＫ２を発生する。
このＲＴＣ１１およびＰＬＬ２０の消費電流は、従来技術の動作クロック発振器１２０の消費電流に比べて小さい。このため、従来技術のように、ＣＰＵユニットを駆動するのに基準クロック発振器１１０および動作クロック発振器１２０の両方を用いた場合に比べ、本実施形態によるクロック信号供給装置１０では消費電流を大幅に低減させることができる。
【００４６】
また、クロック信号供給装置１０では、ＰＬＬ２０にロック判定回路２５を設けると共に、ＰＬＬ２０を第１駆動部２０Ａ、第２駆動部２０Ｂ、第３駆動部２０Ｃに区分してモジュール１３から供給される駆動信号ＯＮ１、ＯＮ２、ＯＮ３によって順次駆動させるようにしている。これにより、クロック信号供給装置１０は、ＶＣＯ２３から出力される制御クロック信号の周波数がロック状態になった後にバッファ２６を駆動して動作クロック信号ＣＬＫ２をＣＰＵユニット１０００´に供給することができ、動作クロック信号ＣＬＫ２の周波数変動を抑制することができる。
【００４７】
しかも、ＰＬＬ２０を多段階で駆動させるようにして、駆動部２０Ａ、２０Ｂ、２０Ｃを確実に動作させた上で、動作クロック信号ＣＬＫ２を出力するようにしているため、ＰＬＬ２０の各回路を一度に駆動させて動作クロック信号ＣＬＫ２の周波数を安定させる場合に比べて、動作クロック信号ＣＬＫ２が安定した状態に立ち上がるまでの時間を大幅に短縮させることができる。
【００４８】
さらに、基準クロック発振器１２を基準クロック信号ＣＬＫ１を発生させるだけでなく、動作クロック信号ＣＬＫ２を発生するＰＬＬ２０の発振源としても用いると共に、ＲＴＣ１１のモジュール１３にＰＬＬの制御処理機能を持たせてタイミング回路等を共有させるようにしたから、コスト低減を図ることができる。
【００４９】
また、モジュール１３によるＰＬＬの制御処理には、図４のステップＳ３、Ｓ４、Ｓ５、Ｓ７に示すようなＰＬＬ２０の故障判断を持たせて、クロック信号供給装置１０の故障診断を行うことにより、装置の信頼性を高めることができる。
【００５０】
［１・７］ 第１実施形態の変形例
［１・７・１］ 変形例１
第１実施形態では、ロック信号Ｌｏｃｋがアクティブにならない時間を計測してクロック信号供給装置１０の故障診断を行うようにしたが、本発明はこれに限らず、図５に示すように、予め決められた所定範囲（−Ｖｘ〜＋Ｖｘ）よりも大きい第２所定範囲（−Ｖｙ〜＋Ｖｙ）を設定し、この範囲（−Ｖｙ〜＋Ｖｙ）よりも大きい制御信号となった場合に故障と診断するようにしてもよい。
【００５１】
［１・７・２］ 変形例２
第１実施形態では、ＰＬＬの制御機能を時刻＆カレンダ動作を行う時刻＆カレンダ機能を有するモジュール１３に持たせた場合について述べたが、本発明はこれに限らず、図６に示すクロック信号供給装置５０のＲＴＣ５１のように、時間の計時動作を行うタイマ機能を有するモジュール５２に持たせるようにしてもよい。
【００５２】
［２］ 第２実施形態
本実施形態によるクロック信号供給装置の特徴は、基準クロック信号ＣＬＫ１または動作クロック信号ＣＬＫ２を選択的に供給した点にある。なお、前述した第１実施形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【００５３】
［２・１］ 第２実施形態の大略構成
図７は、第２実施形態によるクロック信号供給装置６０を示している。
このクロック信号供給装置６０は、基準クロック信号ＣＬＫ１を発生する基準クロック発振器１２と、基準クロック信号ＣＬＫ１を受けて動作クロック信号ＣＬＫ２を発生するＰＬＬ６１と、基準クロック信号ＣＬＫ１または動作クロック信号ＣＬＫ２を選択して出力する選択回路６２と、この選択回路６２を制御するコントローラ６３とによって大略構成されている。
【００５４】
［２・２］ ＰＬＬ６１の構成
また、ＰＬＬ６１は、コントローラ６３からの設定値Ｎを受けて所定の周波数（例えば、４ＭＨｚ）の動作クロック信号ＣＬＫ２を生成する周波数シンセサイザとして構成されている。
【００５５】
このＰＬＬ６１は、入力される基準クロック信号ＣＬＫ１をＭ分周した分周信号を出力するＭ分周器６４と、分周信号と比較信号との位相差を検出する位相比較器２１と、ＬＰＦ２２と、ＶＣＯ２３と、プログラマブル分周器２４とを具備し、さらに、このＰＬＬ６１にはロック判定回路２５が設けられている。
【００５６】
そして、このＰＬＬ６１は、構成する個々の回路がコントローラ６３から供給される駆動信号ＯＮ１、ＯＮ２によって順次駆動制御されるため、Ｍ分周器６４、位相比較器２１、ＬＰＦ２２、プログラマブル分周器２４およびロック判定回路２５が第１駆動部６１Ａ、ＶＣＯ２３が第２駆動部６１Ｂに区分されている。そして、これらの駆動部６１Ａ、６１Ｂは、順に供給される駆動信号ＯＮ１、ＯＮ２によって順に駆動されることにより、動作クロック信号の立ち上がりを速めるようにしている。
【００５７】
［２・３］ 選択回路６２
選択回路６２は、基準クロック発振器１２からの基準クロック信号ＣＬＫ１またはＰＬＬ６１からの動作クロック信号ＣＬＫ２を選択して出力するもので、コントローラ６３からの指示信号に基づいてクロック信号を選択出力するものである。
【００５８】
［２・４］ コントローラ６３
コントローラ６３は、その入力側にロック判定回路２５およびＣＰＵユニット（図示せず）が接続され、出力側に選択回路６２が接続されている。そして、コントローラ６３は、ロック判定回路２５からのロック信号Ｌｏｃｋを監視すると共に、ロック信号Ｌｏｃｋがアクティブ状態でかつＣＰＵユニットから動作クロック信号を要求する指令信号が供給されたときのみ、選択回路６２に向けてクロック信号を動作クロック信号ＣＬＫ２に切換える指示信号を出力するものである。
また、コントローラ６３は、第１実施形態で述べた如く、ロック判定回路２５からのロック信号Ｌｏｃｋが所定時間経過してもアクティブにならない場合には、ＰＬＬ６１が故障しているとしてその旨をＣＰＵユニットに送信する。
【００５９】
［２・５］ 第２実施形態の効果
このように構成されるクロック信号供給装置６０においても、ＰＬＬ６１の２つの駆動部６１Ａ、６１Ｂに区分して、コントローラ６３からの駆動信号ＯＮ１、ＯＮ２によって順次駆動するようにしたから、前述した第１実施形態によるクロック信号供給装置１０と同様の効果を奏することができる。
しかも、コントローラ６３は、ロック信号Ｌｏｃｋ信号に基づいて選択回路６２を制御している。このため、クロック信号供給装置６０では、ＣＰＵユニットからの指令信号が動作クロック信号を要求した場合であっても、ＰＬＬ６１から出力される動作クロック信号がロック状態にない場合には供給するのを禁止することができる。
【００６０】
［２・６］ 第２実施形態の変形例
この変形例によるクロック信号供給装置６０´を図８に示す。
この変形例は、ＰＬＬ６１´に第１実施形態で述べたバッファ２６を設け、このバッファ２６を第３駆動部６１Ｃとしてコントローラ６３から出力される駆動信号ＯＮ３によって駆動制御したものである。
このように、クロック供給装置６０´を構成した場合であっては、動作クロック信号がロック状態になった場合にバッファ２６が駆動することになり、周波数が安定した動作クロック信号を選択回路６２に供給することが可能となる。
【００６１】
［３］ 変形例
なお、前述した各実施形態によるクロック信号供給装置では、基準クロック信号ＣＬＫ１の周波数を３２．７６８ｋＨｚ、動作クロック信号ＣＬＫ２の周波数を４ＭＨｚとしたが、これに限定されるものではなく。特に動作クロック信号ＣＬＫ２は設定値Ｎによって任意に設定することが可能である。
【発明の効果】
以上に説明したように、本発明に係るクロック信号供給装置は、比較的低い周波数のクロック信号を発生する１つの発振源を用いて、２つの異なった周波数のクロック信号を低消費電力で発生させる。
【図面の簡単な説明】
【図１】第１実施形態のクロック供給装置を示すブロック図である。
【図２】同実施形態のＰＬＬの構成を示すブロック図である。
【図３】制御信号と位相差との関係を示す図である。
【図４】同実施形態によるＰＬＬ制御処理を示す流れ図である。
【図５】第１実施形態の変形例による制御信号と位相差との関係を示す図である。
【図６】第１実施形態の変形例によるクロック供給装置を示すブロック図である。
【図７】第２実施形態のクロック供給装置を示すブロック図である。
【図８】第２実施形態の変形例によるクロック供給装置を示すブロック図である。
【図９】従来技術によるクロック発振器の接続状態を示すブロック図である。
【図１０】他の従来技術によるクロック発振器の接続状態を示すブロック図である。
【符号の説明】
１０、５０、６０、６０´…クロック信号供給装置
１１、５１…ＲＴＣ
１２…基準クロック発振器
１３、５２…モジュール
１４、５３…レジスタ
２０、６１、６１´…ＰＬＬ
２０Ａ、６１Ａ…第１駆動部
２０Ｂ、６１Ｂ…第２駆動部
２０Ｃ、６１Ｃ…第３駆動部
２１…位相比較器
２２…ＬＰＦ
２３…ＶＣＯ
２４…プログラマブル分周器
２５…ロック判定回路
２６…バッファ
６２…選択回路
６３…コントローラ
【発明の属する技術分野】
本発明は、例えば、基準クロック信号および動作クロック信号によって駆動されるツインクロック方式のマイクロコンピュータに用いて好適なクロック信号供給装置およびその制御方法に関する。
【０００２】
【従来の技術】
携帯電話、ページャ、コードレス電話等の移動体通信機器、ワープロ、複写器、ファックス等のＯＡ機器、パーソナルコンピュータ、このパソコンの周辺機器等のＯＡ機器、テレビ、ビデオ、エアコン等の電化製品、さらにこれらの製品をリモコン制御するリモコン装置等には、時計機能あるいはタイマ機能を具備したものがあり、これらの機器にはツインクロック方式のマイクロコンピュータが搭載されている。
【０００３】
例えば、これらの機器の一例としては、離れた主装置（例えば、テレビ）の動作をリモコン信号によって制御するリモコン装置があり、このリモコン装置には液晶パネルと赤外線発信部とが設けられている。
リモコン装置に搭載されたマイクロコンピュータは、基準クロック信号（例えば、３２．７６８ｋＨｚ）によって駆動される時刻＆カレンダ機能と、動作クロック信号（例えば、４ＭＨｚ）によって駆動されるリモコン信号処理機能とを備えている。また、マイクロコンピュータの入力側には操作スイッチ、出力側には液晶パネルを制御駆動する液晶表示用ドライバ、赤外線発信部からリモコン信号を発信させるリモコン信号用ドライバ等が接続されている。
そして、マイクロコンピュータは、ユーザが操作スイッチを操作していない待機状態にあっては、基準クロック信号を受けて液晶パネル上に月日および時刻を表示させ、操作スイッチを操作した動作状態にあっては、動作クロック信号を受けて赤外線発信部から赤外線によるリモコン信号を主装置に向けて発信させるものである。
【０００４】
ここで、図９および図１０を参照しつつ、マイクロコンピュータを駆動するクロック発振器の接続状態について、２つの例を挙げて説明する。
図９は、ツインクロック方式のマイクロコンピュータ（以下、ＣＰＵユニット１０００という）に基準クロック発振器１１０および動作クロック発振器１２０を接続したものである。
【０００５】
このＣＰＵユニット１０００には、基準クロック発振器１１０からの基準クロック信号を受けて駆動される時刻＆カレンダ機能と、動作クロック発振器１２０からの動作クロック信号を受けて装置自体を動作させる機能（例えば、リモコン信号処理機能）とを備えている。
基準クロック発振器１１０は、例えば３２．７６８ｋＨｚの周波数を有する基準クロック信号を発生させるもので、音叉型水晶振動子等からなる振動子Ｘ１と、この振動子Ｘ１から安定した信号を取り出すための発振回路ＯＳＣ１とを具備している。
動作クロック発振器１２０は、例えば４ＭＨｚの周波数を有する動作クロック信号を発生させるもので、ＡＴ（厚みすべり）型水晶振動子あるいは圧電セラミック振動子等からなる振動子Ｘ２と、この振動子Ｘ２から安定した信号を取り出すための発振回路ＯＳＣ２とを具備している。そして、発振回路ＯＳＣ２は、ＣＰＵユニット１０００からの指令信号に基づいてＯＮ／ＯＦＦ制御されるものである。
【０００６】
そして、ＣＰＵユニット１０００は、装置自体の機能を動作させていない待機状態にあっては、このＣＰＵユニット１０００からはＯＦＦの指令信号が発振回路ＯＳＣ２に向けて出力され、動作クロック発振器１２０から動作クロック信号がＣＰＵユニット１０００に供給されるのを停止する。これにより、ＣＰＵユニット１０００は、基準クロック発振器１１０からの基準クロック信号のみを受け、この基準クロック信号に基づいて時刻＆カレンダ機能のみを動作させる。
この際、前述した如く、ＣＰＵユニット１０００に液晶表示ドライバおよび液晶パネルを接続した場合には、この液晶パネルに月日および時刻を表示させる。
【０００７】
一方、装置自体の機能を動作させる動作状態にあっては、ＣＰＵユニット１０００からはＯＮの指令信号が発振回路ＯＳＣ２に向けて出力され、動作クロック発振器１２０から動作クロック信号が供給される。これにより、ＣＰＵユニット１０００は、この動作クロック信号を受けて、装置自体の機能動作（例えば、リモコン信号の発信動作）を行わせる。
【０００８】
また、図１０は、他の従来技術を示したものである。この従来技術では、基準クロック発振器１１０に代えて、ＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃｋ）を有する基準クロック発振器１３０をツインクロック方式のＣＰＵユニット１０００´に接続したものである。
【０００９】
この基準クロック発振器１３０は、振動子Ｘ１、発振回路ＯＳＣ１および時刻＆カレンダ機能を有するＲＴＣとして構成されている。そして、時刻＆カレンダ機能は、低周波クロックによって時刻およびカレンダを常に計時し、ＣＰＵユニット１０００´からの指令信号に基づき、これらの情報を選択的にＣＰＵユニット１０００´に供給するものである。
ここで、基準クロック発振器１３０はＲＴＣとして構成されているため、ＣＰＵユニット１０００´には基準クロック信号に基づいて動作される時刻＆カレンダ機能を備える必要がない。
【００１０】
【発明が解決しようとする課題】
ところで、動作クロック発振器１２０を構成する振動子Ｘ２には、高周波の動作クロック信号を生成させるため、ＡＴ（厚みすべり）型水晶振動子あるいは圧電セラミック振動子等が採用されている。これらの振動子は機械的な振動で振動子Ｘ１よりもはるかに高い周波数で振動するため、動作クロック発振器１２０の消費電流が数ｍＡとなる。
一方、基準クロック発振器１１０，１３０を構成する振動子Ｘ１には、音叉型水晶振動子等が採用され、その消費電流が数μＡとなる。
これらの従来技術のように、ＣＰＵユニットに対して周波数の高い動作クロック信号を生成する動作クロック発振器１２０を接続した場合には、その消費電流が大きくなってしまう、という問題があった。
【００１１】
本発明は、以上の問題に鑑みてなされたものであり、比較的低い周波数のクロック信号を発生する１つの発振源を用いて、２つの異なった周波数のクロック信号を低消費電力で発生させることのできるクロック信号供給装置およびその制御方法を提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、基準クロック信号および動作クロック信号を外部の処理ユニットに供給するクロック信号供給装置であって
、
一定の周波数の基準クロック信号を発生する発振源と、
前記基準クロック信号と比較信号との位相を比較して位相差検出信号を出力する位相比較部と、前記位相差検出信号を直流に変換して制御信号を生成する制御信号生成部と、前記制御信号に応じた周波数の前記動作クロック信号を発生する電圧制御発振部と、前記動作クロック信号を逓倍あるいは分周して前記比較信号を生成する比較信号生成部と、を具備した周波数シンセサイザ手段と、
前記動作クロック信号の周波数がロック状態であるときに、ロック信号を出力するロック判定手段と、
前記処理ユニットに対して前記動作クロック信号の供給を行う動作クロック信号出力手段と、
前記位相比較部、制御信号生成部、比較信号生成部およびロック判定手段を駆動させる第１駆動手段と、前記第１駆動手段による駆動の後、前記動作クロック信号の周波数が「＋」となる側に前記制御信号生成部をチャージし、前記電圧制御発振部を駆動させる第２駆動手段と、前記第２駆動手段による駆動の後、前記ロック判定手段からロック信号が出力されたとき、前記動作クロック信号出力手段を駆動させる第３駆動手段と、を具備し、前記周波数シンセサイザ手段を制御すると共に、前記ロック信号に基づいて前記動作クロック信号出力手段を制御する制御手段と、を備えた
ことを特徴としている。
【００１４】
請求項２記載の発明は、基準クロック信号または動作クロック信号を外部の処理ユニットに選択的に供給するクロック信号供給装置であって、
一定の周波数の基準クロック信号を発生する発振源と、
前記基準クロック信号と比較信号との位相を比較して位相差検出信号を出力する位相比較部と、前記位相差検出信号を直流に変換して制御信号を生成する制御信号生成部と、前記制御信号に応じた周波数の前記動作クロック信号を発生する電圧制御発振部と、前記動作クロック信号を逓倍あるいは分周して前記比較信号を生成する比較信号生成部と、を具備した周波数シンセサイザ手段と、
前記動作クロック信号の周波数がロック状態であるときに、ロック信号を出力するロック判定手段と、
前記処理ユニットに対して前記動作クロック信号の供給を行う動作クロック信号出力手段と、
前記基準クロック信号または動作クロック信号出力手段を介して供給される前記動作クロック信号を選択出力する選択出力手段と、
前記位相比較部、制御信号生成部、比較信号生成部およびロック判定手段を駆動させる第１駆動手段と、前記第１駆動手段による駆動の後、前記動作クロック信号の周波数が「＋」となる側に前記制御信号生成部をチャージし、前記電圧制御発振部を駆動させる第２駆動手段と、前記第２駆動手段による駆動の後、前記ロック判定手段からロック信号が出力されたとき、前記動作クロック信号出力手段を駆動させる第３駆動手段と、を具備し、前記周波数シンセサイザ手段の制御、前記ロック信号に基づいた前記動作クロック信号出力手段の制御を行うと共に、前記処理ユニットからの指令信号に基づいた前記選択出力手段の制御を行う制御手段と、を備えた
ことを特徴としている。
【００１９】
請求項３記載の発明は、請求項１または２記載のクロック信号供給装置において、
前記ロック判定手段は、制御信号生成部から出力される制御信号が所定範囲にあるか否かに基づいて前記動作クロック信号のロック状態を判定する
ことを特徴としている。
【００２０】
請求項４記載の発明は、請求項１または２記載のクロック信号供給装置において、
前記制御手段を基準クロック信号によって時計動作またはカレンダ動作の少なくともいずれかを計時するＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃｋ）回路内に設けた
ことを特徴としている。
【００２１】
請求項５記載の発明は、請求項１または２記載のクロック信号供給装置において、
前記制御手段を前記基準クロック信号によって計時する動作を行うＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃｋ）回路内に設けた
ことを特徴としている。
【００２２】
請求項６記載の発明は、請求項１または２記載のクロック信号供給装置において、
前記発振源は、圧電振動子と、この圧電振動子から安定した信号を取り出すための発振回路とを備えた
ことを特徴としている。
【００２３】
請求項７記載の発明は、請求項６記載のクロック信号供給装置において、
前記圧電振動子は、音叉型水晶振動子である
ことを特徴としている。
【００２４】
請求項８記載の発明は、請求項１または２記載のクロック信号供給装置において、
前記周波数シンセサイザ手段は、その設定値を変えることにより周波数の異なる前記動作クロック信号を発生可能な手段であり、前記制御手段は複数の前記設定値から所定の周波数で発振するための設定値を前記周波数シンセサイザ手段に設定する設定手段を備えている
ことを特徴としている。
【００２５】
請求項９記載の発明は、一定の周波数の基準クロック信号を発生する発振源と、前記基準クロック信号を逓倍あるいは分周して前記動作クロック信号を生成する周波数シンセサイザ回路と、前記動作クロック信号の周波数がロック状態であるときに、ロック信号を出力するロック判定回路と、前記処理ユニットに対して前記動作クロック信号の供給を行う動作クロック信号出力回路と、前記周波数シンセサイザ回路を制御すると共に、前記ロック信号に基づいて前記動作クロック信号出力回路を制御する制御回路と、を備え、
前記周波数シンセサイザ回路は、入力される基準クロック信号と比較信号との位相を比較して位相差検出信号を出力する位相比較部と、前記位相差検出信号を直流に変換して制御信号を生成する制御信号生成部と、前記制御信号に応じた周波数のクロック信号を発生する電圧制御発振部と、前記クロック信号を逓倍あるいは分周して前記比較信号を生成する比較信号生成部と、を具備し、
基準クロック信号および動作クロック信号を外部の処理ユニットに供給するクロック信号供給装置の制御方法であって、
前記位相比較部、制御信号生成部、比較信号生成部およびロック判定回路を駆動させる第１駆動工程と、
前記動作クロック信号の周波数が「＋」となる側に前記制御信号生成部をチャージし、前記電圧制御発振部を駆動させる第２駆動工程と、
前記ロック判定回路からロック信号が出力されたとき、前記動作クロック信号出力回路を駆動させる第３駆動工程と、を順次行う
ことを特徴としている。
【００２７】
請求項１０記載の発明は、一定の周波数の基準クロック信号を発生する発振源と、前記基準クロック信号を逓倍あるいは分周して動作クロック信号を生成する周波数シンセサイザ回路と、前記動作クロック信号の周波数がロック状態であるときに、ロック信号を出力するロック判定回路と、前記処理ユニットに対して前記動作クロック信号の供給を行う動作クロック信号出力回路と、前記基準クロック信号または動作クロック信号出力回路を介して供給される前記動作クロック信号を選択出力する選択出力回路と、前記周波数シンセサイザ回路の制御、前記ロック信号に基づいた前記動作クロック信号出力回路の制御を行うと共に、前記処理ユニットからの指令信号に基づいた前記選択出力回路の制御を行う制御手段と、を備え、
前記周波数シンセサイザ回路は、入力される基準クロック信号と比較信号との位相を比較して位相差検出信号を出力する位相比較部と、前記位相差検出信号を直流に変換して制御信号を生成する制御信号生成部と、前記制御信号に応じた周波数のクロック信号を発生する電圧制御発振部と、前記クロック信号を逓倍あるいは分周して前記比較信号を生成する比較信号生成部と、を具備し、
基準クロック信号または動作クロック信号を外部の処理ユニットに選択的に供給するクロック信号供給装置の制御方法であって、
前記位相比較部、制御信号生成部、比較信号生成部およびロック判定回路を駆動させる第１駆動工程と、
前記動作クロック信号の周波数が「＋」となる側に前記制御信号生成部をチャージし、前記電圧制御発振部を駆動させる第２駆動工程と、
前記ロック判定回路からロック信号が出力されたとき、前記動作クロック信号出力回路を駆動させる第３駆動工程と、を順次行う
ことを特徴としている。
【００２８】
請求項１１記載の発明は、請求項９または１０記載のクロック信号供給装置の制御方法において、
前記ロック判定回路から出力されるロック信号を監視し、当該クロック信号供給装置の動作開始から所定時間を経過しても前記ロック信号がアクティブにならない場合、当該クロック信号供給装置を故障として診断する工程を設けた
ことを特徴としている。
【００２９】
請求項１２記載の発明は、請求項９または１０記載のクロック信号供給装置の制御方法において、
前記制御信号生成部から出力される制御信号が予め決められた所定範囲から逸脱している場合、当該クロック信号供給装置を故障として診断する工程を設けたことを特徴としている。
【００３０】
【発明の実施の形態】
次に、図面を参照して本発明の好適な実施形態について説明する。
【００３１】
［１］ 第１実施形態
［１・１］ 第１実施形態の大略構成
図１は、第１実施形態によるクロック信号供給装置１０の構成を示している。このクロック信号供給装置１０は、例えば、携帯電話、ページャ、コードレス電話等の移動体通信機器、ワープロ、複写器、ファックス等のＯＡ機器、パーソナルコンピュータ、このパソコンの周辺機器等のＯＡ機器、テレビ、ビデオ、エアコン等の電化製品、さらにこれらの製品をリモコン制御するリモコン装置等に搭載されたマイクロコンピュータを駆動させるクロックとして用いられるものである。
次に、クロック信号供給装置１０の詳細について説明する。
このクロック信号供給装置１０は、ＲＴＣ１１と、ＰＬＬ（Ｐｈａｓｅ Ｌｏ ｃｋｅｄ Ｌｏｏｐ）２０とによって大略構成されている。
【００３２】
［１・２］ ＲＴＣ１１の構成
ここで、ＲＴＣ１１は、音叉型水晶振動子等からなる振動子Ｘおよびこの振動子Ｘから安定した基準クロック信号ＣＬＫ１（例えば、３２．７６８ｋＨｚ）を取り出すための発振回路ＯＳＣからなる基準クロック発振器１２と、この基準クロック発振器１２からの基準クロック信号ＣＬＫ１を受けて、時刻＆カレンダを計時する時刻＆カレンダ機能およびＰＬＬ２０の動作を制御するＰＬＬ制御処理機能とを有するモジュール１３とを備え、このモジュール１３にはレジスタ１４が付設されている。
【００３３】
そして、基準クロック発振器１２は、ＣＰＵユニット１０００´に基準クロック信号ＣＬＫ１を直接供給すると共に、モジュール１３およびＰＬＬ２０に供給する。モジュール１３は、この基準クロック信号ＣＬＫ１を受けて時刻＆カレンダ機能を動作させる。この時刻＆カレンダ機能は、基準クロック信号ＣＬＫ１によって時刻およびカレンダを常に計時し、ＣＰＵユニット１０００´からの指令信号に基づき、これらの情報を選択的にＣＰＵユニット１０００´に供給するものである。一方、モジュール１３の持つＰＬＬ制御処理機能については、後に説明するものとする。
【００３４】
［１・３］ ＰＬＬ２０の構成
また、ＰＬＬ２０は、図２に示すように、モジュール１３からの設定値Ｎを受けて所定の周波数（例えば、４ＭＨｚ）の動作クロック信号ＣＬＫ２を生成する周波数シンセサイザとして構成されている。
【００３５】
このＰＬＬ２０は、入力される基準クロック信号ＣＬＫ１と比較信号との位相を比較して位相差検出信号を出力する位相比較器２１と、この位相差検出信号を直流に変換して制御信号を生成するローパスフィルタ（以下、ＬＰＦという）２２と、この制御信号に応じた周波数の制御クロック信号を発生する電圧制御発振回路（以下、ＶＣＯという）２３と、前記制御クロック信号をモジュール１２から供給される設定値Ｎに基づいて逓倍あるいは分周して前記比較信号を生成するプログラマブル分周器２４とを具備し、さらに、このＰＬＬ２０には、制御クロック信号の周波数が所定周波数範囲内にあるロック状態であるときにロック信号を出力するロック判定回路２５と、制御クロック信号を動作クロック信号ＣＬＫ２としてＣＰＵユニット１０００´に向けて供給するのを許可するバッファ２６とが設けられている。
また、本実施形態では、位相比較器２１にはチャージポンプ２１Ａが付設されている。
【００３６】
ここで、ＰＬＬ２０のうち、位相比較器２１、ＬＰＦ２２、ＶＣＯ２３およびプログラマブル分周器２４による制御クロック信号（周波数：Ｎ×３２．７６８ｋＨｚ）の発生動作は一般的であるため、その詳細については省略するものとする。
【００３７】
本実施形態によるＰＬＬ２０では、このＰＬＬ２０を構成する個々の回路がモジュール１３から供給される駆動信号ＯＮ１、ＯＮ２、ＯＮ３によって順次駆動制御される。このため、ＰＬＬ２０は、位相比較器２１、ＬＰＦ２２、プログラマブル分周器２４およびロック判定回路２５が第１駆動部２０Ａ、ＶＣＯ２３が第２駆動部２０Ｂ、バッファ２６が第３駆動部２０Ｃに区分される。
【００３８】
次に、モジュール１３からＰＬＬ２０に供給される信号について説明する。
駆動信号ＯＮ１、ＯＮ２、ＯＮ３は、その電圧値が各回路を駆動させるために必要な値ＶＣＣとなっている。
設定値Ｎは、プログラマブル分周器２４の分周比を設定するもので、この設定値Ｎを変えることにより、ＰＬＬ２０から出力される動作クロックの周波数を多段階に設定するものである。
ＤＦ信号は、ＬＰＦ２２の遮断周波数ｆ０を設定するもので、このｆ０はトレードオフ関係にあるロックアップタイムと周波数安定度を重視した値となる。
【００３９】
［１・４］ ロック判定回路２５の動作
次に、ロック判定回路２５のロック状態の検出動作について、図３を参照しつつ説明する。この図３は、ＬＰＦ２２から出力される制御信号（直流電圧）と位相差との関係を表示したものである。
即ち、制御信号の電圧が０［Ｖ］の場合には位相差が「０°」となり、この場合にはＶＣＯ２３から出力される制御クロック信号が所定周波数になっている。制御信号の電圧がＶ＋［Ｖ］の場合には位相差が「−１８０°」となり、制御信号の電圧がＶ−［Ｖ］の場合には位相差が「１８０°」になっている。
そして、ロック判定回路２５は、ＬＰＦ２２から出力される制御信号の電圧値と予め決められた所定範囲（−Ｖｘ〜＋Ｖｘ）とを比較することにより、ＶＣＯ２３から出力される制御クロック信号の周波数が所定周波数に設定されているか否かを監視するものである。
このロック判定回路２５は、例えばウィンドコンパレータによって制御信号の値が所定範囲（−Ｖｘ〜＋Ｖｘ）内に所定時間の間存在した場合にロック状態とし、アクティブにしたロック信号Ｌｏｃｋをモジュール１３に向けて出力する。
【００４０】
［１・５］ モジュール１３によるＰＬＬ２０の制御処理
次に、本実施形態によるモジュール１３によるＰＬＬ２０の制御動作について、この処理を図式化した図４の流れ図に基づいて説明する。
【００４１】
▲１▼駆動信号ＯＮ１の供給
まず、モジュール１３は第１駆動部２０Ａに駆動信号ＯＮ１を供給する（ステップＳ１）。これにより、位相比較器２１、ＬＰＦ２２、プログラマブル分周器２４およびロック判定回路２５が駆動される。この際、ＶＣＯ２３が駆動していないため、プログラマブル分周器２４からの比較信号は出力されず、消費電流は主として位相比較器２１のチャージポンプ２１Ａで消費され、周波数ｆが「＋」となる側にチャージされることになる。
【００４２】
▲２▼駆動信号ＯＮ２の供給
次に、所定時間経過後にモジュール１３は第２駆動部２０Ｂに駆動信号ＯＮ２を供給する（ステップＳ２）。これにより、ＶＣＯ２３が駆動され、ＬＰＦ２３から出力される制御信号に基づいた周波数ｆを有する制御クロック信号を発生する。そして、プログラマブル分周器２４では、この制御クロック信号を受けてカウントを開始する。このため、消費電流は、ＶＣＯ２３およびプログラマブル分周器２４で増えることになる。
そして、モジュール１３はタイマＴをスタートさせる（ステップＳ３）。
【００４３】
▲３▼駆動信号ＯＮ３の供給
さらに、モジュール１３は、ロック判定回路２５からアクティブなロック信号Ｌｏｃｋが供給されたか否かを監視し（ステップＳ４）、供給されるまでこの状態（駆動信号ＯＮ１、ＯＮ２を供給した状態）を維持する（ステップＳ４；ＮＯ）と共に、タイマＴが所定時間Ｔ０を経過したか否かを判定する（ステップＳ５）。
ここで、ロック信号Ｌｏｃｋが供給された場合（ステップＳ４；ＹＥＳ）、第３駆動部２０Ｃに駆動信号ＯＮ３を供給する（ステップＳ６）。これにより、バッファ２６が駆動してＶＣＯ２３からバッファ２６に供給される制御クロック信号を動作クロック信号ＣＬＫ２としてＣＰＵユニット１０００´に向けて供給する。
【００４４】
一方、モジュール１３は、タイマＴが所定時間Ｔ０を経過してもロック信号Ｌｏｃｋが供給されない場合には、ＰＬＬ２０が故障していると判断して（ステップＳ７）、この処理を終了する。この際、バッファ２６（第３駆動部２０Ｃ）に駆動信号ＯＮ３を供給するのを停止するため、動作クロック信号ＣＬＫ２を供給するのを強制的に禁止する。
【００４５】
［１・６］ 第１実施形態の効果
このように、本実施形態によるクロック信号供給装置１０は、比較的低い周波数（３２．７６８ｋＨｚ）の基準クロック信号ＣＬＫ１を発生する１個の基準クロック発振器１２を有するＲＴＣ１１およびＰＬＬ２０によって構成することにより、周波数の異なった基準クロック信号ＣＬＫ１および動作クロック信号ＣＬＫ２を発生する。
このＲＴＣ１１およびＰＬＬ２０の消費電流は、従来技術の動作クロック発振器１２０の消費電流に比べて小さい。このため、従来技術のように、ＣＰＵユニットを駆動するのに基準クロック発振器１１０および動作クロック発振器１２０の両方を用いた場合に比べ、本実施形態によるクロック信号供給装置１０では消費電流を大幅に低減させることができる。
【００４６】
また、クロック信号供給装置１０では、ＰＬＬ２０にロック判定回路２５を設けると共に、ＰＬＬ２０を第１駆動部２０Ａ、第２駆動部２０Ｂ、第３駆動部２０Ｃに区分してモジュール１３から供給される駆動信号ＯＮ１、ＯＮ２、ＯＮ３によって順次駆動させるようにしている。これにより、クロック信号供給装置１０は、ＶＣＯ２３から出力される制御クロック信号の周波数がロック状態になった後にバッファ２６を駆動して動作クロック信号ＣＬＫ２をＣＰＵユニット１０００´に供給することができ、動作クロック信号ＣＬＫ２の周波数変動を抑制することができる。
【００４７】
しかも、ＰＬＬ２０を多段階で駆動させるようにして、駆動部２０Ａ、２０Ｂ、２０Ｃを確実に動作させた上で、動作クロック信号ＣＬＫ２を出力するようにしているため、ＰＬＬ２０の各回路を一度に駆動させて動作クロック信号ＣＬＫ２の周波数を安定させる場合に比べて、動作クロック信号ＣＬＫ２が安定した状態に立ち上がるまでの時間を大幅に短縮させることができる。
【００４８】
さらに、基準クロック発振器１２を基準クロック信号ＣＬＫ１を発生させるだけでなく、動作クロック信号ＣＬＫ２を発生するＰＬＬ２０の発振源としても用いると共に、ＲＴＣ１１のモジュール１３にＰＬＬの制御処理機能を持たせてタイミング回路等を共有させるようにしたから、コスト低減を図ることができる。
【００４９】
また、モジュール１３によるＰＬＬの制御処理には、図４のステップＳ３、Ｓ４、Ｓ５、Ｓ７に示すようなＰＬＬ２０の故障判断を持たせて、クロック信号供給装置１０の故障診断を行うことにより、装置の信頼性を高めることができる。
【００５０】
［１・７］ 第１実施形態の変形例
［１・７・１］ 変形例１
第１実施形態では、ロック信号Ｌｏｃｋがアクティブにならない時間を計測してクロック信号供給装置１０の故障診断を行うようにしたが、本発明はこれに限らず、図５に示すように、予め決められた所定範囲（−Ｖｘ〜＋Ｖｘ）よりも大きい第２所定範囲（−Ｖｙ〜＋Ｖｙ）を設定し、この範囲（−Ｖｙ〜＋Ｖｙ）よりも大きい制御信号となった場合に故障と診断するようにしてもよい。
【００５１】
［１・７・２］ 変形例２
第１実施形態では、ＰＬＬの制御機能を時刻＆カレンダ動作を行う時刻＆カレンダ機能を有するモジュール１３に持たせた場合について述べたが、本発明はこれに限らず、図６に示すクロック信号供給装置５０のＲＴＣ５１のように、時間の計時動作を行うタイマ機能を有するモジュール５２に持たせるようにしてもよい。
【００５２】
［２］ 第２実施形態
本実施形態によるクロック信号供給装置の特徴は、基準クロック信号ＣＬＫ１または動作クロック信号ＣＬＫ２を選択的に供給した点にある。なお、前述した第１実施形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【００５３】
［２・１］ 第２実施形態の大略構成
図７は、第２実施形態によるクロック信号供給装置６０を示している。
このクロック信号供給装置６０は、基準クロック信号ＣＬＫ１を発生する基準クロック発振器１２と、基準クロック信号ＣＬＫ１を受けて動作クロック信号ＣＬＫ２を発生するＰＬＬ６１と、基準クロック信号ＣＬＫ１または動作クロック信号ＣＬＫ２を選択して出力する選択回路６２と、この選択回路６２を制御するコントローラ６３とによって大略構成されている。
【００５４】
［２・２］ ＰＬＬ６１の構成
また、ＰＬＬ６１は、コントローラ６３からの設定値Ｎを受けて所定の周波数（例えば、４ＭＨｚ）の動作クロック信号ＣＬＫ２を生成する周波数シンセサイザとして構成されている。
【００５５】
このＰＬＬ６１は、入力される基準クロック信号ＣＬＫ１をＭ分周した分周信号を出力するＭ分周器６４と、分周信号と比較信号との位相差を検出する位相比較器２１と、ＬＰＦ２２と、ＶＣＯ２３と、プログラマブル分周器２４とを具備し、さらに、このＰＬＬ６１にはロック判定回路２５が設けられている。
【００５６】
そして、このＰＬＬ６１は、構成する個々の回路がコントローラ６３から供給される駆動信号ＯＮ１、ＯＮ２によって順次駆動制御されるため、Ｍ分周器６４、位相比較器２１、ＬＰＦ２２、プログラマブル分周器２４およびロック判定回路２５が第１駆動部６１Ａ、ＶＣＯ２３が第２駆動部６１Ｂに区分されている。そして、これらの駆動部６１Ａ、６１Ｂは、順に供給される駆動信号ＯＮ１、ＯＮ２によって順に駆動されることにより、動作クロック信号の立ち上がりを速めるようにしている。
【００５７】
［２・３］ 選択回路６２
選択回路６２は、基準クロック発振器１２からの基準クロック信号ＣＬＫ１またはＰＬＬ６１からの動作クロック信号ＣＬＫ２を選択して出力するもので、コントローラ６３からの指示信号に基づいてクロック信号を選択出力するものである。
【００５８】
［２・４］ コントローラ６３
コントローラ６３は、その入力側にロック判定回路２５およびＣＰＵユニット（図示せず）が接続され、出力側に選択回路６２が接続されている。そして、コントローラ６３は、ロック判定回路２５からのロック信号Ｌｏｃｋを監視すると共に、ロック信号Ｌｏｃｋがアクティブ状態でかつＣＰＵユニットから動作クロック信号を要求する指令信号が供給されたときのみ、選択回路６２に向けてクロック信号を動作クロック信号ＣＬＫ２に切換える指示信号を出力するものである。
また、コントローラ６３は、第１実施形態で述べた如く、ロック判定回路２５からのロック信号Ｌｏｃｋが所定時間経過してもアクティブにならない場合には、ＰＬＬ６１が故障しているとしてその旨をＣＰＵユニットに送信する。
【００５９】
［２・５］ 第２実施形態の効果
このように構成されるクロック信号供給装置６０においても、ＰＬＬ６１の２つの駆動部６１Ａ、６１Ｂに区分して、コントローラ６３からの駆動信号ＯＮ１、ＯＮ２によって順次駆動するようにしたから、前述した第１実施形態によるクロック信号供給装置１０と同様の効果を奏することができる。
しかも、コントローラ６３は、ロック信号Ｌｏｃｋ信号に基づいて選択回路６２を制御している。このため、クロック信号供給装置６０では、ＣＰＵユニットからの指令信号が動作クロック信号を要求した場合であっても、ＰＬＬ６１から出力される動作クロック信号がロック状態にない場合には供給するのを禁止することができる。
【００６０】
［２・６］ 第２実施形態の変形例
この変形例によるクロック信号供給装置６０´を図８に示す。
この変形例は、ＰＬＬ６１´に第１実施形態で述べたバッファ２６を設け、このバッファ２６を第３駆動部６１Ｃとしてコントローラ６３から出力される駆動信号ＯＮ３によって駆動制御したものである。
このように、クロック供給装置６０´を構成した場合であっては、動作クロック信号がロック状態になった場合にバッファ２６が駆動することになり、周波数が安定した動作クロック信号を選択回路６２に供給することが可能となる。
【００６１】
［３］ 変形例
なお、前述した各実施形態によるクロック信号供給装置では、基準クロック信号ＣＬＫ１の周波数を３２．７６８ｋＨｚ、動作クロック信号ＣＬＫ２の周波数を４ＭＨｚとしたが、これに限定されるものではなく。特に動作クロック信号ＣＬＫ２は設定値Ｎによって任意に設定することが可能である。
【発明の効果】
以上に説明したように、本発明に係るクロック信号供給装置は、比較的低い周波数のクロック信号を発生する１つの発振源を用いて、２つの異なった周波数のクロック信号を低消費電力で発生させる。
【図面の簡単な説明】
【図１】第１実施形態のクロック供給装置を示すブロック図である。
【図２】同実施形態のＰＬＬの構成を示すブロック図である。
【図３】制御信号と位相差との関係を示す図である。
【図４】同実施形態によるＰＬＬ制御処理を示す流れ図である。
【図５】第１実施形態の変形例による制御信号と位相差との関係を示す図である。
【図６】第１実施形態の変形例によるクロック供給装置を示すブロック図である。
【図７】第２実施形態のクロック供給装置を示すブロック図である。
【図８】第２実施形態の変形例によるクロック供給装置を示すブロック図である。
【図９】従来技術によるクロック発振器の接続状態を示すブロック図である。
【図１０】他の従来技術によるクロック発振器の接続状態を示すブロック図である。
【符号の説明】
１０、５０、６０、６０´…クロック信号供給装置
１１、５１…ＲＴＣ
１２…基準クロック発振器
１３、５２…モジュール
１４、５３…レジスタ
２０、６１、６１´…ＰＬＬ
２０Ａ、６１Ａ…第１駆動部
２０Ｂ、６１Ｂ…第２駆動部
２０Ｃ、６１Ｃ…第３駆動部
２１…位相比較器
２２…ＬＰＦ
２３…ＶＣＯ
２４…プログラマブル分周器
２５…ロック判定回路
２６…バッファ
６２…選択回路
６３…コントローラ
Claims (12)
- 基準クロック信号および動作クロック信号を外部の処理ユニットに供給するクロック信号供給装置であって、
一定の周波数の基準クロック信号を発生する発振源と、
前記基準クロック信号と比較信号との位相を比較して位相差検出信号を出力する位相比較部と、前記位相差検出信号を直流に変換して制御信号を生成する制御信号生成部と、前記制御信号に応じた周波数の前記動作クロック信号を発生する電圧制御発振部と、前記動作クロック信号を逓倍あるいは分周して前記比較信号を生成する比較信号生成部と、を具備した周波数シンセサイザ手段と、
前記動作クロック信号の周波数がロック状態であるときに、ロック信号を出力するロック判定手段と、
前記処理ユニットに対して前記動作クロック信号の供給を行う動作クロック信号出力手段と、
前記位相比較部、制御信号生成部、比較信号生成部およびロック判定手段を駆動させる第１駆動手段と、前記第１駆動手段による駆動の後、前記動作クロック信号の周波数が「＋」となる側に前記制御信号生成部をチャージし、前記電圧制御発振部を駆動させる第２駆動手段と、前記第２駆動手段による駆動の後、前記ロック判定手段からロック信号が出力されたとき、前記動作クロック信号出力手段を駆動させる第３駆動手段と、を具備し、前記周波数シンセサイザ手段を制御すると共に、前記ロック信号に基づいて前記動作クロック信号出力手段を制御する制御手段と、を備えた
ことを特徴とするクロック信号供給装置。 - 基準クロック信号または動作クロック信号を外部の処理ユニットに選択的に供給するクロック信号供給装置であって、
一定の周波数の基準クロック信号を発生する発振源と、
前記基準クロック信号と比較信号との位相を比較して位相差検出信号を出力する位相比較部と、前記位相差検出信号を直流に変換して制御信号を生成する制御信号生成部と、前記制御信号に応じた周波数の前記動作クロック信号を発生する電圧制御発振部と、前記動作クロック信号を逓倍あるいは分周して前記比較信号を生成する比較信号生成部と、を具備した周波数シンセサイザ手段と、
前記動作クロック信号の周波数がロック状態であるときに、ロック信号を出力するロック判定手段と、
前記処理ユニットに対して前記動作クロック信号の供給を行う動作クロック信号出力手段と、
前記基準クロック信号または動作クロック信号出力手段を介して供給される前記動作クロック信号を選択出力する選択出力手段と、
前記位相比較部、制御信号生成部、比較信号生成部およびロック判定手段を駆動させる第１駆動手段と、前記第１駆動手段による駆動の後、前記動作クロック信号の周波数が「＋」となる側に前記制御信号生成部をチャージし、前記電圧制御発振部を駆動させる第２駆動手段と、前記第２駆動手段による駆動の後、前記ロック判定手段からロック信号が出力されたとき、前記動作クロック信号出力手段を駆動させる第３駆動手段と、を具備し、前記周波数シンセサイザ手段の制御、前記ロック信号に基づいた前記動作クロック信号出力手段の制御を行うと共に、前記処理ユニットからの指令信号に基づいた前記選択出力手段の制御を行う制御手段と、を備えた
ことを特徴とするクロック信号供給装置。 - 請求項１または２記載のクロック信号供給装置において、
前記ロック判定手段は、前記制御信号生成部から出力される制御信号が所定範囲にあるか否かに基づいて前記動作クロック信号のロック状態を判定する
ことを特徴とするクロック信号供給装置。 - 請求項１または２記載のクロック信号供給装置において、
前記制御手段を前記基準クロック信号によって時計動作またはカレンダ動作の少なくともいずれかを計時するＲＴＣ（Real Time Clock）回路内に設けた
ことを特徴とするクロック信号供給装置。 - 請求項１または２記載のクロック信号供給装置において、
前記制御手段を前記基準クロック信号によって計時する動作を行うＲＴＣ（Real Time Clock）回路内に設けた
ことを特徴とするクロック信号供給装置。 - 請求項１または２記載のクロック信号供給装置において、
前記発振源は、圧電振動子と、この圧電振動子から安定した信号を取り出すための発振回路とを備えた
ことを特徴とするクロック信号供給装置。 - 請求項６記載のクロック信号供給装置において、
前記圧電振動子は、音叉型水晶振動子である
ことを特徴とするクロック信号供給装置。 - 請求項１または２記載のクロック信号供給装置において、
前記周波数シンセサイザ手段は、その設定値を変えることにより周波数の異なる前記動作クロック信号を発生可能な手段であり、前記制御手段は複数の前記設定値から所定の周波数で発振するための設定値を前記周波数シンセサイザ手段に設定する設定手段を備えている
ことを特徴とするクロック信号供給装置。 - 一定の周波数の基準クロック信号を発生する発振源と、前記基準クロック信号を逓倍あるいは分周して前記動作クロック信号を生成する周波数シンセサイザ回路と、前記動作クロック信号の周波数がロック状態であるときに、ロック信号を出力するロック判定回路と、前記処理ユニットに対して前記動作クロック信号の供給を行う動作クロック信号出力回路と、前記周波数シンセサイザ回路を制御すると共に、前記ロック信号に基づいて前記動作クロック信号出力回路を制御する制御回路と、を備え、
前記周波数シンセサイザ回路は、入力される基準クロック信号と比較信号との位相を比較して位相差検出信号を出力する位相比較部と、前記位相差検出信号を直流に変換して制御信号を生成する制御信号生成部と、前記制御信号に応じた周波数のクロック信号を発生する電圧制御発振部と、前記クロック信号を逓倍あるいは分周して前記比較信号を生成する比較信号生成部と、を具備し、
基準クロック信号および動作クロック信号を外部の処理ユニットに供給するクロック信号供給装置の制御方法であって、
前記位相比較部、制御信号生成部、比較信号生成部およびロック判定回路を駆動させる第１駆動工程と、
前記動作クロック信号の周波数が「＋」となる側に前記制御信号生成部をチャージし、前記電圧制御発振部を駆動させる第２駆動工程と、
前記ロック判定回路からロック信号が出力されたとき、前記動作クロック信号出力回路を駆動させる第３駆動工程と、を順次行う
ことを特徴とするクロック信号供給装置の制御方法。 - 一定の周波数の基準クロック信号を発生する発振源と、前記基準クロック信号を逓倍あるいは分周して動作クロック信号を生成する周波数シンセサイザ回路と、前記動作クロック信号の周波数がロック状態であるときに、ロック信号を出力するロック判定回路と、前記処理ユニットに対して前記動作クロック信号の供給を行う動作クロック信号出力回路と、前記基準クロック信号または動作クロック信号出力回路を介して供給される前記動作クロック信号を選択出力する選択出力回路と、前記周波数シンセサイザ回路の制御、前記ロック信号に基づいた前記動作クロック信号出力回路の制御を行うと共に、前記処理ユニットからの指令信号に基づいた前記選択出力回路の制御を行う制御手段と、を備え、
前記周波数シンセサイザ回路は、入力される基準クロック信号と比較信号との位相を比較して位相差検出信号を出力する位相比較部と、前記位相差検出信号を直流に変換して制御信号を生成する制御信号生成部と、前記制御信号に応じた周波数のクロック信号を発生する電圧制御発振部と、前記クロック信号を逓倍あるいは分周して前記比較信号を生成する比較信号生成部と、を具備し、
基準クロック信号または動作クロック信号を外部の処理ユニットに選択的に供給するクロック信号供給装置の制御方法であって、
前記位相比較部、制御信号生成部、比較信号生成部およびロック判定回路を駆動させる第１駆動工程と、
前記動作クロック信号の周波数が「＋」となる側に前記制御信号生成部をチャージし、前記電圧制御発振部を駆動させる第２駆動工程と、
前記ロック判定回路からロック信号が出力されたとき、前記動作クロック信号出力回路を駆動させる第３駆動工程と、を順次行う
ことを特徴とするクロック信号供給装置の制御方法。 - 請求項９または１０記載のクロック信号供給装置の制御方法において、
前記ロック判定回路から出力されるロック信号を監視し、当該クロック信号供給装置の動作開始から所定時間を経過しても前記ロック信号がアクティブにならない場合、当該クロック信号供給装置を故障として診断する工程を設けた
ことを特徴とするクロック信号供給装置の制御方法。 - 請求項９または１０記載のクロック信号供給装置の制御方法において、
前記制御信号生成部から出力される制御信号が予め決められた所定範囲から逸脱している場合、当該クロック信号供給装置を故障として診断する工程を設けた
ことを特徴とするクロック信号供給装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000275489A JP3551907B2 (ja) | 2000-09-11 | 2000-09-11 | クロック信号供給装置およびその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000275489A JP3551907B2 (ja) | 2000-09-11 | 2000-09-11 | クロック信号供給装置およびその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002091606A JP2002091606A (ja) | 2002-03-29 |
| JP3551907B2 true JP3551907B2 (ja) | 2004-08-11 |
Family
ID=18761102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000275489A Expired - Fee Related JP3551907B2 (ja) | 2000-09-11 | 2000-09-11 | クロック信号供給装置およびその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3551907B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3587162B2 (ja) | 2000-10-31 | 2004-11-10 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
| JP4650754B2 (ja) * | 2002-01-11 | 2011-03-16 | 有限会社ピエデック技術研究所 | 水晶ユニットの製造方法と水晶発振器の製造方法 |
| US6943639B2 (en) | 2002-06-07 | 2005-09-13 | Infineon Technologies Ag | Arrangement for low power clock generation |
| SE0201774L (sv) * | 2002-06-07 | 2003-12-08 | Ericsson Telefon Ab L M | Anordning för effektsnål klockgenerering |
| JP4618642B2 (ja) * | 2005-05-17 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP2010206432A (ja) * | 2009-03-03 | 2010-09-16 | Citizen Finetech Miyota Co Ltd | 水晶発振器 |
| CN112100120A (zh) * | 2020-09-14 | 2020-12-18 | 上海艾为电子技术股份有限公司 | 一种soc芯片及其上电控制方法 |
-
2000
- 2000-09-11 JP JP2000275489A patent/JP3551907B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002091606A (ja) | 2002-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE42293E1 (en) | System and method for optimizing clock speed generation in a computer | |
| JP3551907B2 (ja) | クロック信号供給装置およびその制御方法 | |
| TW200908562A (en) | Frequency synthesizer | |
| KR960024805A (ko) | 클럭발생회로 | |
| JP3702768B2 (ja) | クロック信号供給装置 | |
| JPH11308102A (ja) | 位相同期回路 | |
| JP2004258045A (ja) | クロック信号供給装置およびその制御方法 | |
| JP2007071654A (ja) | 振動ジャイロ | |
| JPH06187063A (ja) | 半導体装置 | |
| JP2004304253A (ja) | 発振器とこれを用いた電子機器 | |
| JP3427924B2 (ja) | バッテリ・バックアップ・クロックを駆動する方法、回路及び装置 | |
| JP2766787B2 (ja) | 超音波振動子の駆動装置 | |
| JP3838844B2 (ja) | 基準信号生成装置及びその信号生成方法 | |
| JPH05303444A (ja) | クロック信号供給装置 | |
| JP2001117546A (ja) | 表示装置 | |
| JP3458838B2 (ja) | Ｐｌｌ回路 | |
| JP2000050621A (ja) | 半導体集積回路用電源回路 | |
| JPH06259164A (ja) | クロック信号生成集積回路 | |
| JPH0537367A (ja) | 内部クロツク発生回路 | |
| JP3000360U (ja) | 通信機器用基準信号生成回路 | |
| JP2924846B2 (ja) | 半導体集積回路 | |
| JPH1075575A (ja) | 圧電トランスの制御回路 | |
| JP3516664B2 (ja) | 基準クロック発生装置 | |
| JPH04171516A (ja) | リセット回路 | |
| JP2001223582A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |