JP2015220537A - Ｐｗｍ制御装置、電源装置および照明器具 - Google Patents

Abstract

【課題】ＰＷＭ信号のデューティ比を変化させる時、想定外のデューティ比を有するＰＷＭ信号が出力されるのを抑制可能なＰＷＭ制御装置、電源装置、照明器具を提供する。【解決手段】ＰＷＭ制御装置１０は、検出回路１、第１出力回路２、第２出力回路３、制御回路４、ＡＮＤ回路５を備える。制御回路４は、第１閾値と第２閾値とを交互に変化させる。制御回路４は、第１閾値を変化させる時、第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定している第１所定期間の間に第１閾値を変化させる。制御回路４は、第１閾値を変化させ第１所定期間の終了後、第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定する。制御回路４は、第２閾値を変化させる時、出力レベルＶ２をハイレベルに固定している第２所定期間の間に第２閾値を変化させる。制御回路４は、第２閾値を変化させ第２所定期間の終了後、出力レベルＶ１をハイレベルに固定する。【選択図】図１

Description

本発明は、ＰＷＭ制御装置、電源装置および照明器具に関する。

従来、ＬＥＤ調光用点灯装置が提案されている（例えば、特許文献１）。

特許文献１に記載されたＬＥＤ調光用点灯装置（以下、「点灯装置」）は、点灯回路と、ドライブ部と、ＰＷＭ制御部と、Ｄ／Ａコンバータと、マイクロコンピュータと、Ａ／Ｄコンバータと、調光信号部とを備えている。点灯回路は、フライバック方式のＤＣ−ＤＣコンバータ回路である。点灯回路の出力側には、ＬＥＤ負荷が接続される。

ＰＷＭ制御部は、ドライブ部へ制御信号（ＰＷＭ信号）を出力してドライブ部を制御するように構成されている。Ａ／Ｄコンバータは、調光信号部から出力された調光信号を、アナログ信号からデジタル信号に変換してマイクロコンピュータへ出力するように構成されている。マイクロコンピュータは、Ａ／Ｄコンバータから調光信号が入力され、デジタル信号データを生成するように構成されている。Ｄ／Ａコンバータは、マイクロコンピュータから出力されたデジタル信号データを、アナログ信号の電圧値（以下、「アナログ電圧値」）に変換してＰＷＭ制御部へ出力するように構成されている。

ＰＷＭ制御部は、差動増幅器と、電圧比較器と、三角波発振部とを備えている。差動増幅器は、ＬＥＤ負荷に流れる電流（以下、「ＬＥＤ電流」）に対応する電圧値と、アナログ電圧値との差分を増幅して出力するように構成されている。電圧比較器は、三角波発振部の出力電圧と、差動増幅器から出力された電圧（基準電圧）とを比較して比較結果である制御信号をドライブ部へ出力するように構成されている。

ＰＷＭ制御部は、例えば、ＬＥＤ電流に対応する電圧値がアナログ電圧値よりも小さいとき、ＬＥＤ電流を増加させるように基準電圧を変化させ、点灯回路におけるスイッチング素子のオン期間が増加するようにドライブ部を制御する。

特許第５１７４５２９号公報

上述の点灯装置におけるＰＷＭ制御部は、ＬＥＤ電流に対応する電圧値がアナログ電圧値よりも小さいとき、スイッチング素子のオン期間が増加するようにＰＷＭ信号のデューティ比を変化させる。

しかしながら、点灯装置におけるＰＷＭ制御部では、Ｄ／Ａコンバータへの入力を変化させたときに、Ｄ／Ａコンバータの出力が安定するまで、想定外のデューティ比を有するＰＷＭ信号が出力される可能性がある。想定外のデューティ比とは、所望のデューティ比と異なるデューティ比を意味する。

本発明の目的は、ＰＷＭ信号のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号が出力されるのを抑制可能なＰＷＭ制御装置を提供することにある。また、本発明の目的は、上述のＰＷＭ制御装置を備えた電源装置を提供することにある。さらに、本発明の目的は、上述の電源装置を備えた照明器具を提供することにある。

本発明のＰＷＭ制御装置は、スイッチング素子に流れる電流を検出する検出回路と、第１ＰＷＭ信号を出力する第１出力回路と、第２ＰＷＭ信号を出力する第２出力回路とを備えている。また、本発明のＰＷＭ制御装置は、前記第１出力回路および前記第２出力回路それぞれを制御する制御回路と、前記第１ＰＷＭ信号の出力レベルと前記第２ＰＷＭ信号の出力レベルとの論理積を第３ＰＷＭ信号として出力するＡＮＤ回路とを備えている。前記ＡＮＤ回路の第１入力端子は、前記第１出力回路に接続されている。前記ＡＮＤ回路の第２入力端子は、前記第２出力回路に接続されている。前記ＡＮＤ回路の出力端子は、前記スイッチング素子に接続されている。前記第１ＰＷＭ信号の周波数と前記第２ＰＷＭ信号の周波数とは、同じ周波数に設定されている。前記制御回路は、前記第１ＰＷＭ信号の出力レベルがローレベルからハイレベルになる第１タイミングと、前記第２ＰＷＭ信号の出力レベルがローレベルからハイレベルになる第２タイミングとを同期させるように前記第１出力回路および前記第２出力回路それぞれを制御する。前記制御回路は、前記第１ＰＷＭ信号の出力レベルをハイレベルからローレベルにするタイミングを規定するための第１閾値を変化させて、前記第１ＰＷＭ信号の出力レベルがハイレベルからローレベルになるように前記第１出力回路を制御する。また、前記制御回路は、前記第２ＰＷＭ信号の出力レベルをハイレベルからローレベルにするタイミングを規定するための第２閾値を変化させて、前記第２ＰＷＭ信号の出力レベルがハイレベルからローレベルになるように前記第２出力回路を制御する。前記制御回路は、前記スイッチング素子のオン期間の長さを指示する指令に従って、前記第１閾値と前記第２閾値とを交互に変化させるように構成されている。前記制御回路は、前記第１閾値を変化させるとき、前記第１ＰＷＭ信号の出力レベルをハイレベルに固定している第１所定期間の間に、前記第１閾値を変化させるように構成されている。前記制御回路は、前記第２タイミングを前記第１所定期間が終了するタイミングと同期させるように、前記第２出力回路を制御する。前記制御回路は、前記第１閾値を変化させて前記第１所定期間が終了した後、前記第２ＰＷＭ信号の出力レベルをハイレベルに固定するように前記第２出力回路を制御する。また、前記制御回路は、前記第２閾値を変化させるとき、前記第２ＰＷＭ信号の出力レベルをハイレベルに固定している第２所定期間の間に、前記第２閾値を変化させるように構成されている。前記制御回路は、前記第１タイミングを前記第２所定期間が終了するタイミングと同期させるように、前記第１出力回路を制御する。前記制御回路は、前記第２閾値を変化させて前記第２所定期間が終了した後、前記第１ＰＷＭ信号の出力レベルをハイレベルに固定するように前記第１出力回路を制御する。

本発明の電源装置は、入力電圧から第１直流電圧を生成する電源部と、前記第１直流電圧を異なる第２直流電圧に変換する変換部と、前記変換部を制御する前記ＰＷＭ制御装置とを備えている。前記変換部は、前記スイッチング素子を備えている。

本発明の照明器具は、前記電源装置と、前記電源装置により点灯可能な光源部と、前記光源部が取り付けられる器具本体とを備えている。

本発明のＰＷＭ制御装置においては、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを抑制することが可能となる。

本発明の電源装置においては、前記ＰＷＭ制御装置を備えた電源装置を提供することが可能となる。

本発明の照明器具においては、前記電源装置を備えた照明器具を提供することが可能となる。

実施形態１のＰＷＭ制御装置を備えた電源装置の構成を示すブロック図である。 実施形態１のＰＷＭ制御装置における一動作例に関し、第１ＰＷＭ信号、第２ＰＷＭ信号、第１制御信号、第２制御信号および第３ＰＷＭ信号それぞれの波形を示す図である。 実施形態１のＰＷＭ制御装置における他の動作例に関し、第１ＰＷＭ信号、第２ＰＷＭ信号、第１制御信号、第２制御信号および第３ＰＷＭ信号それぞれの波形を示す図である。 実施形態１の照明器具の施工状態における概略側面図である。 実施形態１の照明器具の概略斜視図である。 実施形態２のＰＷＭ制御装置の構成を示すブロック図である。 実施形態３のＰＷＭ制御装置の構成を示すブロック図である。 実施形態４のＰＷＭ制御装置の構成を示すブロック図である。

（実施形態１）
以下、本実施形態のＰＷＭ制御装置１０について、図１〜図４を参照しながら説明する。なお、以下では、説明の便宜上、ＰＷＭ制御装置１０を備えた電源装置３０を説明した後に、ＰＷＭ制御装置１０を説明する。

電源装置３０は、光源部３１に電力を供給するように構成されている。光源部３１は、複数の固体発光素子３２（図４参照）を備えている。各固体発光素子３２は、例えば、発光ダイオードである。複数の固体発光素子３２の電気的な接続関係は、例えば、直列接続である。なお、電源装置３０は、光源部３１を構成要件として含まない。また、複数の固体発光素子３２の電気的な接続関係は、直列接続であるが、これに限らない。複数の固体発光素子３２の電気的な接続関係は、例えば、並列接続であってもよいし、直列接続と並列接続とを組み合わせた接続であってもよい。

また、電源装置３０は、交流電源４０と調光装置４１との直列回路が電気的に接続されるように構成されている。交流電源４０は、例えば、商用電源である。調光装置４１は、例えば、調光器である。調光装置４１は、交流電源４０の交流電圧を位相制御するように構成されている。なお、電源装置３０は、交流電源４０と調光装置４１とを構成要件として含まない。

電源装置３０は、電源部１１と、変換部１２と、ＰＷＭ制御装置１０と、整流回路５５と、検出回路５６と、Ａ／Ｄ変換回路１３とを備えている。なお、電源装置３０では、整流回路５５が、第２整流回路に相当する。また、電源装置３０では、検出回路５６が、第２検出回路に相当する。

電源部１１は、調光装置４１により位相制御された交流電圧が入力されるように構成されている。要するに、電源部１１は、交流電圧が入力されるように構成されている。また、電源部１１は、位相制御された交流電圧から第１直流電圧を生成するように構成されている。言い換えれば、電源部１１は、入力電圧から第１直流電圧を生成するように構成されている。電源部１１は、例えば、整流回路１４と、平滑回路１５とを備えている。整流回路１４は、位相制御された交流電圧を全波整流するように構成されている。要するに、整流回路１４は、交流電圧を全波整流するように構成されている。整流回路１４は、例えば、ダイオードブリッジである。平滑回路１５は、整流回路１４により全波整流された電圧を平滑するように構成されている。平滑回路１５は、例えば、電解コンデンサである。なお、電源部１１は、整流回路１４と平滑回路１５とを備えているが、これを特に限定するものではない。電源部１１は、例えば、整流回路１４のみを備えていてもよい。この場合、変換部１２は、平滑回路１５を備える。また、電源装置３０では、整流回路１４が、第１整流回路に相当する。

変換部１２は、第１直流電圧を異なる第２直流電圧に変換するように構成されている。また、変換部１２は、第２直流電圧を光源部３１へ出力するように構成されている。変換部１２は、スイッチング素子６を備えている。変換部１２は、例えば、ＤＣ／ＤＣコンバータである。スイッチング素子６は、例えば、ノーマリオフ型のｎチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。第２直流電圧は、例えば、光源部３１における各固体発光素子３２の合計の順方向電圧以上の電圧である。電源装置３０では、変換部１２から第２直流電圧が出力されるので、光源部３１を点灯させることが可能となる。なお、変換部１２は、スイッチング素子６としてｎチャネルＭＯＳＦＥＴを用いているが、これを特に限定するものではない。

ＰＷＭ制御装置１０は、変換部１２を制御するように構成されている。具体的に説明すると、ＰＷＭ制御装置１０は、スイッチング素子６を制御するように構成されている。

ＰＷＭ制御装置１０は、検出回路１と、第１出力回路２と、第２出力回路３と、制御回路４と、ＡＮＤ回路５とを備えている。なお、電源装置３０では、検出回路１が、第１検出回路に相当する。

検出回路１は、スイッチング素子６に流れる電流を検出するように構成されている。検出回路１は、例えば、抵抗分圧回路である。抵抗分圧回路は、例えば、第１抵抗と第２抵抗との直列回路である。第１抵抗の第１端は、スイッチング素子６であるｎチャネルＭＯＳＦＥＴのソース端子と電気的に接続されている。第１抵抗の第２端は、第２抵抗の第１端と電気的に接続されている。第２抵抗の第２端は、電源装置３０のグランドと電気的に接続されている。第１抵抗の第２端と第２抵抗の第１端との両方は、制御回路４と電気的に接続されている。

第１出力回路２は、第１ＰＷＭ信号を出力するように構成されている。第２出力回路３は、第２ＰＷＭ信号を出力するように構成されている。第１ＰＷＭ信号の周波数と第２ＰＷＭ信号の周波数とは、同じ周波数に設定されている。

制御回路４は、第１出力回路２および第２出力回路３それぞれを制御するように構成されている。また、制御回路４は、第１ＰＷＭ信号の出力レベルＶ１がローレベルからハイレベルになる第１タイミングと、第２ＰＷＭ信号の出力レベルＶ２がローレベルからハイレベルになる第２タイミングとを同期させるように第１出力回路２および第２出力回路それぞれを制御する。

制御回路４は、制御部７と、第１エラーアンプ８と、第２エラーアンプ９と、発振回路１６とを備えている。

制御部７は、第１出力回路２および第２出力回路３それぞれを制御するように構成されている。また、制御部７は、発振回路１６を制御するように構成されている。制御部７は、例えば、プログラムが搭載されたマイクロコンピュータである。プログラムは、例えば、マイクロコンピュータに予め設けられたメモリ（図示せず）に記憶されている。なお、制御回路４は、制御部７としてマイクロコンピュータを用いているが、これに限らない。制御部７は、例えば、制御用ＩＣ（Integrated Circuit）であってもよい。

第１エラーアンプ８の非反転入力端子は、検出回路１と電気的に接続されている。第１エラーアンプ８の反転入力端子は、制御部７と電気的に接続されている。第１エラーアンプ８の出力端子は、第１出力回路２と電気的に接続されている。

第１エラーアンプ８は、検出回路１により検出された電流の電流値と制御部７により設定された第１基準値との誤差（以下、「第１誤差」）を増幅して、増幅された第１誤差を第１閾値として出力する。第１基準値とは、スイッチング素子６のオン期間を設定するための値を意味する。なお、スイッチング素子６のオン期間とは、スイッチング素子６がオン状態である期間を意味する。

第２エラーアンプ９の非反転入力端子は、検出回路１と電気的に接続されている。第２エラーアンプ９の反転入力端子は、制御部７と電気的に接続されている。第２エラーアンプ９の出力端子は、第２出力回路３と電気的に接続されている。

第２エラーアンプ９は、検出回路１により検出された電流の電流値と制御部７により設定された上記第１基準値との誤差（以下、「第２誤差」）を増幅して、増幅された第２誤差を第２閾値として出力する。

発振回路１６は、鋸波信号を出力するように構成されている。鋸波信号とは、一定周期の鋸波を有する信号を意味する。鋸波信号の周波数は、例えば、数１００ｋＨｚである。発振回路１６は、制御部７と電気的に接続されている。また、発振回路１６は、第１出力回路２および第２出力回路３それぞれと電気的に接続されている。

ＡＮＤ回路５は、第１ＰＷＭ信号の出力レベルＶ１と第２ＰＷＭ信号の出力レベルＶ２との論理積を第３ＰＷＭ信号として出力するように構成されている。ＡＮＤ回路５の第１入力端子は、第１出力回路２と電気的に接続されている。ＡＮＤ回路５の第２入力端子は、第２出力回路３と電気的に接続されている。ＡＮＤ回路５の出力端子は、変換部１２と電気的に接続されている。具体的に説明すると、ＡＮＤ回路５の出力端子は、スイッチング素子６であるｎチャネルＭＯＳＦＥＴのゲート端子と電気的に接続されている。

整流回路５５は、調光装置４１により位相制御された交流電圧を全波整流するように構成されている。整流回路５５は、例えば、２つのダイオード（図示せず）を備えている。なお、以下では、説明の便宜上、２つのダイオードのうち一方のダイオードを「第１ダイオード」と称し、他方のダイオードを「第２ダイオード」と称する。

第１ダイオードのアノードは、調光装置４１の一対の端子（図示せず）のうちの一方の端子と電気的に接続されている。第１ダイオードのカソードは、検出回路５６と電気的に接続されている。第２ダイオードのアノードは、調光装置４１の上記一対の端子のうちの他方の端子と電気的に接続されている。第２ダイオードのカソードは、検出回路５６と電気的に接続されている。電源装置３０は、調光装置４１と整流回路５５との間の電路に、フィルタ回路を備えていてもよい。フィルタ回路は、ノーマルモードノイズとコモンモードノイズとを除去するように構成されている。これにより、電源装置３０では、例えば、交流電源４０の電源ラインに重畳されたノイズ、空間へ輻射するノイズなどを除去することが可能となる。

検出回路５６は、整流回路５５により全波整流された電圧を検出するように構成されている。検出回路５６は、例えば、抵抗分圧回路である。抵抗分圧回路は、例えば、第３抵抗と第４抵抗との直列回路である。第３抵抗の第１端は、第１ダイオードおよび第２ダイオードそれぞれのカソードと電気的に接続されている。第３抵抗の第２端は、第４抵抗の第１端と電気的に接続されている。第４抵抗の第２端は、電源装置３０のグランドと電気的に接続されている。第３抵抗の第２端と第４抵抗の第１端との両方は、Ａ／Ｄ変換回路１３と電気的に接続されている。

Ａ／Ｄ変換回路１３は、検出回路５６により検出された電圧（第４抵抗の両端電圧）が入力されるように構成されている。また、Ａ／Ｄ変換回路１３は、検出回路５６により検出された電圧をアナログ値からデジタル値に変換するように構成されている。Ａ／Ｄ変換回路１３は、例えば、Ａ／Ｄコンバータである。

第１出力回路２は、第１コンパレータ１７と、第１ＯＲ回路１８とを備えている。

第１コンパレータ１７の非反転入力端子は、第１エラーアンプ８の出力端子と電気的に接続されている。第１コンパレータ１７の反転入力端子は、発振回路１６と電気的に接続されている。第１コンパレータ１７の出力端子は、第１ＯＲ回路１８の第１入力端子と電気的に接続されている。

第１ＯＲ回路１８の第２入力端子は、制御部７と電気的に接続されている。第１ＯＲ回路１８の出力端子は、ＡＮＤ回路５の第１入力端子と電気的に接続されている。

第１出力回路２は、発振回路１６からの鋸波信号の出力レベルが第１エラーアンプ８からの第１閾値以上のとき、第１ＰＷＭ信号の出力レベルＶ１をハイレベルからローレベルにする。また、第１出力回路２は、発振回路１６からの鋸波信号の出力レベルが第１エラーアンプ８からの第１閾値未満のとき、第１ＰＷＭ信号の出力レベルＶ１をローレベルからハイレベルにする。

第２出力回路３は、第２コンパレータ１９と、第２ＯＲ回路２０とを備えている。

第２コンパレータ１９の非反転入力端子は、第２エラーアンプ９の出力端子と電気的に接続されている。第２コンパレータ１９の反転入力端子は、発振回路１６と電気的に接続されている。第２コンパレータ１９の出力端子は、第２ＯＲ回路２０の第１入力端子と電気的に接続されている。

第２ＯＲ回路２０の第２入力端子は、制御部７と電気的に接続されている。第２ＯＲ回路２０の出力端子は、ＡＮＤ回路５の第２入力端子と電気的に接続されている。

第２出力回路３は、発振回路１６からの鋸波信号の出力レベルが第２エラーアンプ９からの第２閾値以上のとき、第２ＰＷＭ信号の出力レベルＶ２をハイレベルからローレベルにする。また、第２出力回路３は、発振回路１６からの鋸波信号の出力レベルが第２エラーアンプ９からの第２閾値未満のとき、第２ＰＷＭ信号の出力レベルＶ２をローレベルからハイレベルにする。

制御回路４は、スイッチング素子６のオン期間の長さを指示する指令に従って、第１閾値と第２閾値とを交互に変化させるように構成されている。より詳しく説明すると、制御部７は、スイッチング素子６のオン期間の長さを指示する指令に従って、第１閾値と第２閾値とを交互に変化させるように構成されている。

制御部７は、第１出力回路２を制御するための第１制御信号を第１ＯＲ回路１８の第２入力端子へ出力するように構成されている。言い換えれば、制御回路４は、第１出力回路２を制御するための第１制御信号を第１出力回路２へ出力するように構成されている。

また、制御部７は、第２出力回路３を制御するための第２制御信号を第２ＯＲ回路２０の第２入力端子へ出力するように構成されている。言い換えれば、制御回路４は、第２出力回路３を制御するための第２制御信号を第２出力回路３へ出力するように構成されている。第１制御信号および第２制御信号それぞれは、例えば、ＰＷＭ信号である。制御部７は、第１閾値を変化させるとき、第１制御信号の出力レベルＶａをローレベルからハイレベルに変更する。また、制御部７は、第２閾値を変化させるとき、第２制御信号の出力レベルＶｂをローレベルからハイレベルに変更する。

制御部７は、Ａ／Ｄ変換回路１３により変換された上記デジタル値が入力されるように構成されている。制御部７は、演算回路３９を備えている。演算回路３９は、Ａ／Ｄ変換回路１３により変換された上記デジタル値に基づいて、位相制御された交流電圧の位相の大きさを演算するように構成されている。

制御部７は、演算回路３９により演算された上記位相の大きさが変化したとき、第１制御信号の出力レベルＶａと第２制御信号の出力レベルＶｂとを交互に変化させるように構成されている。また、制御部７は、演算回路３９により演算された上記位相の大きさが変化したとき、第１制御信号の出力レベルＶａと第２制御信号の出力レベルＶｂとのいずれか一方を、ローレベルからハイレベルに変化させるように構成されている。例えば、制御部７は、演算回路３９により演算された上記位相の大きさが変化したとき、第２制御信号の出力レベルＶｂをローレベルからハイレベルに変化させる。

また、制御部７は、演算回路３９により演算された上記位相の大きさに従って、最初に、例えば第２閾値を変化させるように構成されている。なお、上記位相の大きさは、スイッチング素子６のオン期間の長さを指示する指令に相当する。また、制御部７は、演算回路３９により演算された上記位相の大きさに従って、最初に、第２閾値を変化させるように構成されているが、この構成に限らない。制御部７は、演算回路３９により演算された上記位相の大きさに従って、最初に、第１閾値を変化させるように構成されていてもよい。

制御部７は、第１閾値を変化させるとき、第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定している第１所定期間Ｔ１（図２参照）の間に、第１閾値を変化させるように構成されている。制御部７は、第１閾値を変化させるときに第１制御信号の出力レベルＶａをローレベルからハイレベルにするので、第１出力回路２からの第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定することができる。第１所定期間Ｔ１は、例えば、第１閾値を変化させる場合、第１閾値が安定するまでの時間以上に設定されている。また、制御部７は、上記第２タイミングを第１所定期間Ｔ１が終了するタイミングと同期させるように、第２出力回路３を制御する。

制御部７は、第１閾値を変化させて第１所定期間Ｔ１が終了した後、第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定するように第２出力回路３を制御する。具体的に説明すると、制御部７は、第１閾値を変化させて第１所定期間Ｔ１が終了した後、第２制御信号の出力レベルＶｂをローレベルからハイレベルにする。

また、制御部７は、第２閾値を変化させるとき、第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定している第２所定期間Ｔ２（図２参照）の間に、第２閾値を変化させるように構成されている。制御部７は、第２閾値を変化させるときに第２制御信号の出力レベルＶｂをローレベルからハイレベルにするので、第２出力回路３からの第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定することができる。第２所定期間Ｔ２は、例えば、第２閾値を変化させる場合、第２閾値が安定するまでの時間以上に設定されている。なお、第２所定期間Ｔ２は、第１所定期間Ｔ１と同じ値に設定されているが、第１所定期間Ｔ１と異なる値に設定されていてもよい。また、制御部７は、上記第１タイミングを第２所定期間Ｔ２が終了するタイミングと同期させるように、第１出力回路２を制御する。

制御部７は、第２閾値を変化させて第２所定期間Ｔ２が終了した後、第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定するように第１出力回路２を制御する。具体的に説明すると、制御部７は、第２閾値を変化させて第２所定期間Ｔ２が終了した後、第１制御信号の出力レベルＶａをローレベルからハイレベルにする。

電源装置３０は、例えばリモートコントローラ（図示せず）からの無線信号を受信可能な受信装置４２を備えている。上記無線信号は、例えば、赤外線信号である。電源装置３０では、上記無線信号に、各固体発光素子３２の点灯、消灯もしくは調光を指示する調光信号が重畳される。調光信号は、例えば、ＰＷＭ信号である。なお、上記無線信号は、赤外線信号であるが、これに限らない。上記無線信号は、例えば、電波信号であってもよい。また、以下では、説明の便宜上、リモートコントローラを、「リモコン」と略称する。

受信装置４２は、制御回路４と電気的に接続されている。より詳しく説明すると、受信装置４２は、制御部７と電気的に接続されている。また、受信装置４２は、リモコンからの上記無線信号が受信されたとき、上記無線信号に重畳された調光信号を制御部７へ出力するように構成されている。

制御部７は、受信装置４２から調光信号が入力されたとき、調光信号のオンデューティ比に従って、最初に、例えば第２閾値を変化させるように構成されている。なお、調光信号のオンデューティ比は、スイッチング素子６のオン期間の長さを指示する指令に相当する。また、制御部７は、受信装置４２から調光信号が入力されたとき、調光信号のオンデューティ比に従って、最初に、第２閾値を変化させるように構成されているが、この構成に限らない。制御部７は、受信装置４２から調光信号が入力されたとき、調光信号のオンデューティ比に従って、最初に、第１閾値を変化させるように構成されていてもよい。また、電源装置３０は、受信装置４２を備えているが、これを特に限定するものではなく、受信装置４２を備えていなくてもよい。

以下、ＰＷＭ制御装置１０における制御回路４の動作について、図２に基づいて説明する。図２中の縦軸のＶ１は、第１ＰＷＭ信号の出力レベルを表している。図２中の縦軸のＶ２は、第２ＰＷＭ信号の出力レベルを表している。図２中の縦軸のＶａは、第１制御信号の出力レベルを表している。図２中の縦軸のＶｂは、第２制御信号の出力レベルを表している。図２中の縦軸のＶ３は、第３ＰＷＭ信号の出力レベルを表している。図２中の各横軸は、時間を表している。なお、以下では、制御回路４が最初に第２閾値を変化させる場合について説明する。

制御回路４は、第２閾値を変化させるとき、第２ＰＷＭ信号の出力レベルＶ２を第２所定期間Ｔ２、ハイレベルに固定するように第２出力回路３を制御する。また、制御回路４は、第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定している第２所定期間Ｔ２の間に、第２閾値を変化させる。図２中のｔ１は、第２閾値の変化を終了させ、第２ＰＷＭ信号の出力レベルＶ２に第２閾値の値を反映させ始めた時点を表している。図２中のｔ２は、第２出力回路３が、第２ＰＷＭ信号の出力レベルＶ２をハイレベルからローレベルにした時点を表している。

制御回路４は、第２閾値を変化させて第２所定期間Ｔ２が終了した後、第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定するように第１出力回路２を制御する。図２中のｔ３は、第１制御信号の出力レベルＶａがローレベルからハイレベルに固定された時点を表している。要するに、図２中のｔ３は、第１所定期間Ｔ１が開始するタイミングを表している。

第２閾値の変化を終了させ、第２ＰＷＭ信号の出力レベルＶ２に第２閾値の値を反映させ始めた時点は、図２中のｔ１の時点としているが、これに限らない。第２閾値の変化を終了させ、第２ＰＷＭ信号の出力レベルＶ２に第２閾値の値を反映させ始めた時点は、図２中のｔ１の時点よりも前の時点であってもよい。

また、制御回路４は、第２閾値を変化させて第２所定期間Ｔ２が終了した後に、例えば、演算回路３９により演算された上記位相の大きさが変更された場合、上記位相の大きさに従って、第１閾値を変化させる。図２中のｔ４は、第１閾値の変化を終了させ、第１ＰＷＭ信号の出力レベルＶ１に第１閾値の値を反映させ始めた時点を表している。図２中のｔ５は、第１出力回路２が、第１ＰＷＭ信号の出力レベルＶ１をハイレベルからローレベルにした時点を表している。

制御回路４は、第１閾値を変化させて第１所定期間Ｔ１が終了した後、第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定するように第２出力回路３を制御する。図２中のｔ６は、第２制御信号の出力レベルＶｂがローレベルからハイレベルに固定された時点を表している。要するに、図２中のｔ６は、第２所定期間Ｔ２が開始するタイミングを表している。

第１閾値の変化を終了させ、第１ＰＷＭ信号の出力レベルＶ１に第１閾値の値を反映させ始めた時点は、図２中のｔ４の時点としているが、これに限らない。第１閾値の変化を終了させ、第１ＰＷＭ信号の出力レベルＶ１に第１閾値の値を反映させ始めた時点は、図２中のｔ３の時点から図２中のｔ４の時点までの間の時点であってもよい。

第１所定期間Ｔ１が開始するタイミングと、第２所定期間Ｔ２が終了するタイミングとは、図３に示すように、同じタイミングに設定されていてもよい。また、第２所定期間Ｔ２が開始するタイミングと、第１所定期間Ｔ１が終了するタイミングとは、図３に示すように、同じタイミングに設定されていてもよい。図３中のｔ７は、第１所定期間Ｔ１が開始するタイミングと、第２所定期間Ｔ２が終了するタイミングとをそれぞれ表している。また、図３中のｔ８は、第２所定期間Ｔ２が開始するタイミングと、第１所定期間Ｔ１が終了するタイミングとをそれぞれ表している。これにより、ＰＷＭ制御装置１０では、第１所定期間Ｔ１が開始するタイミングと第２所定期間Ｔ２が終了するタイミングとを異なるタイミングに設定し、かつ、第２所定期間Ｔ２が開始するタイミングと第１所定期間Ｔ１が終了するタイミングとを異なるタイミングに設定した場合に比べて、例えば、第１閾値の変更から第２閾値の変更に切り換えるタイミングを、短くすることが可能となる。よって、ＰＷＭ制御装置１０では、例えば、光源部３１の調光レベルを変更する時間を、短くすることが可能となる。

本実施形態のＰＷＭ制御装置１０では、制御回路４が、スイッチング素子６のオン期間の長さを指示する指令に従って、第１閾値と第２閾値とを交互に変化させるように構成されている。制御回路４は、図２に示すように、第２閾値を変化させるとき、第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定している第２所定期間Ｔ２の間に、第２閾値を変化させる。制御回路４は、第２閾値を変化させて第２所定期間Ｔ２が終了した後、第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定するように第１出力回路２を制御する。これにより、ＰＷＭ制御装置１０では、例えば、第２閾値の変化が終了するまで、第３ＰＷＭ信号のデューティ比が、想定外のデューティ比となるのを抑制することが可能となる。よって、ＰＷＭ制御装置１０では、第３ＰＷＭ信号のデューティ比を変化させるときに、想定外のデューティ比を有する第３ＰＷＭ信号が出力されるのを抑制することが可能となる。

制御回路４は、第１ＰＷＭ信号の出力レベルＶ１をローレベルからハイレベルに固定させたとき、第１閾値を変化させ、かつ、第１ＰＷＭ信号の周波数および第２ＰＷＭ信号の周波数を変化させるように第１出力回路２および第２出力回路３それぞれを制御することが好ましい。また、制御回路４は、第２ＰＷＭ信号の出力レベルＶ２をローレベルからハイレベルに固定させたとき、第２閾値を変化させ、かつ、第１ＰＷＭ信号の周波数および第２ＰＷＭ信号の周波数を変化させるように第１出力回路２および第２出力回路３それぞれを制御することが好ましい。これにより、ＰＷＭ制御装置１０では、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを、より抑制することが可能となる。この場合、第１閾値を変化させるタイミングと、第１ＰＷＭ信号の周波数および第２ＰＷＭ信号の周波数を変化させるタイミングとは、同じタイミングに設定されることが好ましい。また、第２閾値を変化させるタイミングと、第１ＰＷＭ信号の周波数および第２ＰＷＭ信号の周波数を変化させるタイミングとは、同じタイミングに設定されることが好ましい。

制御部７は、演算回路３９により演算された上記位相の大きさが変化したとき、第１制御信号の出力レベルＶａと第２制御信号の出力レベルＶｂとを交互に変化させ、かつ、第１制御信号の出力レベルＶａと第２制御信号の出力レベルＶｂとのいずれか一方を、ローレベルからハイレベルに変化させるように構成されているが、この構成に限らない。制御部７は、一定時間毎に、第１制御信号の出力レベルＶａと第２制御信号の出力レベルＶｂとを交互に変化させ、かつ、第１制御信号の出力レベルＶａと第２制御信号の出力レベルＶｂとのいずれか一方を、ローレベルからハイレベルに変化させるように構成されていてもよい。言い換えれば、制御回路４は、一定時間毎に、第１制御信号の出力レベルＶａと第２制御信号の出力レベルＶｂとを交互に変化させ、かつ、第１制御信号の出力レベルＶａと第２制御信号の出力レベルＶｂとのいずれか一方を、ローレベルからハイレベルに変化させるように構成されていてもよい。上記一定時間は、例えば、第１ＰＷＭ信号および第２ＰＷＭ信号それぞれの周波数が固定された場合、第１ＰＷＭ信号および第２ＰＷＭ信号の周期の整数倍であればよい。上記整数は、例えば、１以上１０以下の範囲の整数である。また、上記一定時間は、例えば、第１ＰＷＭ信号および第２ＰＷＭ信号それぞれの周波数が変更された場合、第１ＰＷＭ信号および第２ＰＷＭ信号の周期数であればよい。上記周期数は、例えば、１以上１０以下の範囲の数である。

以上説明した本実施形態のＰＷＭ制御装置１０は、スイッチング素子６に流れる電流を検出する検出回路１と、第１ＰＷＭ信号を出力する第１出力回路２と、第２ＰＷＭ信号を出力する第２出力回路３とを備えている。また、ＰＷＭ制御装置１０は、第１出力回路２および第２出力回路３それぞれを制御する制御回路４と、前記第１ＰＷＭ信号の出力レベルＶ１と前記第２ＰＷＭ信号の出力レベルＶ２との論理積を第３ＰＷＭ信号として出力するＡＮＤ回路５とを備えている。ＡＮＤ回路５の第１入力端子は、第１出力回路２に接続されている。ＡＮＤ回路５の第２入力端子は、第２出力回路３に接続されている。ＡＮＤ回路５の出力端子は、スイッチング素子６に接続されている。前記第１ＰＷＭ信号の周波数と前記第２ＰＷＭ信号の周波数とは、同じ周波数に設定されている。制御回路４は、前記第１ＰＷＭ信号の出力レベルＶ１がローレベルからハイレベルになる第１タイミングと、前記第２ＰＷＭ信号の出力レベルＶ２がローレベルからハイレベルになる第２タイミングとを同期させるように第１出力回路２および第２出力回路３それぞれを制御する。制御回路４は、前記第１ＰＷＭ信号の出力レベルＶ１をハイレベルからローレベルにするための第１閾値を変化させて、前記第１ＰＷＭ信号の出力レベルＶ１がハイレベルからローレベルになるように第１出力回路２を制御する。また、制御回路４は、前記第２ＰＷＭ信号の出力レベルＶ２をハイレベルからローレベルにするための第２閾値を変化させて、前記第２ＰＷＭ信号の出力レベルＶ２がハイレベルからローレベルになるように第２出力回路３を制御する。制御回路４は、スイッチング素子６のオン期間の長さを指示する指令に従って、前記第１閾値と前記第２閾値とを交互に変化させるように構成されている。制御回路４は、前記第１閾値を変化させるとき、前記第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定している第１所定期間Ｔ１の間に、前記第１閾値を変化させるように構成されている。制御回路４は、前記第２タイミングを第１所定期間Ｔ１が終了するタイミングと同期させるように、第２出力回路３を制御する。制御回路４は、前記第１閾値を変化させて第１所定期間Ｔ１が終了した後、前記第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定するように第２出力回路３を制御する。また、制御回路４は、前記第２閾値を変化させるとき、前記第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定している第２所定期間Ｔ２の間に、前記第２閾値を変化させるように構成されている。制御回路４は、前記第１タイミングを第２所定期間Ｔ２が終了するタイミングと同期させるように、第１出力回路２を制御する。制御回路４は、前記第２閾値を変化させて第２所定期間Ｔ２が終了した後、前記第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定するように第１出力回路２を制御する。これにより、ＰＷＭ制御装置１０では、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを抑制することが可能となる。

制御回路４は、前記第１ＰＷＭ信号の出力レベルＶ１をローレベルからハイレベルに固定させたとき、前記第１閾値を変化させ、かつ、前記第１ＰＷＭ信号の周波数および前記第２ＰＷＭ信号の周波数を変化させるように第１出力回路２および第２出力回路３それぞれを制御することが好ましい。また、制御回路４は、前記第２ＰＷＭ信号の出力レベルＶ２をローレベルからハイレベルに固定させたとき、前記第２閾値を変化させ、かつ、前記第１ＰＷＭ信号の周波数および前記第２ＰＷＭ信号の周波数を変化させるように第１出力回路２および第２出力回路３それぞれを制御することが好ましい。これにより、ＰＷＭ制御装置１０では、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを、より抑制することが可能となる。

以上説明した本実施形態の電源装置３０は、入力電圧から第１直流電圧を生成する電源部１１と、前記第１直流電圧を異なる第２直流電圧に変換する変換部１２と、変換部１２を制御するＰＷＭ制御装置１０とを備えている。変換部１２は、スイッチング素子６を備えている。これにより、電源装置３０では、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを抑制可能なＰＷＭ制御装置１０を備えた電源装置３０を提供することが可能となる。

電源部１１は、前記入力電圧として交流電圧が入力されるように構成されていることが好ましい。電源部１１は、前記交流電圧を全波整流する整流回路１４を備えていることが好ましい。これにより、電源装置３０でも、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを抑制可能なＰＷＭ制御装置１０を備えた電源装置３０を提供することが可能となる。

また、電源装置３０は、整流回路１４からなる第１整流回路とは異なる第２整流回路（整流回路５５）と、検出回路１からなる第１検出回路とは異なる第２検出回路（検出回路５６）と、Ａ／Ｄ変換回路１３とを、更に備えていることが好ましい。前記第２整流回路は、電源部１１に前記入力電圧として位相制御された交流電圧が入力されたとき、前記位相制御された交流電圧を全波整流するように構成されていることが好ましい。前記第２検出回路は、前記第２整流回路により全波整流された電圧を検出するように構成されていることが好ましい。Ａ／Ｄ変換回路１３は、前記第２検出回路により検出された電圧をアナログ値からデジタル値に変換するように構成されていることが好ましい。制御回路４は、Ａ／Ｄ変換回路１３により変換された前記デジタル値に基づいて、前記位相制御された交流電圧の位相の大きさを演算する演算回路３９を備えていることが好ましい。制御回路４は、演算回路３９により演算された前記位相の大きさに従って、前記第１閾値と前記第２閾値とのいずれか一方を変化させるように構成されていることが好ましい。これにより、電源装置３０でも、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを抑制可能なＰＷＭ制御装置１０を備えた電源装置３０を提供することが可能となる。

制御回路４は、第１出力回路２を制御するための第１制御信号を第１出力回路２へ出力し、かつ、第２出力回路３を制御するための第２制御信号を第２出力回路３へ出力するように構成されていることが好ましい。制御回路４は、演算回路３９により演算された前記位相の大きさが変化したとき、前記第１制御信号の出力レベルＶａと前記第２制御信号の出力レベルＶｂとを交互に変化させるように構成されていることが好ましい。また、制御回路４は、前記位相の大きさが変化したとき、前記第１制御信号の出力レベルＶａと前記第２制御信号の出力レベルＶｂとのいずれか一方を、ローレベルからハイレベルに変化させるように構成されていることが好ましい。これにより、電源装置３０でも、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを抑制可能なＰＷＭ制御装置１０を備えた電源装置３０を提供することが可能となる。

また、制御回路４は、第１出力回路２を制御するための第１制御信号を第１出力回路２へ出力し、かつ、第２出力回路３を制御するための第２制御信号を第２出力回路３へ出力するように構成されていることが好ましい。制御回路４は、一定時間毎に、前記第１制御信号の出力レベルＶａと前記第２制御信号の出力レベルＶｂとを交互に変化させるように構成されていることが好ましい。制御回路４は、前記一定時間毎に、前記第１制御信号の出力レベルＶａと前記第２制御信号の出力レベルＶｂとのいずれか一方を、ローレベルからハイレベルに変化させるように構成されていることが好ましい。これにより、電源装置３０でも、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを抑制可能なＰＷＭ制御装置１０を備えた電源装置３０を提供することが可能となる。

以下、本実施形態の電源装置３０を備えた照明器具５０の一例について、図４および図５に基づいて簡単に説明する。

照明器具５０は、例えば、天井材４３に直付けされるように構成されている。照明器具５０は、電源装置３０と、電源装置３０により点灯可能な光源部３１とを備えている。

電源装置３０は、例えば、一対の第１接続線３８Ａ，３８Ｂを電気的に接続するように構成されている。一対の第１接続線３８Ａ，３８Ｂは、例えば、天井材４３に予め設けられた第１孔４４から導出された一対の電線である。

電源装置３０には、例えば、第１接続線３８Ａを介して交流電源４０（図１参照）を電気的に接続することができる。また、電源装置３０には、例えば、第２接続線３８Ｂを介して調光装置４１を電気的に接続することができる。

光源部３１は、複数の固体発光素子３２と、基板３３とを備えている。基板３３は、例えば、プリント基板である。基板３３の第１面（図４では、下面）には、複数の固体発光素子３２が電気的に実装されている。複数の固体発光素子３２は、基板３３の第１面内における仮想円の円周上において等間隔に配置されている。基板３３は、例えば、一対の第２接続線（図示せず）を介して電源装置３０と電気的に接続されている。なお、固体発光素子３２の数は、複数に限らず、１つであってもよい。また、各固体発光素子３２は、発光ダイオードであるが、これに限らない。各固体発光素子３２は、例えば、有機エレクトロルミネッセンス素子であってもよい。各固体発光素子３２の発光色は、白色としているが、この色を特に限定するものではない。

また、照明器具５０は、器具本体３４と、拡散部３５とを備えている。

器具本体３４は、例えば、電源装置３０および光源部３１それぞれが取り付けられるように構成されている。器具本体３４は、本体部３６と、鍔部３７とを備えている。器具本体３４の材料は、例えば、金属である。金属としては、例えば、鉄、アルミニウム、ステンレスなどが挙げられる。

本体部３６は、例えば、有底円筒状に形成されている。本体部３６の底壁には、一対の第１接続線３８Ａ，３８Ｂを通すための第２孔（図示せず）が形成されている。鍔部３７は、本体部３６の側壁における開口側（図４では、下側）の端部から外方へ突出するように構成されている。また、鍔部３７は、本体部３６と一体に構成されている。なお、本体部３６は、有底円筒状に形成されているが、この形状に限らない。本体部３６は、例えば、有底角筒状に形成されていてもよい。

拡散部３５は、各固体発光素子３２から放射された光を拡散するように構成されている。また、拡散部３５は、器具本体３４の鍔部３７に取り付けられるように構成されている。拡散部３５の材料は、例えば、透光性材料である。透光性材料としては、例えば、アクリル樹脂、ガラスなどが挙げられる。

なお、器具本体３４は、電源装置３０および光源部３１それぞれが取り付けられるように構成されているが、これに限らない。器具本体３４は、例えば、光源部３１のみが取り付けられるように構成されていてもよい。この場合、電源装置３０は、天井材４３の第１面側（図４では、上面側）に設置されることが好ましい。これにより、照明器具５０では、電源装置３０で発生する熱が光源部３１に伝導するのを抑制することが可能となり、光源部３１の劣化を抑制することが可能となる。さらに、照明器具５０では、光源部３１で発生する熱が電源装置３０に伝導するのを抑制することが可能となり、電源装置３０を構成する複数の電子部品の劣化を抑制することが可能となる。

以上説明した本実施形態の照明器具５０は、電源装置３０と、電源装置３０により点灯可能な光源部３１と、光源部３１が取り付けられる器具本体３４とを備えている。これにより、照明器具５０では、上述の電源装置３０を備えた照明器具５０を提供することができる。

（実施形態２）
本実施形態の電源装置５２の基本構成は、実施形態１の電源装置３０と同じであり、図６に示すように、電源装置３０におけるＰＷＭ制御装置１０とは異なるＰＷＭ制御装置２１を備えている点が実施形態１と相違する。なお、電源装置５２では、電源装置３０と同様の構成要素に同一の符号を付して説明を適宜省略する。また、図６では、電源部１１、変換部１２、整流回路５５および検出回路５６の図示を省略している。

電源装置５２は、光源部３１（図１参照）に電力を供給するように構成されている。また、電源装置５２は、交流電源４０と調光装置４１との直列回路が電気的に接続されるように構成されている。なお、電源装置５２は、光源部３１と、交流電源４０と、調光装置４１とを構成要件として含まない。

電源装置５２は、電源部１１と、変換部１２と、ＰＷＭ制御装置２１と、整流回路５５と、検出回路５６と、Ａ／Ｄ変換回路１３とを備えている。

ＰＷＭ制御装置２１は、検出回路１と、第１出力回路２３と、第２出力回路２４と、制御回路２２と、ＡＮＤ回路５とを備えている。

第１出力回路２３は、第１ＰＷＭ信号を出力するように構成されている。第１出力回路２３は、第１ＲＳフリップフロップ２５と、第１ＯＲ回路１８とを備えている。第１ＲＳフリップフロップ２５のセット端子Ｓおよびリセット端子Ｒそれぞれは、制御回路２２と電気的に接続されている。第１ＲＳフリップフロップ２５の出力端子Ｑは、第１ＯＲ回路１８の第１入力端子と電気的に接続されている。第１ＯＲ回路１８の第２入力端子は、制御回路２２と電気的に接続されている。

第１ＲＳフリップフロップ２５は、第１出力信号を出力するように構成されている。第１出力信号は、例えば、ＰＷＭ信号である。

第２出力回路２４は、第２ＰＷＭ信号を出力するように構成されている。第２出力回路２４は、第２ＲＳフリップフロップ２６と、第２ＯＲ回路２０とを備えている。第２ＲＳフリップフロップ２６のセット端子Ｓおよびリセット端子Ｒそれぞれは、制御回路２２と電気的に接続されている。第２ＲＳフリップフロップ２６の出力端子Ｑは、第２ＯＲ回路２０の第１入力端子と電気的に接続されている。第２ＯＲ回路２０の第２入力端子は、制御回路２２と電気的に接続されている。

第２ＲＳフリップフロップ２６は、第２出力信号を出力するように構成されている。第２出力信号は、例えば、ＰＷＭ信号である。

制御回路２２は、制御部７と、カウンタ２７と、第１比較回路２８と、第２比較回路２９と、第３コンパレータ４５と、第４コンパレータ４６とを備えている。

制御回路２２は、カウンタ２７からの入力に従って、第１タイミングと第２タイミングとを同期させるように第１出力回路２３および第２出力回路２４それぞれを制御する。

カウンタ２７は、時間をカウントするように構成されている。カウンタ２７は、例えば、制御部７である上記マイクロコンピュータに予め設けられたカウンタである。

第１比較回路２８は、例えば、上記マイクロコンピュータに予め設けられた第１比較器である。第１比較回路２８の第１入力端子は、カウンタ２７と電気的に接続されている。第１比較回路２８の第２入力端子は、制御部７と電気的に接続されている。第１比較回路２８の出力端子は、第１ＲＳフリップフロップ２５のセット端子Ｓと電気的に接続されている。

第１比較回路２８は、カウンタ２７によりカウントされた時間と、制御部７により設定された第１基準時間とを比較するように構成されている。第１比較回路２８は、カウンタ２７によりカウントされた時間が上記第１基準時間に達して、カウンタ２７によりカウントされた時間がリセットされたとき、第１セット信号を第１ＲＳフリップフロップ２５のセット端子Ｓへ出力するように構成されている。第１基準時間とは、第１ＰＷＭ信号および第２ＰＷＭ信号それぞれの周期を意味する。第１セット信号とは、第１ＲＳフリップフロップ２５をセット状態にするための信号を意味する。第１セット信号を第１ＲＳフリップフロップ２５のセット端子Ｓへ出力するとは、第１セット信号の出力レベルをローレベルからハイレベルにすることを意味する。

第１ＲＳフリップフロップ２５は、第１比較回路２８から第１セット信号が入力されたとき、第１出力信号の出力レベルをローレベルからハイレベルにする。これにより、制御回路２２は、第１出力回路２３からの第１ＰＷＭ信号の出力レベルＶ１をハイレベルにすることができる。

また、第１比較回路２８は、カウンタ２７によりカウントされた時間が上記第１基準時間に達して、カウンタ２７によりカウントされた時間がリセットされた後、カウンタ２７によりカウントされた時間が再び増加するとき、第１セット信号を第１ＲＳフリップフロップ２５のセット端子Ｓへ出力するのを停止するように構成されている。第１セット信号を第１ＲＳフリップフロップ２５のセット端子Ｓへ出力するのを停止するとは、第１セット信号の出力レベルをハイレベルからローレベルにすることを意味する。

第２比較回路２９は、例えば、上記マイクロコンピュータに予め設けられた第２比較器である。第２比較回路２９の第１入力端子は、カウンタ２７と電気的に接続されている。第２比較回路２９の第２入力端子は、制御部７と電気的に接続されている。第２比較回路２９の出力端子は、第２ＲＳフリップフロップ２６のセット端子Ｓと電気的に接続されている。

第２比較回路２９は、カウンタ２７によりカウントされた時間と、制御部７により設定された上記第１基準時間とを比較するように構成されている。第２比較回路２９は、カウンタ２７によりカウントされた時間が上記第１基準時間に達して、カウンタ２７によりカウントされた時間がリセットされたとき、第２セット信号を第２ＲＳフリップフロップ２６のセット端子Ｓへ出力するように構成されている。第２セット信号とは、第２ＲＳフリップフロップ２６をセット状態にするための信号を意味する。第２セット信号を第２ＲＳフリップフロップ２６のセット端子Ｓへ出力するとは、第２セット信号の出力レベルをローレベルからハイレベルにすることを意味する。

第２ＲＳフリップフロップ２６は、第２比較回路２９から第２セット信号が入力されたとき、第２出力信号の出力レベルをローレベルからハイレベルにする。これにより、制御回路２２は、第２出力回路２４からの第２ＰＷＭ信号の出力レベルＶ２をハイレベルにすることができる。

また、第２比較回路２９は、カウンタ２７によりカウントされた時間が上記第１基準時間に達して、カウンタ２７によりカウントされた時間がリセットされた後、カウンタ２７によりカウントされた時間が再び増加するとき、第２セット信号を第２ＲＳフリップフロップ２６のセット端子Ｓへ出力するのを停止するように構成されている。第２セット信号を第２ＲＳフリップフロップ２６のセット端子Ｓへ出力するのを停止するとは、第２セット信号の出力レベルをハイレベルからローレベルにすることを意味する。

したがって、制御回路２２は、第１タイミングと第２タイミングとを同期させることが可能となる。

第３コンパレータ４５の非反転入力端子は、検出回路１と電気的に接続されている。第３コンパレータ４５の反転入力端子は、制御部７と電気的に接続されている。第３コンパレータ４５の出力端子は、第１ＲＳフリップフロップ２５のリセット端子Ｒと電気的に接続されている。

第３コンパレータ４５は、検出回路１により検出された電流の電流値と、制御部７により設定された第１閾値とを比較するように構成されている。また、第３コンパレータ４５は、検出回路１により検出された電流の電流値が第１閾値に達したとき、第１リセット信号を第１ＲＳフリップフロップ２５のリセット端子Ｒへ出力するように構成されている。第１リセット信号とは、第１ＲＳフリップフロップ２５をリセット状態にするための信号を意味する。第１リセット信号を第１ＲＳフリップフロップ２５のリセット端子Ｒへ出力するとは、第１リセット信号の出力レベルをローレベルからハイレベルにすることを意味する。

第１ＲＳフリップフロップ２５は、第３コンパレータ４５から第１リセット信号が入力されたとき、第１出力信号の出力レベルをハイレベルからローレベルにする。これにより、制御回路２２は、第１出力回路２３からの第１ＰＷＭ信号の出力レベルＶ１をローレベルにすることができる。

また、第３コンパレータ４５は、検出回路１により検出された電流の電流値が第１閾値未満になったとき、第１リセット信号を第１ＲＳフリップフロップ２５のリセット端子Ｒへ出力するのを停止するように構成されている。第１リセット信号を第１ＲＳフリップフロップ２５のリセット端子Ｒへ出力するのを停止するとは、第１リセット信号の出力レベルをハイレベルからローレベルにすることを意味する。

第４コンパレータ４６の非反転入力端子は、検出回路１と電気的に接続されている。第４コンパレータ４６の反転入力端子は、制御部７と電気的に接続されている。第４コンパレータ４６の出力端子は、第２ＲＳフリップフロップ２６のリセット端子Ｒと電気的に接続されている。

第４コンパレータ４６は、検出回路１により検出された電流の電流値と、制御部７により設定された第２閾値とを比較するように構成されている。また、第４コンパレータ４６は、検出回路１により検出された電流の電流値が第２閾値に達したとき、第２リセット信号を第２ＲＳフリップフロップ２６のリセット端子Ｒへ出力するように構成されている。第２リセット信号とは、第２ＲＳフリップフロップ２６をリセット状態にするための信号を意味する。第２リセット信号を第２ＲＳフリップフロップ２６のリセット端子Ｒへ出力するとは、第２リセット信号の出力レベルをローレベルからハイレベルにすることを意味する。

第２ＲＳフリップフロップ２６は、第４コンパレータ４６から第２リセット信号が入力されたとき、第２出力信号の出力レベルをハイレベルからローレベルにする。これにより、制御回路２２は、第２出力回路２４からの第２ＰＷＭ信号の出力レベルＶ２をローレベルにすることができる。

また、第４コンパレータ４６は、検出回路１により検出された電流の電流値が第２閾値未満になったとき、第２リセット信号を第２ＲＳフリップフロップ２６のリセット端子Ｒへ出力するのを停止するように構成されている。第２リセット信号を第２ＲＳフリップフロップ２６のリセット端子Ｒへ出力するのを停止するとは、第２リセット信号の出力レベルをハイレベルからローレベルにすることを意味する。

以下、ＰＷＭ制御装置２１における制御回路２２の動作について、簡単に説明する。なお、以下では、制御回路２２が最初に第２閾値を変化させる場合について説明する。

制御回路２２は、第２閾値を変化させる場合、第２ＰＷＭ信号の出力レベルＶ２を第２所定期間Ｔ２、ハイレベルに固定するように第２出力回路２４を制御する。また、制御回路２２は、第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定している第２所定期間Ｔ２の間に、第２閾値を変化させる。

制御回路２２は、第２閾値を変化させて第２所定期間Ｔ２が終了した後、第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定するように第１出力回路２３を制御する。また、制御回路２２は、演算回路３９により演算された上記位相の大きさが変更された場合、上記位相の大きさに従って、第１閾値を変化させる。制御回路２２は、第１閾値を変化させて第１所定期間Ｔ１が終了した後、第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定するように第２出力回路２４を制御する。

なお、本実施形態の電源装置５２は、例えば、実施形態１の照明器具５０に適用してもよい。

以上説明した本実施形態のＰＷＭ制御装置２１は、スイッチング素子６に流れる電流を検出する検出回路１と、第１ＰＷＭ信号を出力する第１出力回路２３と、第２ＰＷＭ信号を出力する第２出力回路２４とを備えている。また、ＰＷＭ制御装置２１は、第１出力回路２３および第２出力回路２４それぞれを制御する制御回路２２と、前記第１ＰＷＭ信号の出力レベルＶ１と前記第２ＰＷＭ信号の出力レベルＶ２との論理積を第３ＰＷＭ信号として出力するＡＮＤ回路５とを備えている。ＡＮＤ回路５の第１入力端子は、第１出力回路２３に接続されている。ＡＮＤ回路５の第２入力端子は、第２出力回路２４に接続されている。ＡＮＤ回路５の出力端子は、スイッチング素子６に接続されている。前記第１ＰＷＭ信号の周波数と前記第２ＰＷＭ信号の周波数とは、同じ周波数に設定されている。制御回路２２は、前記第１ＰＷＭ信号の出力レベルＶ１がローレベルからハイレベルになる第１タイミングと、前記第２ＰＷＭ信号の出力レベルＶ２がローレベルからハイレベルになる第２タイミングとを同期させるように第１出力回路２３および第２出力回路２４それぞれを制御する。制御回路２２は、前記第１ＰＷＭ信号の出力レベルＶ１をハイレベルからローレベルにするための第１閾値を変化させて、前記第１ＰＷＭ信号の出力レベルＶ１がハイレベルからローレベルになるように第１出力回路２３を制御する。また、制御回路２２は、前記第２ＰＷＭ信号の出力レベルＶ２をハイレベルからローレベルにするための第２閾値を変化させて、前記第２ＰＷＭ信号の出力レベルＶ２がハイレベルからローレベルになるように第２出力回路２４を制御する。制御回路２２は、スイッチング素子６のオン期間の長さを指示する指令に従って、前記第１閾値と前記第２閾値とを交互に変化させるように構成されている。制御回路２２は、前記第１閾値を変化させるとき、前記第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定している第１所定期間Ｔ１の間に、前記第１閾値を変化させるように構成されている。制御回路２２は、前記第２タイミングを第１所定期間Ｔ１が終了するタイミングと同期させるように、第２出力回路２４を制御する。制御回路２２は、前記第１閾値を変化させて第１所定期間Ｔ１が終了した後、前記第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定するように第２出力回路２４を制御する。また、制御回路２２は、前記第２閾値を変化させるとき、前記第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定している第２所定期間Ｔ２の間に、前記第２閾値を変化させるように構成されている。制御回路２２は、前記第１タイミングを第２所定期間Ｔ２が終了するタイミングと同期させるように、第１出力回路２３を制御する。制御回路２２は、前記第２閾値を変化させて第２所定期間Ｔ２が終了した後、前記第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定するように第１出力回路２３を制御する。これにより、ＰＷＭ制御装置２１でも、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを抑制することが可能となる。

以上説明した本実施形態の電源装置５２は、入力電圧から第１直流電圧を生成する電源部１１と、前記第１直流電圧を異なる第２直流電圧に変換する変換部１２と、変換部１２を制御するＰＷＭ制御装置２１とを備えている。変換部１２は、スイッチング素子６を備えている。これにより、電源装置５２では、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを抑制可能なＰＷＭ制御装置２１を備えた電源装置５２を提供することが可能となる。

以上説明した本実施形態の照明器具５０は、電源装置５２と、電源装置５２により点灯可能な光源部３１と、光源部３１が取り付けられる器具本体３４とを備えている。これにより、照明器具５０では、上述の電源装置５２を備えた照明器具５０を提供することができる。

（実施形態３）
本実施形態の電源装置５３の基本構成は、実施形態２の電源装置５２と同じであり、図７に示すように、電源装置５２におけるＰＷＭ制御装置２１とは異なるＰＷＭ制御装置５１を備えている点などが実施形態２と相違する。なお、電源装置５３では、電源装置５２と同様の構成要素に同一の符号を付して説明を適宜省略する。また、図７では、電源部１１、変換部１２、整流回路５５および検出回路５６の図示を省略している。

電源装置５３は、光源部３１（図１参照）に電力を供給するように構成されている。また、電源装置５３は、交流電源４０と調光装置４１との直列回路が電気的に接続されるように構成されている。なお、電源装置５３は、光源部３１と、交流電源４０と、調光装置４１とを構成要件として含まない。

電源装置５３は、電源部１１と、変換部１２と、ＰＷＭ制御装置５１と、整流回路５５と、検出回路５６と、Ａ／Ｄ変換回路１３と、ゼロレベル検出回路４９とを備えている。

ＰＷＭ制御装置５１は、検出回路１と、第１出力回路２３と、第２出力回路２４と、制御回路４７と、ＡＮＤ回路５とを備えている。

制御回路４７は、制御部７と、第１比較回路２８と、第２比較回路２９と、第３コンパレータ４５と、第４コンパレータ４６と、発振回路４８とを備えている。

発振回路４８は、上記鋸波信号を出力するように構成されている。発振回路４８は、第１比較回路２８の第１入力端子と電気的に接続されている。また、発振回路４８は、第２比較回路２９の第１入力端子と電気的に接続されている。

制御回路４７は、ゼロレベル検出回路４９からの入力に従って、第１タイミングと第２タイミングとを同期させるように第１出力回路２３および第２出力回路２４それぞれを制御する。

ゼロレベル検出回路４９は、スイッチング素子６の両端電圧（ドレイン−ソース間電圧）がゼロレベルに達したことを検出するように構成されている。ゼロレベル検出回路４９は、発振回路４８と電気的に接続されている。

発振回路４８は、ゼロレベル検出回路４９によりスイッチング素子６の両端電圧がゼロレベルに達したことが検出されたとき、上記鋸波信号の出力がリセットされるように構成されている。上記鋸波信号の出力がリセットされるとは、上記鋸波信号の出力レベルがゼロレベルになることを意味する。

第１比較回路２８は、発振回路４８からの上記鋸波信号の出力がリセットされたとき、第１セット信号を第１ＲＳフリップフロップ２５のセット端子Ｓへ出力するように構成されている。これにより、制御回路４７は、第１出力回路２３からの第１ＰＷＭ信号の出力レベルＶ１をローレベルからハイレベルにすることが可能となる。

また、第１比較回路２８は、発振回路４８からの上記鋸波信号の出力がリセットされた後、上記鋸波信号の出力が再び増加するとき、第１セット信号を第１ＲＳフリップフロップ２５のセット端子Ｓへ出力するのを停止するように構成されている。

第２比較回路２９は、発振回路４８からの上記鋸波信号の出力がリセットされたとき、第２セット信号を第２ＲＳフリップフロップ２６のセット端子Ｓへ出力するように構成されている。これにより、制御回路４７は、第２出力回路２４からの第２ＰＷＭ信号の出力レベルＶ１をローレベルからハイレベルにすることが可能となる。

また、第２比較回路２９は、発振回路４８からの上記鋸波信号の出力がリセットされた後、上記鋸波信号の出力が再び増加するとき、第２セット信号を第２ＲＳフリップフロップ２６のセット端子Ｓへ出力するのを停止するように構成されている。

したがって、制御回路４７は、ゼロレベル検出回路４９からの入力に従って、第１タイミングと第２タイミングとを同期させることが可能となる。また、制御回路４７は、ゼロレベル検出回路４９からの入力に従って、第１タイミングと第２タイミングとを同期させるので、スイッチング素子６のソフトスイッチング動作が可能となる。よって、電源装置５３では、電源装置３０および電源装置５２に比べて、低損失化を図ることが可能となる。

また、第１比較回路２８は、発振回路４８から出力された上記鋸波信号の出力レベルが制御部７により設定された第２基準値に達して、上記鋸波信号の出力がリセットされたとき、第１セット信号を第１ＲＳフリップフロップ２５のセット端子Ｓへ出力するように構成されている。これにより、制御回路４７は、例えば、ゼロレベル検出回路４９によりスイッチング素子６の両端電圧がゼロレベルに達したことが検出されない場合があっても、第１出力回路２３からの第１ＰＷＭ信号の出力レベルＶ１をローレベルからハイレベルにすることが可能となる。第２基準値とは、スイッチング素子６のオンタイミングを設定するための値を意味する。スイッチング素子６のオンタイミングとは、スイッチング素子６をオフ状態からオン状態にする時点を意味する。

また、第２比較回路２９は、発振回路４８から出力された上記鋸波信号の出力レベルが制御部７により設定された上記第２基準値に達して、上記鋸波信号の出力がリセットされたとき、第２セット信号を第２ＲＳフリップフロップ２６のセット端子Ｓへ出力するように構成されている。これにより、制御回路４７は、例えば、ゼロレベル検出回路４９によりスイッチング素子６の両端電圧がゼロレベルに達したことが検出されない場合があっても、第２出力回路２４からの第２ＰＷＭ信号の出力レベルＶ２をローレベルからハイレベルにすることが可能となる。

以下、ＰＷＭ制御装置５１における制御回路４７の動作について、簡単に説明する。なお、以下では、制御回路４７が最初に第２閾値を変化させる場合について説明する。

制御回路４７は、第２閾値を変化させる場合、第２ＰＷＭ信号の出力レベルＶ２を第２所定期間Ｔ２、ハイレベルに固定するように第２出力回路２４を制御する。また、制御回路４７は、第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定している第２所定期間Ｔ２の間に、第２閾値を変化させる。

制御回路４７は、第２閾値を変化させて第２所定期間Ｔ２が終了した後、第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定するように第１出力回路２３を制御する。また、制御回路４７は、演算回路３９により演算された上記位相の大きさが変更された場合、上記位相の大きさに従って、第１閾値を変化させる。制御回路４７は、第１閾値を変化させて第１所定期間Ｔ１が終了した後、第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定するように第２出力回路２４を制御する。

なお、本実施形態の電源装置５３は、例えば、実施形態１の照明器具５０に適用してもよい。

以上説明した本実施形態のＰＷＭ制御装置５１は、スイッチング素子６に流れる電流を検出する検出回路１と、第１ＰＷＭ信号を出力する第１出力回路２３と、第２ＰＷＭ信号を出力する第２出力回路２４とを備えている。また、ＰＷＭ制御装置５１は、第１出力回路２３および第２出力回路２４それぞれを制御する制御回路４７と、前記第１ＰＷＭ信号の出力レベルＶ１と前記第２ＰＷＭ信号の出力レベルＶ２との論理積を第３ＰＷＭ信号として出力するＡＮＤ回路５とを備えている。ＡＮＤ回路５の第１入力端子は、第１出力回路２３に接続されている。ＡＮＤ回路５の第２入力端子は、第２出力回路２４に接続されている。ＡＮＤ回路５の出力端子は、スイッチング素子６に接続されている。前記第１ＰＷＭ信号の周波数と前記第２ＰＷＭ信号の周波数とは、同じ周波数に設定されている。制御回路４７は、前記第１ＰＷＭ信号の出力レベルＶ１がローレベルからハイレベルになる第１タイミングと、前記第２ＰＷＭ信号の出力レベルＶ２がローレベルからハイレベルになる第２タイミングとを同期させるように第１出力回路２３および第２出力回路２４それぞれを制御する。制御回路４７は、前記第１ＰＷＭ信号の出力レベルＶ１をハイレベルからローレベルにするための第１閾値を変化させて、前記第１ＰＷＭ信号の出力レベルＶ１がハイレベルからローレベルになるように第１出力回路２３を制御する。また、制御回路４７は、前記第２ＰＷＭ信号の出力レベルＶ２をハイレベルからローレベルにするための第２閾値を変化させて、前記第２ＰＷＭ信号の出力レベルＶ２がハイレベルからローレベルになるように第２出力回路２４を制御する。制御回路４７は、スイッチング素子６のオン期間の長さを指示する指令に従って、前記第１閾値と前記第２閾値とを交互に変化させるように構成されている。制御回路４７は、前記第１閾値を変化させるとき、前記第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定している第１所定期間Ｔ１の間に、前記第１閾値を変化させるように構成されている。制御回路４７は、前記第２タイミングを第１所定期間Ｔ１が終了するタイミングと同期させるように、第２出力回路２４を制御する。制御回路４７は、前記第１閾値を変化させて第１所定期間Ｔ１が終了した後、前記第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定するように第２出力回路２４を制御する。また、制御回路４７は、前記第２閾値を変化させるとき、前記第２ＰＷＭ信号の出力レベルＶ２をハイレベルに固定している第２所定期間Ｔ２の間に、前記第２閾値を変化させるように構成されている。制御回路４７は、前記第１タイミングを第２所定期間Ｔ２が終了するタイミングと同期させるように、第１出力回路２３を制御する。制御回路４７は、前記第２閾値を変化させて第２所定期間Ｔ２が終了した後、前記第１ＰＷＭ信号の出力レベルＶ１をハイレベルに固定するように第１出力回路２３を制御する。これにより、ＰＷＭ制御装置５１でも、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを抑制することが可能となる。

以上説明した本実施形態の電源装置５３は、入力電圧から第１直流電圧を生成する電源部１１と、前記第１直流電圧を異なる第２直流電圧に変換する変換部１２と、変換部１２を制御するＰＷＭ制御装置５１とを備えている。変換部１２は、スイッチング素子６を備えている。これにより、電源装置５３では、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを抑制可能なＰＷＭ制御装置５１を備えた電源装置５３を提供することが可能となる。

また、電源装置５３は、スイッチング素子６の両端電圧がゼロレベルに達したことを検出するゼロレベル検出回路４９を、更に備えている。制御回路４７は、ゼロレベル検出回路４９からの入力に従って、前記第１タイミングと前記第２タイミングとを同期させるように第１出力回路２３および第２出力回路２４それぞれを制御する。これにより、電源装置５３では、スイッチング素子６のソフトスイッチング動作が可能となる。よって、電源装置５３では、電源装置３０および電源装置５２に比べて、低損失化を図ることが可能となる。

以上説明した本実施形態の照明器具５０は、電源装置５３と、電源装置５３により点灯可能な光源部３１と、光源部３１が取り付けられる器具本体３４とを備えている。これにより、照明器具５０では、上述の電源装置５３を備えた照明器具５０を提供することができる。

（実施形態４）
本実施形態の電源装置５４の基本構成は、実施形態２の電源装置５２と同じであり、図８に示すように、ゼロレベル検出回路４９を備えている点が実施形態２と相違する。なお、電源装置５４では、電源装置５２と同様の構成要素に同一の符号を付して説明を適宜省略する。また、図８では、電源部１１、変換部１２、整流回路５５および検出回路５６の図示を省略している。

電源装置５４は、光源部３１（図１参照）に電力を供給するように構成されている。また、電源装置５４は、交流電源４０と調光装置４１との直列回路が電気的に接続されるように構成されている。なお、電源装置５４は、光源部３１と、交流電源４０と、調光装置４１とを構成要件として含まない。

電源装置５４は、電源部１１と、変換部１２と、ＰＷＭ制御装置２１と、整流回路５５と、検出回路５６と、Ａ／Ｄ変換回路１３と、実施形態３の電源装置５３におけるゼロレベル検出回路４９とを備えている。

ゼロレベル検出回路４９は、カウンタ２７と電気的に接続されている。

カウンタ２７は、ゼロレベル検出回路４９によりスイッチング素子６の両端電圧がゼロレベルに達したことが検出されたとき、カウントされた時間がリセットされるように構成されている。

第１比較回路２８は、カウンタ２７によりカウントされた時間がリセットされたとき、第１セット信号を第１ＲＳフリップフロップ２５のセット端子Ｓへ出力するように構成されている。これにより、制御回路２２は、第１出力回路２３からの第１ＰＷＭ信号の出力レベルＶ１をローレベルからハイレベルにすることが可能となる。

第２比較回路２９は、カウンタ２７によりカウントされた時間がリセットされたとき、第２セット信号を第２ＲＳフリップフロップ２６のセット端子Ｓへ出力するように構成されている。これにより、制御回路２２は、第２出力回路２４からの第２ＰＷＭ信号の出力レベルＶ１をローレベルからハイレベルにすることが可能となる。

したがって、制御回路２２は、ゼロレベル検出回路４９からの入力に従って、第１タイミングと第２タイミングとを同期させることが可能となる。また、制御回路２２は、ゼロレベル検出回路４９からの入力に従って、第１タイミングと第２タイミングとを同期させるので、スイッチング素子６のソフトスイッチング動作が可能となる。よって、電源装置５３では、電源装置３０および電源装置５２に比べて、低損失化を図ることが可能となる。

また、第１比較回路２８は、カウンタ２７によりカウントされた時間が制御部７により設定された第２基準時間に達して、カウンタ２７によりカウントされた時間がリセットされたとき、第１セット信号を第１ＲＳフリップフロップ２５のセット端子Ｓへ出力するように構成されている。これにより、制御回路２２は、例えば、ゼロレベル検出回路４９によりスイッチング素子６の両端電圧がゼロレベルに達したことが検出されない場合があっても、第１出力回路２３からの第１ＰＷＭ信号の出力レベルＶ１をローレベルからハイレベルにすることが可能となる。第２基準時間とは、第１ＰＷＭ信号および第２ＰＷＭ信号それぞれの周期を意味する。

また、第１比較回路２８は、カウンタ２７によりカウントされた時間がリセットされた時点と、カウンタ２７によりカウントされた時間が上記第２基準時間に達して、カウンタ２７によりカウントされた時間がリセットされた時点とが同じであるとき、第１セット信号を第１ＲＳフリップフロップ２５のセット端子Ｓへ出力するように構成されている。これにより、電源装置５４では、第１ＰＷＭ信号の出力レベルＶ１がハイレベルを維持することが可能となる。

また、第２比較回路２９は、カウンタ２７によりカウントされた時間が制御部７により設定された上記第２基準時間に達して、カウンタ２７によりカウントされた時間がリセットされたとき、第２セット信号を第２ＲＳフリップフロップ２６のセット端子Ｓへ出力するように構成されている。これにより、制御回路２２は、例えば、ゼロレベル検出回路４９によりスイッチング素子６の両端電圧がゼロレベルに達したことが検出されない場合があっても、第２出力回路２４からの第２ＰＷＭ信号の出力レベルＶ２をローレベルからハイレベルにすることが可能となる。

また、第２比較回路２９は、カウンタ２７によりカウントされた時間がリセットされた時点と、カウンタ２７によりカウントされた時間が上記第２基準時間に達して、カウンタ２７によりカウントされた時間がリセットされた時点とが同じであるとき、第２セット信号を第２ＲＳフリップフロップ２６のセット端子Ｓへ出力するように構成されている。これにより、電源装置５４では、第２ＰＷＭ信号の出力レベルＶ２がハイレベルを維持することが可能となる。

なお、本実施形態の電源装置５４は、例えば、実施形態１の照明器具５０に適用してもよい。

以上説明した本実施形態の電源装置５４は、入力電圧から第１直流電圧を生成する電源部１１と、前記第１直流電圧を異なる第２直流電圧に変換する変換部１２と、変換部１２を制御するＰＷＭ制御装置２１とを備えている。変換部１２は、スイッチング素子６を備えている。これにより、電源装置５４では、ＰＷＭ信号（第３ＰＷＭ信号）のデューティ比を変化させるときに、想定外のデューティ比を有するＰＷＭ信号（第３ＰＷＭ信号）が出力されるのを抑制可能なＰＷＭ制御装置２１を備えた電源装置５４を提供することが可能となる。

また、電源装置５４は、スイッチング素子６の両端電圧がゼロレベルに達したことを検出するゼロレベル検出回路４９を、更に備えている。制御回路２２は、カウンタ２７もしくはゼロレベル検出回路４９からの入力に従って、前記第１タイミングと前記第２タイミングとを同期させるように第１出力回路２３および第２出力回路２４それぞれを制御する。これにより、電源装置５４では、スイッチング素子６のソフトスイッチング動作が可能となる。よって、電源装置５４では、電源装置３０および電源装置５２に比べて、低損失化を図ることが可能となる。

また、電源装置５４は、カウンタ２７とゼロレベル検出回路４９との両方を備えている。制御回路２２は、カウンタ２７とゼロレベル検出回路４９との少なくとも一方からの入力に従って、前記第１タイミングと前記第２タイミングとを同期させるように第１出力回路２３および第２出力回路２４それぞれを制御する。これにより、電源装置５４では、制御回路２２が、例えば、ゼロレベル検出回路４９によりスイッチング素子６の両端電圧がゼロレベルに達したことが検出されない場合があっても、第１ＰＷＭ信号の出力レベルＶ１と第２ＰＷＭ信号の出力レベルＶ２との両方をローレベルからハイレベルにすることが可能となる。

以上説明した本実施形態の照明器具５０は、電源装置５４と、電源装置５４により点灯可能な光源部３１と、光源部３１が取り付けられる器具本体３４とを備えている。これにより、照明器具５０では、上述の電源装置５４を備えた照明器具５０を提供することができる。

１ 検出回路（第１検出回路）
２ 第１出力回路
３ 第２出力回路
４ 制御回路
５ ＡＮＤ回路
６ スイッチング素子
１０ ＰＷＭ制御装置
１１ 電源部
１２ 変換部
１３ Ａ／Ｄ変換回路
１４ 整流回路（第１整流回路）
２１ ＰＷＭ制御装置
２２ 制御回路
２３ 第１出力回路
２４ 第２出力回路
２７ カウンタ
３０ 電源装置
３１ 光源部
３４ 器具本体
３９ 演算回路
４７ 制御回路
４９ ゼロレベル検出回路
５０ 照明器具
５１ ＰＷＭ制御装置
５２ 電源装置
５３ 電源装置
５４ 電源装置
５５ 整流回路（第２整流回路）
５６ 検出回路（第２検出回路）

Claims (9)

1. スイッチング素子に流れる電流を検出する検出回路と、第１ＰＷＭ信号を出力する第１出力回路と、第２ＰＷＭ信号を出力する第２出力回路と、前記第１出力回路および前記第２出力回路それぞれを制御する制御回路と、前記第１ＰＷＭ信号の出力レベルと前記第２ＰＷＭ信号の出力レベルとの論理積を第３ＰＷＭ信号として出力するＡＮＤ回路とを備え、
   前記ＡＮＤ回路の第１入力端子は、前記第１出力回路に接続され、前記ＡＮＤ回路の第２入力端子は、前記第２出力回路に接続され、前記ＡＮＤ回路の出力端子は、前記スイッチング素子に接続され、
   前記第１ＰＷＭ信号の周波数と前記第２ＰＷＭ信号の周波数とは、同じ周波数に設定され、
   前記制御回路は、前記第１ＰＷＭ信号の出力レベルがローレベルからハイレベルになる第１タイミングと、前記第２ＰＷＭ信号の出力レベルがローレベルからハイレベルになる第２タイミングとを同期させるように前記第１出力回路および前記第２出力回路それぞれを制御し、
   前記制御回路は、前記第１ＰＷＭ信号の出力レベルをハイレベルからローレベルにするタイミングを規定するための第１閾値を変化させて、前記第１ＰＷＭ信号の出力レベルがハイレベルからローレベルになるように前記第１出力回路を制御し、前記制御回路は、前記第２ＰＷＭ信号の出力レベルをハイレベルからローレベルにするタイミングを規定するための第２閾値を変化させて、前記第２ＰＷＭ信号の出力レベルがハイレベルからローレベルになるように前記第２出力回路を制御し、
   前記制御回路は、前記スイッチング素子のオン期間の長さを指示する指令に従って、前記第１閾値と前記第２閾値とを交互に変化させるように構成され、
   前記制御回路は、前記第１閾値を変化させるとき、前記第１ＰＷＭ信号の出力レベルをハイレベルに固定している第１所定期間の間に前記第１閾値を変化させるように構成され、
   前記制御回路は、前記第２タイミングを前記第１所定期間が終了するタイミングと同期させるように前記第２出力回路を制御し、前記制御回路は、前記第１閾値を変化させて前記第１所定期間が終了した後、前記第２ＰＷＭ信号の出力レベルをハイレベルに固定するように前記第２出力回路を制御し、
   前記制御回路は、前記第２閾値を変化させるとき、前記第２ＰＷＭ信号の出力レベルをハイレベルに固定している第２所定期間の間に前記第２閾値を変化させるように構成され、
   前記制御回路は、前記第１タイミングを前記第２所定期間が終了するタイミングと同期させるように前記第１出力回路を制御し、前記制御回路は、前記第２閾値を変化させて前記第２所定期間が終了した後、前記第１ＰＷＭ信号の出力レベルをハイレベルに固定するように前記第１出力回路を制御する
   ことを特徴とするＰＷＭ制御装置。
2. 前記制御回路は、前記第１ＰＷＭ信号の出力レベルをローレベルからハイレベルに固定させたとき、前記第１閾値を変化させ、かつ、前記第１ＰＷＭ信号の周波数および前記第２ＰＷＭ信号の周波数を変化させるように前記第１出力回路および前記第２出力回路それぞれを制御し、前記制御回路は、前記第２ＰＷＭ信号の出力レベルをローレベルからハイレベルに固定させたとき、前記第２閾値を変化させ、かつ、前記第１ＰＷＭ信号の周波数および前記第２ＰＷＭ信号の周波数を変化させるように前記第１出力回路および前記第２出力回路それぞれを制御する
   ことを特徴とする請求項１記載のＰＷＭ制御装置。
3. 入力電圧から第１直流電圧を生成する電源部と、前記第１直流電圧を異なる第２直流電圧に変換する変換部と、前記変換部を制御する請求項１または請求項２記載のＰＷＭ制御装置とを備え、
   前記変換部は、前記スイッチング素子を備えている
   ことを特徴とする電源装置。
4. 前記電源部は、前記入力電圧として交流電圧が入力されるように構成され、
   前記電源部は、前記交流電圧を全波整流する整流回路を備えている
   ことを特徴とする請求項３記載の電源装置。
5. 前記整流回路からなる第１整流回路とは異なる第２整流回路と、前記検出回路からなる第１検出回路とは異なる第２検出回路と、Ａ／Ｄ変換回路とを、更に備え、
   前記第２整流回路は、前記電源部に前記入力電圧として位相制御された交流電圧が入力されたとき、前記位相制御された交流電圧を全波整流するように構成され、
   前記第２検出回路は、前記第２整流回路により全波整流された電圧を検出するように構成され、
   前記Ａ／Ｄ変換回路は、前記第２検出回路により検出された電圧をアナログ値からデジタル値に変換するように構成され、
   前記制御回路は、前記Ａ／Ｄ変換回路により変換された前記デジタル値に基づいて、前記位相制御された交流電圧の位相の大きさを演算する演算回路を備え、
   前記制御回路は、前記演算回路により演算された前記位相の大きさに従って、前記第１閾値と前記第２閾値とのいずれか一方を変化させるように構成されている
   ことを特徴とする請求項４記載の電源装置。
6. 前記制御回路は、前記第１出力回路を制御するための第１制御信号を前記第１出力回路へ出力し、かつ、前記第２出力回路を制御するための第２制御信号を前記第２出力回路へ出力するように構成され、前記制御回路は、前記演算回路により演算された前記位相の大きさが変化したとき、前記第１制御信号の出力レベルと前記第２制御信号の出力レベルとを交互に変化させるように構成され、
   前記制御回路は、前記位相の大きさが変化したとき、前記第１制御信号の出力レベルと前記第２制御信号の出力レベルとのいずれか一方を、ローレベルからハイレベルに変化させるように構成されている
   ことを特徴とする請求項５記載の電源装置。
7. 前記制御回路は、前記第１出力回路を制御するための第１制御信号を前記第１出力回路へ出力し、かつ、前記第２出力回路を制御するための第２制御信号を前記第２出力回路へ出力するように構成され、前記制御回路は、一定時間毎に、前記第１制御信号の出力レベルと前記第２制御信号の出力レベルとを交互に変化させるように構成され、
   前記制御回路は、前記一定時間毎に、前記第１制御信号の出力レベルと前記第２制御信号の出力レベルとのいずれか一方を、ローレベルからハイレベルに変化させるように構成されている
   ことを特徴とする請求項５記載の電源装置。
8. 時間をカウントするカウンタと、前記スイッチング素子の両端電圧がゼロレベルに達したことを検出するゼロレベル検出回路との少なくとも一方を、更に備え、
   前記制御回路は、前記カウンタと前記ゼロレベル検出回路との少なくとも一方からの入力に従って、前記第１タイミングと前記第２タイミングとを同期させるように前記第１出力回路および前記第２出力回路それぞれを制御する
   ことを特徴とする請求項３ないし請求項７のいずれか１項に記載の電源装置。
9. 請求項３ないし請求項８のいずれか１項に記載の電源装置と、前記電源装置により点灯可能な光源部と、前記光源部が取り付けられる器具本体とを備えている
   ことを特徴とする照明器具。

Images