JP2000213960A - 制御装置 - Google Patents

Abstract

(57)【要約】 【課題】より高い分解能を持つ制御装置を提供する。 【解決手段】外部機器から出力される２相のＡ相パルス
信号５、Ｂ相パルス信号６を入力し所定の方向信号７お
よびカウント用パルス信号８を生成した後ＣＰＵ３に送
出するパルス変換部２と、カウント用パルス信号８を計
数する際の分解能を設定する設定信号９を出力する分解
能設定部４と、カウント用パルス信号８の計数機能、上
記方向信号７に基づく外部機器に係る方向判別機能、設
定信号９に基づく設定値の判別機能を有するＣＰＵ３
と、を備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部機器を制御す
る制御装置、詳しくはパルス信号に基づいて外部機器を
制御する制御装置に関する。

【０００２】

【従来の技術】従来、パルス信号に基づいて外部機器を
制御する手段としては種々の手法が知られている。たと
えば、ロータリーエンコーダから出力される互いに９０
度の位相差を持つＡ相，Ｂ相から成る２つのパルス信号
をマイクロプロセッサ（マイコン）に取り込み、当該外
部機器を制御する手法が知られている。

【０００３】この手法は、Ａ相パルスの立ち上がりエッ
ジを検出し、そのときのＢ相パルスの状態を読み取り、
Ｂ相パルスがＬレベルであればカウントアップし、Ｈレ
ベルであればカウントダウンすることによりカウントデ
ータを得て外部機器の制御を行うものである。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た外部機器制御技術では、Ａ相パルス信号の立上りエッ
ジの入力時にＢ相パルス信号の状態を検知しているた
め、Ａ相パルス信号の立ち上がりエッジに対して１カウ
ントしかできない。すなわち、この場合の分解能は“×
１倍”（以下、１逓倍と記す）である。

【０００５】いま、図１２に示すようなＡ相，Ｂ相パル
ス信号に基づいて外部機器を制御する制御装置を想定す
る。この場合、仮にＡ相パルス信号の立ち下がりエッジ
も使用して分解能“×２倍”（以下、２逓倍と記す）に
しようとしても、立ち下がりエッジのときにＢ相パルス
信号はＨレベルであるから、カウントダウンされてしま
う。これにより、ロータリーエンコーダがＣＷ方向に回
転しているにもかかわらず、アップカウントとダウンカ
ウントを繰り返し、カウント値は“０”のままとなって
しまう不都合が生じる。

【０００６】したがって、上記従来技術ではパルスの分
解能は１逓倍固定であり、入力されたパルス信号をより
高い分解能でカウントすることができないという問題点
があった。

【０００７】本発明はかかる問題点に鑑みてなされたも
のであり、より高い分解能を持つ制御装置を提供するこ
とを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに本発明の第１の制御装置は、ロータリーエンコーダ
を備えた外部機器から出力される２相パルス信号を入力
し該外部機器を制御する制御装置であって、上記２相パ
ルス信号を計数する際の計数分解能を設定する設定手段
と、上記２相パルス信号と上記設定手段の出力とに基づ
いて該設定手段で設定された計数分解能で上記外部装置
の制御を行う制御手段と、を具備したことを特徴とす
る。

【０００９】上記の目的を達成するために本発明の第２
の制御装置は、ロータリーエンコーダを備えた外部機器
から出力される２相パルス信号を入力し該外部機器を制
御する制御装置であって、上記２相パルス信号を入力し
上記ロータリーエンコーダの回転方向を示す方向信号と
計数用パルス信号とを出力するパルス変換手段と、上記
計数用パルス信号を計数する際の分解能を設定する分解
能設定手段と、上記計数用パルス信号を計数した計数値
と上記方向信号とに基づいて上記分解能設定手段で設定
された分解能で上記外部機器を制御する制御手段と、を
具備したことを特徴とする。

【００１０】上記の目的を達成するために本発明の第３
の制御装置は、ロータリーエンコーダを備えた外部機器
から出力される２相パルス信号を入力し該外部機器を制
御する制御装置であって、上記２相パルス信号の位相差
に基づいて上記ロータリーエンコーダの回転方向を示す
方向信号を出力する方向弁別手段と、上記２相パルス信
号を計数する際の分解能を設定する分解能設定手段と、
上記分解能設定手段の出力に応じて上記２相パルス信号
を逓倍した計数用パルス信号を出力する信号逓倍手段
と、上記計数用パルス信号を計数した計数値と上記方向
信号とに基づいて上記分解能設定手段で設定された分解
能で上記外部機器を制御する制御手段と、を具備したこ
とを特徴とする。

【００１１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。

【００１２】図１乃至図３は、本発明の第１の実施形態
である制御装置にかかり、図１は、本発明の第１の実施
形態である制御装置の概略構成を示したブロック図であ
る。図２は、図１に示す制御装置におけるパルス変換部
の出力信号の例を示す図であり、図３は、図１に示す制
御装置における主要な制御動作を示すフローチャートで
ある。

【００１３】図１に示すように、制御装置１は、図示し
ない外部機器に設けられたロータリーエンコーダから出
力されるＡ相パルス信号５とＢ相パルス信号６とを入力
し所定の方向信号７およびカウント用パルス信号８を生
成した後ＣＰＵ３に送出するパルス変換部２と、上記カ
ウント用パルス信号８を計数する際の分解能を設定する
所定の設定信号９を出力する分解能設定部４と、上記カ
ウント用パルス信号８の計数機能、上記方向信号７に基
づく外部機器に係る方向判別機能、上記設定信号９に基
づく設定値の判別機能を有するＣＰＵ３と、を備えてい
る。

【００１４】パルス変換部２は、ロータリーエンコーダ
から出力される２相のＡ相パルス信号５、Ｂ相パルス信
号６に基づいて、外部機器の回転がＣＷ方向のときには
Ｈレベルの、また、ＣＣＷ方向のときにはＬレベルの方
向信号７を送出するとともに、所定のカウント用パルス
信号８をＣＰＵ３に対して送出する。

【００１５】分解能設定部４は、上記カウント用パルス
信号８をカウントする際の分解能を設定し、この設定し
た分解能に係る信号を設定信号９としてパルス変換部２
およびＣＰＵ３に送出する。

【００１６】ＣＰＵ３は、パルス変換部２から送出され
るカウント用パルス信号８をカウントするとともに、上
記方向信号７より外部機器の回転方向を判定する機能を
備える。また、分解能設定部４から送出される設定信号
９による分解能に係る設定値を判別する機能を備える。
そして、上記カウント用パルス信号８を計数した計数値
と上記方向信号７とに基づいて上記分解能設定部４で設
定された分解能で上記外部機器を制御する。

【００１７】次に、このように構成される第１実施形態
の制御装置の概略作用を図３に示すフローチャートを参
照して説明する。図３は、当該制御装置１のＣＰＵ３
（一部パルス変換部２）におけるカウント処理動作の概
略を示したフローチャートである。

【００１８】まず、ＣＰＵ３によるカウント処理動作の
説明に先立ち、パルス変換部２の動作について簡単に説
明する。

【００１９】外部機器から制御装置１に対して出力され
る２相のパルス信号、すなわち互いに９０度の位相差を
持つＡ相パルス信号５とＢ相パルス信号６とが、まずパ
ルス変換部２に入力される。このパルス変換部２におい
ては上記Ａ相パルス信号５、Ｂ相パルス信号６とに基づ
いて図２に示すようなＨレベルあるいはＬレベルの方向
信号７とカウント用パルス信号８とが生成され、ＣＰＵ
３に対して出力される。なお、上記方向信号７は、外部
機器の回転方向がＣＷ方向である場合はＨレベルに、Ｃ
ＣＷ方向である場合はＬレベルの信号として出力され
る。

【００２０】また、パルス変換部２において生成される
カウント用パルス信号８の周期は、分解能設定部４から
の設定信号９の制御を受ける。すなわち、分解能設定部
４における設定値が４逓倍の場合に当該カウント用パル
ス信号８の周期が同１逓倍あるいは２逓倍の際のカウン
ト用パルス信号８に対して１／２の周期となるように設
定される。

【００２１】なお、上述したように、上記分解能設定部
４からの出力される設定信号９は、パルス変換部２と共
にＣＰＵ３にも出力される。

【００２２】図３に戻ってＣＰＵ３はまず、分解能設定
部４からの設定信号９により分解能の設定値を判断す
る。具体的には、該ＣＰＵ３は分解能設定部４からの設
定信号９を判定し、分解能設定部４で設定された分解能
設定値が１逓倍であるか否かを判断する（ステップＳ
１）。このステップＳ１において、上記分解能の設定値
が１逓倍であるときは、ＣＰＵ３は、カウント用パルス
信号８の立ち上がりエッジでカウントするように設定す
る（ステップＳ２）。

【００２３】この後ＣＰＵ３はパルス変換部２からの方
向信号７を判定し、外部機器の回転方向を判断する（ス
テップＳ３）。ここで、外部機器の回転方向がＣＷ方向
である場合方向信号７はＨレベルとなるので、ＣＰＵ３
は入力されたカウント用パルス信号８の立ち上がりエッ
ジでカウントアップするよう処理する（ステップＳ
４）。一方、外部機器の回転方向がＣＣＷ方向の場合
は、このステップＳ３において方向信号７はＬレベルと
なるので、ＣＰＵ３はカウント用パルス信号８の立ち上
がりエッジでカウントダウンする（ステップＳ５）。こ
の後、ステップＳ３乃至Ｓ５を繰り返す。

【００２４】上記ステップＳ１において、分解能設定部
４における設定値が１逓倍を示していないときは、ＣＰ
Ｕ３は、続いて該設定値が２逓倍であるか否かを判定す
る（ステップＳ６）。

【００２５】ここで、分解能設定部４における分解能の
設定値が２逓倍であるときは、ＣＰＵ３は、カウント用
パルス信号８の立ち上がり及び立ち下がりエッジの両方
でカウントするように設定する（ステップＳ７）。これ
により、分解能の設定値が２逓倍の場合には、同設定値
が１逓倍の場合に比べて２倍のカウント値が出力され
る。

【００２６】この後、上記ステップＳ３に移行して、上
記同様に、外部機器の回転方向に応じてカウントアッ
プ、カウントダウンを行う（ステップＳ３〜Ｓ５）。

【００２７】上記ステップＳ６において、分解能設定部
４における設定値が２逓倍を示していないときは４逓倍
の処理となる。この場合、ＣＰＵ３の処理としては、上
記２逓倍の場合と同様にカウント用パルス信号８の立ち
上がり及び立ち下がりエッジの両方でカウントするよう
に設定する（ステップＳ７）が、パルス変換部２におい
て該カウント用パルス信号８の周期を変更する。すなわ
ち、１逓倍あるいは２逓倍の場合における１／２の周期
となるように設定する（ステップＳ８）。

【００２８】これにより、分解能設定部４の設定値が４
逓倍の場合には、カウント用パルス信号８の周期が１逓
倍の場合の１／２に変更されると共に、カウント用パル
ス信号８の立ち上がりエッジ及び立ち下がりエッジでカ
ウントされる。これにより、４逓倍の場合は設定値が１
逓倍のときに対して４倍のカウント値が出力される。

【００２９】この後、上記ステップＳ３に移行して、上
記同様に、外部機器の回転方向に応じてカウントアッ
プ、カウントダウンを行う（ステップＳ３〜Ｓ５）。

【００３０】そして、ＣＰＵ３はカウントされる上記カ
ウント用パルス信号８に基づいて不図示の外部機器の制
御を行う。

【００３１】このように、本実施形態の制御装置による
と、外部機器からの２相のパルス信号を方向信号とパル
ス信号とに変換することでカウント用パルス信号８の計
数を該パルス信号のエッジで行うことができ、１逓倍、
２逓倍、４逓倍とパルス信号の分解能を高くする制御装
置を実現することができる。

【００３２】次に、上述した制御装置１（図１参照）の
具体的な構成、作用を図４乃至図６を参照して説明す
る。

【００３３】図４乃至図６は、本発明の第１の実施形態
である制御装置（図１参照）の具体的な構成例にかか
り、図４は、該制御装置の構成を示した回路ブロック図
である。図５は、図４に示す制御装置におけるパルス変
換回路の出力信号の例を示すタイミングチャートであ
り、図６は、図４に示す制御装置における主要な制御動
作を示すフローチャートである。

【００３４】図４に示すように、制御装置１は、図示し
ない外部機器に設けられたロータリーエンコーダから出
力されるＡ相パルス信号１０とＢ相パルス信号１１とを
入力し所定の方向信号１６およびカウント用パルス信号
１５を生成した後ＣＰＵ１２に送出するパルス変換回路
１３と、上記カウント用パルス信号１５を計数する際の
分解能を設定する第１の設定信号２４ａ、第２の設定信
号２４ｂを出力する分解能設定回路１４と、上記カウン
ト用パルス信号１５の計数機能、上記方向信号１６に基
づく外部機器に係る方向判別機能、上記設定信号２４
ａ、２４ｂに基づく設定値の判別機能を有するＣＰＵ１
２と、を備えている。

【００３５】上記パルス変換回路１３には不図示の外部
機器に設けられたロータリーエンコーダから出力される
Ａ相パルス信号１０とＢ相パルス信号１１とが入力す
る。以下、信号の流れに沿って該パルス変換回路１３の
構成を説明する。

【００３６】上記Ａ相パルス信号１０は第１のＤフリッ
プフロップ１７ａのＤ端子に入力すると共に、第２のＤ
フリップフロップ１７ｂのＣＫ端子に入力する。また、
Ｂ相パルス信号１１は第１のＤフリップフロップ１７ａ
のＣＫ端子に入力すると共に第２のＤフリップフロップ
１７ｂのＤ端子に入力する。

【００３７】さらに、Ａ相パルス信号１０、Ｂ相パルス
信号１１は、ＥＸ−ＯＲ回路１９にも入力する。

【００３８】また、上記第１のＤフリップフロップ１７
ａの出力とＢ相パルス信号１１とが第１のＡＮＤ回路１
８ａに入力する。さらに、上記第２のＤフリップフロッ
プ１７ｂの出力とＡ相パルス信号１０とが第２のＡＮＤ
回路１８ｂに入力する。

【００３９】なお、第１のＤフリップフロップ１７ａの
出力は、方向信号１６としてＣＰＵ１２に対して送出さ
れる。

【００４０】上記第１のＡＮＤ回路１８ａ及び第２のＡ
ＮＤ回路１８ｂの出力はＯＲ回路２０に入力し、該ＯＲ
回路２０の出力は、第１のスリーステートバッファ２１
ａの入力端に入力する。

【００４１】一方、上記ＥＸ−ＯＲ回路１９の出力は第
２のスリーステートバッファ２１ｂの入力端に入力す
る。

【００４２】また、分解能設定回路１４からの第１の設
定信号２４ａがインバータ２２を介して上記第１のスリ
ーステートバッファ２１ａの制御端子に入力されるとと
もに、上記第２のスリーステートバッファ２１ｂの制御
端子に入力される。

【００４３】上記第１のスリーステートバッファ２１
ａ、第２のスリーステートバッファ２１ｂの出力は、カ
ウント用パルス信号１５としてＣＰＵ１２に送出され
る。

【００４４】そして、パルス変換回路１３においては、
外部機器がＣＷ方向に回転するときにはＨレベル、ＣＣ
Ｗ方向に回転するときにはＬレベルとなる方向信号１６
と、カウント用パルス信号１５をＣＰＵ１２に対して送
出するようになっている。

【００４５】分解能設定回路１４は、一端がグランドに
接続された２つのスイッチ２３ａ、２３ｂを備える。こ
れらスイッチ２３ａ、２３ｂの他端には、それぞれプル
アップ抵抗３１、３２が接続される。スイッチ２３ａの
他端は上記パルス変換回路１３におけるインバータ２
２、第２のスリーステートバッファ２１ｂに接続され、
スイッチ２３ｂの他端はＣＰＵ１２に接続される。そし
て、スイッチのオン、オフに応じた信号が、それぞれ、
設定信号２４ａ、２４ｂとして送出される。

【００４６】上記ＣＰＵ１２は、上記ＣＰＵ３と同様の
役目を果たす制御部であり、パルス変換回路１３から送
出されるカウント用パルス信号１５をカウントするとと
もに、方向信号１６より外部機器の回転方向を判定する
機能を備える。また、分解能設定回路１４から送出され
る設定信号２４ｂによる分解能に係る設定値を判別する
機能を備える。そして、上記カウント用パルス信号１５
を計数した計数値と上記方向信号１６とに基づいて上記
分解能設定回路１４で設定された分解能で上記外部機器
を制御する。

【００４７】次に、このように構成される図４に示す制
御装置の作用を図６に示すフローチャートを参照して説
明する。図６は、当該制御装置１におけるカウント処理
動作を示したフローチャートである。

【００４８】まず、分解能設定回路１４からの第２の設
定信号２４ｂがＨレベルであるときは（ステップＳ１
１）、分解能設定回路１４で設定された分解能設定値が
１逓倍である１逓倍カウントモードであるとして（ステ
ップＳ１２）、ＣＰＵ１２は、カウント用パルス信号１
５の立ち上がりエッジでカウントするように設定する
（ステップＳ１３）。

【００４９】また、第２の設定信号２４ｂがＬレベルで
あり、かつ、第１の設定信号２４ａがＨレベルであると
きは（ステップＳ１１、Ｓ１４）、分解能設定回路１４
で設定された分解能設定値が２逓倍である２逓倍カウン
トモードであるとして（ステップＳ１５）、ＣＰＵ１２
は、カウント用パルス信号１５の立ち上がりエッジ及び
立ち下がりエッジでカウントするように設定する（ステ
ップＳ１６）。これにより、分解能の設定値が２逓倍の
場合には、同設定値が１逓倍の場合に比べて２倍カウン
トされることになる。

【００５０】一方、第２の設定信号２４ｂ、第１の設定
信号２４ａが何れもＬレベルであるときは（ステップＳ
１１、Ｓ１４）、分解能設定回路１４で設定された分解
能設定値が４逓倍である４逓倍カウントモードであると
して（ステップＳ１７）、ＣＰＵ１２は、パルス変換回
路１３においてカウント用パルス信号１５の周期を１／
２に設定して（ステップＳ１８）、カウント用パルス信
号１５の立ち上がりエッジ及び立ち下がりエッジでカウ
ントするように設定する（ステップＳ１６）。これによ
り、分解能の設定値が４逓倍の場合には、同設定値が１
逓倍のときに対して４倍カウントされることになる。

【００５１】この後ＣＰＵ１２はパルス変換回路１３か
らの方向信号１６を判定し、外部機器の回転方向を判断
する（ステップＳ１９）。ここで、外部機器の回転方向
がＣＷ方向である場合方向信号１６はＨレベルとなるの
で、ＣＰＵ１２は入力されたカウント用パルス信号１５
の立ち上がりエッジでカウントアップするよう処理する
（ステップＳ２０、Ｓ２１）。

【００５２】一方、外部機器の回転方向がＣＣＷ方向の
場合は、上記ステップＳ１９において方向信号１６はＬ
レベルとなるので、ＣＰＵ１２はカウント用パルス信号
１５の立ち上がりエッジでカウントダウンする（ステッ
プＳ２２、Ｓ２３）。この後、ステップＳ１９乃至Ｓ２
３を繰り返す。そして、ＣＰＵ１２はカウントされる上
記カウント用パルス信号１５に基づいて不図示の外部機
器の制御を行う。

【００５３】次に、上記制御装置１の具体的な動作を説
明する。まず、外部機器の回転方向がＣＷ方向であっ
て、分解能設定回路１４で設定される分解能の設定値を
１逓倍とするときの動作を図７に示すフローチャートを
参照して説明する。

【００５４】分解能設定回路１４においてスイッチ２３
ａ及び２３ｂを開く（ステップＳ３１）。これに伴い第
１の設定信号２４ａ、第２の設定信号２４ｂは共にＨレ
ベルとなる（ステップＳ３２）。そして第１の設定信号
２４ａにより第１のスリーステートバッファ２１ａの出
力が許可され、第２のスリーステートバッファ２１ｂの
出力はハイインピーダンス状態になる（ステップＳ３
３）。

【００５５】また、第２の設定信号２４ｂがＨレベルで
あることによりＣＰＵ１２は、図６のフローチャートに
おけるステップＳ１２、ステップＳ１３を実行する。す
なわちＣＰＵ１２は、カウント用パルス信号１５の立ち
上がりエッジでカウントするように設定する。

【００５６】また、第１のＤフリップフロップ１７ａの
出力はＨレベルとなり、これが方向信号１６としてＣＰ
Ｕ１２に入力される（ステップＳ３４）。

【００５７】さらに、第１のＤフリップフロップ１７ａ
のＨレベルの出力信号とＢ相パルス信号１１は第１のＡ
ＮＤ回路１８ａに入力され、その出力はＢ相パルス信号
１１がそのまま出力される。一方、第２のＤフリップフ
ロップ１７ｂに入力されたＡ相パルス信号１０とＢ相パ
ルス信号１１の出力信号はＬレベルであり、第２のＡＮ
Ｄ回路１８ｂの出力もＬレベルとなる。

【００５８】第１のＡＮＤ回路１８ａ及び第２のＡＮＤ
回路１８ｂの２つの信号はＯＲ回路２０に入力され、そ
の出力信号（Ｂ相パルス信号１１）はスリーステートバ
ッファ２１ａが出力許可されているためカウント用パル
ス信号１５としてＣＰＵ１２に入力される（ステップＳ
３５）。

【００５９】ここで方向信号１６はＨレベルであるの
で、ＣＰＵ１２は、カウント用パルス信号１５を入力す
ると、その立ち上がりエッジでカウントアップする（ス
テップＳ３６）。

【００６０】次に、上記制御装置１において、外部機器
の回転方向がＣＣＷ方向であって、分解能設定回路１４
で設定される分解能の設定値を１逓倍とするときの動作
を図８に示すフローチャートを参照して説明する。

【００６１】上記同様に分解能設定回路１４においてス
イッチ２３ａ及び２３ｂを開く（ステップＳ４１）。こ
れにより第１の設定信号２４ａ、第２の設定信号２４ｂ
は共にＨレベルとなり（ステップＳ４２）、第１のスリ
ーステートバッファ２１ａの出力が許可され、第２のス
リーステートバッファ２１ｂの出力はハイインピーダン
ス状態になる（ステップＳ４３）。また、第２の設定信
号２４ｂがＨレベルであることにより、ＣＰＵ１２は、
カウント用パルス信号１５の立ち上がりエッジでカウン
トするように設定する。

【００６２】また、第１のＤフリップフロップ１７ａの
出力はＬレベルとなり、これが方向信号１６としてＣＰ
Ｕ１２に入力される（ステップＳ４４）。

【００６３】さらに、第１のＡＮＤ回路１８ａの出力も
Ｌレベルとなる。一方、第２のＤフリップフロップ１７
ｂの出力はＨレベルとなり、第２のＤフリップフロップ
１７ｂのＨレベルの出力信号とＡ相パルス信号１０は第
２のＡＮＤ回路１８ｂに入力され、その出力はＡ相パル
ス信号１０がそのまま出力される。

【００６４】第１のＡＮＤ回路１８ａ及び第２のＡＮＤ
回路１８ｂの２つの信号はＯＲ回路２０に入力され、そ
の出力信号（Ａ相パルス信号１０）はスリーステートバ
ッファ２１ａが出力許可されているためカウント用パル
ス信号１５としてＣＰＵ１２に入力される（ステップＳ
４５）。

【００６５】ここで方向信号１６はＬレベルであるの
で、ＣＰＵ１２は、カウント用パルス信号１５を入力す
ると、その立ち上がりエッジでカウントダウンする（ス
テップＳ４６）。

【００６６】次に、上記制御装置１において、外部機器
の回転方向がＣＷ方向であって、分解能設定回路１４で
設定される分解能の設定値を２逓倍とするときの動作を
図９に示すフローチャートを参照して説明する。

【００６７】分解能設定回路１４においてスイッチ２３
ａを開き、スイッチ２３ｂを閉じる（ステップＳ５
１）。これにより第１の設定信号２４ａはＨレベル、第
２の設定信号２４ｂはＬレベルとなり（ステップＳ５
２）、第１のスリーステートバッファ２１ａの出力は許
可され、第２のスリーステートバッファ２１ｂの出力は
ハイインピーダンス状態になる（ステップＳ５３）。ま
た、第１の設定信号２４ａがＨレベル、第２の設定信号
２４ｂがＬレベルであることによりＣＰＵ１２は、カウ
ント用パルス信号１５の立ち上がりエッジ立ち下がりの
両エッジでカウントするよう設定する。

【００６８】また、第１のＤフリップフロップ１７ａの
出力はＨレベルとなり、これが方向信号１６としてＣＰ
Ｕ１２に入力される（ステップＳ５４）。そして、上記
１逓倍のときと同様の動作をしてＢ相パルス信号１１が
カウント用パルス信号１５としてＣＰＵ１２に入力され
る（ステップＳ５５）。

【００６９】ここで方向信号１６はＨレベルであるの
で、ＣＰＵ１２は、カウント用パルス信号１５を入力す
ると、その立ち上がりエッジおよび立ち下がりエッジで
カウントアップする（ステップＳ５６）。

【００７０】このように、分解能の設定値が２逓倍の場
合には、カウント用パルス信号１５の立ち上がりエッジ
と立ち下がりエッジの両方でカウントするので、同設定
値が１逓倍のときに対して２倍カウントされることにな
る。

【００７１】次に、上記制御装置１において、外部機器
の回転方向がＣＷ方向であって、分解能設定回路１４で
設定される分解能の設定値を４逓倍とするときの動作を
図１０に示すフローチャートを参照して説明する。

【００７２】分解能設定回路１４においてスイッチ２３
ａ、スイッチ２３ｂを共に閉じる（ステップＳ６１）。
これにより第１の設定信号２４ａ、第２の設定信号２４
ｂは共にＬレベルとなる（ステップＳ６２）。ここで、
第１の設定信号２４ａがＬレベルとなることより第１の
スリーステートバッファ２１ａの出力はハイインピーダ
ンス状態になり、第２のスリーステートバッファ２１ｂ
の出力が許可される（ステップＳ６３）。また、第１の
設定信号２４ａ、第２の設定信号２４ｂがＬレベルであ
ることによりＣＰＵ１２は、カウント用パルス信号１５
の立ち上がりエッジ立ち下がりの両エッジでカウントす
るよう設定する。

【００７３】また、第１のＤフリップフロップ１７ａの
出力はＨレベルとなり、このＨレベルの信号が方向信号
１６としてＣＰＵ１２に対して出力される（ステップＳ
６４）。さらに、第１のスリーステートバッファ２１ａ
の出力はハイインピーダンス状態であり、第２のスリー
ステートバッファ２１ｂが出力許可されているので、Ｅ
Ｘ−ＯＲ回路１９の出力信号がカウント用パルス信号１
５としてＣＰＵ１２に対して出力される（ステップＳ６
５）。このＥＸ−ＯＲ回路１９にはＡ相パルス信号１０
とＢ相パルス信号１１とが入力され、その出力信号は、
１逓倍、２逓倍のときの１／２周期の信号となる。すな
わち、カウント用パルス信号１５は、１逓倍、２逓倍時
の１／２周期の信号として出力される。

【００７４】また、方向信号１６はＨレベルであるの
で、ＣＰＵ１２は、カウント用パルス信号１５を入力す
ると、その立ち上がりエッジおよび立ち下がりエッジで
カウントアップする（ステップＳ６６）。

【００７５】このように、分解能の設定値が４逓倍の場
合には、カウント用パルス信号１５の立ち上がりエッジ
と立ち下がりエッジの両方でカウントするとともに、該
カウント用パルス信号１５自体の周期が１／２となって
いるので、結果として分解能の設定値が１逓倍のときに
対して４倍カウントされることになる。

【００７６】以上を纏めると、分解能設定回路１４にお
けるスイッチ（スイッチ２３ａ、２３ｂ）で分解能を１
逓倍、２逓倍、４逓倍に設定する。また、外部機器より
入力された互いに９０度の位相差を有するＡ相パルス信
号１０、Ｂ相パルス信号１１はパルス変換回路１３にお
いて方向信号１６とカウント用パルス信号１５に変換さ
れ、ＣＰＵ１２に入力される。ＣＰＵ１２は、上記分解
能の設定値及び方向信号１６に基づいてカウント用パル
ス信号１５の数をエッジでカウントする。そして、得ら
れたカウント値に基づいてＣＰＵ１２は外部機器の制御
を行う。

【００７７】このように本実施形態の制御装置による
と、ロータリーエンコーダを備える外部機器から入力す
る２相パルス信号を方向信号とカウント用パルス信号に
変換し、該カウント用パルス信号のエッジをカウントす
る制御装置であって、該カウントの分解能を１逓倍、２
逓倍、４逓倍と適宜設定することが可能な制御装置を実
現することができる。

【００７８】次に、本発明の第２の実施形態について説
明する。この実施形態は、上記第１の実施形態のパルス
変換回路１３における第１のスリーステートバッファ２
１ａ、第２のスリーステートバッファ２１ｂ等からなる
論理回路をＡＮＤ回路とＯＲ回路等とで構成される論理
回路に置き換えたことを特徴とし、その他の構成、作用
は、第１の実施形態と同様である。したがって、ここで
は差異のみの言及にとどめ共通部分の説明は省略する。

【００７９】図１１は、第２の実施形態の構成を示した
回路ブロック図である。図１１に示すように、本第２の
実施形態のパルス変換回路１３Ａは、第１の実施形態に
おける第１のスリーステートバッファ２１ａ、第２のス
リーステートバッファ２１ｂ、インバータ回路２２で構
成される論理回路の代わりに、２つのＡＮＤ回路４１
ａ、４１ｂ、ＯＲ回路４３、２つのインバータ回路４
２、４４とで構成される論理回路を備えている。

【００８０】すなわち、ＯＲ回路２０の出力とインバー
タ回路４２、４４を介した分解能設定回路１４からの第
１の設定信号２４ａがＡＮＤ回路４１ａに入力され、Ｅ
Ｘ−ＯＲ回路１９の出力とインバータ回路４４を介した
第１の設定信号２４ａがＡＮＤ回路４１ｂに入力され
る。さらに、上記ＡＮＤ回路４１ａ、４１ｂの出力がＯ
Ｒ回路４３に入力され、このＯＲ回路４３の出力がカウ
ント用パルス信号１５としてＣＰＵ１２に入力されるよ
うに構成される。

【００８１】この他の構成、作用は第１の実施形態と同
様であり、この第２の実施形態によっても上記第１の実
施形態と同様の効果を発揮することができる。

【００８２】

【発明の効果】以上説明したように本発明によれば、よ
り高い分解能を持つ制御装置を提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態である制御装置の概略
構成を示したブロック図である。

【図２】図１に示す制御装置におけるパルス変換部の出
力信号の例を示す図である。

【図３】図１に示す制御装置における主要な制御動作を
示すフローチャートである。

【図４】第１の実施形態の制御装置の詳細な構成を示し
た回路ブロック図である。

【図５】図４に示す制御装置におけるパルス変換回路の
出力信号例を示したタイミングチャートである。

【図６】図４に示す制御装置における主要な制御動作を
示すフローチャートである。

【図７】図４に示す制御装置において、外部機器の回転
方向がＣＷ方向であって、分解能設定回路で設定される
分解能の設定値を１逓倍とするときの動作を示したフロ
ーチャートである。

【図８】図４に示す制御装置において、外部機器の回転
方向がＣＣＷ方向であって、分解能設定回路で設定され
る分解能の設定値を１逓倍とするときの動作を示したフ
ローチャートである。

【図９】図４に示す制御装置において、外部機器の回転
方向がＣＷ方向であって、分解能設定回路で設定される
分解能の設定値を２逓倍とするときの動作を示したフロ
ーチャートである。

【図１０】図４に示す制御装置において、外部機器の回
転方向がＣＷ方向であって、分解能設定回路で設定され
る分解能の設定値を４逓倍とするときの動作を示したフ
ローチャートである。

【図１１】本発明の第２の実施形態の制御装置の詳細な
構成を示した回路ブロック図である。

【図１２】従来の制御装置に入力する２相のパルス信号
の一例を示したタイミングチャートである。

【符号の説明】

１…制御装置 ２…パルス変換部 ３…ＣＰＵ ４…分解能設定部 ５…Ａ相パルス信号 ６…Ｂ相パルス信号 ７…方向信号 ８…カウント用パルス信号 ９…設定信号 １０…Ａ相パルス信号 １１…Ｂ相パルス信号 １２…ＣＰＵ １３…パルス変換回路 １４…分解能設定回路 １５…カウント用パルス信号 １６…方向信号 １７ａ…第１のＤフリップフロップ １７ｂ…第２のＤフリップフロップ ２１ａ…第１のスリーステートバッファ ２１ｂ…第２のスリーステートバッファ ２３ａ…第１のスイッチ ２３ｂ…第２のスイッチ ２４ａ…第１の設定信号 ２４ｂ…第２の設定信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ロータリーエンコーダを備えた外部機器
   から出力される２相パルス信号を入力し該外部機器を制
   御する制御装置であって、 上記２相パルス信号を計数する際の計数分解能を設定す
   る設定手段と、 上記２相パルス信号と上記設定手段の出力とに基づいて
   該設定手段で設定された計数分解能で上記外部装置の制
   御を行う制御手段と、 を具備したことを特徴とする制御装置。
2. 【請求項２】 ロータリーエンコーダを備えた外部機器
   から出力される２相パルス信号を入力し該外部機器を制
   御する制御装置であって、 上記２相パルス信号を入力し上記ロータリーエンコーダ
   の回転方向を示す方向信号と計数用パルス信号とを出力
   するパルス変換手段と、 上記計数用パルス信号を計数する際の分解能を設定する
   分解能設定手段と、 上記計数用パルス信号を計数した計数値と上記方向信号
   とに基づいて上記分解能設定手段で設定された分解能で
   上記外部機器を制御する制御手段と、 を具備したことを特徴とする制御装置。
3. 【請求項３】 ロータリーエンコーダを備えた外部機器
   から出力される２相パルス信号を入力し該外部機器を制
   御する制御装置であって、 上記２相パルス信号の位相差に基づいて上記ロータリー
   エンコーダの回転方向を示す方向信号を出力する方向弁
   別手段と、 上記２相パルス信号を計数する際の分解能を設定する分
   解能設定手段と、 上記分解能設定手段の出力に応じて上記２相パルス信号
   を逓倍した計数用パルス信号を出力する信号逓倍手段
   と、 上記計数用パルス信号を計数した計数値と上記方向信号
   とに基づいて上記分解能設定手段で設定された分解能で
   上記外部機器を制御する制御手段と、 を具備したことを特徴とする制御装置。