JP2007537595A5 - - Google Patents

Claims (10)

1. 第１ゲート誘電体を第１ウェル領域の上に、かつ第１ウェル領域とコンタクトするように、及び、第２ゲート誘電体を第２ウェル領域の上に、かつ第２ウェル領域とコンタクトするように形成する工程と、第１及び第２ゲート誘電体の組成は異なることと、
   第１ゲート電極を第１ゲート誘電体の上に、かつ第１ゲート誘電体とコンタクトするように、そして第２ゲート電極を第２ゲート誘電体の上に、かつ第２ゲート誘電体とコンタクトするように形成する工程と、第１及び第２ゲート電極は組成及び膜厚が同じであることと、第１ゲート誘電体は第２誘電体膜を、第１ウェル領域の上側表面の上の第１誘電体膜の上に含み、そして第２ゲート誘電体は第３誘電体膜を、第２ウェル領域の上側表面の上の第１誘電体膜の上に含むこととからなる、半導体の製造方法。
2. 第１及び第２ゲート誘電体は共に、高Ｋ誘電体である、請求項１記載の製造方法。
3. 第１ゲート誘電体は酸化ランタンであり、及び、第２ゲート誘電体は酸化アルミニウムである、請求項２記載の製造方法。
4. 第１及び第２ゲート電極はタンタル含有層を、第１及び第２ゲート誘電体のそれぞれの上に、かつ第１及び第２ゲート誘電体のそれぞれとコンタクトする形で含む、請求項３記載の製造方法。
5. タンタル含有層はほとんどがＴａＣから成る、請求項４記載の製造方法。
6. タンタル含有層はほとんどがＴａＳｉＮから成る、請求項４記載の製造方法。
7. 第１及び第２ゲート電極は導電層を、タンタル含有層の上に、かつタンタル含有層とコンタクトする形で含み、導電層はポリシリコン及びタングステンから成るグループから選択される、請求項４記載の製造方法。
8. 第１トランジスタを第１ウェル領域の上に、そして第２トランジスタを第２ウェル領域の上に形成する工程を備え、
   前記第１トランジスタは第１ゲート誘電体を有し、及び、第２トランジスタは、第１ゲート誘電体とは組成が異なる第２ゲート誘電体を有し、
   第１トランジスタは第１ゲート電極を有し、及び第２トランジスタは第２ゲート電極を有し、第１及び第２ゲート電極は組成が同じであり、第１ゲート誘電体及び第２ゲート誘電体は共に高Ｋ誘電体である、半導体の製造方法。
9. 第１ゲート誘電体は酸化ハフニウムであり、そして第２ゲート誘電体は酸化アルミニウムである、請求項８記載の製造方法。
10. 第１及び第２ゲート電極は共にゲート電極層を、該当するゲート誘電体の上に、かつ該当するゲート誘電体とコンタクトする形で含み、ゲート電極層はＴａＳｉＮ及びＴａＣから成るグループから選択される、請求項９記載の製造方法。