JP2007519217A5 - - Google Patents

Claims (14)

1. 半導体基板を提供する工程と、
   前記半導体基板から、第１の表面と第１の側壁および第２の側壁とを有するメサ構造を形成する工程と、
   ゲート表面と、第１の側部および第２の側部とを有するゲート構造を、前記メサ構造に形成し、前記ゲート構造の第１の部分と第２の部分とが前記第１の側部と前記第２の側部とを覆い、さらに、前記ゲート構造の第１の部分と第２の部分とが前記第１の側壁と前記第２の側壁とにそれぞれ配置されるようにする工程と、
   前記半導体基板の、前記ゲート構造の前記第１の側部と前記第２の側部とに隣接する部分にドープを行う工程とを有する半導体デバイスの製造方法。
2. 前記ゲート構造を形成する前記工程は、
   前記メサ構造に絶縁材料の第１の層を形成する工程を有する請求項１に記載の方法。
3. 前記ゲート構造を形成する前記工程は、
   前記絶縁材料の第１の層に絶縁材料の第２の層を形成する工程を有する請求項２に記載の方法。
4. 前記絶縁材料の第１の層を形成する工程は、
   前記第１の側壁および前記第２の側壁に前記絶縁材料の第１の層の一部を形成し、前記絶縁材料の第１の層の一部が前記ゲート構造の前記第１の部分として機能 し、前記絶縁材料の第１の層の別の部分が前記ゲート構造の前記第２の部分として機能するようにする工程を有する請求項２に記載の方法。
5. 前記第１の側壁および前記第２の側壁に前記絶縁材料の第１の層の一部を形成する工程は、前記第１の側壁と前記第２の側壁とを酸化する工程を有する請求項４に記載の方法。
6. 前記ゲート構造の前記第１の側部と前記第２の側部とに隣接する前記半導体基板に半導体材料の層を形成する工程を更に有する請求項２に記載の方法。
7. 前記半導体材料の層を形成する工程は、前記半導体材料の層を選択的に成長させる工程を有する、請求項６に記載の方法。
8. 上面と、第１の側壁および第２の側壁とを有する半導体−オン−インシュレータのメサ分離構造を提供する工程を有し、
   前記上面と前記第１の側壁および前記第２の側壁とにゲート絶縁材料を形成する工程を有し、
   前記ゲート誘電材料にゲートを形成する工程を有し、前記ゲートと前記ゲート誘電材料とは、共に、上面とゲート側壁とを有するゲート構造を形成するものであり、
   前記メサ分離構造の前記上面の、前記第１の側壁と前記第２の側壁とに隣接する部分に半導体材料を形成する工程を有し、前記半導体材料が前記ゲート側壁の一部を覆うようにされており、
   前記半導体材料からシリサイドを形成する工程と、
   前記ゲートからシリサイドを形成する工程とを有し、前記ゲートから形成された前記シリサイドは前記半導体デバイスに歪みを付与する、集積回路での使用に適した歪み半導体デバイスの製造方法。
9. 絶縁材料の層を覆って配置された半導体材料の第１の層を有する半導体基板を提供する工程を有し、前記半導体基板は、上面および絶縁側壁を有するものであり、
   ゲート表面と、対向する第１のゲート側壁および第２のゲート側壁と、対向する第３のゲート側壁および第４のゲート側壁と、を有するゲート構造を前記半導体基板に形成する工程とを有し、前記ゲート構造を形成する工程は、
   前記絶縁側壁の一部に絶縁材料の第２の層を形成する工程と、
   前記絶縁材料の第２の層の一部に半導体材料の第２の層形成する工程と、を含み、前記絶縁材料の第２の層と前記半導体材料の第２の層とは前記対向する第３のゲート側壁および第４の側壁を覆うものであって、および、
   前記ゲート表面と、前記半導体材料の第２の層とからシリサイドを形成する工程とを有し、前記シリサイドは前記半導体基板の前記半導体材料に歪みを付与する、半導体デバイスに歪みを付与するための方法。
10. 対向する前記第３のゲート側壁および前記第４のゲート側壁に隣接する前記半導体材料の第１の層の一部に前記絶縁材料の第２の層を形成する工程を更に有する請求項９記載の方法。
11. と、前記半導体材料の第２の層を形成する前に前記ゲート構造を保護する工程を更に有する請求項９に記載の方法。
12. 前記半導体材料の第２の層にドープを行う工程を更に含む請求項９に記載の方法。
13. 前記半導体材料の第２の層からシリサイドを形成する工程を更に含む請求項１２に記載の方法。
14. 前記半導体材料の前記第２の層から形成された前記シリサイドを保護してから、前記ゲート表面から前記シリサイドを形成する工程を更に有する、請求項１３に記載の方法。