JP2007504599A - 汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ｍｂｉｓｔ）システムおよび方法 - Google Patents

汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ｍｂｉｓｔ）システムおよび方法 Download PDF

Info

Publication number
JP2007504599A
JP2007504599A JP2006532340A JP2006532340A JP2007504599A JP 2007504599 A JP2007504599 A JP 2007504599A JP 2006532340 A JP2006532340 A JP 2006532340A JP 2006532340 A JP2006532340 A JP 2006532340A JP 2007504599 A JP2007504599 A JP 2007504599A
Authority
JP
Japan
Prior art keywords
test data
memory
pattern
tested
mbist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006532340A
Other languages
English (en)
Inventor
ルイス・アントニオ・バスト
Original Assignee
アナログ デバイシーズ インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ デバイシーズ インク filed Critical アナログ デバイシーズ インク
Publication of JP2007504599A publication Critical patent/JP2007504599A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ＭＢＩＳＴ）システムは、テストされるメモリのためのアドレスを生成するように構成されたアドレスジェネレータと、テストされるメモリの選択されたアドレスにテストデータを供給し、かつテストデータを読み出すように構成されたシーケンサ回路と、メモリ故障を識別するために、テストされるメモリに供給されたテストデータとテストされるメモリから読み出されたテストデータとを比較するように構成されたコンパレータ回路と、テストされるメモリにテストデータパターンを供給するための外部からアクセス可能であるユーザプログラム可能なパターンレジスタと、を有するＭＢＩＳＴコントローラを含む。本システムは、ユーザプログラム可能なデータパターンレジスタにテストデータパターンを供給するように構成された外部パターンプログラミングデバイスを含む。

Description

本発明は、概して、メモリをテストするためのメモリ組み込み自己テスト（ＭＢＩＳＴ：ｍｅｍｏｒｙ ｂｕｉｌｔ−ｉｎ ｓｅｌｆ−ｔｅｓｔ）に関し、より詳しくは、汎用的にアクセス可能である十分にプログラム可能なＭＢＩＳＴを実行するための改良されたシステムおよび方法に関する。
本出願は、引用してここに組み込む２００３年５月１６日に出願された米国仮出願第６０／４７１，４０８号の優先権を主張する。
ＡＳＩＣチップ等のような複雑なシステムオンチップ（ＳｏＣ：ｓｙｓｔｅｍ−ｏｎ−ｃｈｉｐ）構造は、典型的には、大規模なメモリを含む。この組み込みメモリは、ＳＲＡＭ（スタティックランダムアクセスメモリ）、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）、キャッシュ、レジスタファイル、さらにフラッシュメモリを含む。ＳｏＣチップの組み込みメモリは内部に配置され、従って、テストのために外部から容易にアクセスすることはできない。その結果、ＳｏＣに配置されたＭＢＩＳＴシステムは、ＳｏＣ上の組み込みメモリアレイをテストするための一般的な方法である。
従来のＭＢＩＳＴ構造は、典型的には、アドレスジェネレータ、データジェネレータ、アドレスを順序付けし、かつテストメモリ配列をテストされるメモリに書き込みおよび読み出すためのロジック、および書き込まれおよび読み出されたメモリ配列を比較し、かつ結果を報告するコンパレータを含む。典型的には、従来のＭＢＩＳＴ構造は、いくつかの外部テストシーケンスまたはＭＢＩＳＴテストを開始するための命令を必要とする。ＭＢＩＳＴテストは、アドレスジェネレータおよびシーケンサに、テストされる全ての位置に書き込まれおよび読み出される所望のテストデータパターンのアドレスを生成し、かつ順序付ける。書き込まれおよび読み出されるデータ（期待されるデータ）が比較され、かつ結果が簡単な合格／不合格の状態によって報告される。または、より複雑な構造においては、診断、デバッグ等のためにより複雑なロジックが実装される。
（バックグラウンドパターンとしても知られる）テストデータパターンを生成する従来のＭＢＩＳＴシステムおよび方法は、ロジックとともに実際のデータパターンをハードウェアに組み込み、ＲＯＭ（リードオンリメモリ）に所望のテストデータパターンを格納し、およびテストデータパターンのアルゴリズムによる生成を含む。
テストデータパターンを生成する最も簡単かつ最も容易な方法は、所望のテストパターン、例えば、１および０のチェッカボードパターンまたは類似のデータパターンを生成するＭＢＩＳＴコントローラエンジンにロジックをハードウェア組み込みすることである。ロジックは、典型的には、ハードウェア組み込みされたロジックによって生成されたテストデータパターンのメモリアドレスを、テストされるメモリに書き込むために用いられる。ハードウェア組み込みの構造は、ＭＢＩＳＴコントローラエンジンにハードウェア組み込みされる各々の所望のメモリテストデータパターンのためにゲートロジックを必要とし、従って、ハードウェア組み込みされるＭＢＩＳＴ構造は、ＳｏＣが製造された後、異なるテストデータパターンのために再プログラムまたは変更することはできない。
多数のメモリテストデータパターンが要求される場合、テストデータパターンはＲＯＭ（リードオンリメモリ）にエンコードすることが可能である。ＲＯＭは、ＭＢＩＳＴコントローラの一部とし、または、一部としないことが可能である。ＭＢＩＳＴのシーケンサロジックは、全てのＲＯＭの位置が尽きるまでテストされるメモリにＲＯＭからテストメモリデータパターンをロードする。この構造はメモリテストパターンの数を増加させることが可能であるが、ＲＯＭ構造は予めプログラムされる所望のテストデータパターンを必要とし、同様に、テストデータパターンを変更するために再プログラムすることはできない。
従来のＭＢＩＳＴアルゴリズムによる生成の構造は、ＭＢＩＳＴがアクティブにされたときに所望のテストデータまたはバックグラウンドパターンを生成するためにロジックゲートを利用することによって、テストデータパターンを生成する。ＭＢＩＳＴがアクティブにされたときにテストデータパターンの特定の組み合わせを選択することが可能である。ＭＢＩＳＴが実行されるとき、テストされるメモリへのテストデータパターンの書き込みを生じさせるために所望のバックグラウンドパターンが動的に生成される。アルゴリズムによる生成技術は、所望のテストデータパターンが予め生成され、または、予めプログラムされなければならないという明らかな欠点を持つ。また、この構造はロジックゲートによって定義されるテストデータパターンに制限される。
より精巧なアルゴリズムによる生成の構造の一例が、引用してここに組み込む、発明の名称を「半導体メモリデバイスのためのプログラム可能な組み込み自己テスト（ＢＩＳＴ）データ生成」とする米国特許第６，４５２，８４８号明細書に開示されている。’８４８号特許は、テストされるメモリの行および列アドレスに基づくデータバックグラウンドパターンを生成するための追加のロジックを用いる。’８４８号特許は、プログラム可能なメモリテストパターンジェネレータを開示しているように見えるが、その構造は大規模なハードウェア組み込みのＸＯＲロジックゲートによって生成することが可能なテストデータパターンに限定される。また、その構造は、テストデータパターンを生成するために外部の（例えば、ＭＢＩＳＴコントローラの外部の）プログラミングを受け入れることが不可能である。さらに、大規模なハードウェア組み込みのロジックゲート、アドレススクランブルレジスタ、およびデータワードレジスタは、インクリメントおよび／またはデクリメントされなければならない。従って、’８４８号特許のＭＢＩＳＴ構造は、大規模なロジックゲートによって生成される遅延、および、少なくとも１クロックサイクルを必要とするアドレスおよびデータワードレジスタのインクリメントまたはデクリメントに関する遅延のため、テストされるメモリほどの速度で動作することができない。
従って、本発明の目的は、汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ＭＢＩＳＴ）システムおよび方法を提供することである。
さらに、本発明の目的は、所望の数のユーザ定義されたテストデータパターンを生成することが可能なシステムおよび方法を提供することである。
さらに、本発明の目的は、ＭＢＩＳＴコントローラエンジンをハードウェア組み込みする必要なしに所望の数のユーザ定義されたテストデータパターンを生成することが可能なシステムおよび方法を提供することである。
さらに、本発明の目的は、ＲＯＭの必要なしに所望の数のプログラム可能なテストデータパターンを生成することが可能なシステムおよび方法を提供することである。
さらに、本発明の目的は、アルゴリズムによる生成を用いることなく所望の数のプログラム可能なテストデータパターンを生成することが可能なシステムおよび方法を提供することである。
さらに、本発明の目的は、ユーザ定義されたテストデータパターンを外部でプログラムすることが可能なシステムおよび方法を提供することである。
さらに、本発明の目的は、テストされるメモリの速度で動作することが可能なシステムおよび方法を提供することである。
本発明は、いずれもＭＢＩＳＴコントローラの内部に予めプログラムされまたは予め生成されたテストデータまたはバックグラウンドパターンが必要である、テストデータパターンをハードウェアに組み込み、ＲＯＭにテストデータパターンを格納し、またはテストデータパターンを生成するためのアルゴリズムによる生成技術を利用する必要を無くした、実に革新的な、汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ＭＢＩＳＴ）技術が、テストされるメモリのためのアドレスを生成するステップと、前記テストされるメモリの選択されたアドレスにテストデータを供給するステップと、前記テストされるメモリの選択されたアドレスから前記テストデータを読み出すステップと、メモリ故障を識別するために、前記テストされるメモリに供給されたテストデータと前記テストされるメモリから読み出されたテストデータとを比較するステップと、前記テストされるメモリに前記テストデータパターンを供給するためにユーザプログラム可能なデータパターンレジスタをプログラムするステップと、前記ユーザプログラム可能なデータパターンレジスタのために外部パターンプログラミングデバイスを用いてテストデータパターンを生成するステップと、によって達成可能である現実化に起因する。
本発明は、テストされるメモリのためのアドレスを生成するように構成されたアドレスジェネレータと、前記テストされるメモリの選択されたアドレスにテストデータを供給し、かつ前記テストデータを読み出すように構成されたシーケンサ回路と、メモリ故障を識別するために、前記テストされるメモリに供給されたテストデータと前記テストされるメモリから読み出されたテストデータとを比較するように構成されたコンパレータ回路と、前記テストされるメモリにテストデータパターンを供給するための外部からアクセス可能であるユーザプログラム可能なパターンレジスタと、を有するＭＢＩＳＴコントローラと、前記ユーザプログラム可能なデータパターンレジスタに前記テストデータパターンを供給するように構成された外部パターンプログラミングデバイスと、を含む汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ＭＢＩＳＴ）システムである。
一実施形態において、前記外部パターンプログラミングデバイスは、ユーザ定義されたテストデータパターンを生成するように構成されたコンピュータを含むことが可能である。前記外部パターンプログラミングデバイスは、ユーザ定義されたテストデータパターンを生成するように構成されたプログラム可能なハードウェアを含むことが可能である。前記ユーザプログラム可能なパターンレジスタはフラッシュメモリを含むことが可能である。汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ＭＢＩＳＴ）システムは、ユーザ定義されたテストデータパターンを生成するためにコンピュータまたはプログラム可能なハードウェアを選択するように構成されたスイッチングデバイスを含むことが可能である。前記ユーザプログラム可能なパターンレジスタは、前記外部パターンプログラミングデバイスからシリアルに前記テストデータを受信することが可能である。前記ユーザプログラム可能なパターンレジスタは、前記外部パターンプログラミングデバイスから並列構成で前記テストデータを受信することが可能である。前記ユーザプログラム可能なパターンレジスタは１からＮビットを含むことが可能である。前記ユーザプログラム可能なパターンレジスタは前記ＭＢＩＳＴコントローラ内に配置することが可能である。前記ユーザプログラム可能なパターンレジスタは前記ＭＢＩＳＴコントローラの外部に配置することが可能である。前記テストデータパターンは、チェッカボードパターン、対角線パターン、全て０のパターン、全て１のパターン、ウォーキングワン（walking ones）パターン、またはウォーキングゼロ（walking zeros）パターンからなる集合から選択することが可能である。前記テストデータパターンは、前記ユーザプログラム可能なパターンレジスタのサイズによってのみ制限される任意にユーザ定義されたバイナリデータパターンとすることが可能である。前記テストデータパターンは、任意にユーザ定義された１および０のパターンを含むことが可能である。前記システムは、テストモード信号が、前記テストモード信号の所定状態に基づいて前記アドレスジェネレータによって生成されたアドレスまたはシステムアドレスを選択するマルチプレクサを含むことが可能である。前記システムは、テストモード信号が、前記テストモード信号の所定状態に基づいて前記テストデータパターンまたはシステムデータを選択するマルチプレクサを含むことが可能である。
また、本発明は、テストされるメモリのためのアドレスを生成するように構成されたアドレスジェネレータと、前記テストされるメモリの選択されたアドレスにテストデータを供給し、かつ前記テストデータを読み出すように構成されたシーケンサ回路と、メモリ故障を識別するために、前記テストされるメモリに供給されたテストデータと前記テストされるメモリから読み出されたテストデータとを比較するように構成されたコンパレータ回路と、を含むＭＢＩＳＴコントローラと、前記ＭＢＩＳＴコントローラから離れ、前記テストされるメモリにテストデータパターンを供給するための外部からアクセス可能であるユーザプログラム可能なパターンレジスタと、前記ユーザプログラム可能なパターンレジスタに前記テストデータパターンを供給するように構成された外部パターンプログラミングデバイスと、を含む汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ＭＢＩＳＴ）システムである。
また、本発明は、汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ＭＢＩＳＴ）方法であって、本方法は、テストされるメモリのためのアドレスを生成するステップと、外部からアクセス可能であるユーザプログラム可能なパターンレジスタのために外部パターンプログラミングデバイスを用いてテストデータパターンを生成するステップと、前記テストされるメモリへの前記テストデータパターンを用いて前記ユーザプログラム可能なパターンレジスタをプログラムするステップと、前記テストされるメモリの選択されたアドレスにテストデータを供給するステップと、前記テストされるメモリの選択されたアドレスから前記テストデータを読み出すステップと、メモリ故障を識別するために、前記テストされるメモリに供給されたテストデータと前記テストされるメモリから読み出されたテストデータとを比較するステップと、を含む。
他の目的、特徴および効果は、下記の好ましい実施形態の記載および添付図面から、この技術分野の当業者に認識される。
好ましい実施形態または以下に開示される実施形態とは別に、本発明は、他の実施形態が可能であり、かつ様々な方法で実施または実行されることが可能である。従って、本発明は、下記の説明に記載され、または図面に表わされた構成要素の詳細な構造および配列への適用に限定されないと理解すべきである。
本発明の詳細な特徴がいくつかの図面に表わされ他には表わされないが、これは、各々の特徴が本発明によるいずれかまたは全ての他の特徴と組み合わせることが可能であるので、単に便宜のためである。ここで用いられる「含む（including）」、「具備する（comprising）」、「有する（having）」、「有する（with）」の用語は、広範囲にかつ包括的に解釈されるべきであり、かつ物理的接続に限定されるべきでない。さらに、対象の出願に開示されたどのような実施形態も、唯一可能な実施形態として理解されるべきでない。
上記の背景技術において説明したように、従来のＭＢＩＳＴシステムおよび方法は、ＭＢＩＳＴコントローラに所望のテストデータパターンとともにロジックをハードウェア組み込みし、ＲＯＭにテストデータパターンを格納し、または所望のテストデータパターンを生成するためにアルゴリズムによる生成技術を利用することによって、メモリをテストするためのテストデータパターンを生成する。
例えば、図１Ａの先行技術のＭＢＩＳＴシステム１０は、テストされるメモリ１４のためにライン１３のアドレスを生成するように構成されたアドレスジェネレータ１２と、ハードウェア組み込みロジック１８によって生成されたテストデータパターンをライン１５を介してテストされるメモリ１４に供給するように構成されたシーケンサ１６とを含む。シーケンサ１６は、ライン１５を介してテストされるメモリ１４に書き込まれたデータパターンを読み出し、コンパレータ２０は、メモリ故障を識別および報告するために、テストされるメモリ１４に書き込まれたテストデータパターンと読み出されたテストデータパターンとを比較する。この構造の明らかな欠点は、所望のテストデータパターンがハードウェア組み込みロジック１８にハードウェア組み込みされなければならず、新たなまたは異なるテストデータパターンのためにシステム１０を再プログラムすることができないことである。さらに、各々のハードウェア組み込みされたデータパターンは、貴重なチップ資産を占有し、使用可能なテストデータパターンの数を制限する。
図１Ｂの先行技術のＭＢＩＳＴシステム３０は、同様な部分には同様な番号が付与され、ハードウェア組み込みロジック１８がＲＯＭ３２と置き換えられた以外は、ＭＢＩＳＴ１０と同様な技術を利用する。ＲＯＭ３２は、ライン１５を介してシーケンサ１６によってテストされるメモリ１４に読み込まれ、かつ読み出される所望のテストパターンでエンコードされ、かつ同様に故障を識別するためにコンパレータ２０によって比較されることが可能である。先行技術のＭＢＩＳＴシステム３０はテストされるメモリ１４へのテストパターンの数を増加させることが可能であるが、この構造は、一旦ＭＢＩＳＴシステム３０が製造されると、所望のデータパターンを変更するためにＲＯＭを再プログラムすることができないという明らかな欠点を持つ。
図１Ｃの先行技術のＭＢＩＳＴシステム４０は、同様な部分には同様な番号が付与され、テストされるメモリ１４のための所望のテストデータパターンを生成するためにアルゴリズムによるジェネレータ４２を利用し、かつＭＢＩＳＴシステム４０がアクティブにされたときに、所望のテストデータパターンを生成するために（図示しない）ロジックゲートを用いる。テストデータパターンの特定の組み合わせは、各種のテストデータパターンのためにハードウェア組み込みロジックの各種の組み合わせを選択することによって、ＭＢＩＳＴがアクティブにされたときに生成することが可能である。この構造は、アクティブにされたときにテストパターンの各種の組み合わせを提供することが可能であるが、この構造は同様に、予めプログラムされなければならず、従って一旦ＭＢＩＳＴシステム４０が製造された後に再プログラムすることができないロジックゲートにハードウェア組み込みされた所定数のデータパターンに制限される。
図２の先行技術のＭＢＩＳＴシステム５０は、上述したように米国特許第６，４５２，８４８号明細書に開示され、先行技術のアルゴリズムによる生成の構造のより精巧な例を表わす。この構造は、ＸＯＲアレイ５２および５４、アドレススクランブルレジスタ５６、およびテストデータパターンをテストされるメモリ６０に供給するためのデータワードレジスタ５８のような、大規模なハードウェア組み込みロジックを利用する。先行技術のＭＢＩＳＴシステム５０の構造はプログラム可能なメモリテストパターンを開示しているように見えるが、この構造は、大規模なハードウェア組み込みＸＯＲロジックアレイ５２および５４によって生成することが可能なデータパターンに制限される。また、この構造は、テストデータパターンの外部でのプログラミングを受け入れない。さらに、アドレススクランブルレジスタ５６、データワードレジスタ５８、および大規模なＸＯＲアレイ５２および５４の組み込みは、ＭＢＩＳＴシステム５０がテストされるメモリ６０と同じ速度で動作するための能力を制限する。
これらとは対照的に、本発明による図３の汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ＭＢＩＳＴ）システム６０は、ライン１０３を介してテストされるメモリ６６のためのアドレスを生成するように構成されたアドレスジェネレータ６４を有するＭＢＩＳＴコントローラ６２を含む。また、ＭＢＩＳＴコントローラ６２は、例えば、ライン６７を介してユーザプログラム可能なパターンレジスタ７０によって供給されるテストデータパターンであるテストデータを、ライン７１を介してテストされるメモリ６６の選択されたアドレスに供給するように構成されたシーケンサ回路６８を含む。また、コントローラ６２は、ライン７７を介してメモリ故障を識別および報告するために、ライン９６を介してテストされるメモリ６６から読み出されるテストデータと、ライン８１を介したテストデータパターンとを比較するように構成されたコンパレータ回路７２を含む。
ユーザプログラム可能なパターンレジスタ７０は、外部プログラミングデバイス７５から受信されたテストされるメモリ６６へのユーザ定義されたテストデータパターンを供給する（詳細は以下で説明する）。一実施形態において、ユーザプログラム可能なパターンレジスタ７０は、ブロック８３に示すように１６ビットを含む。他の実施形態において、ユーザプログラム可能なパターンレジスタ７０は、１からＮビットを含むことが可能であり、８７に示されるＮは３２ビット、６４ビット、１２８ビット、２５６ビット、またはこの技術分野の当業者に知られた任意の所望のビット数とすることが可能である。図３に示すように、ユーザプログラム可能なパターンレジスタ７０はＭＢＩＳＴコントローラ６２の内部に配置されているが、これは本発明の必須の制限ではなく、ユーザプログラム可能なパターンレジスタ７０は、破線８０によって示すように、ＭＢＩＳＴコントローラ６２の外部に配置することも可能である。ユーザプログラム可能なパターンレジスタ７０は、ライン８９を介して外部プログラミングデバイス７５からシリアルにテストデータパターンを受信することが可能であり、また、他の構造において、ライン８９を介して並列構成で外部プログラミングデバイス７５からテストデータパターンを受信することも可能である。
また、ＭＢＩＳＴシステム６０は、ユーザプログラム可能なパターンレジスタ７０にテストデータパターンを供給するように構成された、コンピュータ７６またはプログラム可能なハードウェア７８のような外部プログラミングデバイス７５を含む。コンピュータ７６は、典型的には、ユーザプログラム可能なパターンレジスタ７０への任意のユーザ定義されたテストデータパターンを生成するように構成される（例えば、プログラムされる）。また、プログラム可能なハードウェア７８は、任意のユーザ定義されたテストデータパターンを生成するように外部でプログラムされることも可能である。１つの構造において、プログラム可能なハードウェア７８は、ユーザ定義されたデータパターンを入力するように構成されることが可能である（図示しない）自動テスト装置を含むことが可能である。他の構造において、ユーザプログラム可能なパターンレジスタ７０は、ユーザ定義されたテストデータパターンを格納するためのフラッシュメモリを含むことが可能である。フラッシュメモリは、後に、任意の他の所望のテストデータパターンを用いて再プログラムすることが可能である。図３に示すように、外部プログラミングデバイス７５はコンピュータまたはプログラム可能なハードウェアとすることが可能であるが、これは本発明の必須の制限ではなく、外部プログラミングデバイス７５は、ユーザプログラム可能なパターンレジスタ７０にユーザ定義されたテストデータパターンを供給するために、この技術分野の当業者に知られた任意のデバイスとすることが可能である。
ＭＢＩＳＴシステム６０は、理想的には、各種の外部プログラミングデバイス、例えば、コンピュータ７６および／またはプログラム可能なハードウェア７８を選択するように構成されたスイッチ８８を含む。
また、ＭＢＩＳＴシステム６０は、ライン９２を介したテストモード信号がライン９４を介したシステムデータまたはライン７１を介したテストデータパターンのいずれかを選択するマルチプレクサ９０を含む。ライン９２を介したテストモード信号は、ＭＢＩＳＴコントローラ６２がテストモードにあるか否かを示し（典型的には、ライン１０１を介してＢＩＳＴスタート７９によって供給される）、テストモードにあるならばマルチプレクサ９０はライン７１を介してテストデータ（例えば、テストデータパターン）を選択する。テストデータはライン９７を介してテストされるメモリ６６に書き込まれる。ライン９２を介したテストモード信号が、ＭＢＩＳＴシステム６０がアクティブでないことを示すとき、マルチプレクサ９０によってライン９４を介したシステムデータが選択される。
また、ＭＢＩＳＴシステム６０は、ライン９２を介して示されるテストモード信号がアドレスジェネレータ６４によって生成されたアドレス、または１０６を介したシステムアドレスのいずれかを選択するマルチプレクサ１００を含む。同様に、ライン９２を介したテストモード信号は、ＭＢＩＳＴシステム６０がテストモードにあるか、または通常のシステムモードにあるかを決定する。ライン９２を介したテストモード信号が、ＭＢＩＳＴシステム６０がテストモードにあることを示すとき、マルチプレクサ１００はライン１０３を介してアドレスジェネレータ６４からのＢＩＳＴアドレスを選択し、それはライン１０４を介してテストされるメモリ６６にアドレス指定するために用いられ、それ以外はマルチプレクサ１００はライン１０６を介したシステムアドレスを選択する。
ＭＢＩＳＴシステム６０は、外部プログラミングデバイス７５を用いて外部から（例えば、ＭＢＩＳＴコントローラ６２の外部から）任意のユーザ定義されたテストデータパターンをプログラムする機能を提供する。ユーザ定義されたテストデータパターンは、テストされるメモリ６６に書き込まれおよび読み出され、かつコンパレータ７２は欠陥のあるメモリ位置を識別するために、書き込まれたテストデータパターンと読み出されたテストデータパターンとを比較する。その結果、テストデータパターンのためのロジックをハードウェアに組み込み、非常にたくさんのテストデータパターンを格納するためにＲＯＭを利用し、または固定のデータパターンを生成するためにアルゴリズムによる生成技術を利用する必要が無くなる。ＭＢＩＳＴシステム６０は、任意の所望のテストデータパターン、例えば、図４Ａに示すようなチェッカボードまたはチェッカボード補集合のテストデータパターン、図４Ｂに示すような対角線または対角線補集合のテストデータパターン、図４Ｃに示すようなバイトまたはワード幅の交互のチェッカボードパターン、図４Ｄに示すようなウォーキングワン（walking ones）テストパターン、または必要に応じて任意の他のパターンを生成するために再構成し、および外部からプログラムすることが可能である。図４Ａから４Ｄは本発明に従って外部からプログラムすることが可能であるテストデータパターンのいくつかの例を示すが、これは本発明において必須の制限ではなく、任意のユーザ定義されたデータパターンを外部プログラミングデバイス７５またはプログラム可能なハードウェア７８を用いてプログラムすることが可能である。さらに、外部プログラミングデバイス７５によって供給されるユーザ定義されたテストデータパターンは、ユーザプログラム可能なパターンレジスタ７０に格納され、シーケンサ６８によって処理され、またはテストされるメモリ６６に転送されるので、ＭＢＩＳＴシステム６０はテストされるメモリ６６と同じ速度で動作することが可能である。
図５に示す、本発明の汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト方法１９８は、テストされるメモリのためのアドレスを生成するステップであるステップ２００、外部パターンプログラミングデバイスを用いて、外部からアクセス可能であるユーザプログラム可能なパターンレジスタのためのテストデータパターンを生成するステップ２０２、テストされるメモリにテストデータパターンを供給するために、外部からアクセス可能であるユーザプログラム可能なパターンレジスタをプログラムするステップ２０４を含む。そして、ステップ２０６において、プログラムされたテストデータは、テストされるメモリの選択されたアドレスに供給される。その後、ステップ２０８において、テストデータは、テストされるメモリの選択されたアドレスから読み出され、ステップ２１０において、メモリ故障を識別するために、テストされるメモリから読み出されたテストデータは、テストされるメモリに供給されたテストデータと比較される。
他の実施形態は、この技術分野の当業者に認識され、かつ特許請求の範囲に記載された請求項の範囲内にある。
典型的な先行技術のＭＢＩＳＴ構造のブロック図である。 典型的な先行技術のＭＢＩＳＴ構造のブロック図である。 典型的な先行技術のＭＢＩＳＴ構造のブロック図である。 もう１つの先行技術のアルゴリズムによる生成のＭＢＩＳＴのブロック図である。 本発明による汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テストシステムのブロック図である。 本発明により生成することが可能なテストデータパターンの例を示す表である。 本発明により生成することが可能なテストデータパターンの例を示す表である。 本発明により生成することが可能なテストデータパターンの例を示す表である。 本発明により生成することが可能なテストデータパターンの例を示す表である。 本発明による汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト方法の主要なステップを表わす図である。
符号の説明
６０ ＭＢＩＳＴシステム
６２ ＭＢＩＳＴコントローラ
６４ アドレスジェネレータ
６６ テストされるメモリ
６７、７１、７７、８１、８９、９２、９４、９６、９７、１０１、１０３ ライン
６８ シーケンサ回路
７０ ユーザプログラム可能なパターンレジスタ
７５ 外部プログラミングデバイス
７８ プログラム可能なハードウェア
９０、１００ マルチプレクサ

Claims (17)

  1. 汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ＭＢＩＳＴ）システムであって、
    テストされるメモリのためのアドレスを生成するように構成されたアドレスジェネレータと、
    前記テストされるメモリの選択されたアドレスにテストデータを供給し、かつ前記テストデータを読み出すように構成されたシーケンサ回路と、
    メモリ故障を識別するために、前記テストされるメモリに供給されたテストデータと前記テストされるメモリから読み出されたテストデータとを比較するように構成されたコンパレータ回路と、
    前記テストされるメモリにテストデータパターンを供給するための外部からアクセス可能であるユーザプログラム可能なパターンレジスタと、
    を含むＭＢＩＳＴコントローラと、
    前記ユーザプログラム可能なパターンレジスタに前記テストデータパターンを供給するように構成された外部パターンプログラミングデバイスと、
    を具備するシステム。
  2. 前記外部パターンプログラミングデバイスは、ユーザ定義されたテストデータパターンを生成するように構成されたコンピュータを含む請求項１に記載のシステム。
  3. 前記外部パターンプログラミングデバイスは、ユーザ定義されたテストデータパターンを生成するように構成されたプログラム可能なハードウェアを含む請求項１に記載のシステム。
  4. 前記ユーザプログラム可能なパターンレジスタはフラッシュメモリを含む請求項１に記載のシステム。
  5. ユーザ定義されたテストデータパターンを生成するためにコンピュータまたはプログラム可能なハードウェアを選択するように構成されたスイッチをさらに含む請求項１に記載のシステム。
  6. 前記ユーザプログラム可能なパターンレジスタは、前記外部パターンプログラミングデバイスからシリアルに前記テストデータを受信する請求項１に記載のシステム。
  7. 前記ユーザプログラム可能なパターンレジスタは、前記外部パターンプログラミングデバイスから並列構成で前記テストデータを受信する請求項１に記載のシステム。
  8. 前記ユーザプログラム可能なパターンレジスタは１からＮビットを含む請求項１に記載のシステム。
  9. 前記ユーザプログラム可能なパターンレジスタは前記ＭＢＩＳＴコントローラ内に配置される請求項１に記載のシステム。
  10. 前記ユーザプログラム可能なパターンレジスタは前記ＭＢＩＳＴコントローラの外部に配置される請求項１に記載のシステム。
  11. 前記テストデータパターンは、チェッカボードパターン、対角線パターン、全て０のパターン、全て１のパターン、ウォーキングワン（walking ones）パターン、ウォーキングゼロ（walking zeros）パターン、および／またはそれらの任意の組み合わせからなる集合から選択される請求項１に記載のシステム。
  12. 前記テストデータパターンは、前記ユーザプログラム可能なパターンレジスタのサイズによってのみ制限される任意に定義されたバイナリデータパターンである請求項１に記載のシステム。
  13. 前記テストデータパターンは、任意にユーザ定義された１および０のパターンを含む請求項１に記載のシステム。
  14. テストモード信号が、前記テストモード信号の所定状態に基づいて前記アドレスジェネレータによって生成されたアドレスまたはシステムアドレスを選択するマルチプレクサをさらに含む請求項１に記載のシステム。
  15. テストモード信号が、前記テストモード信号の所定状態に基づいて前記テストデータパターンまたはシステムデータを選択するマルチプレクサをさらに含む請求項１に記載のシステム。
  16. 汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ＭＢＩＳＴ）システムであって、
    テストされるメモリのためのアドレスを生成するように構成されたアドレスジェネレータと、
    前記テストされるメモリの選択されたアドレスにテストデータを供給し、かつ前記テストデータを読み出すように構成されたシーケンサ回路と、
    メモリ故障を識別するために、前記テストされるメモリに供給されたテストデータと前記テストされるメモリから読み出されたテストデータとを比較するように構成されたコンパレータ回路と、
    を含むＭＢＩＳＴコントローラと、
    前記ＭＢＩＳＴコントローラから離れ、前記テストされるメモリにテストデータパターンを供給するための外部からアクセス可能であるユーザプログラム可能なパターンレジスタと、
    前記ユーザプログラム可能なパターンレジスタに前記テストデータパターンを供給するように構成された外部パターンプログラミングデバイスと、
    を具備するシステム。
  17. 汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ＭＢＩＳＴ）方法であって、
    テストされるメモリのためのアドレスを生成するステップと、
    外部からアクセス可能であるユーザプログラム可能なパターンレジスタのために外部パターンプログラミングデバイスを用いてテストデータパターンを生成するステップと、
    前記テストされるメモリへの前記テストデータパターンを用いて前記ユーザプログラム可能なパターンレジスタをプログラムするステップと、
    前記テストされるメモリの選択されたアドレスにテストデータを供給するステップと、
    前記テストされるメモリの選択されたアドレスから前記テストデータを読み出すステップと、
    メモリ故障を識別するために、前記テストされるメモリに供給されたテストデータと前記テストされるメモリから読み出されたテストデータとを比較するステップと、
    を有する方法。
JP2006532340A 2003-05-16 2004-03-25 汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ｍｂｉｓｔ）システムおよび方法 Pending JP2007504599A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US47140803P 2003-05-16 2003-05-16
US10/776,762 US6959256B2 (en) 2003-05-16 2004-02-11 Universally accessible fully programmable memory built-in self-test (MBIST) system and method
PCT/US2004/009066 WO2004105040A2 (en) 2003-05-16 2004-03-25 Universally accessible fully programmable memory built-in self-test (mbist) system and method

Publications (1)

Publication Number Publication Date
JP2007504599A true JP2007504599A (ja) 2007-03-01

Family

ID=33424106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006532340A Pending JP2007504599A (ja) 2003-05-16 2004-03-25 汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ｍｂｉｓｔ）システムおよび方法

Country Status (5)

Country Link
US (1) US6959256B2 (ja)
JP (1) JP2007504599A (ja)
KR (1) KR100749187B1 (ja)
CN (1) CN100550191C (ja)
WO (1) WO2004105040A2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7533309B2 (en) 2004-02-26 2009-05-12 Nilanjan Mukherjee Testing memories using algorithm selection
US7269805B1 (en) * 2004-04-30 2007-09-11 Xilinx, Inc. Testing of an integrated circuit having an embedded processor
JP4514028B2 (ja) * 2004-05-20 2010-07-28 ルネサスエレクトロニクス株式会社 故障診断回路及び故障診断方法
US7178076B1 (en) * 2004-06-16 2007-02-13 Sun Microsystems, Inc. Architecture of an efficient at-speed programmable memory built-in self test
US7412342B2 (en) * 2004-10-28 2008-08-12 Intel Corporation Low cost test for IC's or electrical modules using standard reconfigurable logic devices
US7240267B2 (en) * 2004-11-08 2007-07-03 Marvell International Ltd. System and method for conducting BIST operations
EP1825479A4 (en) * 2004-11-18 2008-04-16 Mentor Graphics Corp METHOD AND DEVICE FOR AN INTEGRATED PROGRAMMABLE MEMORY SELF TEST (MBIST)
US20070033471A1 (en) * 2005-06-09 2007-02-08 Raguram Damodaran Hardware Configuration of pBIST
US20070260812A1 (en) * 2006-05-04 2007-11-08 Westell Technologies, Inc. Programming method for write buffer and double word flash programming
US7360137B2 (en) * 2006-05-04 2008-04-15 Westell Technologies, Inc. Flash programmer for programming NAND flash and NOR/NAND combined flash
US20070258298A1 (en) * 2006-05-04 2007-11-08 Westell Technologies, Inc. Parallel programming of flash memory during in-circuit test
US7430487B2 (en) * 2006-09-06 2008-09-30 International Business Machines Corporation System and method for implementing a programmable DMA master with data checking utilizing a drone system controller
KR100825779B1 (ko) 2006-09-28 2008-04-29 삼성전자주식회사 반도체 메모리장치 및 이에 대한 웨이퍼 레벨 테스트 방법
US8307426B2 (en) * 2007-01-26 2012-11-06 Mips Technologies, Inc. Systems and methods for controlling the use of processing algorithms, and applications thereof
US7661044B2 (en) * 2007-02-12 2010-02-09 International Business Machines Corporation Method, apparatus and program product to concurrently detect, repair, verify and isolate memory failures
US20080195901A1 (en) * 2007-02-12 2008-08-14 Marvell Semiconductor Israel Ltd. Op-code based built-in-self-test
KR20080089015A (ko) * 2007-03-30 2008-10-06 주식회사 하이닉스반도체 테스트 코드롬을 구비한 반도체 메모리 장치
US20080298801A1 (en) * 2007-05-31 2008-12-04 Finisar Corporation Electronic dispersion compensation systems and methods
US7818135B2 (en) * 2008-05-30 2010-10-19 Agere Systems Inc. Optimum timing of write and read clock paths
US7941713B2 (en) * 2008-08-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable self-test for random access memories
US7925949B2 (en) * 2008-10-15 2011-04-12 Micron Technology, Inc. Embedded processor
JP2010152939A (ja) * 2008-12-23 2010-07-08 Renesas Electronics Corp 半導体装置とテスト方法
CN101706711B (zh) * 2009-11-26 2011-11-02 盛科网络（苏州）有限公司 一种fifo存储器控制电路的控制方法
US8423846B2 (en) * 2010-09-16 2013-04-16 Advanced Micro Devices, Inc. Integrated circuit with memory built-in self test (MBIST) circuitry having enhanced features and methods
US8468408B2 (en) 2010-09-16 2013-06-18 Advanced Micro Devices, Inc. Memory built-in self test (MBIST) circuitry configured to facilitate production of pre-stressed integrated circuits and methods
KR101806807B1 (ko) 2010-11-08 2017-12-11 삼성전자주식회사 메모리 카드
CN103021467B (zh) * 2011-09-27 2016-09-07 意法半导体研发(深圳)有限公司 故障诊断电路
CN102495361A (zh) * 2011-12-26 2012-06-13 中国科学院微电子研究所 一种内建自测试装置
KR101512950B1 (ko) * 2012-06-26 2015-04-16 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 데이터 관리 장치, 데이터 관리 방법 및 데이터 관리 프로그램이 기록된 기록매체
US9436567B2 (en) * 2012-12-18 2016-09-06 Advanced Micro Devices, Inc. Memory bit MBIST architecture for parallel master and slave execution
US9116876B2 (en) * 2012-12-18 2015-08-25 Qualcomm Incorporated Programmable built-in-self tester (BIST) in memory controller
CN103412804A (zh) * 2013-07-30 2013-11-27 华为技术有限公司 一种存储器坏点定位方法及装置
US9122570B2 (en) * 2013-09-03 2015-09-01 Nanya Technology Corp. Data pattern generation for I/O training and characterization
KR20150064452A (ko) * 2013-12-03 2015-06-11 에스케이하이닉스 주식회사 내장형 셀프 테스트 회로 및 이를 포함한 반도체 장치
US9548137B2 (en) * 2013-12-26 2017-01-17 Intel Corporation Integrated circuit defect detection and repair
CN105740105B (zh) * 2016-01-27 2018-10-19 中国电子科技集团公司第五十八研究所 一种嵌入式存储器的冗余结构
CN105550079A (zh) * 2016-01-27 2016-05-04 中国电子科技集团公司第五十八研究所 一种嵌入式存储器的多级冗余结构
CN105847077B (zh) * 2016-03-17 2019-03-08 华为技术有限公司 一种检测多路串行数据冲突的方法及装置、设备
CN107978337B (zh) * 2017-12-21 2020-12-04 上海华力微电子有限公司 适用于随机存储器自动测试的高速电路结构及其测试方法
JP7385651B2 (ja) * 2018-08-31 2023-11-22 エヌビディア コーポレーション 自動車用途のための配置中にビルトイン・セルフテストを実行するためのテスト・システム
KR20220084648A (ko) * 2020-12-14 2022-06-21 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 테스트 시스템
TWI762332B (zh) * 2021-05-27 2022-04-21 大陸商北京集創北方科技股份有限公司 快閃記憶體的測試方法及裝置
CN116312720B (zh) * 2023-04-11 2024-04-19 西安航空学院 一种嵌入式eeprom的可测性设计方法、系统及终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05205499A (ja) * 1991-07-18 1993-08-13 Hewlett Packard Co <Hp> 埋込みｒａｍ用の構成可能な自己検査方法及び回路
JPH09145790A (ja) * 1995-11-29 1997-06-06 Toshiba Corp コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173906A (en) * 1990-08-31 1992-12-22 Dreibelbis Jeffrey H Built-in self test for integrated circuits
US5844914A (en) * 1996-05-15 1998-12-01 Samsung Electronics, Co. Ltd. Test circuit and method for refresh and descrambling in an integrated memory circuit
KR100222046B1 (ko) * 1996-12-20 1999-10-01 윤종용 자기 테스트회로를 가진 반도체 메모리장치
US5961653A (en) * 1997-02-19 1999-10-05 International Business Machines Corporation Processor based BIST for an embedded memory
US5970005A (en) * 1998-04-27 1999-10-19 Ict, Inc. Testing structure and method for high density PLDs which have flexible logic built-in blocks
US6452848B1 (en) * 2001-09-12 2002-09-17 International Business Machines Corporation Programmable built-in self test (BIST) data generator for semiconductor memory devices
WO2004073041A2 (en) * 2003-02-13 2004-08-26 Mentor Graphics Corporation Testing embedded memories in an integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05205499A (ja) * 1991-07-18 1993-08-13 Hewlett Packard Co <Hp> 埋込みｒａｍ用の構成可能な自己検査方法及び回路
JPH09145790A (ja) * 1995-11-29 1997-06-06 Toshiba Corp コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法

Also Published As

Publication number Publication date
US20040230395A1 (en) 2004-11-18
KR100749187B1 (ko) 2007-08-13
WO2004105040A2 (en) 2004-12-02
CN100550191C (zh) 2009-10-14
CN1806293A (zh) 2006-07-19
WO2004105040A3 (en) 2005-11-03
US6959256B2 (en) 2005-10-25
KR20060019543A (ko) 2006-03-03

Similar Documents

Publication Publication Date Title
JP2007504599A (ja) 汎用的にアクセス可能である十分にプログラム可能なメモリ組み込み自己テスト（ｍｂｉｓｔ）システムおよび方法
US7366965B2 (en) Semiconductor integrated circuit
US6438044B2 (en) Semiconductor memory device and method of testing the same
US6668347B1 (en) Built-in self-testing for embedded memory
US5961653A (en) Processor based BIST for an embedded memory
US7941713B2 (en) Programmable self-test for random access memories
US6907555B1 (en) Self-test circuit and memory device incorporating it
US4903266A (en) Memory self-test
US7213186B2 (en) Memory built-in self test circuit with full error mapping capability
US20060294443A1 (en) On-chip address generation
JPWO2002037503A1 (ja) 半導体メモリおよび半導体メモリの検査方法並びに製造方法
JPH1069800A (ja) テスト回路を有する半導体集積回路及びテスト回路を有する半導体集積回路のテスト方法
US20100125766A1 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
Boutobza et al. Programmable memory BIST
JP3553786B2 (ja) 半導体集積回路装置およびその製造方法
US7346823B1 (en) Automatic built-in self-test of logic with seeding from on-chip memory
US20080013389A1 (en) Random access memory including test circuit
US20030048672A1 (en) On chip scrambling
US7681096B2 (en) Semiconductor integrated circuit, BIST circuit, design program of BIST circuit, design device of BIST circuit and test method of memory
US10535418B2 (en) Memory device including repair circuit and operation method thereof
US20030154426A1 (en) Method and apparatus for programmable BIST and an optional error counter
JP7330825B2 (ja) 半導体装置
US8745454B2 (en) Semiconductor device having test mode and method of controlling the same
JP5528747B2 (ja) 半導体装置、救済アドレス情報書き込み装置及び救済アドレス情報の書き込み方法
US8069385B1 (en) Programmable built-in self-test architecture

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090113

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100217

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100319