JP2007282095A - フリップフロップを用いたパワーオンリセット回路、及びこれを備えた半導体装置 - Google Patents
フリップフロップを用いたパワーオンリセット回路、及びこれを備えた半導体装置 Download PDFInfo
- Publication number
- JP2007282095A JP2007282095A JP2006108762A JP2006108762A JP2007282095A JP 2007282095 A JP2007282095 A JP 2007282095A JP 2006108762 A JP2006108762 A JP 2006108762A JP 2006108762 A JP2006108762 A JP 2006108762A JP 2007282095 A JP2007282095 A JP 2007282095A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- power
- reset
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Electronic Switches (AREA)
- Dram (AREA)
Abstract
【解決手段】 本発明のパワーオンリセット回路は、セット用フリップフロップの他にダミーフリップフロップを備えている。パワーオン時にパワーオンリセット信号によるリセットが行われない場合にも、ダミーフリップフロップからの出力によりリセットし、初期設定する。ダミーフリップフロップを設けることで、より確実なパワーオン時の初期設定が可能となるパワーオンリセット回路、及び半導体装置が得られる。
【選択図】 図1
Description
トランジスタP1、P2の能力 < P3、P4の能力
トランジスタN1、N2の能力 > N3、N4の能力
と構成すれば、出力接点7Aがパワーオン時に“H”レベルに転びやすくなる。一般的にフリップフロップはそのインバータ回路の能力を均衡させ、対称性を持たせる。しかしこのフリップフロップは非対称とし、パワーオン時に一方の出力レベルを出力しやすくように設計する。このように一方の出力レベル例えば、フリップフロップを“H”レベルを出力しやすくした場合を、“H”レベルに転びやすくすると表す。
11、31、51、71 セット用フリップフロップ
12、22、32、33、34、35、52 ダミーフリップフロップ
INV11、INV12、INV13 インバータ回路
NOR11、NOR12、NOR13 ノア回路
Claims (11)
- パワーオンリセット回路において、それぞれセット端子とリセット端子とを有するセット用フリップフロップとダミーフリップフロップとを備え、パワーオン時には前記セット用フリップフロップとダミーフリップフロップとによりラッチ信号を非活性レベルにリセットすることを特徴とするパワーオンリセット回路。
- 前記セット用フリップフロップは、パワーオン時にリセット状態となるように非対称に構成されていることを特徴とする請求項1に記載のパワーオンリセット回路。
- さらに論理回路を備え、該論理回路は前記セット用フリップフロップからの出力と、前記ダミーフリップフロップからの出力とを入力とし、少なくとも一方の入力信号により非活性レベルのラッチ信号を出力することを特徴とする請求項1に記載のパワーオンリセット回路。
- 前記ダミーフリップフロップはパワーオン時に非リセット状態となるように非対称に構成され、前記セット端子は一定電位に固定されていることを特徴とする請求項2に記載のパワーオンリセット回路。
- 前記ダミーフリップフロップは前記セット用フリップフロップに近接して配置され、パワーオン時に非リセット状態に転びやすい特性から、前記セット用フリップフロップと同等のリセット状態に転びやすい特性までの範囲の転びやすさ特性を有するように構成され、前記セット端子は一定電位に固定されていることを特徴とする請求項2に記載のパワーオンリセット回路。
- 前記ダミーフリップフロップは複数台備えられ、前記セット用フリップフロップに近接して配置され、それぞれのセット端子は一定電位に固定されていることを特徴とする請求項2に記載のパワーオンリセット回路。
- 複数の前記ダミーフリップフロップは、前記セット用フリップフロップと同等のリセット状態に転びやすい特性を有するように構成されていることを特徴とする請求項6に記載のパワーオンリセット回路。
- 複数の前記ダミーフリップフロップのそれぞれは、パワーオン時に、非リセット状態に転びやすい特性から、前記セット用フリップフロップと同等のリセット状態に転びやすい特性までの範囲の転びやすさ特性を有するように構成されていることを特徴とする請求項6に記載のパワーオンリセット回路。
- 前記ダミーフリップフロップは、前記セット用フリップフロップと同等のリセット状態に転びやすい特性を有するように構成され、そのセット端子には異なるセット信号が入力されることで前記ダミーフリップフロップからも異なるラッチ信号が出力されることを特徴とする請求項2に記載のパワーオンリセット回路。
- 前記セット用フリップフロップは対称型のフリップフロップとし、前記ダミーフリップフロップはパワーオン時に前記ラッチ信号を非活性レベルにリセットする方向に転びやすい非対称型のフリップフロップにより構成されていることを特徴とする請求項1に記載のパワーオンリセット回路。
- 請求項1乃至請求項10のいずれかに記載のパワーオンリセット回路を備えたことを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006108762A JP4345770B2 (ja) | 2006-04-11 | 2006-04-11 | ラッチ回路、及びこれを備えた半導体装置 |
US11/783,293 US7701265B2 (en) | 2006-04-11 | 2007-04-06 | Power-on reset circuit using flip-flop and semiconductor device having such power-on reset circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006108762A JP4345770B2 (ja) | 2006-04-11 | 2006-04-11 | ラッチ回路、及びこれを備えた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007282095A true JP2007282095A (ja) | 2007-10-25 |
JP4345770B2 JP4345770B2 (ja) | 2009-10-14 |
Family
ID=38574592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006108762A Expired - Fee Related JP4345770B2 (ja) | 2006-04-11 | 2006-04-11 | ラッチ回路、及びこれを備えた半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7701265B2 (ja) |
JP (1) | JP4345770B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013009300A (ja) * | 2011-02-10 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 記憶回路 |
JP2014072827A (ja) * | 2012-10-01 | 2014-04-21 | Fujitsu Semiconductor Ltd | 論理回路、コード発生回路、半導体装置、認証装置、コード発生方法および認証方法 |
WO2023276734A1 (ja) * | 2021-06-28 | 2023-01-05 | ローム株式会社 | パワーオンリセット回路および半導体装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8508464B2 (en) * | 2007-01-31 | 2013-08-13 | Richtek Technology Corporation | Backlight control circuit capable of distinguishing under current condition |
JP2010086642A (ja) * | 2008-10-03 | 2010-04-15 | Nec Electronics Corp | 半導体装置および半導体装置の内部電源供給方法 |
KR101022673B1 (ko) * | 2009-06-16 | 2011-03-22 | 주식회사 하이닉스반도체 | 반도체 메모리장치의 파워업회로 |
DE102014115394B4 (de) * | 2014-10-22 | 2016-10-27 | Infineon Technologies Ag | Bestimmen einer Temperatur |
US10671763B2 (en) | 2018-11-01 | 2020-06-02 | Nvidia Corporation | Protecting circuits from hacking using a digital reset detector |
CN113325779B (zh) * | 2021-06-07 | 2022-09-20 | 沈阳铁路信号有限责任公司 | 一种复位信号安全输出电路及实现方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6020222A (ja) | 1983-07-15 | 1985-02-01 | Hitachi Micro Comput Eng Ltd | 半導体集積回路装置 |
JPS60189029A (ja) | 1984-03-08 | 1985-09-26 | Rohm Co Ltd | 電源オンリセツト回路 |
US4730131A (en) * | 1985-01-28 | 1988-03-08 | General Electric Company | Input signal conditioning circuit |
JPS61198914A (ja) | 1985-02-28 | 1986-09-03 | Nec Corp | パワ−オンリセツト回路 |
JP2658551B2 (ja) | 1990-10-26 | 1997-09-30 | 日本電気株式会社 | 電源投入リセット回路 |
JPH04355809A (ja) | 1991-06-04 | 1992-12-09 | Fujitsu Ltd | 初期値設定回路 |
JPH05314789A (ja) | 1992-05-14 | 1993-11-26 | Fujitsu Ltd | 冗長アドレス記憶回路 |
US5323066A (en) * | 1992-06-01 | 1994-06-21 | Motorola, Inc. | Method and apparatus for performing power on reset initialization in a data processing system |
US5949397A (en) * | 1994-08-16 | 1999-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Peripheral driver circuit of Liquid crystal electro-optical device |
JP3421760B2 (ja) | 1994-10-11 | 2003-06-30 | 三菱電機株式会社 | Sdramのパワーオンリセット信号発生回路 |
US5606269A (en) * | 1995-10-26 | 1997-02-25 | International Business Machines Corporation | Non-delay based address transition detector (ATD) |
JP2001088345A (ja) * | 1999-09-20 | 2001-04-03 | Sanyo Electric Co Ltd | 光プリントヘッド |
JP2001273054A (ja) | 2000-03-24 | 2001-10-05 | Hitachi Ltd | ラッチ回路を有するデータ処理装置 |
JP2002009601A (ja) | 2000-06-27 | 2002-01-11 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の初期化方法 |
JP3904859B2 (ja) * | 2001-07-30 | 2007-04-11 | シャープ株式会社 | パワーオンリセット回路およびこれを備えたicカード |
KR100476927B1 (ko) * | 2002-07-18 | 2005-03-16 | 삼성전자주식회사 | 파워-온 리셋 회로 및 파워-온 리셋 방법 |
JP2005044334A (ja) * | 2003-07-09 | 2005-02-17 | Hitachi Ltd | 非同期制御回路と半導体集積回路装置 |
KR100650816B1 (ko) * | 2004-02-19 | 2006-11-27 | 주식회사 하이닉스반도체 | 내부 회로 보호 장치 |
-
2006
- 2006-04-11 JP JP2006108762A patent/JP4345770B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-06 US US11/783,293 patent/US7701265B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013009300A (ja) * | 2011-02-10 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 記憶回路 |
JP2014072827A (ja) * | 2012-10-01 | 2014-04-21 | Fujitsu Semiconductor Ltd | 論理回路、コード発生回路、半導体装置、認証装置、コード発生方法および認証方法 |
WO2023276734A1 (ja) * | 2021-06-28 | 2023-01-05 | ローム株式会社 | パワーオンリセット回路および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4345770B2 (ja) | 2009-10-14 |
US7701265B2 (en) | 2010-04-20 |
US20070236265A1 (en) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4345770B2 (ja) | ラッチ回路、及びこれを備えた半導体装置 | |
TWI620195B (zh) | 組合電路及操作此種組合電路的方法 | |
US20110032020A1 (en) | Level Shifter with Embedded Logic and Low Minimum Voltage | |
CN107004444B (zh) | 用于使用隧道场效应晶体管的密集电路的装置、方法和系统 | |
US20100067318A1 (en) | Sense amplifier and semiconductor memory device having sense amplifier | |
US8879335B2 (en) | Input circuit | |
KR102125325B1 (ko) | 적분레벨 쉬프팅 래치회로 및 이 래치회로의 작동방법 | |
US8345470B2 (en) | Semiconductor memory device | |
JP4494390B2 (ja) | チップ及びシステム | |
US9147446B2 (en) | Semiconductor device having level shift circuit | |
KR102089678B1 (ko) | 듀얼 전원을 위한 전력 스위치 제어 | |
CN108023553B (zh) | 功率控制器件及包括其的半导体存储器件 | |
JP4241657B2 (ja) | 半導体集積回路 | |
US8362806B2 (en) | Keeper circuit | |
JP4186768B2 (ja) | マルチポート半導体メモリ | |
US8432188B2 (en) | Latch circuit, flip-flop having the same and data latching method | |
US20120139600A1 (en) | Low power latch using multi-threshold voltage or stack-structured transistor | |
JP2004362744A (ja) | メモリ素子 | |
JP2010186529A (ja) | 半導体メモリ装置 | |
JP2006179974A (ja) | Mos型半導体集積回路装置 | |
JP4160088B2 (ja) | 半導体装置 | |
JP2009017436A (ja) | 半導体装置 | |
JP2003298410A (ja) | 半導体集積回路 | |
JP2008103047A (ja) | 半導体集積回路装置 | |
JP2007258765A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090706 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |