JP2007266519A - 半導体素子の製造方法 - Google Patents

Abstract

【課題】理想的なトレンチコンタクト形成によってコンタクトの低抵抗化と製造の低コスト化を実現する半導体素子の製造方法を提供する。
【解決手段】半導体装置の製造方法においては、半導体基板上に中間絶縁膜２０を形成する工程と；前記中間絶縁膜上に第１の層２２を形成する工程と；前記中間絶縁膜及び第１の層にコンタクトホールを形成する工程と；前記第１の層をハードマスクとして用いて、前記半導体基板に前記コンタクトホールと連通するトレンチ４０を形成する工程とを含む。
【選択図】図４

Description

本発明は半導体素子の製造方法に関し、特に、良好なトレンチコンタクトを形成する方法に関する。

半導体素子の製造プロセスにおいて、半導体基板にトレンチを形成する方法ことがある。例えば、パワー半導体素子等のコンタクト抵抗を下げる方法として、トレンチ構造で縦方向に接触面積を拡大する方法が有効である。メタル材料をトレンチの中に埋め込む際のボイドレスを実現するには、トレンチの間口を広げる方法が有効であり、所謂ワインエッチング法が用いられる。

ワインエッチング法を用いた半導体素子の製造方法は、特開２００５−１８３５４７号公報や、特開２００５−５７０４９号公報に示されている。
特開２００５−１８３５４７号公報 特開２００５−５７０４９号公報

図５は、従来のパワー半導体素子に使われるトレンチコンタクト部の断面構造を示している。コンタクトホールが２μｍ以下と微細化されると、コンタクト形状の純テーパ化のみではメタル配線のボイドを防止できない。そこで、ワインエッチング法を用いてコンタクトの間口を広げている。以下に、ＤＭＯＳプロセスにトレンチコンタクトを採用した場合の製造方法を簡単に説明する。

シリコン基板１１２上に酸化膜１１６を介してゲートポリシリコン電極１１８が形成される。また、半導体基板１１２には拡散層１１４が周知の方法で形成される。次に、シリコン基板１１２上に中間絶縁膜１２０としてＢＰＳＧ膜を生成する。その後、９００℃程度のＮ２雰囲気でフロー処理を施して、中間絶縁膜１２０の被覆性を向上させる。

次に、拡散層１１４とメタル配線１３２とのコンタクト形成のため、リソグラフィ技術を用いて、中間絶縁膜１２０上にレジストをパターニングする。

次ぎに、メタル配線１３２のボイドレスのために、ドライエッチングの等方性エッチング技術を用いてワインエッチ形状１３４を形成する。連続して、レジストを残したまま、ドライエッチングの異方性エッチング技術を用いて、シリコン基板１１２にトレンチコンタクト１３６を形成する。その後、レジストを除去する。

レジストを用いた場合、レジスト中のカーボンによってトレンチコンタクト１３６がカーボン汚染される場合がある。そこで、ワインエッチング工程後、レジスト除去して、中間絶縁膜１２０をハードマスクとして異方性エッチングすることが考えられる。しかし、この場合、トレンチエッチャや拡散層１１４が中間絶縁膜１２０のボロン・リンによって汚染されることがある。

次に、メタル配線１３２と拡散層１１４とのオーミック接触を実現する為、高濃度拡散層１３８を形成する。この際、拡散層１１４と同型の不純物をイオン注入等で形成する。

その後、９００℃程度のＮ２アニール処理によって、高濃度拡散層１３８を活性化させる。このような工程で、接触面積が拡大したトレンチコンタクト１３６が完成する。

次に、メタル配線１３２を形成するために、トレンチコンタクト１３６内部にバリアメタル１３０とメタル配線１３２を連続してスパッタリングによって形成する。

ここで、チタン、チタンナイトライド等のバリアメタル１３０及び、アルミニウム等のメタル配線１３２のスパッタリング処理は、メタルのフロー形状とボイドレスを実現するため、４００〜４５０℃に加熱しながら行うのが一般的である。常温スパッタ後のリフローを用いる場合は、ボイドレス化のために、スパッタリング工程を数回に分けて行う必要がある。

次に、メタル配線形状を得るために、リソグラフィ技術を用いて、メタル配線１３２をエッチングする。その後、レジスト除去して、水素雰囲気中でシンター処理を行うことにより、所望の回路が形成される。その後、保護膜としてシリコン窒化膜やポリイミド樹脂をコーティングする。

しかしながら、上記のような従来の方法では、トレンチコンタクト形成において、メタル配線のボイドレスを実現する為に、ワインエッチング工程が必須である。ここで、コンタクトトレンチエッチング（半導体基板のエッチング）において、レジストマスクでエッチングした場合には、カーボン汚染等が発生する。

一方、中間絶縁膜をハードマスクとして半導体基板をエッチングした場合には、ボロン・リン等の汚染が発生する。これらは、コンタクト抵抗を上昇させる作用が有り、好ましく無い。

このような汚染を回避するには、トレンチコンタクト形成後、等方性エッチング技術を用いて、シリコンを数１００Å程度エッチングする必要がある。しかし、このエッチングによって、中間絶縁膜のコンタクト幅よりトレンチコンタクト部の幅が広くなってしまうと、中間絶縁膜とシリコントレンチの近傍がオーバハングする。そして、その結果、トレンチ内部にバリアメタルが形成されず、ここからアルミスパイクが形成され、接合リーク等の致命的な欠陥を生じる恐れがある。

この問題を回避するには、スパッタ前洗浄を長くしてオーバハング以上に中間絶縁膜を後退させなければならない。しかし、中間絶縁膜の下には、通常熱酸化膜が有り、ウェットエッチレートの差から、これがひさしとなって、バリアメタルの形成を阻害する。熱酸化膜のひさしを除去する為、長時間ウェットエッチングすると、ポリシリコンゲートとメタル配線間の中間絶縁膜が薄くなり、耐圧低下を招くことになる。

また、ワインエッチング法では、中間絶縁膜の上部のみ間口が広がるだけであり、配線メタルの埋込み特性の大幅な向上が期待できない。更に、ワインエッチング処理により製造コストが増加する。

中間絶縁膜としては、リフロー性に優れたＢＰＳＧ膜が用いられる場合が多いが、ＢＰＳＧ膜は吸湿し易く保存性が低い。このため、中間絶縁膜生成後は、速やかにメタル配線の保護膜生成まで進める必要があり、製造工程上の制約が大きくなる。吸湿させると、クラスタ異物が発生して、半導体素子としての歩留り低下を招くことになる。

本発明は上記のような状況に鑑みてなされたものであり、理想的なトレンチコンタクト形成によってコンタクトの低抵抗化と製造の低コスト化を実現することを目的とする。

具体的には、本発明の第１の目的は、半導体基板にトレンチを形成する際に、カーボン汚染によるコンタクト抵抗の上昇を防止できる半導体素子の製造方法を提供することにある。

本発明の第２の目的は、中間絶縁膜中の不純物汚染を回避又は抑制可能な半導体素子の製造方法を提供することにある。

本発明の第３の目的は、トレンチコンタクトのテーパ化を容易且つ、低コストで実現可能な半導体素子の製造方法を提供することにある。

本発明の第４の目的は、トレンチコンタクトエッチ後の作業性向上に寄与する半導体素子の製造方法を提供することにある。

上記課題を解決するために、本発明に半導体装置の製造方法においては、半導体基板上に中間絶縁膜を形成する工程と；前記中間絶縁膜上に第１の層を形成する工程と；前記中間絶縁膜及び第１の層にコンタクトホールを形成する工程と；前記第１の層をハードマスクとして用いて、前記半導体基板に前記コンタクトホールと連通するトレンチを形成する工程とを含む。

好ましくは、前記第１の層をＮＳＧ(Non-doped Silicate Glass)膜とし、前記中間絶縁膜をＢＰＳＧ（Boron-Phospho Silicate
Glass）膜とする。そして、前記トレンチを形成した後、熱処理を施すことによって前記コンタクトホール部にテーパ形状を形成する。

本発明は、中間絶縁膜上にハードマスクを形成し、ワインエッチング法を用いることなく、セルフアラインでトレンチコンタクトにテーパを形成するものである。

本発明においては、前記第１の層（ハードマスク）として、ＮＳＧ膜の他にポリシリコンとメタル（例えば、ＴｉやＣｒ）の２層膜や、アモルファスシリコンとメタル（例えば、ＴｉやＣｒ）の２層膜を使用することができる。実際には、メタル層がＢＰＳＧ膜の上に形成され、その上にポリシリコンやアモルファスシリコンの層が形成される。これらの膜は、熱処理によるシリサイド化過程で合金化収縮（体積で数１０％収縮）する。また、第１の層として、窒化シリコン膜を使用することができる。

また、前記中間絶縁膜として、ＢＰＳＧ膜の他に、ＰＳＧ（Phosphorus Silicate Glass）やＢＳＧ膜（Boron Silicate Glass）を使用することができる。また、低温プロセス（５００℃以下）であれば、ポリイミド樹脂等の有機化合物を使用することができる。有機化合物を使用した場合、第１の層は中間絶縁膜より熱収縮し易い有機化合物を選択する。

ＮＳＧ膜としては、ポーラスな膜が熱処理によって膜密度の向上過程で収縮するものが好ましい。例えば、常圧型のＣＶＤを用いて、モノシラン系のガスを熱分解し、あるいは、ＴＥＯＳ系のガスをオゾン分解することによってＮＳＧ膜を形成することができる。その他にも、プラズマ型ＣＶＤや光分解型ＣＶＤを用いてＴＥＯＳ系のガスを分解してＮＳＧ膜を形成することもできる。

ＢＰＳＧ膜としては、例えば、常圧型のＣＶＤを用いて、モノシラン系（ＳｉＨ_４等）とホスフィン（ＰＨ_３）、ジボラン（Ｂ_２Ｈ_６）の混合ガスを熱分解して形成されるものを使用することができる。また、ＴＥＯＳ系とホスフィン、ジボランの混合ガスをオゾン分解して形成されるものを使用することができる。更に、プラズマ型ＣＶＤや光分解型ＣＶＤを用いて上記ガスを分解してＢＰＳＧ膜を形成することもできる。

上記のように本発明は、半導体基板のトレンチエッチングにおいて、中間絶縁膜上のハードマスクを用いるため、レジストマスクで問題となるカーボン汚染によるコンタクト抵抗の上昇を防止できる。他方、中間絶縁膜自体をハードマスクとした場合、中間絶縁膜中の不純物汚染が問題になるが、本発明においては、中間絶縁膜の上面が第１の層（ハードマスク）で覆われているため、不純物汚染を最小限に抑えることができる。更に、トレンチエッチャの不純物汚染も抑えられる。

また、本発明によれば、カーボン汚染や中間絶縁膜中不純物汚染層を除去するためのライトエッチング処理が不要となり、理想的なバリアメタルが形成可能となる。すなわち、カーボン汚染や中間絶縁膜中不純物汚染層を除去するためにライトエッチングを行った場合、シリコントレンチ幅の広がり、中間絶縁膜とシリコン基板界面に段差が形成されてしまう。この段差を除去する為に、スパッタ前洗浄で長時間のディップ処理を行うこととなるが、中間絶縁膜とシリコン基板界面には通常熱酸化膜がある為、熱酸化膜のひさしが形成される。このひさしは、バリアメタルの形成を阻害する。

また、第１の層としてＮＳＧ膜、中間絶縁膜としてＢＰＳＧ膜を採用し、トレンチを形成した後に、熱処理を施すことによってコンタクトホール部にテーパ形状を形成するため、コンタクトのテーパ化が容易となる。すなわち、中間絶縁膜上のハードマスクが、後の熱処理工程において収縮することで中間絶縁膜が引っ張られることによって、アスペクト比が大きいコンタクトホール部にテーパ形状を得ることができる。

従来のワインエッチング法では、中間絶縁膜の上部のみ間口が広がるが、本発明の製造方法によれば、中間絶縁膜全体がテーパ化する為、配線メタルの埋込み特性が格段に向上する。また、ワインエッチングプロセスが不用となり、製造コストを低減できる。更に、セルフアラインによるテーパ化である為、コンタクトの微細化にも寄与する。

また、本発明においては、中間絶縁膜上に第１の膜（ＮＳＧ膜）を残す為、トレンチコンタクトエッチ後の作業性が向上する。すなわち、中間絶縁膜が露出した状態で長期保存するとクラスタ異物が発生し、歩留り低下を招くが、本発明によれば、クラスタ異物の発生個所がコンタクトホール内部のみとなり、クラスタ異物の発生を最小限に抑えられという効果がある。

本発明によれば、中間絶縁膜をテーパ形状にすることによって、半導体基板のトレンチ形状もテーパ化（転写）できる効果が期待できる。すなわち、中間絶縁膜の広がった間口及び半導体基板のトレンチのテーパ化によって、トレンチコンタクトの側壁にバリアメタルがスパッタされ易い環境ができる。この環境は、高温アルミスパッタ時に、トレンチコンタクトヘのアルミ埋込み特性を向上させる。加えて、このような環境は、Ｗプラグを埋込む場合にも、コリメータやロングスローのバリアメタル装置が不用となる等のメリットがある。

以下、本発明を実施するための最良の形態について、実施例に沿って詳細に説明する。本実施例においては、ＤＭＯＳ(Double diffused MOS)プロセスにトレンチコンタクトを採用する製造方法について説明する。

例えば、図１（Ａ）に示すように、Ｐ型シリコン基板１２にゲート熱酸化膜１６とゲートポリシリコン電極１８、拡散層１４を周知の方法で形成する。

次に、図１（Ｂ）に示すように、半導体基板１２上に中間絶縁膜２０としてＢＰＳＧ（Boron-Phospho Silicate Glass）膜２０を厚さ７０００Å程度形成する。ここで、ＢＰＳＧ膜２０の形成は、常圧型のＣＶＤを用い、モノシラン系のガス（ＳｉＨ_４等）を５０ｃｃ／分、ホスフィン（ＰＨ_３）を５５０ｃｃ／分、ジボラン（Ｂ_２Ｈ_６）を４００ｃｃ／分、反応チャンバに流し、４００℃で熱分解することによって行われる。

次に、図１（Ｃ）に示すように、ＮＳＧ(Non-doped Silicate Glass)膜２２を厚み３０００Å程度、形成する。ＮＳＧ膜の形成は、ＢＰＳＧ膜２０と同様に、例えば、常圧型のＣＶＤを用い、モノシラン系のガス（ＳｉＨ_４等）を５０ｃｃ／分、Ｏ２を５００ｃｃ／分、反応チャンバに流し、４００℃で熱分解することによって行われる。

次に、図２（Ｄ）に示すように、トレンチコンタクト形成領域の上方にリソグラフィ技術によりレジスト２４をパターニングする。

次に、図２（Ｅ）に示すように、レジスト２４をマスクとしたエッチングにより、中間絶縁膜２０とＮＳＧ膜２２にコンタクト（溝）２６を形成する。コンタクト２６は、Ｐ型シリコン基板１２の表面に達する。その後、図２（Ｆ）に示すように、レジスト２４を除去する。

次に、図３（Ｇ）に示すように、ＮＳＧ膜２２をハードマスクとして、エッチング技術を用いて、Ｐ型シリコン基板１２にトレンチコンタクト２８を形成する。この場合、ＮＳＧ膜２２が膜減りするが、少なくとも５００Å以上の膜厚を残すことが好ましい。

次に、コンタクト抵抗を下げる為に、イオン注入技術を用いて、例えば、リンを20KeV 1E15/cm^２で注入する。その後、リンの活性化とＮＳＧ膜２２のシュリンクさせる為に、例えば、９００℃で２０分間、Ｎ２雰囲気中でアニール処理を行う。これにより、図３（Ｈ）に示すように、シュリンクしたＮＳＧ膜２２によって、中間絶縁膜２０が引っ張られ、テーパコンタクト（２６）が形成される。この時、同時に高濃度不純物拡散層２９が、トレンチ２８の外周部分に形成される。

ここで、ＮＳＧ膜２２、中間絶縁膜２０のシュリンク（収縮）について説明する。コンタクト２６の中の中間絶縁膜２０の上部と下部の片側寸法差は、アズエッチ後で１４００Å程度、熱処理後のセル部中央で３２００Å程度である。周辺回路に近いセルは１．０μｍ程、シュリンクする。一般的に、常圧ＣＶＤ装置で生成したＮＳＧ膜（２２）は、ポーラスな膜であり、その後の熱処理でシュリンクする。シュリンクの程度は、ＮＳＧ膜の長さと密度に依存する。

本発明においては、ＮＳＧ膜２２として、常圧ＣＶＤのモノシラン系を使用することができる。ＮＳＧ膜２２として、オゾンＴＥＯＳ系のＮＳＧを使用した場合、モノシラン系に比べてシュリンク量が大きく、更に大きなテーパ形状を得ることができる。

本発明においては、中間絶縁膜２０としてＢＰＳＧ膜を採用することも重要である。熱処理によって、柔らかくなったＢＰＳＧ膜２０上のＮＳＧ膜２２がシュリンクすることでＢＰＳＧ＋ＮＳＧの中間絶縁膜が剥離せずテーパ化する。なお、厳密にはＮＳＧ膜２２自体の断面はテーパ化しないが、膜厚が薄い
ため無視できる程度となる。

ＢＰＳＧ膜生成後の熱処理（ＢＰＳＧフロー）のみでテーパ形状を得た場合、テーパ形状は弓形に反ってしまう。これに対し、本発明の方法によると、テーパ形状は直線状となり、バリアメタル及び高温スパッタに有利となる。

次に、スパッタ前洗浄として、０．３％ＨＦディップ処理を約３分程度行った後、図３（Ｉ）に示すように、バリアメタル３０としてのＴｉ層＋ＴｉＮ層をトレンチ２８，２６の内壁及びＮＳＧ膜２２の表面に形成する。

次に、図４（Ｊ）に示すように、バリアメタル３０の上に、トレンチ２８，２６を埋め込むようにメタル配線膜（アルミニウム膜）３２を形成する。ここで、バリアメタル３０とメタル配線膜３２の形成は、Ｔｉ／ＴｉＮ／大気暴露／ＴｉＮ／Ａｌの順にスパッタリング技術を用いて行われる。各膜厚は、それぞれ２５０／２５００／５００／５００００Å程度である。

なお、メタル配線膜３２は、高温アルミスパッタ法で形成することが望ましい。「高温アルミスパッタ法」とは、真空チャンバ内にてウエハ温度を３５０〜４５０℃に昇温した状態でアルミスパッタする方法である。アルミ溶融状態に近い状態での表面張力を上手く活用した方法であり、バリアメタルのＴｉやＴｉＮの表面をマイグレーションしながら自己平坦する。

以上で、トレンチコンタクト４０が形成される。その後、メタル配線形状を得るために、リソグラフィ技術を用いて、メタル配線３２をエッチングする。次に、レジスト除去して、水素雰囲気中でシンター処理を行うことにより、所望の回路が形成される。更に、保護膜としてシリコン窒化膜やポリイミド樹脂をコーティングする。

以上、本発明について実施例を用いて説明したが、本発明は実施例の範囲に限定されるものではなく、各請求項に記載された技術的思想の範囲内において、適宜設計変更可能であることは言うまでもない。

図１（Ａ）−（Ｃ）は、本発明の実施例に係る半導体素子の製造工程を示す断面図である。 図２（Ｄ）−（Ｆ）は、実施例に係る半導体素子の製造工程を示す断面図である。 図３（Ｇ）−（Ｉ）は、実施例に係る半導体素子の製造工程を示す断面図である。 図４（Ｊ）は、実施例に係る半導体素子の製造工程を示す断面図である。 図５は、従来の製造工程によって製造された半導体素子の構造を示す断面図である。

符号の説明

１２ シリコン基板
２０ 中間絶縁膜
２２ ＮＳＧ膜（第１の膜）
３０ バリアメタル
３２ メタル配線層
４０ コンタクトトレンチ

Claims (5)

1. 半導体素子の製造方法において、
   半導体基板上に中間絶縁膜を形成する工程と；
   前記中間絶縁膜上に第１の層を形成する工程と；
   前記中間絶縁膜及び第１の層にコンタクトホールを形成する工程と；
   前記第１の層をハードマスクとして用いて、前記半導体基板に前記コンタクトホールと連通するトレンチを形成する工程とを含むことを特徴とする半導体素子の製造方法。
2. 前記第１の層は前記中間絶縁膜よりも熱収縮率が高く、
   前記トレンチを形成した後、熱処理を施すことによって前記コンタクトホール部にテーパ形状を形成することを特徴とする請求項１に記載の半導体素子の製造方法。
3. 前記第１の層は、ＮＳＧ膜であることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
4. 前記中間絶縁膜は、ＢＰＳＧ膜であることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
5. 前記第１の層はＮＳＧ膜であり、前記中間絶縁膜はＢＰＳＧ膜であることを特徴とする請求項１又は２に記載の半導体素子の製造方法。