JPH06104213A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06104213A JPH06104213A JP27667592A JP27667592A JPH06104213A JP H06104213 A JPH06104213 A JP H06104213A JP 27667592 A JP27667592 A JP 27667592A JP 27667592 A JP27667592 A JP 27667592A JP H06104213 A JPH06104213 A JP H06104213A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- gas
- discharge plasma
- etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 放電プラズマガスによるドライエッチングで
絶縁膜に開口を設ける時に生じるシリコン半導体基板の
表面の汚染領域を除去する。 【構成】 シリコン半導体基板１上のシリコン酸化膜２
及びＰＧＳ膜３を炭素を含むガスの放電プラズマによっ
て選択的ににエッチングして開口を形成する。この開口
に露出した半導体基板の表面をＳＦ6 を含むガスの放電
プラズマによってドライエッチングして汚染領域を除去
する。
絶縁膜に開口を設ける時に生じるシリコン半導体基板の
表面の汚染領域を除去する。 【構成】 シリコン半導体基板１上のシリコン酸化膜２
及びＰＧＳ膜３を炭素を含むガスの放電プラズマによっ
て選択的ににエッチングして開口を形成する。この開口
に露出した半導体基板の表面をＳＦ6 を含むガスの放電
プラズマによってドライエッチングして汚染領域を除去
する。
Description
【０００１】
【産業上の利用分野】本発明は、放電プラズマによるド
ライエッチング工程を有する半導体装置の製造方法に関
する。
ライエッチング工程を有する半導体装置の製造方法に関
する。
【０００２】
【従来の技術】ガスの放電プラズマ中でドライエッチン
グを施すいわゆるプラズマエッチングでは、そのガスに
含有される化合物とその含有率等を特定することで比較
的良好な異方性エッチングが行える。このため、微細加
工を行うのに適しており、例えばシリコンを主成分とす
る絶縁物に微少なコンタクト開口を形成するために、Ｃ
Ｆ4 等の炭素を有する化合物を含有するガスを用いたプ
ラズマエッチングを行うことが公知となっている。
グを施すいわゆるプラズマエッチングでは、そのガスに
含有される化合物とその含有率等を特定することで比較
的良好な異方性エッチングが行える。このため、微細加
工を行うのに適しており、例えばシリコンを主成分とす
る絶縁物に微少なコンタクト開口を形成するために、Ｃ
Ｆ4 等の炭素を有する化合物を含有するガスを用いたプ
ラズマエッチングを行うことが公知となっている。
【０００３】
【発明が解決しようとする課題】ところが、上記のプラ
ズマエッチングでは、これにより設けた開口を通じて半
導体表面に接触する電極を形成したとき、電極と半導体
基板との接触抵抗が比較的大きいことが確認された。こ
の接触抵抗の増大は、プラズマエッチングに使用するガ
ス中に含まれる化合物、特に炭素原子が半導体基板表面
を汚染するためと思われる。
ズマエッチングでは、これにより設けた開口を通じて半
導体表面に接触する電極を形成したとき、電極と半導体
基板との接触抵抗が比較的大きいことが確認された。こ
の接触抵抗の増大は、プラズマエッチングに使用するガ
ス中に含まれる化合物、特に炭素原子が半導体基板表面
を汚染するためと思われる。
【０００４】そこで、本発明は、上記問題を解決するこ
とができる半導体装置の製造方法を提供することをその
目的とする。
とができる半導体装置の製造方法を提供することをその
目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、シリコン又はシリコンを主成分とする半導
体基板の表面に対して弗素は含むが炭素は含まない化合
物のガスの放電プラズマによるドライエッチングを施す
ことにより、前記半導体基板の表面の汚染領域を除去す
る工程を含むことを特徴とする半導体装置の製造方法に
係わるものである。なお、化合物はＳＦ6 であることが
望ましい。また、汚染領域は炭素で汚染した領域である
ことが望ましい。本願の別の発明は、半導体基板の表面
に絶縁層を形成する工程と、第１の原子の化合物を含有
する放電プラズマによって前記絶縁物に対してドライエ
ッチングを選択的に施すことにより前記絶縁物に開口を
形成して前記半導体基板の表面を露出させる工程と、第
２の原子は含むが前記第１の元素は含まない化合物のガ
スの放電プラズマによって前記開口に露出した前記半導
体基板の表面にドライエッチングを施して前記第１の原
子を含む汚染領域を除去する工程とを含む半導体装置の
製造方法に係わるものである。
の本発明は、シリコン又はシリコンを主成分とする半導
体基板の表面に対して弗素は含むが炭素は含まない化合
物のガスの放電プラズマによるドライエッチングを施す
ことにより、前記半導体基板の表面の汚染領域を除去す
る工程を含むことを特徴とする半導体装置の製造方法に
係わるものである。なお、化合物はＳＦ6 であることが
望ましい。また、汚染領域は炭素で汚染した領域である
ことが望ましい。本願の別の発明は、半導体基板の表面
に絶縁層を形成する工程と、第１の原子の化合物を含有
する放電プラズマによって前記絶縁物に対してドライエ
ッチングを選択的に施すことにより前記絶縁物に開口を
形成して前記半導体基板の表面を露出させる工程と、第
２の原子は含むが前記第１の元素は含まない化合物のガ
スの放電プラズマによって前記開口に露出した前記半導
体基板の表面にドライエッチングを施して前記第１の原
子を含む汚染領域を除去する工程とを含む半導体装置の
製造方法に係わるものである。
【０００６】
【作用及び効果】請求項１、２、３の発明によれば、基
板のシリコンがエッチングガス中の弗素元素と結合して
基板表面から除去される。このため、基板表面に形成さ
れた汚染領域をプラズマエッチングによって良好に除去
することができる。請求項４の発明によれば、絶縁物の
エッチングを施したときに開口に露出した基板表面に付
着した第１の原子が、第２の原子を含有するエッチング
ガスによる基板表面のエッチングにより基板表面領域と
共に除去される。従って、第１の原子による基板表面の
汚染による弊害が防止される。
板のシリコンがエッチングガス中の弗素元素と結合して
基板表面から除去される。このため、基板表面に形成さ
れた汚染領域をプラズマエッチングによって良好に除去
することができる。請求項４の発明によれば、絶縁物の
エッチングを施したときに開口に露出した基板表面に付
着した第１の原子が、第２の原子を含有するエッチング
ガスによる基板表面のエッチングにより基板表面領域と
共に除去される。従って、第１の原子による基板表面の
汚染による弊害が防止される。
【０００７】
【実施例】次に、図面を参照して本発明の一実施例に係
わる半導体装置の電極形成方法を説明する。まず、図１
に示すように電極が形成される基体として不純物濃度が
約１×１０16ｃｍ-3のＰ形シリコン半導体基板（ウエ
ハ）１を用意し、この一方の主面に被エッチング物質
（絶縁膜）としてのシリコン酸化膜２とＰＳＧ膜（リン
シリケートガラス膜）３を順次形成した。シリコン酸化
膜２は酸化種をＨ2 Ｏとする周知の熱酸化によって膜厚
約８０００オングストロームに形成した。また、ＰＳＧ
膜３は周知の減圧ＣＶＤ法で膜中のリン濃度が約４mol
％、その膜厚が約１μｍとなるように形成した。なお、
上記２つの膜２、３の形成方法は本発明の効果に直接関
係しないので、上記以外の方法であっても良い。
わる半導体装置の電極形成方法を説明する。まず、図１
に示すように電極が形成される基体として不純物濃度が
約１×１０16ｃｍ-3のＰ形シリコン半導体基板（ウエ
ハ）１を用意し、この一方の主面に被エッチング物質
（絶縁膜）としてのシリコン酸化膜２とＰＳＧ膜（リン
シリケートガラス膜）３を順次形成した。シリコン酸化
膜２は酸化種をＨ2 Ｏとする周知の熱酸化によって膜厚
約８０００オングストロームに形成した。また、ＰＳＧ
膜３は周知の減圧ＣＶＤ法で膜中のリン濃度が約４mol
％、その膜厚が約１μｍとなるように形成した。なお、
上記２つの膜２、３の形成方法は本発明の効果に直接関
係しないので、上記以外の方法であっても良い。
【０００８】次に、図２に示すように上記ＰＳＧ膜３の
上に電極用開口５を有する所定のパターンのフォトレジ
スト膜４を形成して被エッチング試料を完成させた。
上に電極用開口５を有する所定のパターンのフォトレジ
スト膜４を形成して被エッチング試料を完成させた。
【０００９】次に、この試料を平行平板型電極構造のプ
ラズマエッチング装置に配置し、装置内にＨｅガスとＣ
ＨＦ3 ガスとＣＦ4 ガスをそれぞれ９８cc／min 、２４
cc／min 、２４cc／min の流量でエッチング室内に供給
し、ガス圧力を０．６torrに設定し、周波数１３．５６
ＭＨz 、電力２００Ｗの高周波電力を供給してエッチン
グガスの放電プラズマを発生させた。この放電プラズマ
中でシリコン酸化膜２とＰＳＧ膜３に約３分間のエッチ
ングを施して、上記フォトレジスト４の開口５に合致さ
せて図３に示すようにコンタクト開口６を複数個離間さ
せて形成した。このプラズマエッチングは従来方法と実
質的に変りなく、マスク下の被エッチング物質のエッチ
ング量いわゆるアンダーカット量が小さく、エッチファ
クタ（エッチ深さ／横方向進入幅）が大きいエッチング
が可能であった。
ラズマエッチング装置に配置し、装置内にＨｅガスとＣ
ＨＦ3 ガスとＣＦ4 ガスをそれぞれ９８cc／min 、２４
cc／min 、２４cc／min の流量でエッチング室内に供給
し、ガス圧力を０．６torrに設定し、周波数１３．５６
ＭＨz 、電力２００Ｗの高周波電力を供給してエッチン
グガスの放電プラズマを発生させた。この放電プラズマ
中でシリコン酸化膜２とＰＳＧ膜３に約３分間のエッチ
ングを施して、上記フォトレジスト４の開口５に合致さ
せて図３に示すようにコンタクト開口６を複数個離間さ
せて形成した。このプラズマエッチングは従来方法と実
質的に変りなく、マスク下の被エッチング物質のエッチ
ング量いわゆるアンダーカット量が小さく、エッチファ
クタ（エッチ深さ／横方向進入幅）が大きいエッチング
が可能であった。
【００１０】次に、ＨｅガスとＣＨＦ3 ガスとＣＦ4 ガ
スの供給を停止し、代わりに上記プラズマエッチング装
置内にＳＦ6 ガスとＯ2 ガスをそれぞれ１５cc／min 、
４５cc／min の流量で供給し、ガス圧力を１．０torrに
設定し、周波数１３．５６ＭＨz 、電力２５Ｗの高周波
電力を供給してエッチングガスの放電プラズマを発生さ
せた。この放電プラズマ中で、上記のフォトレジスト４
をそのままマスクとして使用し、コンタクト開口６内に
露出した半導体基板１の表面に約６０秒間エッチングを
施す。ＳＦ6 はプラズマ中で例えばＳＦ6 →ＳＦ＋４Ｆ
のように解離して反応性の高い励起状態にあるＦ原子を
発生させる。このＦ原子は例えばＳｉ＋４Ｆ→ＳｉＦ4
↑のように反応し、ＳｉＦ4 は極めて蒸気圧の高い揮発
性反応生成物であるから、Ｓｉ半導体基板１の表面から
除去されて半導体基板１の表面のエッチングがなされ
る。
スの供給を停止し、代わりに上記プラズマエッチング装
置内にＳＦ6 ガスとＯ2 ガスをそれぞれ１５cc／min 、
４５cc／min の流量で供給し、ガス圧力を１．０torrに
設定し、周波数１３．５６ＭＨz 、電力２５Ｗの高周波
電力を供給してエッチングガスの放電プラズマを発生さ
せた。この放電プラズマ中で、上記のフォトレジスト４
をそのままマスクとして使用し、コンタクト開口６内に
露出した半導体基板１の表面に約６０秒間エッチングを
施す。ＳＦ6 はプラズマ中で例えばＳＦ6 →ＳＦ＋４Ｆ
のように解離して反応性の高い励起状態にあるＦ原子を
発生させる。このＦ原子は例えばＳｉ＋４Ｆ→ＳｉＦ4
↑のように反応し、ＳｉＦ4 は極めて蒸気圧の高い揮発
性反応生成物であるから、Ｓｉ半導体基板１の表面から
除去されて半導体基板１の表面のエッチングがなされ
る。
【００１１】本実施例では、コンタクト開口６に露出し
たＳｉ半導体基板１の表面をそのシリコン酸化膜の界面
から約２００オングストロームの深さまでエッチングし
て、図４に示すように凹部７を形成し、基板１の表面の
汚染層即ち炭素原子を含有する層を除去した。ＳＦ6 に
よるプラズマエッチングを行う前と後において、コンタ
クト開口６に露出した半導体基板１の表面をＥＰＭＡに
よって分析したところ、ＳＦ6 によるプラズマエッチン
グを行う前では基板表面に炭素原子が存在することが確
認されたが、ＳＦ6 によるプラズマエッチングを行った
後にはＳｉ原子以外は検出されなかった。
たＳｉ半導体基板１の表面をそのシリコン酸化膜の界面
から約２００オングストロームの深さまでエッチングし
て、図４に示すように凹部７を形成し、基板１の表面の
汚染層即ち炭素原子を含有する層を除去した。ＳＦ6 に
よるプラズマエッチングを行う前と後において、コンタ
クト開口６に露出した半導体基板１の表面をＥＰＭＡに
よって分析したところ、ＳＦ6 によるプラズマエッチン
グを行う前では基板表面に炭素原子が存在することが確
認されたが、ＳＦ6 によるプラズマエッチングを行った
後にはＳｉ原子以外は検出されなかった。
【００１２】なお、ＳＦ6 とＯ2 から成るエッチングガ
スを用いたプラズマエッチングでは、シリコン酸化膜２
及びＰＳＧ膜３は実質的にエッチングされないので、Ｈ
ｅ、ＣＨＦ3 、ＣＦ4 ガスを用いたプラズマエッチング
の異方度はそのまま良好に保たれる。
スを用いたプラズマエッチングでは、シリコン酸化膜２
及びＰＳＧ膜３は実質的にエッチングされないので、Ｈ
ｅ、ＣＨＦ3 、ＣＦ4 ガスを用いたプラズマエッチング
の異方度はそのまま良好に保たれる。
【００１３】次に、フォトレジスト４を除去した後に、
図５に示すようにコンタクト開口６を通じて半導体基板
１の表面に接触するアルミニウムから成る金属膜８を周
知のスパッタリング法によって形成した。勿論、金属膜
８は真空蒸着等によって形成しても良い。なお、金属膜
８の形成の前には、試料を過硫酸とＮＨ4 Ｆとから成る
混合液に浸潰させる前処理を行うのが望ましい。
図５に示すようにコンタクト開口６を通じて半導体基板
１の表面に接触するアルミニウムから成る金属膜８を周
知のスパッタリング法によって形成した。勿論、金属膜
８は真空蒸着等によって形成しても良い。なお、金属膜
８の形成の前には、試料を過硫酸とＮＨ4 Ｆとから成る
混合液に浸潰させる前処理を行うのが望ましい。
【００１４】次に、金属膜８を所定のパターンにエッチ
ングしてから熱処理を施し、コンタクト開口６を通じて
基板１の表面に接触する複数個の電極８ａ、８ｂを図６
に示すように形成した。
ングしてから熱処理を施し、コンタクト開口６を通じて
基板１の表面に接触する複数個の電極８ａ、８ｂを図６
に示すように形成した。
【００１５】次に、従来例即ちＳＦ6 によるＳｉ半導体
基板表面のエッチング処理を行わない場合と上記実施例
とを比較するため、各々の方法によって形成されたコン
タクト開口のコンタクト抵抗を測定した。コンタクト抵
抗は互いに電気的に離間して並列配置された３つの電極
Ａ、Ｂ、ＣのＡＣ間に定常電流Ｉ（０．０１ｍＡ〜１．
０ｍＡ）を流し、このときのＢＣ間電圧Ｖを測定し、Ｖ
／Ｉを求めて比較した。図７において特性線Ｒ1 は実施
例のＶ／Ｉを示し、特性線Ｒ2 は従来例のＶ／Ｉを示
し、特性線Ｖ1 は実施例のＶ（電圧）を示し、特性線Ｖ
2 は従来例のＶを示す。なお、Ｖ／Ｉが小さい程コンタ
クト抵抗が小さいことになる。従って、図７から本実施
例の方法によってコンタクト抵抗が従来例に比べて十分
に低減することがわかる。
基板表面のエッチング処理を行わない場合と上記実施例
とを比較するため、各々の方法によって形成されたコン
タクト開口のコンタクト抵抗を測定した。コンタクト抵
抗は互いに電気的に離間して並列配置された３つの電極
Ａ、Ｂ、ＣのＡＣ間に定常電流Ｉ（０．０１ｍＡ〜１．
０ｍＡ）を流し、このときのＢＣ間電圧Ｖを測定し、Ｖ
／Ｉを求めて比較した。図７において特性線Ｒ1 は実施
例のＶ／Ｉを示し、特性線Ｒ2 は従来例のＶ／Ｉを示
し、特性線Ｖ1 は実施例のＶ（電圧）を示し、特性線Ｖ
2 は従来例のＶを示す。なお、Ｖ／Ｉが小さい程コンタ
クト抵抗が小さいことになる。従って、図７から本実施
例の方法によってコンタクト抵抗が従来例に比べて十分
に低減することがわかる。
【００１６】本実施例の効果を要約すると以下の通りで
ある。 （１） ＳＦ6 を含有したエッチングガスを用いたプラ
ズマエッチングにより、開口６内に露出した半導体基板
１の表面に形成された汚染層が除去され、コンタクト抵
抗の低減が実現される。 （２） Ｈｅ、ＣＨＦ3 、ＣＦ4 を含有するエッチング
ガスを用いたプラズマエッチングの良好な異方性がその
まま保たれ、微細なコンタクト開口６の形成が可能であ
る。
ある。 （１） ＳＦ6 を含有したエッチングガスを用いたプラ
ズマエッチングにより、開口６内に露出した半導体基板
１の表面に形成された汚染層が除去され、コンタクト抵
抗の低減が実現される。 （２） Ｈｅ、ＣＨＦ3 、ＣＦ4 を含有するエッチング
ガスを用いたプラズマエッチングの良好な異方性がその
まま保たれ、微細なコンタクト開口６の形成が可能であ
る。
【図１】本発明の実施例の基板及び絶縁膜を示す断面図
である。
である。
【図２】図１の絶縁膜の上にフォトレジストマスクを形
成した状態を示す断面図である。
成した状態を示す断面図である。
【図３】絶縁膜に開口を形成した状態を示す断面図であ
る。
る。
【図４】基板の表面をエッチングした状態を示す断面図
である。
である。
【図５】金属層を形成した状態を示す断面図である。
【図６】複数の電極を形成した状態を示す断面図であ
る。
る。
【図７】半導体基板上の複数の開口間における電流と抵
抗値及び電圧の関係を示す図である。
抗値及び電圧の関係を示す図である。
１ シリコン半導体基板 ２ シリコン酸化膜 ３ ＰＳＧ膜 ４ フォトレジスト
Claims (4)
- 【請求項１】 シリコン又はシリコンを主成分とする半
導体基板の表面に対して弗素は含むが炭素は含まない化
合物のガスの放電プラズマによるドライエッチングを施
すことにより、前記半導体基板の表面の汚染領域を除去
する工程を含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記化合物はＳＦ6 である請求項１記載
の半導体装置の製造方法。 - 【請求項３】 前記汚染領域は炭素を含有する領域であ
る請求項１記載の半導体装置の製造方法。 - 【請求項４】 半導体基板の表面に絶縁層を形成する工
程と、 第１の原子の化合物を含有する放電プラズマによって前
記絶縁物に対してドライエッチングを選択的に施すこと
により前記絶縁物に開口を形成して前記半導体基板の表
面を露出させる工程と、 第２の原子は含むが前記第１の元素は含まない化合物の
ガスの放電プラズマによって前記開口に露出した前記半
導体基板の表面にドライエッチングを施して前記第１の
原子を含む汚染領域を除去する工程とを含む半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27667592A JPH06104213A (ja) | 1992-09-21 | 1992-09-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27667592A JPH06104213A (ja) | 1992-09-21 | 1992-09-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104213A true JPH06104213A (ja) | 1994-04-15 |
Family
ID=17572755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27667592A Pending JPH06104213A (ja) | 1992-09-21 | 1992-09-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266519A (ja) * | 2006-03-30 | 2007-10-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
-
1992
- 1992-09-21 JP JP27667592A patent/JPH06104213A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266519A (ja) * | 2006-03-30 | 2007-10-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4568410A (en) | Selective plasma etching of silicon nitride in the presence of silicon oxide | |
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| US5310454A (en) | Dry etching method | |
| US5015331A (en) | Method of plasma etching with parallel plate reactor having a grid | |
| US7442623B2 (en) | Method for manufacturing bonded substrate and bonded substrate manufactured by the method | |
| US4264409A (en) | Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide | |
| JP2574094B2 (ja) | エッチング方法 | |
| EP0122776A2 (en) | Dry etching aluminum or aluminum alloy layer | |
| JPH03114226A (ja) | 微細構造デバイスにおけるＳｉエッチング残留物除去方法 | |
| US4348577A (en) | High selectivity plasma etching method | |
| JPH05217956A (ja) | 異方性プラズマエッチング方法 | |
| US4468285A (en) | Plasma etch process for single-crystal silicon with improved selectivity to silicon dioxide | |
| US5100504A (en) | Method of cleaning silicon surface | |
| JP3351183B2 (ja) | シリコン基板のドライエッチング方法及びトレンチ形成方法 | |
| US3419761A (en) | Method for depositing silicon nitride insulating films and electric devices incorporating such films | |
| JPH0629311A (ja) | 半導体装置の製法 | |
| US5310703A (en) | Method of manufacturing a semiconductor device, in which photoresist on a silicon oxide layer on a semiconductor substrate is stripped using an oxygen plasma afterglow and a biased substrate | |
| JPS59207632A (ja) | 金属ケイ化物又はケイ化物・ポリシリコン二重層構造の製造方法 | |
| US4364793A (en) | Method of etching silicon and polysilicon substrates | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| JP2858383B2 (ja) | 半導体装置の製造方法 | |
| JPH07263408A (ja) | プラズマエッチング方法 | |
| JPH11330051A (ja) | 酸化バナジウム膜のプラズマエッチング方法 | |
| JPH06104213A (ja) | 半導体装置の製造方法 | |
| JPH05251399A (ja) | 枚葉式エッチャーによるシリコン窒化膜のエッチング方法 |