JP2005057112A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005057112A JP2005057112A JP2003287498A JP2003287498A JP2005057112A JP 2005057112 A JP2005057112 A JP 2005057112A JP 2003287498 A JP2003287498 A JP 2003287498A JP 2003287498 A JP2003287498 A JP 2003287498A JP 2005057112 A JP2005057112 A JP 2005057112A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor device
- hole
- bpteos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 被覆性の低下に起因する電気抵抗の上昇等が生じることのないコンタクトホール及びスルーホールを形成し得る、半導体装置の製造方法を得る。
【解決手段】 BPTEOS膜2をシリコン基板1の上面上に形成した後、NSG膜3をBPTEOS膜2上に形成する。次に、異方性ドライエッチングによってコンタクトホール5を形成した後、温度が800℃程度、時間が30分程度の条件で、熱処理を行う。NSG膜3はBPTEOS膜2よりも熱収縮しやすい性質を有している。従って、この熱処理によってNSG膜3はBPTEOS膜2よりも大きく熱収縮し、その結果、逆テーパ状の幅広部5aがコンタクトホール5の上部に形成される。すなわち、コンタクトホール5の開口径が大きくなる。
【選択図】 図3
【解決手段】 BPTEOS膜2をシリコン基板1の上面上に形成した後、NSG膜3をBPTEOS膜2上に形成する。次に、異方性ドライエッチングによってコンタクトホール5を形成した後、温度が800℃程度、時間が30分程度の条件で、熱処理を行う。NSG膜3はBPTEOS膜2よりも熱収縮しやすい性質を有している。従って、この熱処理によってNSG膜3はBPTEOS膜2よりも大きく熱収縮し、その結果、逆テーパ状の幅広部5aがコンタクトホール5の上部に形成される。すなわち、コンタクトホール5の開口径が大きくなる。
【選択図】 図3
Description
この発明は、半導体装置の製造方法に関し、特に、コンタクトホール及びスルーホールの形成方法に関する。
従来のコンタクトホールの形成方法では、半導体基板の上面上に層間絶縁膜を形成した後、写真製版法及び異方性ドライエッチング法によって、層間絶縁膜の上面から半導体基板の上面まで貫通するコンタクトホールが、層間絶縁膜内に部分的に形成されていた。
また、従来のスルーホールの形成方法では、金属配線を覆って層間絶縁膜を形成した後、写真製版法及び異方性ドライエッチング法によって、層間絶縁膜の上面から金属配線の上面まで貫通するスルーホールが、層間絶縁膜内に部分的に形成されていた。
なお、コンタクトホールの形成に関する技術が、下記の特許文献1〜3に開示されている。
半導体装置が微細化されると、コンタクトホール及びスルーホールの径も小さくする必要がある。しかしながら、従来のコンタクトホール及びスルーホールの形成方法において、ホールの径を単純に小さくしたのでは、開口径も小さくなるため、後の工程でホールの内部を導電膜によって完全に充填することが困難になる。すなわち、導電膜によるホールの被覆性が低下する。そして、被覆性の低下に起因して、ホール部分の電気抵抗が上昇したり、配線の断線が生じるという問題が生じる。
本発明はかかる問題を解決するために成されたものであり、微細化された半導体装置においても、被覆性の低下に起因する電気抵抗の上昇や配線の断線が生じることのないコンタクトホール及びスルーホールを形成し得る、半導体装置の製造方法を得ることを目的とする。
第1の発明のよれば、半導体装置の製造方法は、(a)第1の絶縁膜を下地層の上面上に形成する工程と、(b)第1の絶縁膜よりも熱収縮しにくい材質から成る第2の絶縁膜を、第1の絶縁膜上に形成する工程と、(c)第2の絶縁膜の上面から下地層の上面まで貫通する貫通孔を、第1及び第2の絶縁膜内に部分的に形成する工程と、(d)工程(c)よりも後に実行され、熱処理を行う工程と、(e)工程(d)よりも後に実行され、貫通孔の内部を導電膜によって充填する工程とを備える。
第2の発明によれば、半導体装置の製造方法は、(a)第1の絶縁膜を下地層の上面上に形成する工程と、(b)第1の絶縁膜よりも熱収縮しやすい材質から成る第2の絶縁膜を、第1の絶縁膜上に形成する工程と、(c)第2の絶縁膜の上面から下地層の上面まで貫通する貫通孔を、第1及び第2の絶縁膜内に部分的に形成する工程と、(d)工程(c)よりも後に実行され、熱処理を行う工程と、(e)工程(d)よりも後に実行され、貫通孔の内部を導電膜によって充填する工程とを備える。
第1の発明によれば、工程(d)で熱処理を行うことによって、第1の絶縁膜が熱収縮する程度と第2の絶縁膜が熱収縮する程度との差に起因して、貫通孔の底部に幅広部が形成される。従って、導電膜と、導電膜の下地領域との接触面積が大きくなるため、導電膜と下地領域との接触抵抗を低減することができる。
第2の発明によれば、工程(d)で熱処理を行うことによって、第1の絶縁膜が熱収縮する程度と第2の絶縁膜が熱収縮する程度との差に起因して、貫通孔の上部に幅広部が形成される。従って、工程(e)において貫通孔内への導電膜の埋め込み性が向上する。
実施の形態1.
図1〜4は、本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。図1を参照して、まず、CVD法によって、1600nm程度の膜厚を有するBPTEOS(Boro Phospho Tetra Etyle Ortho Silicate)膜2を、シリコン基板1(下地層)の上面上に形成する。次に、CVD法によって、200nm程度の膜厚を有するNSG(Nondoped Silicate Glass)膜3を、BPTEOS膜2上に形成する。一般的に、NSGは、BPTEOSよりも熱収縮しやすいという性質を有している。なお、図1には示していないが、シリコン基板1上には、MOSFET等の半導体素子がすでに作り込まれている。BPTEOS膜2及びNSG膜3は、シリコン基板1と第1層配線との間の層間絶縁膜として機能する。
図1〜4は、本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。図1を参照して、まず、CVD法によって、1600nm程度の膜厚を有するBPTEOS(Boro Phospho Tetra Etyle Ortho Silicate)膜2を、シリコン基板1(下地層)の上面上に形成する。次に、CVD法によって、200nm程度の膜厚を有するNSG(Nondoped Silicate Glass)膜3を、BPTEOS膜2上に形成する。一般的に、NSGは、BPTEOSよりも熱収縮しやすいという性質を有している。なお、図1には示していないが、シリコン基板1上には、MOSFET等の半導体素子がすでに作り込まれている。BPTEOS膜2及びNSG膜3は、シリコン基板1と第1層配線との間の層間絶縁膜として機能する。
図2を参照して、次に、写真製版法によって、所定の開口パターンを有するフォトレジスト4を、NSG膜3の上面上に形成する。次に、フォトレジスト4をエッチングマスクとして用いて、異方性ドライエッチング法によって、NSG膜3及びBPTEOS膜2をこの順にエッチングする。これにより、シリコン基板1の上面によって規定された底面と、BPTEOS膜2及びNSG膜3によって規定された側面とを有するコンタクトホール5が、BPTEOS膜2及びNSG膜3内に部分的に形成される。コンタクトホール5を形成することによって、例えば、MOSFETが有するソース・ドレイン領域(図示しない)の上面が露出する。
図3を参照して、次に、フォトレジスト4を除去する。次に、温度が800℃程度、時間が30分程度の条件で、熱処理を行う。上記の通り、NSGはBPTEOSよりも熱収縮しやすい性質を有している。従って、この熱処理によってNSG膜3はBPTEOS膜2よりも大きく熱収縮し、その結果、逆テーパ状の幅広部5aがコンタクトホール5の上部に形成される。これにより、図2に示した状態でのコンタクトホール5の開口径よりも、図3に示した状態でのコンタクトホール5の開口径のほうが大きくなる。
図4を参照して、次に、スパッタリング法によって、バリアメタル膜(図示しない)及びアルミニウム等の金属膜6を、コンタクトホール5の内部を完全に充填し得る膜厚で、この順に全面的に形成する。金属膜6は、多層配線構造の第1層配線として機能する。
このように本実施の形態1に係る半導体装置の製造方法によれば、BPTEOSよりも熱収縮しやすい性質を有するNSG膜3を、BPTEOS膜2上に形成する。そして、図2に示した工程でコンタクトホール5を形成した後に、図3に示した工程で熱処理を行うことにより、熱収縮する程度の差を利用して、コンタクトホール5の上部に幅広部5aを形成する。従って、図4に示した工程においてコンタクトホール5内への金属膜6の埋め込み性が向上するため、微細化された半導体装置においても、被覆性の低下に起因する電気抵抗の上昇や配線の断線が生じることのないコンタクトホールを得ることができる。
実施の形態2.
図5〜8は、本発明の実施の形態2に係る半導体装置の製造方法を工程順に示す断面図である。図5を参照して、まず、CVD法によって、150nm程度の膜厚を有するNSG膜7を、シリコン基板1(下地層)の上面上に形成する。次に、CVD法によって、1600nm程度の膜厚を有するBPTEOS膜2を、NSG膜7の上面上に形成する。次に、CVD法によって、200nm程度の膜厚を有するNSG膜3を、BPTEOS膜2上に形成する。BPTEOS膜2及びNSG膜3,7は、シリコン基板1と第1層配線との間の層間絶縁膜として機能する。
図5〜8は、本発明の実施の形態2に係る半導体装置の製造方法を工程順に示す断面図である。図5を参照して、まず、CVD法によって、150nm程度の膜厚を有するNSG膜7を、シリコン基板1(下地層)の上面上に形成する。次に、CVD法によって、1600nm程度の膜厚を有するBPTEOS膜2を、NSG膜7の上面上に形成する。次に、CVD法によって、200nm程度の膜厚を有するNSG膜3を、BPTEOS膜2上に形成する。BPTEOS膜2及びNSG膜3,7は、シリコン基板1と第1層配線との間の層間絶縁膜として機能する。
図6を参照して、次に、写真製版法によって、所定の開口パターンを有するフォトレジスト4を、NSG膜3の上面上に形成する。次に、フォトレジスト4をエッチングマスクとして用いて、異方性ドライエッチング法によって、NSG膜3、BPTEOS膜2、及びNSG膜7をこの順にエッチングする。これにより、シリコン基板1の上面によって規定された底面と、BPTEOS膜2及びNSG膜3,7によって規定された側面とを有するコンタクトホール5が、BPTEOS膜2及びNSG膜3,7内に部分的に形成される。
図7を参照して、次に、フォトレジスト4を除去する。次に、温度が800℃程度、時間が30分程度の条件で、熱処理を行う。この熱処理によってNSG膜3,7はBPTEOS膜2よりも大きく熱収縮し、その結果、逆テーパ状の幅広部5aがコンタクトホール5の上部に形成されるとともに、テーパ状の幅広部5bがコンタクトホール5の底部に形成される。これにより、図6に示した状態でのコンタクトホール5の開口径よりも、図7に示した状態でのコンタクトホール5の開口径のほうが大きくなる。また、図6に示した状態でのコンタクトホール5の底面の径よりも、図7に示した状態でのコンタクトホール5の底面の径のほうが大きくなる。
図8を参照して、次に、スパッタリング法によって、バリアメタル膜(図示しない)及びアルミニウム等の金属膜6を、コンタクトホール5の内部を完全に充填し得る膜厚で、この順に全面的に形成する。
このように本実施の形態2に係る半導体装置の製造方法によれば、上記実施の形態1によって得られる効果に加えて、以下の効果を得ることができる。
すなわち本実施の形態2に係る半導体装置の製造方法によれば、BPTEOSよりも熱収縮しやすい性質を有するNSG膜7をシリコン基板1上に形成し、NSG膜7上にBPTEOS膜2を形成する。そして、図6に示した工程でコンタクトホール5を形成した後に、図7に示した工程で熱処理を行うことにより、熱収縮する程度の差を利用して、コンタクトホール5の底部に幅広部5bを形成する。従って、金属膜6と、金属膜6の下地領域(例えばソース・ドレイン領域)との接触面積が大きくなるため、金属膜6と下地領域との接触抵抗を低減することができる。なお、かかる効果を得るために、NSG膜3及び幅広部5aの形成は必ずしも必要ではない。
実施の形態3.
図9〜12は、本発明の実施の形態3に係る半導体装置の製造方法を工程順に示す断面図である。図9を参照して、まず、スパッタリング法によって、バリアメタル膜(図示しない)及びアルミニウム等の金属膜11(下地層)を、層間絶縁膜10の上面上に形成する。金属膜11は、多層配線構造の第n層配線(nは自然数)として機能する。次に、CVD法によって、1600nm程度の膜厚を有するBPTEOS膜12を、金属膜11の上面上に形成する。次に、CVD法によって、200nm程度の膜厚を有するNSG膜13を、BPTEOS膜12上に形成する。BPTEOS膜12及びNSG膜13は、第n層配線と第n+1層配線との間の層間絶縁膜として機能する。
図9〜12は、本発明の実施の形態3に係る半導体装置の製造方法を工程順に示す断面図である。図9を参照して、まず、スパッタリング法によって、バリアメタル膜(図示しない)及びアルミニウム等の金属膜11(下地層)を、層間絶縁膜10の上面上に形成する。金属膜11は、多層配線構造の第n層配線(nは自然数)として機能する。次に、CVD法によって、1600nm程度の膜厚を有するBPTEOS膜12を、金属膜11の上面上に形成する。次に、CVD法によって、200nm程度の膜厚を有するNSG膜13を、BPTEOS膜12上に形成する。BPTEOS膜12及びNSG膜13は、第n層配線と第n+1層配線との間の層間絶縁膜として機能する。
図10を参照して、次に、写真製版法によって、所定の開口パターンを有するフォトレジスト14を、NSG膜13の上面上に形成する。次に、フォトレジスト14をエッチングマスクとして用いて、異方性ドライエッチング法によって、NSG膜13及びBPTEOS膜12をこの順にエッチングする。これにより、金属膜11の上面によって規定された底面と、BPTEOS膜12及びNSG膜13によって規定された側面とを有するスルーホール15が、BPTEOS膜12及びNSG膜13内に部分的に形成される。
図11を参照して、次に、フォトレジスト14を除去する。次に、温度が800℃程度、時間が30分程度の条件で、熱処理を行う。この熱処理によってNSG膜13はBPTEOS膜12よりも大きく熱収縮し、その結果、逆テーパ状の幅広部15aがスルーホール15の上部に形成される。これにより、図10に示した状態でのスルーホール15の開口径よりも、図11に示した状態でのスルーホール15の開口径のほうが大きくなる。
図12を参照して、次に、スパッタリング法によって、バリアメタル膜(図示しない)及びアルミニウム等の金属膜16を、スルーホール15の内部を完全に充填し得る膜厚で、この順に全面的に形成する。金属膜16は、多層配線構造の第n+1層配線として機能する。
このように本実施の形態3に係る半導体装置の製造方法によれば、BPTEOSよりも熱収縮しやすい性質を有するNSG膜13を、BPTEOS膜12上に形成する。そして、図10に示した工程でスルーホール15を形成した後に、図11に示した工程で熱処理を行うことにより、熱収縮する程度の差を利用して、スルーホール15の上部に幅広部15aを形成する。従って、図12に示した工程においてスルーホール15内への金属膜16の埋め込み性が向上するため、微細化された半導体装置においても、被覆性の低下に起因する電気抵抗の上昇や配線の断線が生じることのないスルーホールを得ることができる。
実施の形態4.
図13〜16は、本発明の実施の形態4に係る半導体装置の製造方法を工程順に示す断面図である。図13を参照して、まず、スパッタリング法によって、バリアメタル膜(図示しない)及びアルミニウム等の金属膜11(下地層)を、層間絶縁膜10の上面上に形成する。次に、CVD法によって、150nm程度の膜厚を有するNSG膜17を、金属膜11の上面上に形成する。次に、CVD法によって、1600nm程度の膜厚を有するBPTEOS膜12を、NSG膜17の上面上に形成する。次に、CVD法によって、200nm程度の膜厚を有するNSG膜13を、BPTEOS膜12上に形成する。BPTEOS膜12及びNSG膜13,17は、第n層配線と第n+1層配線との間の層間絶縁膜として機能する。
図13〜16は、本発明の実施の形態4に係る半導体装置の製造方法を工程順に示す断面図である。図13を参照して、まず、スパッタリング法によって、バリアメタル膜(図示しない)及びアルミニウム等の金属膜11(下地層)を、層間絶縁膜10の上面上に形成する。次に、CVD法によって、150nm程度の膜厚を有するNSG膜17を、金属膜11の上面上に形成する。次に、CVD法によって、1600nm程度の膜厚を有するBPTEOS膜12を、NSG膜17の上面上に形成する。次に、CVD法によって、200nm程度の膜厚を有するNSG膜13を、BPTEOS膜12上に形成する。BPTEOS膜12及びNSG膜13,17は、第n層配線と第n+1層配線との間の層間絶縁膜として機能する。
図14を参照して、次に、写真製版法によって、所定の開口パターンを有するフォトレジスト14を、NSG膜13の上面上に形成する。次に、フォトレジスト14をエッチングマスクとして用いて、異方性ドライエッチング法によって、NSG膜13、BPTEOS膜12、及びNSG膜17をこの順にエッチングする。これにより、金属膜11の上面によって規定された底面と、BPTEOS膜12及びNSG膜13,17によって規定された側面とを有するスルーホール15が、BPTEOS膜12及びNSG膜13,17内に部分的に形成される。
図15を参照して、次に、フォトレジスト14を除去する。次に、温度が800℃程度、時間が30分程度の条件で、熱処理を行う。この熱処理によってNSG膜13,17はBPTEOS膜12よりも大きく熱収縮し、その結果、逆テーパ状の幅広部15aがスルーホール15の上部に形成されるとともに、テーパ状の幅広部15bがスルーホール15の底部に形成される。すなわち、図14に示した状態でのスルーホール15の開口径よりも、図15に示した状態でのスルーホール15の開口径のほうが大きくなる。また、図14に示した状態でのスルーホール15の底面の径よりも、図15に示した状態でのスルーホール15の底面の径のほうが大きくなる。
図16を参照して、次に、スパッタリング法によって、バリアメタル膜(図示しない)及びアルミニウム等の金属膜16を、スルーホール15の内部を完全に充填し得る膜厚で、この順に全面的に形成する。
このように本実施の形態4に係る半導体装置の製造方法によれば、上記実施の形態3によって得られる効果に加えて、以下の効果を得ることができる。
すなわち本実施の形態4に係る半導体装置の製造方法によれば、BPTEOSよりも熱収縮しやすい性質を有するNSG膜17を金属膜11上に形成し、NSG膜17上にBPTEOS膜12を形成する。そして、図14に示した工程でスルーホール15を形成した後に、図15に示した工程で熱処理を行うことにより、熱収縮する程度の差を利用して、スルーホール15の底部に幅広部15bを形成する。従って、金属膜16と金属膜11との接触面積が大きくなるため、両者の接触抵抗を低減することができる。なお、かかる効果を得るために、NSG膜13及び幅広部15aの形成は必ずしも必要ではない。
1 シリコン基板、2,12 BPTEOS膜、3,7,13,17 NSG膜、5 コンタクトホール、6,11,16 金属膜、15 スルーホール。
Claims (5)
- (a)第1の絶縁膜を下地層の上面上に形成する工程と、
(b)前記第1の絶縁膜よりも熱収縮しにくい材質から成る第2の絶縁膜を、前記第1の絶縁膜上に形成する工程と、
(c)前記第2の絶縁膜の上面から前記下地層の前記上面まで貫通する貫通孔を、前記第1及び第2の絶縁膜内に部分的に形成する工程と、
(d)前記工程(c)よりも後に実行され、熱処理を行う工程と、
(e)前記工程(d)よりも後に実行され、前記貫通孔の内部を導電膜によって充填する工程と
を備える、半導体装置の製造方法。 - (f)前記工程(c)よりも前に実行され、前記第2の絶縁膜よりも熱収縮しやすい材質から成る第3の絶縁膜を、前記第2の絶縁膜の前記上面上に形成する工程をさらに備え、
前記工程(c)において、前記貫通孔は、前記第3の絶縁膜の上面から前記下地層の前記上面まで貫通して、前記第1〜第3の絶縁膜内に部分的に形成される、請求項1に記載の半導体装置の製造方法。 - (a)第1の絶縁膜を下地層の上面上に形成する工程と、
(b)前記第1の絶縁膜よりも熱収縮しやすい材質から成る第2の絶縁膜を、前記第1の絶縁膜上に形成する工程と、
(c)前記第2の絶縁膜の上面から前記下地層の前記上面まで貫通する貫通孔を、前記第1及び第2の絶縁膜内に部分的に形成する工程と、
(d)前記工程(c)よりも後に実行され、熱処理を行う工程と、
(e)前記工程(d)よりも後に実行され、前記貫通孔の内部を導電膜によって充填する工程と
を備える、半導体装置の製造方法。 - 前記下地層は半導体基板である、請求項1〜3のいずれか一つに記載の半導体装置の製造方法。
- 前記下地層は、配線として機能する導電膜である、請求項1〜3のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287498A JP2005057112A (ja) | 2003-08-06 | 2003-08-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287498A JP2005057112A (ja) | 2003-08-06 | 2003-08-06 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005057112A true JP2005057112A (ja) | 2005-03-03 |
Family
ID=34366458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003287498A Pending JP2005057112A (ja) | 2003-08-06 | 2003-08-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005057112A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266519A (ja) * | 2006-03-30 | 2007-10-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
-
2003
- 2003-08-06 JP JP2003287498A patent/JP2005057112A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266519A (ja) * | 2006-03-30 | 2007-10-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100571417B1 (ko) | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 | |
JP2006245236A (ja) | 半導体装置の製造方法 | |
JP4717972B2 (ja) | 集積回路の製造方法 | |
JP2005057112A (ja) | 半導体装置の製造方法 | |
JPH10229086A (ja) | 半導体装置およびその製造方法 | |
US20090267142A1 (en) | Semiconductor device and method of manufacturing same | |
JP2007035728A (ja) | 半導体装置及びその製造方法 | |
JP2001338977A (ja) | 半導体装置の製造方法 | |
KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100351909B1 (ko) | 반도체소자의 제조방법 | |
KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
KR100390997B1 (ko) | 금속 배선 형성 방법 | |
KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100223756B1 (ko) | 반도체 장치의 금속 콘택방법 | |
KR100895434B1 (ko) | 반도체 소자의 제조방법 | |
KR100973280B1 (ko) | 반도체 소자의 제조방법 | |
KR20030000827A (ko) | 반도체 소자의 제조방법 | |
JP2005183888A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR19990006143A (ko) | 반도체 소자의 제조방법 | |
JP2008010819A (ja) | 半導体素子の製造方法 | |
JP2005228920A (ja) | アンチヒューズ素子、およびその製造方法、ならびにその書き込み方法 | |
KR19990055175A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR20020054710A (ko) | 반도체 소자의 다층 배선 형성 방법 | |
KR20070003033A (ko) | 반도체 장치의 제조방법 |