JP2007258489A - 多層プリント配線板及びその部品実装方法 - Google Patents

多層プリント配線板及びその部品実装方法 Download PDF

Info

Publication number
JP2007258489A
JP2007258489A JP2006081664A JP2006081664A JP2007258489A JP 2007258489 A JP2007258489 A JP 2007258489A JP 2006081664 A JP2006081664 A JP 2006081664A JP 2006081664 A JP2006081664 A JP 2006081664A JP 2007258489 A JP2007258489 A JP 2007258489A
Authority
JP
Japan
Prior art keywords
solder
printed wiring
multilayer printed
wiring board
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006081664A
Other languages
English (en)
Other versions
JP5105042B2 (ja
Inventor
Toshihiko Yokomaku
俊彦 横幕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006081664A priority Critical patent/JP5105042B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to PCT/JP2007/051736 priority patent/WO2007108237A1/ja
Priority to EP07713764A priority patent/EP1998603A4/en
Priority to KR1020077028729A priority patent/KR100989298B1/ko
Priority to CN200780000748XA priority patent/CN101331813B/zh
Priority to TW096104407A priority patent/TW200806134A/zh
Priority to US11/689,858 priority patent/US7566835B2/en
Publication of JP2007258489A publication Critical patent/JP2007258489A/ja
Priority to US12/468,626 priority patent/US8122598B2/en
Application granted granted Critical
Publication of JP5105042B2 publication Critical patent/JP5105042B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】部品実装が容易であり、作業能率に優れ、或いはリワーカブルの容易な多層プリント配線板及びその実装方法を提供すること
【解決手段】表面側及び裏面側の両方又は片方に、電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法であって、前記半田バンプは、各々、第１半田、第２半田及び第３半田のいずれから形成し、第１半田、第２半田及び第３半田の融点は、温度の高い方から、第１半田、第２半田、第３半田の順番となっているとき、融点温度の高い方から順番に電子部品等を半田付けする。更に、この際、半田バンプの体積が大きい方を先に半田付けすることが好ましい。
【選択図】図２

Description

本発明は、多層プリント配線板及びその部品実装方法に関し、更に具体的には、複数の部品を実装するための多層プリント配線板及びその部品実装方法に関する。
電子機器の小型化、高性能化への要求と、表面実装技術の進展により、プリント配線板の両面に部品を実装する方式（両面実装方式）の多層プリント配線板が普及している。両面実装方式の多層プリント配線板に関して、例えば、本出願人は、下記特許文献１を出願している。
特開2001-339006「多層プリント配線板」（公開日 2001年12月7日） 特許文献１の図９及びこれに関連する明細書の記載（段落0055）には、多層プリント配線板１０の表面にＩＣチップ９０とチップコンデンサ１２０が半田実装され、裏面に導電性接続ピン１８０が半田実装されている。ここで、表面に実装されるＩＣチップ９０を接続するための半田バンプ１７６には、Ｓｎ／Ｐｂ，Ｓｎ／Ａｇ又はＳｎ／Ａｇ／Ｃｕが用いられ、その融点は190〜220°Ｃの間であり、リフロー温度は200〜230°Ｃの間とされている。これに対して、表面に実装されるチップコンデンサ１２０及び裏面に実装される導電性接続ピン１８０を接続するための半田１８６には、いずれも融点が247〜254°ＣのＳｎ／Ｓｂ半田（図１１のＮｏ．２参照）を用いている。
特許文献１に開示するような多種類の部品を実装する多層プリント配線板に於いて、更に部品実装が容易であり、作業能率に優れ、或いはリワーカブル（リペア作業）の容易な多層プリント配線板の開発が望まれていた。
そこで、本発明は、部品実装が容易であり、作業能率に優れ、或いはリワーカブルの容易な多層プリント配線板を提供することを目的とする。
更に、本発明は、部品実装が容易であり、作業能率に優れ、或いはリワーカブルの容易な多層プリント配線板の部品実装方法を提供することを目的とする。
上記目的に鑑みて、本発明に係る多層プリント配線板は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、前記半田バンプは、各々、第１半田、第２半田及び第３半田のいずれから形成され、第１半田、第２半田及び第３半田の融点が夫々異なっている。
更に、上記多層プリント配線板では、前記第１半田、第２半田及び第３半田の融点は、温度の高い方から、第１半田の融点、第２半田の融点、第３半田の融点の順番とすることもできる。
更に、上記多層プリント配線板では、各半田の融点差は、10°Ｃ以上、40°Ｃ以下とすることもできる。
更に、上記多層プリント配線板では、各半田の融点差は、25°Ｃ以上とすることもできる。
更に、本発明に係る多層プリント配線板は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、前記半田バンプは、搭載電子部品等に対応してその体積が異なっている。
更に、上記多層プリント配線板では、前記半田バンプは、フリップチップ接続型の表面実装部品を実装する半田バンプの体積と非フリップチップ接続型の表面実装部品を実装する半田バンプの体積の比は、1：2〜1:4とすることができる。
更に、本発明に係る多層プリント配線板は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、前記半田バンプは、搭載電子部品等の接続ポイント当たりの部品荷重に対応して形成されている。
更に、上記多層プリント配線板では、搭載電子部品等の接続ポイント当たりの部品荷重が比較的大きければ前記半田バンプの体積は比較的大きく、搭載電子部品等の接続ポイント当たりの部品荷重が比較的小さければ前記半田バンプの体積は比較的小さくすることもできる。
更に、本発明に係る多層プリント配線板は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、前記半田バンプは、各々、第１半田、第２半田、第３半田及び第４半田のいずれから形成され、第１半田、第２半田、第３半田及び第４半田の融点が夫々異なっている。
更に、上記多層プリント配線板では、前記第１半田、第２半田、第３半田及び第４半田の融点は、温度の高い方から、第１半田の融点、第２半田の融点、第３半田、第４半田の融点の順番としてもよい。
更に、本発明に係る多層プリント配線板の部品実装方法は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法であって、前記半田バンプは、各々、第１半田、第２半田及び第３半田のいずれから形成し、第１半田、第２半田及び第３半田の融点は、温度の高い方から、第１半田、第２半田、第３半田の順番となっているとき、融点温度の高い方から順番に電子部品等を半田付けする。
更に、本発明に係る多層プリント配線板の部品実装方法は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法であって、フリップチップ接続型の表面実装部品を実装する前記半田バンプの体積は比較的小さく、非フリップチップ接続型の表面実装部品を実装する半田バンプの体積は比較的大きいとき、半田バンプの体積が大きい方を先に半田付けすることもできる。
更に、本発明に係る多層プリント配線板の部品実装方法は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法であって、搭載電子部品等の接続ポイント当たりの部品荷重が比較的小さ方を先に半田付けをする。
本発明によれば、更に部品実装が容易であり、作業能率に優れ、或いはリワーカブルの容易な多層プリント配線板を提供することができる。
更に、本発明によれば、更に部品実装が容易であり、作業能率に優れ、或いはリワーカブルの容易な多層プリント配線板の部品実装方法を提供することができる。
以下、本発明に係る多層プリント配線板及びその部品実装方法の実施形態の一例に関して、添付の図面を参照しながら詳細に説明する。なお、図中、同じ要素に対しては同じ符号を付して、重複した説明を省略する。
本実施形態は、多層プリント配線板に電子部品等を実装する方式に特徴を有する。以下に説明する実装方式は、部品実装面に関する事項を除き、任意の多層プリント配線板に対して適用可能である。従って、本発明に直接関係する事項以外の多層プリント配線板の一般的事項に関しては、簡単に説明する。
［第１の実施形態］
図１は、第１実施形態に係る多層プリント配線板１０の構成の一例を示す図であり、図２は、この多層プリント配線板１０に電子部品等を実装した状態を示す図である。
図１に示すように、多層プリント配線板１０では、コア基板３０内にスルーホール導体３６が形成され、該コア基板３０の両面（表面，裏面）には、導体回路３４が夫々形成されている。
更に、コア基板３０の上には、バイアホール導体６０及び導体回路５８が形成された下層側層間樹脂絶縁層５０が配設されている。更に、この下層側層間樹脂絶縁層５０の上には、バイアホール導体１６０及び導体回路１５８が形成された上層側層間樹脂絶縁層１５０が配設されている。更に、この上層側層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。しかし、多層プリント配線板１０は、部品実装面に関する事項を除き、任意の多層プリント配線板であってよい。
表面側及び裏面側のソルダーレジスト層７０には開口７０Ｕ及び７０Ｄが、夫々形成されている。表面側の左右両端の各２個の開口７０Ｕには半田バンプ９６が形成され、真ん中の４個の開口７０Ｕには半田バンプ７６が形成されている。一方、裏面側の６個の開口７０Ｄには半田バンプ８６が形成されている。
図２に示すように、表面側の半田バンプ７６を介して、フリップチップ接続方式である表面実装型部品（例えば、ＩＣ）９０が搭載される。半田バンプ９６を介して、フリップチップ接続以外の接続方式（非フリップチップ接続。例えば、端子接続）である表面実装型部品（例えば、チップコンデンサ）１２０が搭載される。一方、裏面側の半田バンプ８６を介して、この多層プリント配線板１０を、マザーボードのピンコネクタ（図示せず。）に挿入し嵌合接続する導電性接続ピン８０が搭載される。図２では、フリップチップ接続の部品が１種類及び非フリップチップ接続の部品が２種類の形態が図示されている。しかし、基板表面側及び裏面側に実装する部品の種類及び部品個数は、図２に示す種類や個数に限定されない。
第１実施形態は、次の観点から、多層プリント配線板１０に対する電子部品等の実装を決定する。
(1)半田の融点、
(2)半田バンプの体積（熱容量）、
(3)電子部品等の形態及び実装方式、
先ず、(1)の半田の融点の観点から、多層プリント配線板１０に対する電子部品等の実装を決定する場合について説明する。
半田の融点に関して、図６Ａを参照されたい。ここには、所望の半田融点を示す半田組成の一例を表示する。第１半田は、その融点が232〜260°Ｃの範囲になるように選定され、第２半田は、その融点が208〜230°Ｃの範囲になるように選定され、第３半田は、その融点が183〜200°Ｃの範囲になるように選定されている。即ち、温度の高い方から、第１半田の融点範囲＞第２半田の融点範囲＞第３半田の融点範囲、の順番となっている。第１〜３半田の融点範囲は、いずれも相互に重なっていない。
各融点の範囲の差は、低温側融点では、第３半田と比較して第２半田は25°Ｃ高く、更に第２半田と比較して第１半田は24°Ｃ高くなっている。高温側融点では、第３半田と比較して第２半田は30°Ｃ高く、更に第２半田と比較して第１半田は30°Ｃ高くなっている。
第１〜３半田の具体例として、ここでは３つの例を挙げる。なお、これらの組成の各半田は例示であって、融点範囲が相互に重ならない３グループの任意の半田を使用できることを承知されたい。
例１では、第１半田として、95ｗｔ％のスズと5ｗｔ％のアンチモンとから成る「Sn/5Sb半田」、第２半田として、96.5ｗｔ％のスズと3.5ｗｔ％の銀とから成る「Sn/3.5Ag半田」、及び第３半田として、92ｗｔ％のスズと3.5ｗｔ％の銀と0.5ｗｔ％のビスマスと4ｗｔ％のインジウムとから成る「Sn-3.5Ag-0.5Bi-4In半田」の組み合わせが使用できる。
例２では、第１半田として、95ｗｔ％のスズと5ｗｔ％のアンチモンとから成る「Sn/5Sb半田」、第２半田として、99.3ｗｔ％のスズと0.3ｗｔ％の銅とから成る「Sn/0.7Cu半田」、及び第３半田として、63ｗｔ％のスズと37ｗｔ％の鉛とから成る「Sn/37Pb半田」の組み合わせが使用できる。
例３では、第１半田として、90ｗｔ％のスズと10ｗｔ％のアンチモンとから成る「Sn/10Sb半田」、第２半田として、96.5ｗｔ％のスズと3.0ｗｔ％の銀と0.5ｗｔ％の銅から成る「Sn/3.0Ag/0.5Cu半田」、及び第３半田として、89ｗｔ％のスズと8ｗｔ％の亜鉛と3ｗｔ％のビスマスとから成る「Sn-8Zn-3Bi半田」の組み合わせが使用できる。
上述したように、温度の高い方から、第１半田の融点範囲＞第２半田の融点範囲＞第３半田の融点範囲、の順番となっており、これらの融点範囲はいずれも相互に重ならない。更に、例１〜３のいずれの組み合わせでも、各半田の融点差（第１半田の融点−第２半田の融点，第２半田の融点−第３半田の融点）は10〜40°Ｃが好ましい。なお、融点差が10°Ｃ以上あれば、実装済みの半田が溶融することはない。但し、本発明者の経験上、融点差が25°Ｃ未満の場合には実装済み半田が軟化する可能性があり、一方、40°Ｃを超えると高温融点の半田を使用した部品実装時に、多層プリント配線板に対して熱的損傷（ダメージ）を与える可能性がある。所望の半田の融点は、半田を構成する組成を変更したり、各組成の分量を変更することで、実現することができる。
従って、部品実装時に、第１半田、第２半田、第３半田の順番に半田を半田付けすることにより、第２半田の溶融時に（それより融点の高い）第１半田は溶融せず、第３半田の溶融時に（それより融点の高い）第１半田及び第２半田は溶融しない。
図２に示す多層プリント配線板で説明すると、チップコンデンサ１２０搭載用半田バンプ９６に第１半田を使用し、導電性接続ピン８０搭載用の半田バンプ８６に第２半田を使用し、ＩＣ９０搭載用半田バンプ７６に第３半田を使用して、コンデンサ１２０の実装後に導電性接続ピン８０を実装し、更にその後にＩＣ９０を実装する。これにより、先に実装した電子部品等の半田付け部分が再溶融して接続不良を起こしたり、位置ズレを起こしたり、多層プリント配線板から脱落したりすることはない。
次に、(2)の半田バンプの体積（熱容量）の観点から、多層プリント配線板１０に対する電子部品等の実装を決定する場合について説明する。
図６Ａには種々の組成の半田が例示されている。しかし、いずれも近似する金属であり、夫々の半田バンプの熱伝導係数はほぼ同じと考えられることより、夫々の半田バンプの熱容量（換言すれば、半田バンプ全体が溶融する迄の時間）は各半田バンプの体積に比例し、体積が大きければ溶融しにくく（溶融に比較的長時間を要し）、体積が小さければ溶融しやすく（溶融が比較的短時間で済むように）なる。
従って、同じような融点の半田を使用する場合には、先に体積の大きな半田バンプを半田付けし、後で体積の小さな半田バンプを半田付けすることにより、先に実装した電子部品等の半田付け部分が再溶融して接続不良を起こしたり、位置ズレを起こしたり、多層プリント配線板から脱落したりすることはない。
図２に示す多層プリント配線板に実装されている部品を例にとって説明すると、同じような融点の半田を使用する場合、チップコンデンサ１２０搭載用半田バンプ９６の体積と比較して、ＩＣ９０搭載用半田バンプ７６の体積は相対的に小さい。従って、コンデンサ１２０を実装後にＩＣ９０実装する。これにより、先に実装した電子部品等の半田付け部分が再溶融して接続不良を起こしたり、位置ズレを起こしたり、多層プリント配線板から脱落したりする可能性が小さくなる。
更に、異なる融点の半田を使用する場合、即ち、半田バンプの体積（熱容量）の観点に半田の融点の観点を組み合わせて、多層プリント配線板１０に対する電子部品等の実装を決定する場合について説明する。
３種以上の半田で複数の部品を実装する場合、特に考慮しなければならないのが、第１半田の融点、第１半田で部品を実装する時間、実装済みの部品がその後の他の部品の実装の際に位置ズレ、落下、接続不良が発生するかどうかである。第１半田の融点や第１半田で部品を実装する時間は、プリント配線板が曝露される最高温度とその時間に影響するからである。また、実装済みの部品が、その後の他の部品の実装の際に、不具合を発生するかどうかは、第２半田の実装まで考慮すればよい。なぜなら、例えば、第１半田と第３半田の融点差（或いは、後述の第２実施形態で説明する第２半田と第４半田の融点差）が比較的大きいからである。
従って、第１〜３半田を例にとって、各半田を、比較的体積の大きな半田（大半田）若しくは比較的体積の小さな半田（小半田）とした場合の特徴を、表１に記載する。
Figure 2007258489
先ず、表１のNo.１〜３の比較的大きい体積（熱容量）の半田バンプを比較的融点の高い半田で構成する場合について説明する。図２に示すように、フリップチップ接続方式の表面実装型部品（例えば、ＩＣ９０）のランド９２と、多層プリント配線板１０のランド（導体回路）１５８とは、半田バンプ７６を介して接続される。ＩＣ９０の実装エリア内に、この接続ポイント数（即ち、ＩＣ９０のランド９２及びプリント配線板１０のランド１５８の各個数）は、2,000〜30,000箇所と比較的多数あるため、半田バンプ７６の体積は比較的小さいものである。
一方、同じ実装面にある非フリップチップ接続方式（例えば、端子接続）である表面実装型部品（例えば、チップコンデンサ１２０）の端子１２２と、多層プリント配線板１０のランド（導体回路）１５８とは、半田バンプ９６を介して接続される。この接続ポイント数は、2箇所と比較的少数であるため、半田バンプ９６の体積は比較的大きいものである。本発明者の経験上、好ましくは、半田バンプ７６と半田バンプ９６の体積比は、1：2〜1:4程度となっている。
従って、表１のNo.１〜３に記載するように、２種類の非フリップチップ部品（大半田使用）と１種類のフリップチップ部品（小半田使用）を実装する際、非フリップチップ部品→非フリップチップ部品→フリップチップ部品の順で実装すると、No.１に記載する特徴が得られ、非フリップチップ部品→フリップチップ部品→非フリップチップ部品の順で実装すると、No.２に記載する特徴が得られる。また、１種類の非フリップチップ部品（大半田使用）と２種類のフリップチップ部品（小半田使用）を実装する際、非フリップチップ部品→フリップチップ部品→フリップチップ部品の順で実装すると、No.３に記載する特徴が得られる。
次に、表１のNo.４〜６の比較的小さい体積（熱容量）の半田バンプを比較的融点の高い半田で構成する場合について説明する。この場合には、熱容量の比較的小さなＩＣ９０搭載用半田バンプ７６に比較的融点の高い半田（第１半田）を使用し、熱容量の比較的大きなチップコンデンサ１２０搭載用半田バンプ９６に比較的融点の低い半田（第２半田又は第３半田）を使用して、ＩＣ９０をコンデンサ１２０より先に実装する。
ＩＣ９０を多層プリント配線板１０に接続する半田バンプ７６は熱容量が比較的小さいため短時間で溶融することが可能であり、多層プリント配線板１０が第１半田の高い溶融温度に曝される時間を短縮できる。
従って、表１のNo.４〜６に記載するように、２種類の非フリップチップ部品（大半田使用）と１種類のフリップチップ部品（小半田使用）を実装する際、フリップチップ部品→非フリップチップ部品→非フリップチップ部品の順で実装すると、No.４に記載する特徴が得られる。また、１種類の非フリップチップ部品（大半田使用）と２種類のフリップチップ部品（小半田使用）を実装する際、フリップチップ部品→非フリップチップ部品→フリップチップ部品の順で実装すると、No.５に記載する特徴が得られ、フリップチップ部品→フリップチップ部品→非フリップチップ部品の順で実装すると、No.６に記載する特徴が得られる。
次に、(3)の電子部品等の形態及び実装方式に関して説明する。
図２に示すように、フリップチップ接続方式の表面実装型部品（例えば、ＩＣ９０）のランド９２と、多層プリント配線板１０のランド（導体回路）１５８との接続ポイント数は、2,000〜30,000箇所と比較的多数ある。一方、同じ実装面にある非フリップチップ接続方式（例えば、端子接続）である表面実装型部品（例えば、チップコンデンサ１２０）の端子１２２と、多層プリント配線板１０のランド（導体回路）１５８との接続ポイント数は、2箇所と比較的少数である。一般に、これら搭載電子部品の重量の相違があっても、部品重量の差に比較して接続ポイントの差は非常に大きいものである。従って、接続ポイント当たりの部品重量（即ち、部品荷重／接続ポイント）は、チップコンデンサ１２０に比較してＩＣ９０の場合には非常に軽いことが分かる。
従って、同じような融点の半田を使用する場合、多層プリント配線板１０に複数の種類の電子部品等を実装するとき、先に接続ポイント当たりの荷重の軽い電子部品等を実装し、後で接続ポイント当たりの荷重の重い電子部品等を実装することことにより、先に実装した電子部品等の半田付け部分にかかる荷重は比較的少ないため、接続不良を起こしたり、位置ズレを起こしたり、多層プリント配線板から脱落したりすることはない。
図２に示す多層プリント配線板で説明すると、チップコンデンサ１２０の接続ポイント当たりの荷重と比較して、ＩＣ９０の接続ポイント当たりの荷重は相対的に小さい。従って、ＩＣ９０を実装後にチップコンデンサ１２０を実装する。これにより、先に実装した電子部品等の半田付け部分が接続不良を起こしたり、位置ズレを起こしたり、多層プリント配線板から脱落したりすることはない。
反対に、接続ポイント当たりの荷重が大きい部品を先に実装し、後で接続ポイント当たりの荷重が小さい部品を実装してもよい。このようにすると、接続ポイント数が多い部品のリワーカブルが容易になる。また、接続ポイント数の多い部品の位置ズレが発生し難くなる。更に、電子部品等の形態及び実装方式と半田バンプの体積（熱容量）と関係を考察する。
電子部品等の形態及び実装方式の観点に半田の融点の観点を組み合わせて、多層プリント配線板１０に対する電子部品等の実装を決定する場合には、次のようになる。
(i)接続ポイント当たりの荷重が大きい箇所（即ち、比較的大きい体積）の半田バンプを比較的融点の高い半田で構成する。先に半田付けした融点の高い半田バンプが、その後に融点の低い半田バンプを溶融する際に容易に再溶融せず、接続不良・位置ズレ等を起こさないようにするためである。
(ii)接続ポイント当たりの荷重が小さい箇所（即ち、比較的小さい体積）の半田バンプを比較的融点の高い半田で構成する。多層プリント配線板が高温に曝される時間を出来るだけ短縮して、熱的損傷を最小限にするためである。
上述したように、(1)の半田の融点、(2)の半田バンプの体積（熱容量）、又は(3)の電子部品等の形態及び実装方式のいずれかの観点から、多層プリント配線板の半田バンプの組成、形状、部品実装の順序等を決定する。更に、(2)の半田バンプの体積（熱容量）の相違に加えて(1)の半田の融点を加味して、又は(3)の電子部品等の形態及び実装方式の相違に加えて(1)の半田の融点を加味して、多層プリント配線板の半田バンプの組成、形状、部品実装の順序等を決定する。具体的には、これらの実装方式は、多層プリント配線板と電子部品等の特定の組み合わせに対して個別的に決定する。
［第２の実施形態］
図３は、第２実施形態に係る多層プリント配線板４０の構成の一例を示す図であり、図４は、この多層プリント配線板４０に電子部品等を実装した状態を示す図である。
図３の多層プリント配線板４０は、図１の多層プリント配線板１０と実質的に同じであるので、コア基板３０，導体回路３４，下層側層間樹脂絶縁層５０，上層側層間樹脂絶縁層１５０及びソルダーレジスト層７０を一枚の基板として表示する。
表面側及び裏面側のソルダーレジスト層（図示省略）には複数個の開口（図示省略）が形成され、表面側の左右両端の各２個の開口には半田バンプ９６が形成され、真ん中の１０個の開口には半田バンプ７６が形成されている。一方、裏面側の真ん中の中央の８個の開口には半田バンプ１０６が形成され、その両端の各２個の開口には半田バンプ１１６が形成されている。
図４に示すように、表面側の半田バンプ７６を介して、フリップチップ接続方式である表面実装型部品（例えば、ＩＣ）９０が搭載される。更に、半田バンプ９６を介して、非フリップチップ接続方式（例えば、端子接続）である表面実装型部品（例えば、チップコンデンサ）１２１Ｕが搭載される。一方、裏面側の半田バンプ１０６を介して、フリップチップ接続方式である表面実装型部品（例えば、メモリ）８１が搭載される。更に、半田バンプ１１６を介して、非フリップチップ接続方式（例えば、端子接続）である表面実装型部品（例えば、チップコンデンサ）１２１Ｍが搭載される。図４では、フリップチップ接続の部品が２種類及び非フリップチップ接続の部品が２種類の形態が図示されている。しかし、基板表面及び裏面の実装する部品の種類及び部品個数は、図４に示す種類や個数に限定されない。例えば、片面に４種類の部品を実装したり、或いは一方の面に３種類の部品を他方の面に１種類の部品を実装してもよい。
第２実施形態は、第１実施形態と同様に、多層プリント配線板４０に電子部品等を搭載する際の次の事項を問題とする。
(1)半田の融点、
(2)半田バンプの体積（熱容量）、
(3)電子部品等の形態及び実装方式、
先ず、(1)の半田の融点の観点から、多層プリント配線板４０に対する電子部品等の実装を決定する場合について説明する。
半田の融点に関して、図６Ｂを参照されたい。ここには、所望の半田融点を示す半田組成の一例を表示してある。第１半田は、その融点が232〜260°Ｃの範囲になるように選定され、第２半田は、その融点が208〜230°Ｃの範囲になるように選定され、第３半田は、その融点が183〜200°Ｃの範囲になるように選定され、第４半田は、その融点が138〜160°Ｃの範囲になるように選定されている。即ち、温度の高い方から、第１半田の融点範囲＞第２半田の融点範囲＞第３半田の融点範囲＞第４半田の融点範囲、の順番となっている。第１〜４半田の融点範囲は、いずれも相互に重なっていない。
各融点範囲の差は、低温側融点では、第４半田と比較して第３半田は45°Ｃ高く、更に第３半田と比較して第２半田は25°Ｃ高く、更に第２半田と比較して第１半田は24°Ｃ高く、なっている。高温側融点では、第４半田と比較して第３半田は40°Ｃ高く、更に第３半田と比較して第２半田は30°Ｃ高く、更に第２半田と比較して第１半田は30°Ｃ高く、なっている。
第１〜４半田の組み合わせとして、ここでは３つの例を挙げる。なお、これらの組成の各半田は例示であって、融点範囲が相互に重ならない４グループの任意の半田を使用できることを承知されたい。
例１では、第１半田として、95ｗｔ％のスズと5ｗｔ％のアンチモンとから成る「Sn/5Sb半田」、第２半田として、96.5ｗｔ％のスズと3.5ｗｔ％の銀とから成る「Sn/3.5Ag半田」、第３半田として、92ｗｔ％のスズと3.5ｗｔ％の銀と0.5ｗｔ％のビスマスと4ｗｔ％のインジウムとから成る「Sn-3.5Ag-0.5Bi-4In半田」及び第４半田として、42ｗｔ％のスズと58ｗｔ％のビスマスとから成る「Sn/58Bi半田」の組み合わせが使用できる。
例２では、第１半田として、95ｗｔ％のスズと5ｗｔ％のアンチモンとから成る「Sn/5Sb半田」、第２半田として、99.3ｗｔ％のスズと0.3ｗｔ％の銅とから成る「Sn/0.7Cu半田」、第３半田として、63ｗｔ％のスズと37ｗｔ％の鉛とから成る「Sn/37Pb半田」及び第４半田として、100ｗｔ％のインジウムから成る「In半田」の組み合わせが使用できる。
例３では、第１半田として、90ｗｔ％のスズと10ｗｔ％のアンチモンとから成る「Sn/10Sb半田」、第２半田として、96.5ｗｔ％のスズと3.0ｗｔ％の銀と0.5ｗｔ％の銅から成る「Sn/3.0Ag/0.5Cu半田」、第３半田として、89ｗｔ％のスズと８ｗｔ％の亜鉛と3ｗｔ％のビスマスとから成る「Sn-8Zn-3Bi半田」及び第４半田として、80ｗｔ％のインジウムと15ｗｔ％の鉛と5ｗｔ％の銀とから成る「80In/15Pb/5Ag半田」の組み合わせが使用できる。
上述したように、温度の高い方から、第１半田の融点範囲＞第２半田の融点範囲＞第３半田の融点範囲＞第４半田の融点範囲、の順番となっており、これらの融点範囲はいずれも相互に重ならない。更に、例１〜４のいずれの組み合わせでも、融点差が10°Ｃ以上あれば、実装済みの半田が溶融することはない。但し、本発明者の経験上、融点差が25°Ｃ未満の場合には実装済み半田が軟化する可能性があり、一方、40°Ｃを超えると高温融点の半田を使用した部品実装時に、多層プリント配線板４０に対して熱的損傷（ダメージ）を与える可能性がある。
従って、部品実装時に、第１半田、第２半田、第３半田、第４半田の順番に半田を半田付けすることにより、第２半田の溶融時に（それより融点の高い）第１半田は溶融せず、第３半田の溶融時に（それより融点の高い）第１半田及び第２半田は溶融せず、第４半田の溶融時に（それより融点の高い）第１半田，第２半田及び第３半田は溶融しない。
図４に示す多層プリント配線板４０では、第１半田から成るチップコンデンサ１２１Ｕ搭載用半田バンプ９６と、第２半田から成るＩＣ９０搭載用半田バンプ７６と、第３半田から成るメモリ８１搭載用の半田バンプ１０６と、第４半田から成るチップコンデンサ１２１Ｍ搭載用半田バンプ１１６とを用いることにより、コンデンサ１２１Ｕを実装後にＩＣ９０実装し、その後にメモリ８１を実装し、その後にチップコンデンサ１２１Ｍを実装する。これにより、先に実装した電子部品等の半田付け部分が再溶融して接続不良を起こしたり、位置ズレを起こしたり、多層プリント配線板４０から脱落したりすることはない。
次に、半田バンプの体積（熱容量）の観点及び電子部品等の形態及び実装方式の観点に関しては、第１実施形態で説明した考え方をそのまま適用できる。第１実施形態で説明したように、３種以上の半田で複数の部品を実装する場合、特に考慮しなければならないのが、最も高い第１半田の融点温度、第１半田で部品を実装する時間、実装済みの部品がその後の他の部品の実装の際に位置ズレ、落下、接続不良が発生するかどうかである。その理由は、第１半田の融点や第１半田で部品を実装する時間は、プリント配線板が曝露される最高温度とその時間に影響するからである。
上述したように、(1)の半田の融点、(2)の半田バンプの体積（熱容量）、又は(3)の電子部品等の形態及び実装方式のいずれかの観点から、多層プリント配線板の半田バンプの組成、形状、部品実装の順序等を決定する。更に、(2)の半田バンプの体積（熱容量）の相違に加えて(1)の半田の融点を加味して、又は(3)の電子部品等の形態及び実装方式の相違に加えて(1)の半田の融点を加味して、多層プリント配線板の半田バンプの組成、形状、部品実装の順序等を決定する。具体的には、これらの実装方式は、多層プリント配線板と電子部品等の特定の組み合わせに対して個別的に決定する。
図５は、図４に示す部品実装された多層プリント配線板４０の利用例を示す図である。図５に示す多層プリント配線板（パッケージＰＫ）４０には、表面側にＩＣ（フリップチップ接続方式表面実装型部品）９０と、ＩＣ９０を取り囲むようにヒートシンク（接着剤で基板に接続）９５と、チップコンデンサ（非フリップチップ接続方式表面実装型部品）１２１Ｕが実装され、裏面側には半導体素子直前電圧調整器(IVR die フリップチップ接続方式表面実装型部品)８１と、チップコンデンサ（非フリップチップ接続方式表面実装型部品）１２１Ｍとが実装されている。
別途、部品実装されたマザーボード５０には、マザーボード用二次電圧調整器（Secondary MB VR）１７０と、半田バンプ８６を介して複数本の接続ピン８５を保持する接続ピン保持体８６と、チップコンデンサ１２１Ｄとが実装されている。
その後、部品実装された多層プリント配線板４０の裏面側に対して、部品実装されたマザーボード５０を位置決めして、接続ピン８５をパッケージ４０の導体回路に対して圧接して完成する。
図５の利用例では、外部からの第１の電圧（例えば、100Ｖ）をマザーボード５０の入口でマザーボード用二次電圧調整器１７０により第２の電圧（例えば、9〜12Ｖ）に降圧して、第２の電圧をマザーボード５０及びパッケージ４０内を通し、半導体素子直前電圧調整器８１により第３の電圧（ＩＣ供給電圧。例えば0.8〜3.0Ｖ）に降圧してＩＣ９０に供給している。
従来は、マザーボード５０の入口で第３の電圧（0.8〜3.0Ｖ）に降圧して、第３の電圧をマザーボード５０及びパッケージ４０内を通してＩＣ９０に供給していた。これと比較して、図５の利用例では、パッケージ４０に対して上述の部品実装方法を利用することにより、比較的高い第２の電圧をマザーボード５０及びパッケージ４０内に通すことが可能となり、外部からの電磁波の影響を受けにくくして電子機器の高速化が図れる。
［プリント配線板の製造例］
上記第１及び第２の実施形態で用いた多層プリント配線板の製造方法の一例に関して、簡単に説明する。多層プリント配線板の製造方法としては、めっきスルーホール法と新方式プロセス法が知られている。新方式プロセス法としては、めっき法ビルドアップ法，導電ペースト法ビルドアップ法，ビルドアップ転写法，転写法，柱状めっきビルドアップ法，一括積層法等がある。更に、めっき法ビルドアップ法に関しても、材料と穴明け法により、樹脂付銅箔方式，熱硬化性樹脂方式，感光性絶縁樹脂方式等に分類される。ここでは、本出願人が、比較的多く採用しているめっき法ビルドアップ法の熱硬化性樹脂方式に沿って説明する。
図７Ａに示すように、コア基板を用意する。このコア基板は、めっきスルーホール法によって製造される。ガラス布エポキシ樹脂銅張積層板又はガラス布高耐熱樹脂銅張積層板に内層導体パターンを形成し、これを必要枚数用意し、プリプレグという接着シートで積層接着し、１枚の板にする。これに穴明けを行い、穴内の壁面、表面にめっきスルーホール法でめっきを行い、内外導体層を接続する。その後、表面パターンを作成して、コア基板は製造される。
図７Ｂに示すように、コア基板の上に絶縁層を形成する。この絶縁層は、液状のものをコーティングするか、フィルム状のものを加熱し真空で圧着するラミネート法で形成する。
図７Ｃに示すように、絶縁層にレーザで穴を明けを行う。
図７Ｄに示すように、穴内面及び絶縁層表面に対して無電界銅メッキを析出して導通化する。このとき、めっきの密着性を向上させるため、穴内面及び絶縁層表面を粗面化処理する。
図７Ｅに示すように、表面側の導体パターン形成を行う。導体パターン形成の形成は、電解銅メッキを全面に行うパネルめっきを行い、銅メッキの上面にエッチングレジストを形成し、その後エッチングにより導体パターンを形成する（サブトラクティブ法）。なお、その他の方法、例えば、セミアディティブ法，フルアディティブ法等を用いることもできる。
図７Ｆに示すように、同様に裏面側の導体パターン形成を行う。この段階で、１層の導体パターンが形成されるので、図７Ｂ〜図７Ｆの工程を所望の回数だけ繰り返す。
図７Ｇに示すように、ここでは図７Ｂ〜図７Ｆの工程を更に一回繰り返すことにより、多層プリント配線板を製造している。所望により、最外層にソルダーレジスト層（図示せず。）を形成してもよい。なお、図７Ａ〜Ｇでは明かでないが、最外層の導体パターンは、第１及び第２の実施形態で説明したパターンに適合して形成されている。
［実施形態の利点・効果］
(1)本実施形態によれば、多層プリント配線板の表面側及び裏面側の両面又は片面に対して、異なる接続方式（フリップチップと非フリップチップ）の電子部品等を実装することができる。
(2)本実施形態によれば、半田の融点、の半田バンプの体積（熱容量）、又はの電子部品等の形態及び実装方式のいずれかの観点から、多層プリント配線板の半田バンプの組成、形状、部品実装の順序等を決定することができる。
(3)本実施形態によれば、半田バンプの体積（熱容量）の相違に加えて、半田の融点を加味して、又は電子部品等の形態及び実装方式の相違に加えて、半田の融点を加味して、多層プリント配線板の半田バンプの組成、形状、部品実装の順序等を決定することができる。
［変形例等］
以上、本発明に係る多層プリント配線板及びその部品実装方法の実施形態に関して説明したが、これらは例示であって、本発明はこれに限定されない。本発明は、当業者が日常的になしえる追加・変更・削除を含むものである。
本発明の技術的範囲は、添付の特許請求の範囲の記載に基づいて定められる。
図１は、第１実施形態に係る多層プリント配線板の構成の一例を示す図である。 図２は、図１の多層プリント配線板に電子部品等を実装した状態を示す図である。 図３は、第２実施形態に係る多層プリント配線板の構成の一例を示す図である。 図４は、図３の多層プリント配線板に電子部品等を実装した状態を示す図である。 図５は、図４の多層プリント配線板の利用例を説明する図である。 図６Ａは、所望の半田融点を示す半田組成の一例を例示する図表である。ここで、第１〜３半田と３種の異なる融点の組み合わせ例を例示する。 図６Ｂは、所望の半田融点を示す半田組成の一例を例示する図表である。ここで、第１〜４半田と４種の異なる融点の組み合わせ例を例示する。 図７Ａに示すように、多層プリント配線板の製造工程におけるコア基板を用意する処理工程を説明する図である。 図７Ｂに示すように、コア基板の上に絶縁層を形成する処理工程を説明する図である。 図７Ｃに示すように、絶縁層にレーザで穴を明けを行う処理工程を説明する図である。 図７Ｄに示すように、穴内面及び絶縁層表面に対して無電界銅メッキを析出して導通化する処理工程を説明する図である。 図７Ｅに示すように、表面及び裏面の導体パターン形成を行う処理工程を説明する図である。 図７Ｆに示すように、同様に裏面側の導体パターン形成を行う処理工程を説明する図である。 図７Ｇに示すように、ここでは図７Ｂ〜図７Ｆの工程を更に一回繰り返すことにより、多層プリント配線板を製造している。
符号の説明
１０：多層プリント配線板、 ３０：コア基板、 ３６：スルーホール導体、 ３４：導体回路、 ４０：基板，多層プリント配線板、 ５０：下層側層間樹脂絶縁層、 ５８：導体回路、 ６０：バイアホール導体、 ７０：ソルダーレジスト層、 ７０Ｕ，７０Ｄ：開口、 ７６：半田バンプ、 ８０：導電性接続ピン、 ８６：半田バンプ、 ９０：フリップチップ接続方式の表面実装部品，ＩＣ、 ９６：半田バンプ、 １０６：半田バンプ、 １１６：半田バンプ、 １２０，１２０Ｕ，１２０Ｍ：非フリップチップ接続方式の表面実装部品，チップコンデンサ、 １５０：上層側層間樹脂絶縁層、 １５８：導体回路、 １６０：バイアホール導体、

Claims (13)

  1. 表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、
    前記半田バンプは、各々、第１半田、第２半田及び第３半田のいずれから形成され、第１半田、第２半田及び第３半田の融点が夫々異なっている、多層プリント配線板。
  2. 請求項１に記載の多層プリント配線板において、
    前記第１半田、第２半田及び第３半田の融点は、温度の高い方から、第１半田の融点、第２半田の融点、第３半田の融点の順番となっている、多層プリント配線板。
  3. 請求項１に記載の多層プリント配線板において、
    各半田の融点差は、10°Ｃ以上、40°Ｃ以下である、多層プリント配線板。
  4. 請求項３に記載の多層プリント配線板において、
    各半田の融点差は、25°Ｃ以上である、多層プリント配線板。
  5. 表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、
    前記半田バンプは、搭載電子部品等に対応してその体積が異なっている、多層プリント配線板。
  6. 請求項５に記載の多層プリント配線板において、
    前記半田バンプは、フリップチップ接続型の表面実装部品を実装する半田バンプの体積と非フリップチップ接続型の表面実装部品を実装する半田バンプの体積の比は、1：2〜1:4である、多層プリント配線板。
  7. 表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、
    前記半田バンプは、搭載電子部品等の接続ポイント当たりの部品荷重に対応して形成されている、多層プリント配線板。
  8. 請求項７に記載の多層プリント配線板において、
    搭載電子部品等の接続ポイント当たりの部品荷重が比較的大きければ前記半田バンプの体積は比較的大きく、搭載電子部品等の接続ポイント当たりの部品荷重が比較的小さければ前記半田バンプの体積は比較的小さい、多層プリント配線板。
  9. 表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、
    前記半田バンプは、各々、第１半田、第２半田、第３半田及び第４半田のいずれから形成され、第１半田、第２半田、第３半田及び第４半田の融点が夫々異なっている、多層プリント配線板。
  10. 請求項９に記載の多層プリント配線板において、
    前記第１半田、第２半田、第３半田及び第４半田の融点は、温度の高い方から、第１半田の融点、第２半田の融点、第３半田、第４半田の融点の順番となっている、多層プリント配線板。
  11. 表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法において、
    前記半田バンプは、各々、第１半田、第２半田及び第３半田のいずれから形成し、第１半田、第２半田及び第３半田の融点は、温度の高い方から、第１半田、第２半田、第３半田の順番となっているとき、
    融点温度の高い方から順番に電子部品等を半田付けする、多層プリント配線板の部品実装方法。
  12. 表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法において、
    フリップチップ接続型の表面実装部品を実装する前記半田バンプの体積は比較的小さく、非フリップチップ接続型の表面実装部品を実装する半田バンプの体積は比較的大きいとき、
    半田バンプの体積が大きい方を先に半田付けする、多層プリント配線板の部品実装方法。
  13. 表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法において、
    搭載電子部品等の接続ポイント当たりの部品荷重が比較的小さ方を先に半田付けをする、多層プリント配線板の部品実装方法。

JP2006081664A 2006-03-23 2006-03-23 多層プリント配線板 Active JP5105042B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006081664A JP5105042B2 (ja) 2006-03-23 2006-03-23 多層プリント配線板
EP07713764A EP1998603A4 (en) 2006-03-23 2007-02-01 MULTILAYER CONDUCTOR PLATE AND METHOD FOR ASSEMBLING THEIR PARTS
KR1020077028729A KR100989298B1 (ko) 2006-03-23 2007-02-01 다층 프린트 배선판 및 그 부품 실장 방법
CN200780000748XA CN101331813B (zh) 2006-03-23 2007-02-01 多层印刷线路板以及其部件安装方法
PCT/JP2007/051736 WO2007108237A1 (ja) 2006-03-23 2007-02-01 多層プリント配線板及びその部品実装方法
TW096104407A TW200806134A (en) 2006-03-23 2007-02-07 Multilayer printed wiring circuit board and mounting method for component thereof
US11/689,858 US7566835B2 (en) 2006-03-23 2007-03-22 Multilayer printed wiring board and component mounting method thereof
US12/468,626 US8122598B2 (en) 2006-03-23 2009-05-19 Multilayer printed wiring board and component mounting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006081664A JP5105042B2 (ja) 2006-03-23 2006-03-23 多層プリント配線板

Publications (2)

Publication Number Publication Date
JP2007258489A true JP2007258489A (ja) 2007-10-04
JP5105042B2 JP5105042B2 (ja) 2012-12-19

Family

ID=38522274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006081664A Active JP5105042B2 (ja) 2006-03-23 2006-03-23 多層プリント配線板

Country Status (7)

Country Link
US (2) US7566835B2 (ja)
EP (1) EP1998603A4 (ja)
JP (1) JP5105042B2 (ja)
KR (1) KR100989298B1 (ja)
CN (1) CN101331813B (ja)
TW (1) TW200806134A (ja)
WO (1) WO2007108237A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249457A (ja) * 2010-05-25 2011-12-08 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US10660216B1 (en) 2018-11-18 2020-05-19 Lenovo (Singapore) Pte. Ltd. Method of manufacturing electronic board and mounting sheet
CN111199921A (zh) * 2018-11-18 2020-05-26 联想（新加坡）私人有限公司 电子基板的制造方法、复合片以及电子基板
JP2020191437A (ja) * 2019-05-22 2020-11-26 レノボ・シンガポール・プライベート・リミテッド インターポーザー、電子基板および電子基板の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289203A1 (en) * 2003-05-19 2006-12-28 Dai Nippon Printing Co., Ltd. Double-sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board
JP4211828B2 (ja) * 2006-09-12 2009-01-21 株式会社日立製作所 実装構造体
JP5307471B2 (ja) * 2008-08-11 2013-10-02 ルネサスエレクトロニクス株式会社 基板の製造方法、基板、基板を備えた装置、判別方法、半導体装置の製造方法
JP5339968B2 (ja) * 2009-03-04 2013-11-13 パナソニック株式会社 実装構造体及びモータ
WO2012026418A1 (ja) * 2010-08-27 2012-03-01 株式会社村田製作所 半導体装置
KR20130089475A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지
US9646942B2 (en) 2012-02-23 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for controlling bump height variation
US10433413B2 (en) * 2014-08-15 2019-10-01 Unimicron Technology Corp. Manufacturing method of circuit structure embedded with heat-dissipation block
JP2016213308A (ja) * 2015-05-08 2016-12-15 キヤノン株式会社 プリント回路板及びプリント配線板
KR20170083823A (ko) * 2016-01-11 2017-07-19 에스케이하이닉스 주식회사 측면 범프 결합 구조를 갖는 반도체 패키지
US10950573B2 (en) 2019-03-19 2021-03-16 International Business Machines Corporation Lead-free column interconnect
WO2021085180A1 (ja) * 2019-10-30 2021-05-06 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185842A (ja) * 1999-12-24 2001-07-06 Sony Corp 電子部品実装基板及び電子部品の実装方法
JP2001339006A (ja) * 2000-05-30 2001-12-07 Ibiden Co Ltd 多層プリント配線板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
EP1601017A4 (en) * 2003-02-26 2009-04-29 Ibiden Co Ltd MULTILAYER PRINTED PCB
US6910615B2 (en) * 2003-03-27 2005-06-28 International Business Machines Corporation Solder reflow type electrical apparatus packaging having integrated circuit and discrete components
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185842A (ja) * 1999-12-24 2001-07-06 Sony Corp 電子部品実装基板及び電子部品の実装方法
JP2001339006A (ja) * 2000-05-30 2001-12-07 Ibiden Co Ltd 多層プリント配線板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249457A (ja) * 2010-05-25 2011-12-08 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US10660216B1 (en) 2018-11-18 2020-05-19 Lenovo (Singapore) Pte. Ltd. Method of manufacturing electronic board and mounting sheet
CN111200913A (zh) * 2018-11-18 2020-05-26 联想（新加坡）私人有限公司 电子基板的制造方法及安装用片
CN111199921A (zh) * 2018-11-18 2020-05-26 联想（新加坡）私人有限公司 电子基板的制造方法、复合片以及电子基板
CN111199921B (zh) * 2018-11-18 2023-11-21 联想（新加坡）私人有限公司 电子基板的制造方法、复合片以及电子基板
CN111200913B (zh) * 2018-11-18 2023-12-15 联想（新加坡）私人有限公司 电子基板的制造方法及安装用片
JP2020191437A (ja) * 2019-05-22 2020-11-26 レノボ・シンガポール・プライベート・リミテッド インターポーザー、電子基板および電子基板の製造方法

Also Published As

Publication number Publication date
EP1998603A1 (en) 2008-12-03
KR100989298B1 (ko) 2010-10-22
JP5105042B2 (ja) 2012-12-19
US8122598B2 (en) 2012-02-28
TWI345435B (ja) 2011-07-11
CN101331813B (zh) 2012-06-27
TW200806134A (en) 2008-01-16
US7566835B2 (en) 2009-07-28
KR20080009229A (ko) 2008-01-25
EP1998603A4 (en) 2011-03-09
WO2007108237A1 (ja) 2007-09-27
US20090229873A1 (en) 2009-09-17
CN101331813A (zh) 2008-12-24
US20070240900A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
JP5105042B2 (ja) 多層プリント配線板
US5463191A (en) Circuit board having an improved fine pitch ball grid array and method of assembly therefor
JP4945974B2 (ja) 部品内蔵配線板
CN104956477A (zh) 布线基板
JP2001028482A (ja) 多層配線基板およびその製造方法
JP4479848B2 (ja) 回路基板
JP2006310421A (ja) 部品内蔵型プリント配線板とその製造方法
WO2010016522A1 (ja) プリント配線板、プリント配線板の製造方法および電子機器
TWI602482B (zh) To solder paste embedded electronic components within the circuit board manufacturing method
KR102534940B1 (ko) 인쇄회로기판
JP2013073989A (ja) 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板
JP2013004866A (ja) 部品内蔵基板
WO2005072032A1 (ja) 回路基板、回路基板の実装構造および回路基板の実装方法
JP5130666B2 (ja) 部品内蔵配線板
JP2002190549A (ja) 多層配線板および多層配線板の製造方法
JP2005072415A (ja) 部品内蔵配線板の製造方法、部品内蔵配線板
JP4279089B2 (ja) 部品内蔵配線板の製造方法、部品内蔵配線板
JP5359993B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101172174B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5779908B2 (ja) 部品内蔵配線板
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2004297053A (ja) 層間接合部及びそれを有する多層配線板
JP2004311705A (ja) 多層プリント配線板
JP2016171123A (ja) 層間接続基板およびその製造方法
CN118055575A (zh) 电路板组件的制作方法以及电路板组件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120905

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120918

R150 Certificate of patent or registration of utility model

Ref document number: 5105042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250