KR100989298B1 - 다층 프린트 배선판 및 그 부품 실장 방법 - Google Patents

다층 프린트 배선판 및 그 부품 실장 방법 Download PDF

Info

Publication number
KR100989298B1
KR100989298B1 KR1020077028729A KR20077028729A KR100989298B1 KR 100989298 B1 KR100989298 B1 KR 100989298B1 KR 1020077028729 A KR1020077028729 A KR 1020077028729A KR 20077028729 A KR20077028729 A KR 20077028729A KR 100989298 B1 KR100989298 B1 KR 100989298B1
Authority
KR
South Korea
Prior art keywords
solder
solder bump
electronic component
melting point
mounting
Prior art date
Application number
KR1020077028729A
Other languages
English (en)
Other versions
KR20080009229A (ko
Inventor
도시히코 요코마쿠
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20080009229A publication Critical patent/KR20080009229A/ko
Application granted granted Critical
Publication of KR100989298B1 publication Critical patent/KR100989298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

부품 실장이 용이하고, 작업 능률이 우수하거나 혹은 재가공이 용이한 다층 프린트 배선판 및 그 실장 방법을 제공하는 것. 표면측 및 이면측의 양방 또는 편방에 전자 부품 등 실장용의 복수개의 땜납 범프가 형성된 다층 프린트 배선판의 부품 실장 방법으로서, 상기 땜납 범프는 각각, 제 1 땜납, 제 2 땜납 및 제 3 땜납 중 어느 하나로 형성되고, 제 1 땜납, 제 2 땜납 및 제 3 땜납의 융점은 온도가 높은 것부터, 제 1 땜납, 제 2 땜납 및 제 3 땜납의 순서로 되어 있을 때, 융점 온도가 높은 것부터 순서대로 전자 부품 등을 납땜한다. 또한, 이 때, 땜납 범프의 체적이 큰 것을 먼저 납땜하는 것이 바람직하다.
Figure R1020077028729
땜납 범프, 융점, 표면 실장 부품, 플립 칩 부품, 비플립 칩 부품

Description

다층 프린트 배선판 및 그 부품 실장 방법{MULTILAYER PRINTED-CIRCUIT BOARD, AND ITS PARTS MOUNTING METHOD}
본 발명은 다층 프린트 배선판 및 그 부품 실장 방법에 관한 것으로서, 더욱 구체적으로는, 복수의 부품을 실장하기 위한 다층 프린트 배선판 및 그 부품 실장 방법에 관한 것이다.
전자 기기의 소형화, 고성능화에 대한 요구와, 표면 실장 기술의 진전에 의해, 프린트 배선판의 양면에 부품을 실장하는 방식 (양면 실장 방식) 의 다층 프린트 배선판이 보급되고 있다. 양면 실장 방식의 다층 프린트 배선판에 관하여, 예를 들어, 본 출원인은, 하기 특허 문헌 1 을 출원하고 있다.
특허 문헌 1 : 일본 공개특허공보 제 2001-339006 호「다층 프린트 배선판」(공개일 2001년 12월 7일) 특허 문헌 1 의 도 9 및 이에 관련되는 명세서의 기재 (단락 0055) 에는, 다층 프린트 배선판 (10) 의 표면에 IC 칩 (90) 과 칩 콘덴서 (120) 가 땜납 실장되고, 이면에 도전성 접속 핀 (180) 이 땜납 실장되어 있다. 여기서, 표면에 실장되는 IC 칩 (90) 을 접속하기 위한 땜납 범프 (176) 에는, Sn/Pb, Sn/Ag 또는 Sn/Ag/Cu 가 사용되고, 그 융점은 190 ∼ 220℃ 사이이며, 리플로우 온도는 200 ∼ 230℃ 사이로 되어 있다. 이에 대하여, 표면에 실장되는 칩 콘덴서 (120) 및 이면에 실장되는 도전성 접속 핀 (180) 을 접속하기 위한 땜납 (186) 에는, 모두 융점이 247 ∼ 254℃ 인 Sn/Sb 땜납 (도 11 의 No.2 참조) 을 사용하고 있다.
발명의 개시
발명이 해결하고자 하는 과제
특허 문헌 1 에 개시된 바와 같이 다종류의 부품을 실장하는 다층 프린트 배선판에 있어서, 더욱 부품 실장이 용이하고, 작업 능률이 우수하거나 혹은 재가공 (reworkable; 리페어 작업) 이 용이한 다층 프린트 배선판의 개발이 요망되고 있었다.
과제를 해결하기 위한 수단
그런데, 본 발명은, 부품 실장이 용이하고, 작업 능률이 우수하거나 혹은 재가공이 용이한 다층 프린트 배선판을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 부품 실장이 용이하고, 작업 능률이 우수하거나 혹은 재가공이 용이한 다층 프린트 배선판의 부품 실장 방법을 제공하는 것을 목적으로 한다.
상기 목적을 감안하여, 본 발명에 관련되는 다층 프린트 배선판은, 표면측 및 이면측의 양방 또는 편방에 전자 부품 등 실장용인 복수개의 땜납 범프가 형성된 다층 프린트 배선판으로서, 상기 땜납 범프는, 각각, 제 1 땜납, 제 2 땜납 및 제 3 땜납 중 어느 하나로 형성되고, 제 1 땜납, 제 2 땜납 및 제 3 땜납의 융점이 각각 상이하다.
또한, 상기 다층 프린트 배선판에서는, 상기 제 1 땜납, 제 2 땜납 및 제 3 땜납의 융점은, 온도가 높은 것부터, 제 1 땜납의 융점, 제 2 땜납의 융점, 제 3 땜납의 융점의 순서로 할 수도 있다.
또한, 상기 다층 프린트 배선판에서는, 각 땜납의 융점 차는 10℃ 이상, 40℃ 이하로 할 수도 있다.
또한, 상기 다층 프린트 배선판에서는, 각 땜납의 융점 차는 25℃ 이상으로 할 수도 있다.
또한, 본 발명에 관련되는 다층 프린트 배선판은, 표면측 및 이면측의 양방 또는 편방에 전자 부품 등 실장용인 복수개의 땜납 범프가 형성된 다층 프린트 배선판으로서, 상기 땜납 범프는, 탑재 전자 부품 등에 대응하여 그 체적이 상이하다.
또한, 상기 다층 프린트 배선판에서는, 상기 땜납 범프는 플립 칩 접속형의 표면 실장 부품을 실장하는 땜납 범프의 체적과 비플립 칩 접속형의 표면 실장 부품을 실장하는 땜납 범프의 체적의 비는, 1 : 2 ∼ 1 : 4 로 할 수 있다.
또한, 본 발명에 관련되는 다층 프린트 배선판은, 표면측 및 이면측의 양방 또는 편방에 전자 부품 등 실장용인 복수개의 땜납 범프가 형성된 다층 프린트 배선판으로서, 상기 땜납 범프는 탑재 전자 부품 등의 접속 포인트 당의 부품 하중에 대응하여 형성되어 있다.
또한, 상기 다층 프린트 배선판에서는, 탑재 전자 부품 등의 접속 포인트 당의 부품 하중이 비교적 크면 상기 땜납 범프의 체적은 비교적 크고, 탑재 전자 부품 등의 접속 포인트 당의 부품 하중이 비교적 작으면 상기 땜납 범프의 체적은 비교적 작게 할 수도 있다.
또한, 본 발명에 관련되는 다층 프린트 배선판은, 표면측 및 이면측의 양방 또는 편방에 전자 부품 등 실장용인 복수개의 땜납 범프가 형성된 다층 프린트 배선판으로서, 상기 땜납 범프는 각각, 제 1 땜납, 제 2 땜납, 제 3 땜납 및 제 4 땜납 중 어느 하나로 형성되고, 제 1 땜납, 제 2 땜납, 제 3 땜납 및 제 4 땜납의 융점이 각각 상이하다.
또한, 상기 다층 프린트 배선판에서는, 상기 제 1 땜납, 제 2 땜납, 제 3 땜납 및 제 4 땜납의 융점은, 온도가 높은 것부터 제 1 땜납의 융점, 제 2 땜납의 융점, 제 3 땜납, 제 4 땜납의 융점의 순서로 해도 된다.
또한, 본 발명에 관련되는 다층 프린트 배선판의 부품 실장 방법은, 표면측 및 이면측의 양방 또는 편방에 전자 부품 등 실장용인 복수개의 땜납 범프가 형성된 다층 프린트 배선판의 부품 실장 방법으로서, 상기 땜납 범프는 각각, 제 1 땜납, 제 2 땜납 및 제 3 땜납 중 어느 하나로 형성되고, 제 1 땜납, 제 2 땜납 및 제 3 땜납의 융점은, 온도가 높은 것부터, 제 1 땜납, 제 2 땜납, 제 3 땜납의 순서로 되어 있을 때, 융점 온도가 높은 것부터 순서대로 전자 부품 등을 납땜한다.
또한, 본 발명에 관련되는 다층 프린트 배선판의 부품 실장 방법은, 표면측 및 이면측의 양방 또는 편방에 전자 부품 등 실장용인 복수개의 땜납 범프가 형성된 다층 프린트 배선판의 부품 실장 방법으로서, 플립 칩 접속형의 표면 실장 부품을 실장하는 상기 땜납 범프의 체적은 비교적 작고, 비플립 칩 접속형의 표면 실장 부품을 실장하는 땜납 범프의 체적은 비교적 클 때, 땜납 범프의 체적이 큰 것을 먼저 납땜할 수도 있다.
또한, 본 발명에 관련되는 다층 프린트 배선판의 부품 실장 방법은, 표면측 및 이면측의 양방 또는 편방에 전자 부품 등 실장용인 복수개의 땜납 범프가 형성된 다층 프린트 배선판의 부품 실장 방법으로서, 탑재 전자 부품 등의 접속 포인트 당의 부품 하중이 비교적 작은 것을 먼저 납땜한다.
발명의 효과
본 발명에 의하면, 더욱 부품 실장이 용이하고, 작업 능률이 우수하거나 혹은 재가공이 용이한 다층 프린트 배선판을 제공할 수 있다.
또한, 본 발명에 의하면, 더욱 부품 실장이 용이하고, 작업 능률이 우수하거나 혹은 재가공이 용이한 다층 프린트 배선판의 부품 실장 방법을 제공할 수 있다.
도 1 은, 제 1 실시형태에 관련되는 다층 프린트 배선판의 구성의 일례를 나타내는 도면이다.
도 2 는, 도 1 의 다층 프린트 배선판에 전자 부품 등을 실장한 상태를 나타내는 도면이다
도 3 은, 제 2 실시형태에 관련되는 다층 프린트 배선판의 구성의 일례를 나타내는 도면이다.
도 4 는, 도 3 의 다층 프린트 배선판에 전자 부품 등을 실장한 상태를 나타 내는 도면이다.
도 5 는, 도 4 의 다층 프린트 배선판의 사용예를 설명하는 도면이다.
도 6a 는, 원하는 땜납 융점을 나타내는 땜납 조성의 일례를 예시하는 도표이다. 여기서, 제 1 ∼ 제 3 땜납과 3 종류의 상이한 융점의 조합예를 예시한다.
도 6b 는, 원하는 땜납 융점을 나타내는 땜납 조성의 일례를 예시하는 도표이다. 여기서, 제 1 ∼ 제 4 땜납과 4 종류의 상이한 융점의 조합예를 예시한다.
도 7a 는, 다층 프린트 배선판의 제조 공정에서의 코어 기판을 준비하는 처리 공정을 설명하는 도면이다.
도 7b 는, 코어 기판 상에 절연층을 형성하는 처리 공정을 설명하는 도면이다.
도 7c 는, 절연층에 레이저로 천공하는 처리 공정을 설명하는 도면이다.
도 7d 는, 구멍 내면 및 절연층 표면에 대해 무전계 구리 도금을 석출하여 도통화하는 처리 공정을 설명하는 도면이다.
도 7e 는, 표면 및 이면의 도체 패턴 형성을 실시하는 처리 공정을 설명하는 도면이다.
도 7f 는, 동일하게 이면측의 도체 패턴 형성을 실시하는 처리 공정을 설명하는 도면이다.
도 7g 는, 여기서는 도 7b ∼ 도 7f 의 공정을 추가로 1회 반복함으로써, 다 층 프린트 배선판을 제조하고 있다.
부호의 설명
10 : 다층 프린트 배선판
30 : 코어 기판
36 : 스루홀 도체
34 : 도체 회로
40 : 기판, 다층 프린트 배선판
50 : 하층측 층간 수지 절연층
58 : 도체 회로
60 : 비아 홀 (via hole) 도체
70 : 솔더 레지스트층
70U, 70D : 개구
76 : 땜납 범프
80 : 도전성 접속 핀
86 : 땜납 범프
90 : 플립 칩 접속 방식의 표면 실장 부품, IC
96 : 땜납 범프
106 : 땜납 범프
116 : 땜납 범프
120, 120U, 120M : 비플립 칩 접속 방식의 표면 실장 부품, 칩 콘덴서
150 : 상층측 층간 수지 절연층
158 : 도체 회로
160 : 바이어홀 도체
발명을 실시하기 위한 최선의 형태
이하, 본 발명에 관련되는 다층 프린트 배선판 및 그 부품 실장 방법의 실시형태의 일례에 관하여, 첨부된 도면을 참조하면서 상세하게 설명한다. 또한, 도면 중, 동일한 요소에 대해서는 동일한 부호를 부여하여, 중복된 설명을 생략한다.
본 실시형태는, 다층 프린트 배선판에 전자 부품 등을 실장하는 방식으로 특징을 갖는다. 이하에 설명하는 실장 방식은, 부품 실장면에 관한 사항을 제외하고, 임의의 다층 프린트 배선판에 대해 적용할 수 있다. 따라서, 본 발명에 직접 관련되는 사항 이외의 다층 프린트 배선판의 일반적 사항에 관해서는, 간단하게 설명한다.
[제 1 실시형태]
도 1 은, 제 1 실시형태에 관련되는 다층 프린트 배선판 (10) 의 구성의 일례를 나타내는 도면이고, 도 2 는, 이 다층 프린트 배선판 (10) 에 전자 부품 등을 실장한 상태를 나타내는 도면이다.
도 1 에 나타내는 바와 같이, 다층 프린트 배선판 (10) 에서는, 코어 기판 (30) 내에 스루홀 도체 (36) 가 형성되고, 그 코어 기판 (30) 의 양면 (표면, 이 면) 에는, 도체 회로 (34) 가 각각 형성되어 있다.
또한, 코어 기판 (30) 상에는, 바이어홀 도체 (60) 및 도체 회로 (58) 가 형성된 하층측 층간 수지 절연층 (50) 이 배치 형성되어 있다. 또한, 이 하층측 층간 수지 절연층 (50) 상에는, 바이어홀 도체 (160) 및 도체 회로 (158) 가 형성된 상층측 층간 수지 절연층 (150) 이 배치 형성되어 있다. 또한, 이 상층측 층간 수지 절연층 (150) 상에는, 솔더 레지스트층 (70) 이 배치 형성되어 있다. 그러나, 다층 프린트 배선판 (10) 은, 부품 실장면에 관한 사항을 제외하고, 임의의 다층 프린트 배선판이어도 된다.
표면측 및 이면측의 솔더 레지스트층 (70) 에는 개구 (70U 및 70D) 가, 각각 형성되어 있다. 표면측의 좌우 양단의 각 2개의 개구 (70U) 에는 땜납 범프 (96) 가 형성되고, 한가운데의 4개의 개구 (70U) 에는 땜납 범프 (76) 가 형성되어 있다. 한편, 이면측의 6개의 개구 (70D) 에는 땜납 범프 (86) 가 형성되어 있다.
도 2 에 나타내는 바와 같이, 표면측의 땜납 범프 (76) 를 개재하여, 플립 칩 접속 방식인 표면 실장형 부품 (예를 들어, IC)(90) 이 탑재된다. 땜납 범프 (96) 를 개재하여, 플립 칩 접속 이외의 접속 방식 (비플립 칩 접속. 예를 들어, 단자 접속) 인 표면 실장형 부품 (예를 들어, 칩 콘덴서)(120) 이 탑재된다. 한편, 이면측의 땜납 범프 (86) 를 개재하여, 이 다층 프린트 배선판 (10) 을, 마더보드의 핀커넥터 (도시 생략) 에 삽입하고 끼워 맞춰 접속하는 도전성 접속 핀 (80) 이 탑재된다. 도 2 에서는, 플립 칩 접속의 부품이 1 종류 및 비플립 칩 접속의 부품이 2 종류의 형태가 도시되어 있다. 그러나, 기판 표면측 및 이면측에 실장되는 부품의 종류 및 부품 개수는, 도 2 에 나타내는 종류나 개수에 한정되지 않는다.
제 1 실시형태는, 다음의 관점에서, 다층 프린트 배선판 (10) 에 대한 전자 부품 등의 실장을 결정한다.
(1) 땜납의 융점,
(2) 땜납 범프의 체적 (열용량),
(3) 전자 부품 등의 형태 및 실장 방식,
먼저, (1) 의 땜납의 융점의 관점에서, 다층 프린트 배선판 (10) 에 대한 전자 부품 등의 실장을 결정하는 경우에 대해 설명한다.
땜납의 융점에 관하여, 도 6a 를 참조할 수 있다. 여기에는, 원하는 땜납 융점을 나타내는 땜납 조성의 일례를 표시한다. 제 1 땜납은, 그 융점이 232 ∼ 260℃ 의 범위가 되도록 선정되고, 제 2 땜납은, 그 융점이 208 ∼ 230℃ 의 범위가 되도록 선정되고, 제 3 땜납은, 그 융점이 183 ∼ 200℃ 의 범위가 되도록 선정되어 있다. 즉, 온도가 높은 것부터, 제 1 땜납의 융점 범위 > 제 2 땜납의 융점 범위 > 제 3 땜납의 융점 범위의 순서로 되어 있다. 제 1 ∼ 3 땜납의 융점 범위는, 모두 서로 중복되어 있지 않다.
각 융점의 범위의 차이는, 저온측 융점에서는, 제 3 땜납과 비교하여 제 2 땜납은 25℃ 높고, 또한 제 2 땜납과 비교하여 제 1 땜납은 24℃ 높게 되어 있다. 고온측 융점에서는, 제 3 땜납과 비교하여 제 2 땜납은 30℃ 높고, 또한 제 2 땜납과 비교하여 제 1 땜납은 30℃ 높게 되어 있다.
제 1 ∼ 제 3 땜납의 구체예로서 여기서는 3개의 예를 든다. 또한, 이들 조성의 각 땜납은 예시로서, 융점 범위가 서로 겹치지 않는 3 그룹의 임의의 땜납을 사용할 수 있는 것을 알 수 있다.
예 1 에서는, 제 1 땜납으로서 95중량% 의 주석과 5중량% 의 안티몬으로 이루어지는 「Sn/5Sb 땜납」, 제 2 땜납으로서 96.5중량% 의 주석과 3.5중량% 의 은으로 이루어지는 「Sn/3.5Ag 땜납」, 및 제 3 땜납으로서 92중량% 의 주석과 3.5중량% 의 은과 0.5중량% 의 비스무트와 4중량% 의 인듐으로 이루어지는 「Sn-3.5Ag-0.5Bi-4In 땜납」의 조합을 사용할 수 있다.
예 2 에서는, 제 1 땜납으로서 95중량% 의 주석과 5중량% 의 안티몬으로 이루어지는 「Sn/5Sb 땜납」, 제 2 땜납으로서 99.3중량% 의 주석과 0.3중량% 의 구리로 이루어지는 「Sn/0.7Cu 땜납」, 및 제 3 땜납으로서 63중량% 의 주석과 37중량% 의 납으로 이루어지는 「Sn/37Pb 땜납」의 조합을 사용할 수 있다.
예 3 에서는, 제 1 땜납으로서 90중량% 의 주석과 10중량% 의 안티몬으로 이루어지는 「Sn/10Sb 땜납」, 제 2 땜납으로서 96.5중량% 의 주석과 3.0중량% 의 은과 0.5중량% 의 금으로 이루어지는 「Sn/3.0Ag/0.5Cu 땜납」, 및 제 3 땜납으로서 89중량% 의 주석과 8중량% 의 아연과 3중량% 의 비스무트로 이루어지는 「Sn-8Zn-3Bi 땜납」의 조합을 사용할 수 있다.
상기 서술한 바와 같이, 온도가 높은 것부터, 제 1 땜납의 융점 범위 > 제 2 땜납의 융점 범위 > 제 3 땜납의 융점 범위의 순서로 되어 있고, 이들 융점 범위 는 모두 서로 겹치지 않는다. 또한, 예 1 ∼ 예 3 중 어느 조합이어도, 각 땜납의 융점 차 (제 1 땜납의 융점-제 2 땜납의 융점, 제 2 땜납의 융점-제 3 땜납의 융점) 는 10 ∼ 40℃ 가 바람직하다. 또한, 융점 차가 10℃ 이상 있으면, 실장 완료 후의 땜납이 용융되지 않는다. 단, 본 발명자의 경험상, 융점 차가 25℃ 미만인 경우에는 실장 완료 후의 땜납이 연화될 가능성이 있고, 한편, 40℃ 를 초과하면 고온 융점의 땜납을 사용한 부품 실장시에, 다층 프린트 배선판에 대해 열적 손상 (데미지) 을 줄 가능성이 있다. 원하는 땜납의 융점은, 땜납을 구성하는 조성을 변경하거나 각 조성의 분량을 변경함으로써, 실현할 수 있다.
따라서, 부품 실장시에, 제 1 땜납, 제 2 땜납, 제 3 땜납의 순서로 땜납을 납땜함으로써, 제 2 땜납의 용융시에 (그것보다 융점이 높은) 제 1 땜납은 용융하지 않고, 제 3 땜납의 용융시에 (그것보다 융점이 높은) 제 1 땜납 및 제 2 땜납은 용융되지 않는다.
도 2 에 나타내는 다층 프린트 배선판으로 설명하면, 칩 콘덴서 (120) 탑재용 땜납 범프 (96) 에 제 1 땜납을 사용하고, 도전성 접속 핀 (80) 탑재용의 땜납 범프 (86) 에 제 2 땜납을 사용하고, IC (90) 탑재용 땜납 범프 (76) 에 제 3 땜납을 사용하여, 콘덴서 (120) 의 실장 후에 도전성 접속 핀 (80) 을 실장하고, 또한 그 후에 IC (90) 를 실장한다. 이로써, 먼저 실장된 전자 부품 등의 납땜 부분이 재용융되어 접속 불량을 일으키거나 위치 엇갈림을 일으키거나, 다층 프린트 배선판으로부터 탈락되거나 하지 않는다.
다음으로, (2) 의 땜납 범프의 체적 (열용량) 의 관점에서, 다층 프린트 배 선판 (10) 에 대한 전자 부품 등의 실장을 결정하는 경우에 대해 설명한다.
도 6a 에는 다양한 조성의 땜납이 예시되어 있다. 그러나, 모두 근사하는 금속으로서, 각각의 땜납 범프의 열전도계수는 거의 동일하다고 생각됨으로써, 각각의 땜납 범프의 열용량 (바꿔 말하면, 땜납 범프 전체가 용융되기까지의 시간) 은 각 땜납 범프의 체적에 비례하고, 체적이 크면 잘 용융되지 않고 (용융에 비교적 장시간을 필요로 한다), 체적이 작으면 용융되기 (용융이 비교적 단시간에 끝나도록) 쉬워진다.
따라서, 동일한 융점의 땜납을 사용하는 경우에는, 먼저 체적이 큰 땜납 범프를 납땜하고, 그 후에 체적이 작은 땜납 범프를 납땜함으로써, 먼저 실장된 전자 부품 등의 납땜 부분이 재용융되어 접속 불량을 일으키거나, 위치 엇갈림을 일으키거나 다층 프린트 배선판으로부터 탈락되거나 하지 않는다.
도 2 에 나타내는 다층 프린트 배선판에 실장되어 있는 부품을 예를 들어 설명하면, 동일한 융점의 땜납을 사용하는 경우, 칩 콘덴서 (120) 탑재용 땜납 범프 (96) 의 체적과 비교하여, IC (90) 탑재용 땜납 범프 (76) 의 체적은 상대적으로 작다. 따라서, 콘덴서 (120) 를 실장 후에 IC (90) 를 실장한다. 이에 따라, 먼저 실장된 전자 부품 등의 납땜 부분이 재용융되어 접속 불량을 일으키거나 위치 엇갈림을 일으키거나 다층 프린트 배선판으로부터 탈락되거나 할 가능성이 작아진다.
또한, 상이한 융점의 땜납을 사용하는 경우, 즉, 땜납 범프의 체적 (열용량) 의 관점에 땜납의 융점의 관점을 조합하여, 다층 프린트 배선판 (10) 에 대한 전자 부품 등의 실장을 결정하는 경우에 대해 설명한다.
3 종류 이상의 땜납으로 복수의 부품을 실장하는 경우, 특히 고려해야 할 것이, 제 1 땜납의 융점, 제 1 땜납으로 부품을 실장하는 시간, 실장 완료 후의 부품이 그 이후의 기타 부품의 실장시에 위치 어긋남, 낙하, 접속 불량이 발생하는지의 여부이다. 제 1 땜납의 융점이나 제 1 땜납으로 부품을 실장하는 시간은, 프린트 배선판이 노출되는 최고 온도와 그 시간에 영향을 주기 때문이다. 또한, 실장 완료 후의 부품이, 그 이후의 기타 부품의 실장시에, 문제를 발생하는지의 여부는, 제 2 땜납의 실장까지 고려하면 된다. 왜냐하면, 예를 들어, 제 1 땜납과 제 3 땜납의 융점 차 (혹은, 후술하는 제 2 실시형태에서 설명하는 제 2 땜납과 제 4 땜납의 융점 차) 가 비교적 크기 때문이다.
따라서, 제 1 ∼ 제 3 땜납을 예를 들어, 각 땜납을, 비교적 체적이 큰 땜납 (큰 땜납) 혹은 비교적 체적이 작은 땜납 (작은 땜납) 으로 했을 경우의 특징을 표 1 에 기재한다.
No. 3 종류 부품의 실장 순서 특징
1 큰 땜납→큰 땜납→작은 땜납 제 1 땜납이 큰 땜납이므로, 제 2 땜납 용융시에 제 1 땜납이 잘 용융ㆍ연화되지 않는다.
2 큰 땜납→작은 땜납→큰 땜납 No.1 의 특징에 덧붙여, 제 1 땜납의 융점을 낮출 수 있다. 제 2 땜납은 열용량이 작기 때문에 단시간에 용융하지만, 제 1 땜납은 열용량이 크기 때문에 연화까지의 시간을 많이 필요로 한다. 그러므로, 제 1 땜납과 제 2 땜납의 융점을 근접 (예를 들어, 10 ~ 30℃) 시켜도, 제 1 땜납은 잘 연화되지 않는다.
3 큰 땜납→작은 땜납→작은 땜납 No.1 및 No.2 의 특징에 덧붙여, 제 2, 3 땜납의 열용량이 작기 때문에, 전체적인 열이력을 줄일 수 있다.
4 작은 땜납→큰 땜납→큰 땜납 제 1 땜납의 열용량이 작기 때문에, 최고 온도에 노출되는 시간을 짧게 할 수 있다.
5 작은 땜납→큰 땜납→작은 땜납 No.4 의 특징에 덧붙여, 제 3 땜납 용융시의 열에 노출되는 시간이 짧아지므로, 열 손상이 적어진다.
6 작은 땜납→작은 땜납→큰 땜납 No.5 의 특징에 덧붙여, 제 2 땜납의 열용량이 작기 때문에 고온에 노출되는 시간이 짧아지고, 제 1 땜납으로 실장된 부품의 위치 엇갈림 등이 잘 발생하지 않는다.
먼저, 표 1 의 No.1 ∼ 3 의 비교적 큰 체적 (열용량) 의 땜납 범프를 비교적 융점이 높은 땜납으로 구성하는 경우에 대해 설명한다. 도 2 에 나타내는 바와 같이, 플립 칩 접속 방식의 표면 실장형 부품 (예를 들어, IC (90)) 의 랜드 (92) 와, 다층 프린트 배선판 (10) 의 랜드 (도체 회로)(158) 는, 땜납 범프 (76) 를 개재하여 접속된다. IC (90) 의 실장 영역 내에, 이 접속 포인트 수 (즉, IC (90) 의 랜드 (92) 및 프린트 배선판 (10) 의 랜드 (158) 의 각 개수) 는, 2,000 ∼ 30,000 지점으로 비교적 다수이기 때문에, 땜납 범프 (76) 의 체적은 비교적 작은 것이다.
한편, 동일한 실장면에 있는 비플립 칩 접속 방식 (예를 들어, 단자 접속) 인 표면 실장형 부품 (예를 들어, 칩 콘덴서 (120)) 의 단자 (122) 와, 다층 프린트 배선판 (10) 의 랜드 (도체 회로)(158) 는, 땜납 범프 (96) 를 개재하여 접속된다. 이 접속 포인트 수는, 2 지점으로 비교적 소수이기 때문에, 땜납 범프 (96) 의 체적은 비교적 큰 것이다. 본 발명자의 경험상, 바람직하게는, 땜납 범프 (76) 와 땜납 범프 (96) 의 체적비는, 1 : 2 ∼ 1 : 4 정도로 되어 있다.
따라서, 표 1 의 No.1 ∼ 3 에 기재된 바와 같이, 2 종류의 비플립 칩 부품 (큰 땜납 사용) 과 1 종류의 플립 칩 부품 (작은 땜납 사용) 을 실장할 때, 비플립 칩 부품→비플립 칩 부품→플립 칩 부품의 순서로 실장하면, No.1 에 기재된 특징을 얻을 수 있고, 비플립 칩 부품→플립 칩 부품→비플립 칩 부품의 순서로 실장하면, No.2 에 기재된 특징을 얻을 수 있다. 또한, 1 종류의 비플립 칩 부품 (큰 땜납 사용) 과 2 종류의 플립 칩 부품 (작은 땜납 사용) 을 실장할 때, 비플립 칩 부품→ 플립 칩 부품→ 플립 칩 부품의 순서로 실장하면, No.3 에 기재되는 특징을 얻을 수 있다.
다음으로, 표 1 의 No.4 ∼ 6 의 비교적 작은 체적 (열용량) 의 땜납 범프를 비교적 융점이 높은 땜납으로 구성하는 경우에 대해 설명한다. 이 경우에는, 열용량이 비교적 작은 IC (90) 탑재용 땜납 범프 (76) 에 비교적 융점이 높은 땜납 (제 1 땜납) 을 사용하고, 열용량이 비교적 큰 칩 콘덴서 (120) 탑재용 땜납 범프 (96) 에 비교적 융점이 낮은 땜납 (제 2 땜납 또는 제 3 땜납) 을 사용하여, IC (90) 를 콘덴서 (120) 보다 먼저 실장한다.
IC (90) 를 다층 프린트 배선판 (10) 에 접속하는 땜납 범프 (76) 는 열용량이 비교적 작기 때문에, 단시간에서 용융할 수 있고, 다층 프린트 배선판 (10) 이 제 1 땜납이 높은 용융 온도에 노출되는 시간을 단축시킬 수 있다.
따라서, 표 1 의 No.4 ∼ 6 에 기재된 바와 같이, 2 종류의 비플립 칩 부품 (큰 땜납 사용) 과 1 종류의 플립 칩 부품 (작은 땜납 사용) 을 실장할 때, 플립 칩 부품→비플립 칩 부품→비플립 칩 부품의 순서로 실장하면, No.4 에 기재된 특징을 얻을 수 있다. 또, 1 종류의 비플립 칩 부품 (큰 땜납 사용) 과 2 종류의 플립 칩 부품 (작은 땜납 사용) 을 실장할 때, 플립 칩 부품→비플립 칩 부품→ 플립 칩 부품의 순서로 실장하면, No.5 에 기재된 특징을 얻을 수 있고, 플립 칩 부품→플립 칩 부품→비플립 칩 부품의 순서로 실장하면, No.6 에 기재된 특징을 얻을 수 있다.
다음으로, (3) 의 전자 부품 등의 형태 및 실장 방식에 관하여 설명한다.
도 2 에 나타내는 바와 같이, 플립 칩 접속 방식의 표면 실장형 부품 (예를 들어, IC (90)) 의 랜드 (92) 와, 다층 프린트 배선판 (10) 의 랜드 (도체 회로) (158) 의 접속 포인트 수는, 2,000 ∼ 30,000 지점으로 비교적 다수 있다. 한편, 동일한 실장면에 있는 비플립 칩 접속 방식 (예를 들어, 단자 접속) 인 표면 실장형 부품 (예를 들어, 칩 콘덴서 (120)) 의 단자 (122) 와, 다층 프린트 배선판 (10) 의 랜드 (도체 회로)(158) 의 접속 포인트 수는, 2 지점으로 비교적 소수이다. 일반적으로, 이들 탑재 전자 부품의 중량의 상이함이 있어도, 부품 중량의 차이와 비교하여 접속 포인트의 차이는 매우 큰 것이다. 따라서, 접속 포인트 당의 부품 중량 (즉, 부품 하중/접속 포인트) 은, 칩 콘덴서 (120) 와 비교하여 IC (90) 의 경우에는 매우 가볍다는 것을 알 수 있다.
따라서, 동일한 융점의 땜납을 사용하는 경우, 다층 프린트 배선판 (10) 에 복수 종류의 전자 부품 등을 실장할 때, 먼저 접속 포인트 당의 하중이 가벼운 전자 부품 등을 실장하고, 그 후에 접속 포인트 당의 하중이 무거운 전자 부품 등을 실장함으로써, 먼저 실장된 전자 부품 등의 납땜 부분에 드는 하중은 비교적 적기 때문에, 접속 불량을 일으키거나 위치 엇갈림을 일으키거나 다층 프린트 배선판으로부터 탈락되거나 하지 않는다.
도 2 에 나타내는 다층 프린트 배선판으로 설명하면, 칩 콘덴서 (120) 의 접속 포인트 당의 하중과 비교하여, IC (90) 의 접속 포인트 당의 하중은 상대적으로 작다. 따라서, IC (90) 를 실장 후에 칩 콘덴서 (120) 를 실장한다. 이에 따라, 먼저 실장된 전자 부품 등의 땜납이 부착된 부분이 접속 불량을 일으키거나 위치 엇갈림을 일으키거나, 다층 프린트 배선판으로부터 탈락되거나 하지 않는다.
반대로, 접속 포인트 당의 하중이 큰 부품을 먼저 실장하고, 그 후에 접속 포인트 당의 하중이 작은 부품을 실장해도 된다. 이와 같이 하면, 접속 포인트 수가 많은 부품의 재가공이 용이하게 된다. 또한, 접속 포인트 수가 많은 부품의 위치 엇갈림이 잘 발생하지 않는다. 추가로, 전자 부품 등의 형태 및 실장 방식과 땜납 범프의 체적 (열용량) 의 관계를 고찰한다.
전자 부품 등의 형태 및 실장 방식의 관점에 땜납의 융점의 관점을 조합시켜, 다층 프린트 배선판 (10) 에 대한 전자 부품 등의 실장을 결정하는 경우에는, 다음과 같이 된다.
(i) 접속 포인트 당의 하중이 큰 지점 (즉, 비교적 큰 체적) 의 땜납 범프를 비교적 융점이 높은 땜납으로 구성한다. 먼저, 납땜된 융점이 높은 땜납 범프가, 그 후에 융점이 낮은 땜납 범프를 용융할 때에 용이하게 재용융하지 않고, 접속 불량ㆍ위치 엇갈림 등을 일으키지 않게 하기 위해서이다.
(ii) 접속 포인트 당의 하중이 작은 지점 (즉, 비교적 작은 체적) 의 땜납 범프를 비교적 융점이 높은 땜납으로 구성한다. 다층 프린트 배선판이 고온에 노출되는 시간을 가능한 한 단축시켜, 열적 손상을 최소한으로 하기 위해서이다.
상기 서술한 바와 같이, (1) 의 땜납의 융점, (2) 의 땜납 범프의 체적 (열용량), 또는 (3) 의 전자 부품 등의 형태 및 실장 방식의 어느 한 관점에서, 다층 프린트 배선판의 땜납 범프의 조성, 형상, 부품 실장의 순서 등을 결정한다. 또한, (2) 의 땜납 범프의 체적 (열용량) 의 상이함에 덧붙여 (1) 의 땜납의 융점을 가미하고, 또는 (3) 의 전자 부품 등의 형태 및 실장 방식의 상이함에 덧붙여 (1) 의 땜납의 융점을 가미하고, 다층 프린트 배선판의 땜납 범프의 조성, 형상, 부품 실장의 순서 등을 결정한다. 구체적으로는, 이들 실장 방식은, 다층 프린트 배선판과 전자 부품 등의 특정된 조합에 대해 개별적으로 결정한다.
[제 2 실시형태]
도 3 은, 제 2 실시형태에 관련되는 다층 프린트 배선판 (40) 의 구성의 일례를 나타내는 도면이고, 도 4 는, 이 다층 프린트 배선판 (40) 에 전자 부품 등을 실장한 상태를 나타내는 도면이다.
도 3 의 다층 프린트 배선판 (40) 은, 도 1 의 다층 프린트 배선판 (10) 과 실질적으로 동일한 것이므로, 코어 기판 (30), 도체 회로 (34), 하층측 층간 수지 절연층 (50), 상층측 층간 수지 절연층 (150) 및 솔더 레지스트층 (70) 을 1장의 기판으로서 표시한다.
표면측 및 이면측의 솔더 레지스트층 (도시 생략) 에는 복수개의 개구 (도시 생략) 가 형성되고, 표면측의 좌우 양단의 각 2개의 개구에는 땜납 범프 (96) 가 형성되고, 한가운데의 10개의 개구에는 땜납 범프 (76) 가 형성되어 있다. 한편, 이면측의 한가운데 중앙의 8개의 개구에는 땜납 범프 (106) 가 형성되고, 그 양단의 각 2개의 개구에는 땜납 범프 (116) 가 형성되어 있다.
도 4 에 나타내는 바와 같이, 표면측의 땜납 범프 (76) 를 개재하여, 플립 칩 접속 방식인 표면 실장형 부품 (예를 들어, IC)(90) 이 탑재된다. 추가로, 땜납 범프 (96) 를 개재하여, 비플립 칩 접속 방식 (예를 들어, 단자 접속) 인 표면 실장형 부품 (예를 들어, 칩 콘덴서)(121U) 이 탑재된다. 한편, 이면측의 땜납 범프 (106) 를 개재하여, 플립 칩 접속 방식인 표면 실장형 부품 (예를 들어, 메모리)(81) 이 탑재된다. 추가로, 땜납 범프 (116) 를 개재하여, 비플립 칩 접속 방식 (예를 들어, 단자 접속) 인 표면 실장형 부품 (예를 들어, 칩 콘덴서)(121M) 이 탑재된다. 도 4 에서는, 플립 칩 접속의 부품이 2 종류 및 비플립 칩 접속의 부품이 2 종류의 형태가 도시되어 있다. 그러나, 기판 표면 및 이면의 실장되는 부품의 종류 및 부품 개수는, 도 4 에 나타내는 종류나 개수에 한정되지 않는다. 예를 들어, 편면에 4 종류의 부품을 실장하거나 혹은 일방 면에 3 종류의 부품을, 타방 면에 1 종류의 부품을 실장해도 된다.
제 2 실시형태는, 제 1 실시형태와 동일하게, 다층 프린트 배선판 (40) 에 전자 부품 등을 탑재할 때의 다음 사항을 문제로 한다.
(1) 땜납의 융점,
(2) 땜납 범프의 체적 (열용량),
(3) 전자 부품 등의 형태 및 실장 방식,
먼저, (1) 의 땜납의 융점의 관점에서, 다층 프린트 배선판 (40) 에 대한 전자 부품 등의 실장을 결정하는 경우에 대해 설명한다.
땜납의 융점에 관하여, 도 6b 를 참조할 수 있다. 여기에는, 원하는 땜납 융점을 나타내는 땜납 조성의 일례를 표시하고 있다. 제 1 땜납은, 그 융점이 232 ∼ 260℃ 의 범위가 되도록 선정되고, 제 2 땜납은, 그 융점이 208 ∼ 230℃ 의 범위가 되도록 선정되고, 제 3 땜납은, 그 융점이 183 ∼ 200℃ 의 범위가 되도록 선정되고, 제 4 땜납은, 그 융점이 138 ∼ 160℃ 의 범위가 되도록 선정되어 있다. 즉, 온도가 높은 것부터, 제 1 땜납의 융점 범위 > 제 2 땜납의 융점 범위 > 제 3 땜납의 융점 범위 > 제 4 땜납의 융점 범위의 순서로 되어 있다. 제 1 ∼ 제 4 땜납의 융점 범위는, 모두 서로 겹치지 않았다.
각 융점 범위의 차이는, 저온측 융점에서는, 제 4 땜납과 비교하여 제 3 땜납은 45℃ 높고, 또한 제 3 땜납과 비교하여 제 2 땜납은 25℃ 높고, 또한 제 2 땜납과 비교하여 제 1 땜납은 24℃ 높게 되어 있다. 고온측 융점에서는, 제 4 땜납과 비교하여 제 3 땜납은 40℃ 높고, 또한 제 3 땜납과 비교하여 제 2 땜납은 30℃ 높고, 또한 제 2 땜납과 비교하여 제 1 땜납은 30℃ 높게 되어 있다.
제 1 ∼ 제 4 땜납의 조합으로서, 여기서는 3개의 예를 든다. 또한, 이들 조성의 각 땜납은 예시로서, 융점 범위가 서로 겹치지 않는 4 그룹의 임의의 땜납을 사용할 수 있는 것을 알 수 있다.
예 1 에서는, 제 1 땜납으로서 95중량% 의 주석과 5중량% 의 안티몬으로 이루어지는 「Sn/5Sb 땜납」, 제 2 땜납으로서 96.5중량% 의 주석과 3.5중량% 의 은으로 이루어지는 「Sn/3.5Ag 땜납」, 제 3 땜납으로서 92중량% 의 주석과 3.5중량% 의 은과 0.5중량% 의 비스무트와 4중량% 의 인듐으로 이루어지는 「Sn-3.5Ag-0.5Bi-4In 땜납」및 제 4 땜납으로서 42중량% 의 주석과 58중량% 의 비스무트로 이루어지는 「Sn/58 Bi 땜납」의 조합을 사용할 수 있다.
예 2 에서는, 제 1 땜납으로서 95중량% 의 주석과 5중량% 의 안티몬으로 이루어지는 「Sn/5Sb 땜납」, 제 2 땜납으로서 99.3중량% 의 주석과 0.3중량% 의 구리로 이루어지는 「Sn/0.7Cu 땜납」, 제 3 땜납으로서, 63중량% 의 주석과 37중량% 의 납으로 이루어지는 「Sn/37Pb 땜납」및 제 4 땜납으로서, 100중량% 의 인듐으로 이루어지는 「In 땜납」의 조합을 사용할 수 있다.
예 3 에서는, 제 1 땜납으로서 90중량% 의 주석과 10중량% 의 안티몬으로 이루어지는 「Sn/10Sb 땜납」, 제 2 땜납으로서 96.5중량% 의 주석과 3.0중량% 의 은과 0.5중량% 의 구리로 이루어지는 「Sn/3.0Ag/0.5Cu 땜납」, 제 3 땜납으로서 89중량% 의 주석과 8중량% 의 아연과 3중량% 의 비스무트로 이루어지는 「Sn-8Zn-3Bi 땜납」및 제 4 땜납으로서 80중량% 의 인듐과 15중량% 의 납과 5중량% 의 은으로 이루어지는 「80In/15Pb/5Ag 땜납」의 조합을 사용할 수 있다.
상기 서술한 바와 같이, 온도가 높은 것부터, 제 1 땜납의 융점 범위 > 제 2 땜납의 융점 범위 > 제 3 땜납의 융점 범위 > 제 4 땜납의 융점 범위의 순서로 되어 있고, 이들 융점 범위는 모두 서로 겹치지 않는다. 또한, 예 1 ∼ 예 4 의 어느 조합에서도, 융점 차가 10℃ 이상이면, 실장 완료 후의 땜납이 용융되지 않는다. 단, 본 발명자의 경험상, 융점 차가 25℃ 미만인 경우에는 실장 완료 후의 땜납이 연화될 가능성이 있고, 한편, 40℃ 를 초과하면 고온 융점의 땜납을 사용한 부품 실장시에, 다층 프린트 배선판 (40) 에 대해 열적 손상 (데미지) 을 줄 가능성이 있다.
따라서, 부품 실장시에, 제 1 땜납, 제 2 땜납, 제 3 땜납, 제 4 땜납의 순서로 땜납을 납땜함으로써, 제 2 땜납의 용융시에 (그것보다 융점이 높은) 제 1 땜납은 용융하지 않고, 제 3 땜납의 용융시에 (그것보다 융점이 높은) 제 1 땜납 및 제 2 땜납은 용융하지 않고, 제 4 땜납의 용융시에 (그것보다 융점이 높다) 제 1 땜납, 제 2 땜납 및 제 3 땜납은 용융하지 않는다.
도 4 에 나타내는 다층 프린트 배선판 (40) 에서는, 제 1 땜납으로 이루어지는 칩 콘덴서 (121U) 탑재용 땜납 범프 (96) 와, 제 2 땜납으로 이루어지는 IC (90) 탑재용 땜납 범프 (76) 와, 제 3 땜납으로 이루어지는 메모리 (81) 탑재용의 땜납 범프 (106) 와, 제 4 땜납으로 이루어지는 칩 콘덴서 (121M) 탑재용 땜납 범프 (116) 를 사용함으로써, 콘덴서 (121U) 를 실장 후에 IC (90) 실장하고, 그 후에 메모리 (81) 를 실장하고, 그 후에 칩 콘덴서 (121M) 를 실장한다. 이에 따라, 먼저 실장된 전자 부품 등의 납땜 부분이 재용융되어 접속 불량을 일으키거나 위치 엇갈림을 일으키거나 다층 프린트 배선판 (40) 으로부터 탈락되거나 하지 않는다.
다음으로, 땜납 범프의 체적 (열용량) 의 관점 및 전자 부품 등의 형태 및 실장 방식의 관점에 관해서는, 제 1 실시형태에서 설명한 개념을 그대로 적용할 수 있다. 제 1 실시형태에서 설명한 바와 같이, 3 종류 이상의 땜납으로 복수의 부품을 실장하는 경우, 특히 고려해야 할 것이, 가장 높은 제 1 땜납의 융점 온도, 제 1 땜납으로 부품을 실장하는 시간, 실장 완료 후의 부품이 그 이후의 기타 부품의 실장시에 위치 어긋남, 낙하, 접속 불량이 발생하는지의 여부이다. 그 이유는, 제 1 땜납의 융점이나 제 1 땜납에 의해 부품을 실장하는 시간은, 프린트 배선판이 노출되는 최고 온도와 그 시간에 영향을 주기 때문이다.
상기 서술한 바와 같이, (1) 의 땜납의 융점, (2) 의 땜납 범프의 체적 (열용량), 또는 (3) 의 전자 부품 등의 형태 및 실장 방식의 어느 한 관점에서, 다층 프린트 배선판의 땜납 범프의 조성, 형상, 부품 실장의 순서 등을 결정한다. 또한, (2) 의 땜납 범프의 체적 (열용량) 의 상이함에 덧붙여 (1) 의 땜납의 융점을 가미하고, 또는 (3) 의 전자 부품 등의 형태 및 실장 방식의 상이함에 덧붙여 (1) 의 땜납의 융점을 가미하고, 다층 프린트 배선판의 땜납 범프의 조성, 형상, 부품 실장의 순서 등을 결정한다. 구체적으로는, 이들 실장 방식은, 다층 프린트 배선판과 전자 부품 등의 특정된 조합에 대해 개별적으로 결정한다.
도 5 는, 도 4 에 나타내는 부품 실장된 다층 프린트 배선판 (40) 의 사용예를 나타내는 도면이다. 도 5 에 나타내는 다층 프린트 배선판 (패키지 PK)(40) 에는, 표면측에 IC (플립 칩 접속 방식 표면 실장형 부품)(90) 와, IC (90) 를 둘러싸도록 히트 싱크 (접착제로 기판에 접속)(95) 와, 칩 콘덴서 (비플립 칩 접속 방식 표면 실장형 부품)(121U) 가 실장되고, 이면측에는 반도체 소자 직전 전압 조정기 (IVR die 플립 칩 접속 방식 표면 실장형 부품)(81) 와, 칩 콘덴서 (비플립 칩 접속 방식 표면 실장형 부품)(121M) 가 실장되어 있다.
별도로, 부품이 실장된 마더보드 (50) 에는, 마더보드용 2차 전압 조정기 (Secondary MB VR)(170) 와, 땜납 범프 (86) 를 통해 복수 개의 접속 핀 (85) 을 유지하는 접속 핀 유지체 (86) 와, 칩 콘덴서 (121D) 가 실장되어 있다.
그 후, 부품 실장된 다층 프린트 배선판 (40) 의 이면측에 대해, 부품 실장된 마더보드 (50) 를 위치 결정하여, 접속 핀 (85) 을 패키지 (40) 의 도체 회로에 대해 압접(壓接)하여 완성한다.
도 5 의 이용예에서는, 외부로부터의 제 1 전압 (예를 들어, 100V) 을 마더보드 (50) 의 입구에서 마더보드용 2차 전압 조정기 (170) 에 의해 제 2 전압 (예를 들어, 9 ∼ 12V) 으로 강압하여, 제 2 전압을 마더보드 (50) 및 패키지 (40) 내를 통과시켜, 반도체 소자 직전 전압 조정기 (81) 에 의해 제 3 전압 (IC 공급 전압. 예를 들어 0.8 ∼ 3.0V) 으로 강압하여 IC (90) 에 공급하고 있다.
종래는, 마더보드 (50) 의 입구에서 제 3 전압 (0.8 ∼ 3.0V) 으로 강압하여, 제 3 전압을 마더보드 (50) 및 패키지 (40) 내를 통과시켜 IC (90) 에 공급하고 있다. 이와 비교하여, 도 5 의 이용예에서는, 패키지 (40) 에 대해 상기 서술한 부품 실장 방법을 사용함으로써, 비교적 높은 제 2 전압을 마더보드 (50) 및 패키지 (40) 내로 통과시킬 수 있게 되고, 외부로부터의 전자파의 영향을 잘 받을 수 없게 하여 전자 기기의 고속화가 도모된다.
[프린트 배선판의 제조예]
상기 제 1 및 제 2 실시형태에서 사용한 다층 프린트 배선판의 제조 방법의 일례에 관하여, 간단하게 설명한다. 다층 프린트 배선판의 제조 방법으로는, 도금 스루홀법과 신방식 프로세스법이 알려져 있다. 신방식 프로세스법으로는, 도금법 빌드업법, 도전 페이스트법 빌드업법, 빌드업 전사법, 전사법, 기둥 형상 도금 빌드업법, 일괄 적층법 등이 있다. 또한, 도금법 빌드업법에 관해서도, 재료와 천공법에 의해, 수지가 부착된 구리박 방식, 열경화성 수지 방식, 감광성 절연 수지 방식 등으로 분류된다. 여기서는, 본 출원인이 비교적 많이 채용하고 있는 도금법 빌드업법의 열경화성 수지 방식을 따라 설명한다.
도 7a 에 나타내는 바와 같이, 코어 기판을 준비한다. 이 코어 기판은, 도금 스루홀법에 따라 제조된다. 유리포 에폭시 수지 구리장 적층판 또는 유리포 고내열 수지 구리장 적층판에 내층 도체 패턴을 형성하여, 이에 필요한 장수를 준비하여, 프리프레그라는 접착 시트로 적층 접착하고, 1장의 판으로 한다. 이것에 천공하고, 구멍 내의 벽면, 표면에 도금 스루홀법으로 도금을 실시하고, 내외 도체층을 접속한다. 그 후, 표면 패턴을 제작하여, 코어 기판은 제조된다.
도 7b 에 나타내는 바와 같이, 코어 기판상에 절연층을 형성한다. 이 절연층은, 액상의 것을 코팅하거나, 필름상의 것을 가열하여 진공에서 압착하는 라미네이트법으로 형성한다.
도 7c 에 나타내는 바와 같이, 절연층에 레이저로 천공한다.
도 7d 에 나타내는 바와 같이, 구멍 내면 및 절연층 표면에 대해 무전계 구리 도금을 석출하여 도통화한다. 이 때, 도금의 밀착성을 향상시키기 위해, 구멍 내면 및 절연층 표면을 조면화 처리한다.
도 7e 에 나타내는 바와 같이, 표면측의 도체 패턴 형성을 실시한다. 도체 패턴 형성의 형성은, 전해 구리 도금을 전체면에 실시하는 패널 도금을 실시하고, 구리 도금의 상면에 에칭 레지스트를 형성하고, 그 후 에칭에 의해 도체 패턴을 형성한다 (서브트랙티브 (subtractive) 법). 또한, 그 외의 방법, 예를 들어, 세미 애디티브 (semi-additive) 법, 풀 애디티브 (full additive) 법 등을 사용할 수도 있다.
도 7f 에 나타내는 바와 같이, 동일하게 이면측의 도체 패턴 형성을 실시한다. 이 단계에서, 1층의 도체 패턴이 형성되므로, 도 7b ∼ 도 7f 의 공정을 원하는 횟수만큼 반복한다.
도 7g 에 나타내는 바와 같이, 여기서는 도 7b ∼ 도 7f 의 공정을 추가로 1회 반복함으로써, 다층 프린트 배선판을 제조하고 있다. 원하는 바에 따라, 최외층에 솔더 레지스트층 (도시 생략) 을 형성해도 된다. 또한, 도 7a ∼도 7g 에서는 명확하지 않지만, 최외층의 도체 패턴은 제 1 및 제 2 실시형태에서 설명한 패턴에 적합하게 형성되어 있다.
[실시형태의 이점ㆍ효과]
(1) 본 실시형태에 의하면, 다층 프린트 배선판의 표면측 및 이면측의 양면 또는 편면에 대해, 상이한 접속 방식 (플립 칩과 비플립 칩) 의 전자 부품 등을 실장할 수 있다.
(2) 본 실시형태에 의하면, 땜납의 융점, 땜납 범프의 체적 (열용량), 또는 전자 부품 등의 형태 및 실장 방식의 어느 한 관점에서, 다층 프린트 배선판의 땜납 범프의 조성, 형상, 부품 실장의 순서 등을 결정할 수 있다.
(3) 본 실시형태에 의하면, 땜납 범프의 체적 (열용량) 의 상이함에 덧붙여, 땜납의 융점을 가미하고, 또는 전자 부품 등의 형태 및 실장 방식의 상이함에 덧붙여, 땜납의 융점을 가미하고, 다층 프린트 배선판의 땜납 범프의 조성, 형상, 부품 실장의 순서 등을 결정할 수 있다.
[변형예 등]
이상, 본 발명에 관련되는 다층 프린트 배선판 및 그 부품 실장 방법의 실시형태에 관하여 설명했지만, 이들은 예시로서, 본 발명은 이것에 한정되지 않는다. 본 발명은, 당업자가 일상적으로 이룰 수 있는 추가ㆍ변경ㆍ삭제를 포함하는 것이다.
본 발명의 기술적 범위는, 첨부된 특허 청구 범위의 기재에 기초하여 정해진다.

Claims (24)

  1. 다층 프린트 배선판으로서,
    층간 수지 절연층 및 도체 회로를 갖는 기판으로서, 표면측 및 상기 표면측에 반대되는 이면측을 갖는 기판; 및
    복수의 전자 부품을 실장하기 위해, 상기 기판의 상기 표면측 또는 상기 기판의 상기 이면측, 또는 상기 기판의 상기 표면측 및 상기 이면측 둘 모두 상에 형성된 복수의 땜납 범프를 포함하고,
    상기 복수의 땜납 범프는 제 1 전자 부품을 실장하기 위한 제 1 땜납 범프, 제 2 전자 부품을 실장하기 위한 제 2 땜납 범프 및 제 3 전자 부품을 실장하기 위한 제 3 땜납 범프를 포함하고, 상기 제 1 땜납 범프, 상기 제 2 땜납 범프 및 상기 제 3 땜납 범프는 각각 상이한 융점을 갖고,
    상기 땜납 범프의 융점 범위의 차에 대해서, 상기 제 2 땜납 범프의 범위 하한은 상기 제 3 땜납 범프의 범위 하한보다 25℃ 만큼 높고, 상기 제 1 땜납 범프의 범위 하한은 상기 제 2 땜납 범프의 범위 하한보다 24℃ 만큼 높고, 상기 제 2 땜납 범프의 범위 상한은 상기 제 3 땜납 범프의 범위 상한보다 30℃ 만큼 높고, 상기 제 1 땜납 범프의 범위 상한은 상기 제 2 땜납 범프의 범위 상한보다 30℃ 만큼 높고,
    상기 제 1 땜납 범프, 상기 제 2 땜납 범프 및 상기 제 3 땜납 범프의 융점 범위는 서로 중복되지 않는, 다층 프린트 배선판.
  2. 제 1 항에 있어서,
    상기 제 1 땜납 범프의 융점은 상기 제 2 땜납 범프의 융점보다 높고, 상기 제 2 땜납 범프의 융점은 상기 제 3 땜납 범프의 융점보다 높은, 다층 프린트 배선판.
  3. 제 1 항에 있어서,
    상기 제 1 땜납 범프의 융점과 상기 제 2 땜납 범프의 융점의 차는 10℃ 내지 40℃ 이고, 상기 제 2 땜납 범프의 융점과 상기 제 3 땜납 범프의 융점의 차는 10℃ 내지 40℃ 인, 다층 프린트 배선판.
  4. 제 3 항에 있어서,
    상기 제 1 땜납 범프의 융점과 상기 제 2 땜납 범프의 융점의 차 및 상기 제 2 땜납 범프의 융점과 상기 제 3 땜납 범프의 융점의 차는 각각 25℃ 이상인, 다층 프린트 배선판.
  5. 삭제
  6. 제 1 항에 있어서,
    플립 칩 접속형의 표면 실장 부품을 실장하는 땜납 범프의 체적과, 비플립 칩 접속형의 표면 실장 부품을 실장하는 땜납 범프의 체적의 비가, 1 : 2 내지 1 : 4 인, 다층 프린트 배선판.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 1 항에 있어서,
    상기 땜납 범프 중 하나와 관련된 상기 전자 부품의 땜납 범프 당 하중이 증가하면 상기 땜납 범프 중 상기 하나의 체적이 증가하는, 다층 프린트 배선판.
  15. 제 1 항에 있어서,
    상기 땜납 범프 중 하나와 관련된 상기 전자 부품의 땜납 범프 당 하중이 감소하면, 상기 땜납 범프 중 상기 하나의 체적이 감소하는, 다층 프린트 배선판.
  16. 제 1 항에 있어서,
    제 4 전자 부품을 실장하기 위한 제 4 땜납 범프를 더 포함하고,
    상기 제 1 땜납 범프, 상기 제 2 땜납 범프, 상기 제 3 땜납 범프 및 상기 제 4 땜납 범프는 각각 상이한 융점을 갖는, 다층 프린트 배선판.
  17. 제 2 항에 있어서,
    제 4 전자 부품을 실장하기 위한 제 4 땜납 범프를 더 포함하고,
    상기 제 3 땜납 범프의 융점은 상기 제 4 땜납 범프의 융점보다 높은, 다층 프린트 배선판.
  18. 프린트 배선판을 제조하는 방법으로서,
    층간 수지 절연층 및 도체 회로를 갖는 기판으로서, 표면측 및 상기 표면측에 반대되는 이면측을 갖는 기판을 형성하는 단계;
    제 1 전자 부품을 실장하기 위해, 상기 기판의 상기 표면측 또는 상기 기판의 상기 이면측, 또는 상기 기판의 상기 표면측 및 상기 이면측 둘 모두 상에 제 1 땜납 범프를 형성하는 단계;
    제 2 전자 부품을 실장하기 위해, 상기 기판의 상기 표면측 또는 상기 기판의 상기 이면측, 또는 상기 기판의 상기 표면측 및 상기 이면측 둘 모두 상에 제 2 땜납 범프를 형성하는 단계;
    제 3 전자 부품을 실장하기 위해, 상기 기판의 상기 표면측 또는 상기 기판의 상기 이면측, 또는 상기 기판의 상기 표면측 및 상기 이면측 둘 모두 상에 제 3 땜납 범프를 형성하는 단계;
    상기 제 1 땜납 범프를 통하여 상기 제 1 전자 부품을 실장하는 단계;
    상기 제 2 땜납 범프를 통하여 상기 제 2 전자 부품을 실장하는 단계; 및
    상기 제 3 땜납 범프를 통하여 상기 제 3 전자 부품을 실장하는 단계를 포함하고,
    상기 제 1 땜납 범프의 융점은 상기 제 2 땜납 범프의 융점보다 높고, 상기 제 2 땜납 범프의 융점은 상기 제 3 땜납 범프의 융점보다 높고,
    상기 제 1 전자 부품이 실장되고, 상기 제 1 전자 부품이 실장된 후에 상기 제 2 전자 부품이 실장되고, 상기 제 2 전자 부품이 실장된 후에 상기 제 3 전자 부품이 실장되는, 프린트 배선판의 제조방법.
  19. 제 18 항에 있어서,
    상기 제 1 전자 부품의 땜납 범프 당 하중이 상기 제 2 전자 부품의 땜납 범프 당 하중보다 작은, 프린트 배선판의 제조방법.
  20. 제 18 항에 있어서
    상기 제 2 전자 부품의 땜납 범프 당 하중이 상기 제 3 전자 부품의 땜납 범프 당 하중보다 작은, 프린트 배선판의 제조방법.
  21. 제 18 항에 있어서,
    제 4 전자 부품을 실장하기 위해, 상기 기판의 상기 표면측 또는 상기 기판의 상기 이면측, 또는 상기 기판의 상기 표면측 및 상기 이면측 둘 모두 상에 제 4 땜납 범프를 형성하는 단계; 및
    상기 제 4 땜납 범프를 통하여 상기 제 4 전자 부품을 실장하는 단계를 더 포함하고,
    상기 제 3 땜납 범프의 융점은 상기 제 4 땜납 범프의 융점보다 높고,
    상기 제 1 전자 부품이 실장되고, 상기 제 1 전자 부품이 실장된 후에 상기 제 2 전자 부품이 실장되고, 상기 제 2 전자 부품이 실장된 후에 상기 제 3 전자 부품이 실장되고, 상기 제 3 전자 부품이 실장된 후에 상기 제 4 전자 부품이 실장되는, 프린트 배선판의 제조방법.
  22. 제 21 항에 있어서,
    상기 제 3 전자 부품의 땜납 범프 당 하중이 상기 제 4 전자 부품의 땜납 범프 당 하중보다 작은, 프린트 배선판의 제조방법.
  23. 제 1 항에 있어서,
    상기 제 1 땜납 범프, 상기 제 2 땜납 범프 및 상기 제 3 땜납 범프는,
    상기 제 1 땜납 범프가 Sn/5Sb 땜납으로 이루어지고, 상기 제 2 땜납 범프가 Sn/3.5Ag 땜납으로 이루어지고, 상기 제 3 땜납 범프가 Sn-3.5Ag-0.5Bi-4In 땜납으로 이루어진 조합;
    상기 제 1 땜납 범프가 Sn/5Sb 땜납으로 이루어지고, 상기 제 2 땜납 범프가 Sn/0.7Cu 땜납으로 이루어지고, 상기 제 3 땜납 범프가 Sn/37Pb 땜납으로 이루어진 조합; 및
    상기 제 1 땜납 범프가 Sn/10Sb 땜납으로 이루어지고, 상기 제 2 땜납 범프가 Sn/3.0Ag/0.5Cu 땜납으로 이루어지고, 상기 제 3 땜납 범프가 Sn-8Zn-3Bi 땜납으로 이루어진 조합 중 하나를 포함하는, 다층 프린트 배선판.
  24. 제 16 항에 있어서,
    상기 제 1 땜납 범프, 상기 제 2 땜납 범프, 상기 제 3 땜납 범프 및 상기 제 4 땜납 범프는,
    상기 제 1 땜납 범프가 Sn/5Sb 땜납으로 이루어지고, 상기 제 2 땜납 범프가 Sn/3.5Ag 땜납으로 이루어지고, 상기 제 3 땜납 범프가 Sn-3.5Ag-0.5Bi-4In 땜납으로 이루어지고, 상기 제 4 땜납 범프가 Sn/58Bi 땜납으로 이루어진 조합;
    상기 제 1 땜납 범프가 Sn/5Sb 땜납으로 이루어지고, 상기 제 2 땜납 범프가 Sn/0.7Cu 땜납으로 이루어지고, 상기 제 3 땜납 범프가 Sn/37Pb 땜납으로 이루어지고, 상기 제 4 땜납 범프가 In 땜납으로 이루어진 조합;
    상기 제 1 땜납 범프가 Sn/10Sb 땜납으로 이루어지고, 상기 제 2 땜납 범프가 Sn/3.0Ag/0.5Cu 땜납으로 이루어지고, 상기 제 3 땜납 범프가 Sn-8Zn-3Bi 땜납으로 이루어지고, 상기 제 4 땜납 범프가 80In/15Pb/5Ag 땜납으로 이루어진 조합 중 하나를 포함하는, 다층 프린트 배선판.
KR1020077028729A 2006-03-23 2007-02-01 다층 프린트 배선판 및 그 부품 실장 방법 KR100989298B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006081664A JP5105042B2 (ja) 2006-03-23 2006-03-23 多層プリント配線板
JPJP-P-2006-00081664 2006-03-23

Publications (2)

Publication Number Publication Date
KR20080009229A KR20080009229A (ko) 2008-01-25
KR100989298B1 true KR100989298B1 (ko) 2010-10-22

Family

ID=38522274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077028729A KR100989298B1 (ko) 2006-03-23 2007-02-01 다층 프린트 배선판 및 그 부품 실장 방법

Country Status (7)

Country Link
US (2) US7566835B2 (ko)
EP (1) EP1998603A4 (ko)
JP (1) JP5105042B2 (ko)
KR (1) KR100989298B1 (ko)
CN (1) CN101331813B (ko)
TW (1) TW200806134A (ko)
WO (1) WO2007108237A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP4211828B2 (ja) * 2006-09-12 2009-01-21 株式会社日立製作所 実装構造体
JP5307471B2 (ja) * 2008-08-11 2013-10-02 ルネサスエレクトロニクス株式会社 基板の製造方法、基板、基板を備えた装置、判別方法、半導体装置の製造方法
JP5339968B2 (ja) * 2009-03-04 2013-11-13 パナソニック株式会社 実装構造体及びモータ
JP2011249457A (ja) * 2010-05-25 2011-12-08 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
WO2012026418A1 (ja) * 2010-08-27 2012-03-01 株式会社村田製作所 半導体装置
KR20130089475A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지
US9646942B2 (en) 2012-02-23 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for controlling bump height variation
US10433413B2 (en) * 2014-08-15 2019-10-01 Unimicron Technology Corp. Manufacturing method of circuit structure embedded with heat-dissipation block
JP2016213308A (ja) * 2015-05-08 2016-12-15 キヤノン株式会社 プリント回路板及びプリント配線板
KR20170083823A (ko) * 2016-01-11 2017-07-19 에스케이하이닉스 주식회사 측면 범프 결합 구조를 갖는 반도체 패키지
US20200163230A1 (en) * 2018-11-18 2020-05-21 Lenovo (Singapore) Pte. Ltd. Method of manufacturing electronic board, composite sheet, and electronic board
US10660216B1 (en) * 2018-11-18 2020-05-19 Lenovo (Singapore) Pte. Ltd. Method of manufacturing electronic board and mounting sheet
US10950573B2 (en) 2019-03-19 2021-03-16 International Business Machines Corporation Lead-free column interconnect
US10833050B1 (en) * 2019-05-22 2020-11-10 Lenovo (Singapore) Pte. Ltd. Interposer, electronic substrate, and method for producing electronic substrate
WO2021085180A1 (ja) * 2019-10-30 2021-05-06 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185842A (ja) * 1999-12-24 2001-07-06 Sony Corp 電子部品実装基板及び電子部品の実装方法
JP2001339006A (ja) * 2000-05-30 2001-12-07 Ibiden Co Ltd 多層プリント配線板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
US6910615B2 (en) * 2003-03-27 2005-06-28 International Business Machines Corporation Solder reflow type electrical apparatus packaging having integrated circuit and discrete components
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185842A (ja) * 1999-12-24 2001-07-06 Sony Corp 電子部品実装基板及び電子部品の実装方法
JP2001339006A (ja) * 2000-05-30 2001-12-07 Ibiden Co Ltd 多層プリント配線板

Also Published As

Publication number Publication date
EP1998603A1 (en) 2008-12-03
JP5105042B2 (ja) 2012-12-19
TW200806134A (en) 2008-01-16
TWI345435B (ko) 2011-07-11
US20070240900A1 (en) 2007-10-18
KR20080009229A (ko) 2008-01-25
US7566835B2 (en) 2009-07-28
WO2007108237A1 (ja) 2007-09-27
EP1998603A4 (en) 2011-03-09
JP2007258489A (ja) 2007-10-04
US8122598B2 (en) 2012-02-28
US20090229873A1 (en) 2009-09-17
CN101331813B (zh) 2012-06-27
CN101331813A (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
KR100989298B1 (ko) 다층 프린트 배선판 및 그 부품 실장 방법
US5463191A (en) Circuit board having an improved fine pitch ball grid array and method of assembly therefor
TWI459871B (zh) Built-in parts wiring board, built-in parts wiring board manufacturing methods
EP2560467A1 (en) Method for mounting a component to an electric circuit board, electric circuit board and electric circuit board arrangement
EP1109430A2 (en) Double-sided circuit board and multilayer wiring board comprising the same and process for producing double-sided circuit board
US5613033A (en) Laminated module for stacking integrated circuits
CN104956477A (zh) 布线基板
US20090316373A1 (en) PCB having chips embedded therein and method of manfacturing the same
JP4201436B2 (ja) 多層配線基板の製造方法
US5541368A (en) Laminated multi chip module interconnect apparatus
US20110266671A1 (en) Substrate for a semiconductor package and manufacturing method thereof
EP1565047A1 (en) Circuit board surface mount package
CN105899001A (zh) 一种取消pcba波峰焊制程的设计方法
CN101400216B (zh) 具有焊料突起的布线基板的制造方法
WO2005072032A1 (ja) 回路基板、回路基板の実装構造および回路基板の実装方法
CN213186710U (zh) 印刷电路板以及电子设备
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JPS6364079B2 (ko)
US20090159318A1 (en) Printed circuit board and manufacturing method thereof
KR101172174B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN210928126U (zh) Pcb板组件
JP2016171123A (ja) 層間接続基板およびその製造方法
US8270179B2 (en) Printed circuit board and method for mounting electronic components
US20060213058A1 (en) Circuit board for surface-mount device to be mounted thereon
CN118042733A (zh) 电子装联方法、电路板组件及通信设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 10