JP2007175862A5

JP2007175862A5 -

Info

Publication number: JP2007175862A5
Application number: JP2006314342A
Authority: JP
Filing date: 2006-11-21
Publication date: 2009-12-17
Anticipated expiration: 2026-11-21

Claims

基板上に犠牲層を形成し、
前記犠牲層上にスパッタリング法により金属膜を形成し、
前記金属膜にレーザ照射又はランプアニールを行い、
前記金属膜を選択的にエッチングして金属層を形成し、
前記犠牲層を除去することを特徴とする微小構造体の作製方法。
基板上に犠牲層を形成し、
前記犠牲層上に針状結晶でなる金属膜を形成し、
前記金属膜の針状結晶を成長させ板状結晶とし、
前記金属膜を選択的にエッチングして金属層を形成し、
前記犠牲層を除去することを特徴とする微小構造体の作製方法。
請求項１又は２において、前記金属膜に、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｐｔ、Ａｇから選択された金属材料又は前記金属材料を主成分とする合金を用いることを特徴とする微小構造体の作製方法。
基板上に下部電極を形成し、
前記下部電極を覆う犠牲層を形成し、
前記犠牲層を覆う第１の導電膜をスパッタリング法により形成し、
前記第１の導電膜にレーザ照射又はランプアニールを行い、
前記第１の導電膜上に第２の導電膜を形成し、
前記第１の導電膜及び第２の導電膜を選択的にエッチングして、上部電極となる第１の導電層及び第２の導電層を形成し、
前記犠牲層を除去することを特徴とする微小構造体の作製方法。
基板上に下部電極を形成し、
前記下部電極を覆う犠牲層を形成し、
前記犠牲層を覆う針状結晶でなる第１の導電膜を形成し、
前記第１の導電膜の針状結晶を成長させ板状結晶とし、
前記第１の導電膜上に第２の導電膜を形成し、
前記第１の導電膜及び第２の導電膜を選択的にエッチングして、上部電極となる第１の導電層及び第２の導電層を形成し、
前記犠牲層を除去することを特徴とする微小構造体の作製方法。
基板上に下部電極を形成し、
前記下部電極を覆う犠牲層を形成し、
前記犠牲層を覆う第１の導電膜をスパッタリング法により形成し、
前記第１の導電膜にレーザ照射又はランプアニールを行い、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜にレーザ照射を行い、
前記第１の導電膜及び前記第２の導電膜を選択的にエッチングして、上部電極となる第１の導電層及び第２の導電層を形成し、
前記犠牲層を除去することを特徴とする微小構造体の作製方法。
基板上に下部電極を形成し、
前記下部電極を覆う犠牲層を形成し、
前記犠牲層を覆う針状結晶でなる第１の導電膜を形成し、
前記第１の導電膜の針状結晶を成長させ板状結晶とし、
前記第１の導電膜上に針状結晶でなる第２の導電膜を形成し、
前記第２の導電膜の針状結晶を成長させ板状結晶とし、
前記第１の導電膜及び前記第２の導電膜を選択的にエッチングして、上部電極となる第１の導電層及び第２の導電層を形成し、
前記犠牲層を除去することを特徴とする微小構造体の作製方法。
基板上に犠牲層を形成し、
前記犠牲層を覆う第１の導電膜をスパッタリング法により形成し、
前記第１の導電膜にレーザ照射又はランプアニールを行い、
前記第１の導電膜上に圧電薄膜を形成し、
前記圧電薄膜上に第２の導電膜を形成し、
前記圧電薄膜及び第２の導電膜を選択的にエッチングし、
前記犠牲層を除去することを特徴とする微小構造体の作製方法。
基板上に犠牲層を形成し、
前記犠牲層を覆う針状結晶でなる第１の導電膜を形成し、
前記第１の導電膜の針状結晶を成長させ板状結晶とし、
前記第１の導電膜上に圧電薄膜を形成し、
前記圧電薄膜上に第２の導電膜を形成し、
前記圧電薄膜及び第２の導電膜を選択的にエッチングし、
前記犠牲層を除去することを特徴とする微小構造体の作製方法。
基板上に犠牲層を形成し、
前記犠牲層を覆う第１の導電膜をスパッタリング法により形成し、
前記第１の導電膜にレーザ照射又はランプアニールを行い、
前記第１の導電膜上に圧電薄膜を形成し、
前記圧電薄膜上に第２の導電膜を形成し、
前記第２の導電膜にレーザ照射又はランプアニールを行い、
前記圧電薄膜及び第２の導電膜を選択的にエッチングし、
前記犠牲層を除去することを特徴とする微小構造体の作製方法。
基板上に犠牲層を形成し、
前記犠牲層を覆う針状結晶でなる第１の導電膜を形成し、
前記第１の導電膜の針状結晶を成長させ板状結晶とし、
前記第１の導電膜上に圧電薄膜を形成し、
前記圧電薄膜上に針状結晶でなる第２の導電膜を形成し、
前記第２の導電膜の針状結晶を成長させ板状結晶とし、
前記圧電薄膜及び第２の導電膜を選択的にエッチングし、
前記犠牲層を除去することを特徴とする微小構造体の作製方法。
請求項８乃至請求項１１のいずれか一において、前記圧電薄膜に、酸化亜鉛、窒化アルミニウム、チタン酸ジルコン酸鉛、チタン酸バリウム又は酸化タンタルを用いることを特徴とする微小構造体の作製方法。
基板上に半導体膜を形成し、
前記半導体膜を選択的にエッチングして、第１の半導体層及び第２の半導体層を形成し、
前記第１の半導体層を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜及び前記第２の半導体層上にスパッタリング法により第１の導電膜を形成し、
前記第１の導電膜にレーザ照射又はランプアニールを行い、
前記第１の導電膜を選択的にエッチングして、前記ゲート絶縁膜を介して前記第１の半導層上に重なるゲート電極、及び前記第２の半導体層上に第１の導電層を形成し、
前記第１の半導体層、前記ゲート絶縁膜及び前記ゲート電極上に層間絶縁膜を形成し、
前記第１の導電層上に圧電薄膜を形成し、
前記層間絶縁膜に前記第１の半導体層に通ずるコンタクトホールを形成し、
前記層間絶縁膜及び前記圧電薄膜上に第２の導電膜を形成し、
前記第２の導電膜及び前記圧電薄膜を選択的にエッチングして、前記層間絶縁膜上に前記第１の半導体層と電気的に接続するソース電極及びドレイン電極を形成し、前記第１の導電層上に第２の導電層及び圧電薄膜パターンを形成し、
前記第２の半導体層を除去することにより、半導体素子及び微小構造体を形成することを特徴とする微小構造体の作製方法。
請求項４乃至請求項１３のいずれか一において、前記第１の導電膜に、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｐｔ、Ａｇから選択された金属材料又は前記金属材料を主成分とする合金を用いることを特徴とする微小構造体の作製方法。
請求項４乃至請求項１４のいずれか一において、前記第２の導電膜に、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｐｔ、Ａｇから選択された金属材料又は前記金属材料を主成分とする合金を用いることを特徴とする微小構造体の作製方法。
請求項４乃至請求項１５のいずれか一において、前記第２の導電膜をスパッタリング法により形成することを特徴とする微小構造体の作製方法。
請求項１、４、６、８、１０又は１３において、前記レーザ照射にＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＹＡＧレーザ、Ｙ_２Ｏ_３レーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることを特徴とする微小構造体の作製方法。