JP2007149312A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2007149312A JP2007149312A JP2006214635A JP2006214635A JP2007149312A JP 2007149312 A JP2007149312 A JP 2007149312A JP 2006214635 A JP2006214635 A JP 2006214635A JP 2006214635 A JP2006214635 A JP 2006214635A JP 2007149312 A JP2007149312 A JP 2007149312A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- memory device
- turned
- semiconductor memory
- overdrive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/065—Sense amplifier drivers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【解決手段】オーバードライブ開始時にオンとされ、並列接続される複数のセンスアンプに電源VDD1を供給するMOSトランジスタTP1と、MOSトランジスタTP1を介して複数のセンスアンプに流す電荷に対応して参照される電荷を蓄積するキャパシタC1と、オーバードライブ開始時にオンとされ、キャパシタC1に電源VDD1を供給するMOSトランジスタTP2と、キャパシタの電位が電圧VREF1に達した場合にMOSトランジスタTP1、TP2がオフとなるように制御する制御回路と、を備える。さらに、MOSトランジスタTP1、TP2がオフとなった後にオンとされ、複数のセンスアンプに電圧VREF1と等しい電圧の電源を供給するMOSトランジスタを備える。
【選択図】図1
Description
QD=CD×0.5×VARY −−−式(1)
TP2サイズ=TP1サイズ×1/M −−−式(2)
PchトランジスタTP1の流す電荷=C1×VARY×M −−−式(3)
QD=CD×0.5×VARY=C1×VARY×M −−−式(4)
CD:C1=TP1サイズ:0.5×TP2サイズ −−−式(5)
QD=C2×(VREF2−VARY)=CD×0.5×VARY −−−式(6)
C2=CD×0.5×VARY/(VREF2−VARY) −−−式(7)
C2A=L×CD×0.5×VARY/(VREF2−VARY) −−−式(8)
QDまたはL×QD=C2×(VREF2−VARY)+C1×VARY×M −−−式(9)
2 VOD発生回路
AND1 論理積回路
BLT、BLN ビット線
C1、C2、C21、C22 容量素子
Cd ビット線容量
COMP1 コンパレータ
DEF1、DEF2 差動アンプ
INV1、INV2、INV3 インバータ
M1、M2 制御信号NOR1 否定論理和回路
NAND1、NAND2 否定論理積回路
TN1、TN2、TN21 Nchトランジスタ
TP1、TP2、TP21、TP22、TP3、TP4、TP41、TP5、TP6、TP7、TP8、TP91、TP92 Pchトランジスタ
R 配線抵抗
SAP、SAN、VOD ノード
SA センスアンプ
SEP1、SEP2、SEN 制御信号
SLC 選択信号VARY アレイ電圧
VDD、VDD1 電源
VREF1、VREF2 基準電圧
Z1 インピーダンス素子
Claims (18)
- オーバードライブ方式のセンスアンプを備える半導体記憶装置であって、
並列接続される複数のセンスアンプと第1の電源とを接続してオーバードライブ開始時にオンとされる第1のスイッチ素子と、
前記第1のスイッチ素子を介して前記複数のセンスアンプに流す電荷に対応して参照される電荷を蓄積する容量素子と、
前記容量素子と前記第1の電源とを接続してオーバードライブ開始時にオンとされる第2のスイッチ素子と、
前記第1の電源の電圧より低い所定の電圧に前記容量素子の電位が達した場合に前記第1および第2のスイッチ素子をオフとするように制御する制御回路と、
前記複数のセンスアンプと前記所定の電圧を有する第2の電源とを接続して前記第1および第2のスイッチ素子がオフとなった後にオンとされ、前記複数のセンスアンプに前記第2の電源を供給する第3のスイッチ素子と、
を備えることを特徴とする半導体記憶装置。 - 前記第1および第2のスイッチ素子は、それぞれ第1および第2のMOSトランジスタであって、前記第1および第2のMOSトランジスタのサイズ比が、前記第1のMOSトランジスタがオンとなって駆動する総負荷容量と前記容量素子の容量との比に基づいて定められることを特徴とする請求項1記載の半導体記憶装置。
- 前記第2のMOSトランジスタは、それぞれがオンオフ制御され、並列接続される複数のMOSトランジスタで構成され、前記第2のMOSトランジスタの実効的なサイズを前記複数のMOSトランジスタのオンオフ制御によって設定することを特徴とする請求項2記載の半導体記憶装置。
- 前記第1のMOSトランジスタは、前記第1のMOSトランジスタの実効的なサイズを制御信号によって設定する機能を有することを特徴とする請求項2記載の半導体記憶装置。
- 前記容量素子は、前記容量素子の実効的な容量値を制御信号によって設定する機能を有することを特徴とする請求項1または2記載の半導体記憶装置。
- 前記第2のMOSトランジスタと前記容量素子との間に接続される第3のMOSトランジスタをさらに備え、
前記第3のMOSトランジスタは、ソースを前記第2のMOSトランジスタのドレインと接続し、ドレインを前記容量素子に接続し、ゲートには補正電圧が与えられることを特徴とする請求項2乃至5のいずれか一に記載の半導体記憶装置。 - 前記補正電圧は、前記所定の電圧の半分であることを特徴とする請求項6記載の半導体記憶装置。
- 非反転入力端子を前記第1のMOSトランジスタのドレインと前記センスアンプとの接続点に接続し、反転入力端子を前記第2のMOSトランジスタのドレインと前記第3のMOSトランジスタのソースとの接続点に接続し、前記第3のMOSトランジスタのゲートには、前記補正電圧を与える替わりに出力端子を接続する差動増幅器をさらに備えることを特徴とする請求項6または7記載の半導体記憶装置。
- ソースを前記第1のMOSトランジスタのドレインと前記センスアンプとの接続点に接続し、ゲートとドレインとを接続した第4のMOSトランジスタと、
一端を前記第4のMOSトランジスタのゲートとドレインとを接続した接続点に接続し、他端を接地した、インピーダンス素子と第4のスイッチ素子とを直列接続した回路と、を備え、
前記第4のスイッチ素子は、オーバードライブ期間にオンとされ、
前記第3のMOSトランジスタのゲートには、前記補正電圧を与える替わりに前記第4のMOSトランジスタのゲートとドレインとを接続した接続点を接続することを特徴とする請求項6または7記載の半導体記憶装置。 - オーバードライブ方式のセンスアンプを備える半導体記憶装置であって、
オーバードライブ期間外において第3の電源の電位に充電される第1の容量素子と、
前記第1の容量素子に充電されている電荷を並列接続される複数のセンスアンプに供給するためにオーバードライブ期間においてオンとされる第1のスイッチ素子と、
オーバードライブ期間終了時にオンとされ、前記複数のセンスアンプに前記第3の電源の電位より低い電位を有する第2の電源を供給する第2のスイッチ素子と、
を備え、
前記第1の容量素子の容量は、前記第1のスイッチ素子がオンとなって駆動する総負荷容量と前記第3の電源の電位と前記第2の電源の電位とに基づいて定められることを特徴とする半導体記憶装置。 - 前記第1の容量素子は、オンオフ制御可能なMOSトランジスタとキャパシタとの縦続接続回路を複数並列接続した回路から構成され、前記第1の容量素子の実効的な容量を該MOSトランジスタのオンオフ制御によって設定することを特徴とする請求項10記載の半導体記憶装置。
- 第1の電源と前記第3の電源とを接続してオーバードライブ開始時にオンとされる第3のスイッチ素子と、
前記第3のスイッチ素子および前記第1のスイッチ素子を介して前記複数のセンスアンプに流す電荷に対応して参照される電荷を蓄積する第2の容量素子と、
前記第2の容量素子と前記第1の電源とを接続してオーバードライブ開始時にオンとされる第4のスイッチ素子と、
前記第2の容量素子の電位が前記第2の電源の電位に達した場合に前記第3および第4のスイッチ素子がオフとなるように制御する制御回路と、
をさらに備えることを特徴とする請求項10または11記載の半導体記憶装置。 - 前記第3および第4のスイッチ素子は、それぞれ第1および第2のMOSトランジスタであって、前記第1および第2のMOSトランジスタのサイズ比が、前記第1のMOSトランジスタがオンとなって駆動する総負荷容量と前記第2の容量素子の容量との比に基づいて定められることを特徴とする請求項12記載の半導体記憶装置。
- 前記第2のMOSトランジスタは、それぞれがオンオフ制御され、並列接続される複数のMOSトランジスタで構成され、前記第2のMOSトランジスタの実効的なサイズを該複数のMOSトランジスタのオンオフ制御によって設定することを特徴とする請求項13記載の半導体記憶装置。
- 前記第2のMOSトランジスタと前記第2の容量素子との間に第3のMOSトランジスタを備え、
前記第3のMOSトランジスタは、ソースを前記第2のMOSトランジスタのドレインと接続し、ドレインを前記第2の容量素子に接続し、ゲートには補正電圧が与えられることを特徴とする請求項13または14記載の半導体記憶装置。 - 前記補正電圧は、前記所定の電圧の半分であることを特徴とする請求項15記載の半導体記憶装置。
- 非反転入力端子を前記第1のMOSトランジスタのドレインと前記第3の電源との接続点に接続し、反転入力端子を前記第2のMOSトランジスタのドレインと前記第3のMOSトランジスタのソースとの接続点に接続し、前記第3のMOSトランジスタのゲートには、前記補正電圧を与える代わりに出力端子を接続する差動増幅器をさらに備えることを特徴とする請求項15または16記載の半導体記憶装置。
- ソースを前記第1のMOSトランジスタのドレインと前記第3の電源との接続点に接続し、ゲートとドレインとを接続した第4のMOSトランジスタと、
一端を前記第4のMOSトランジスタのゲートとドレインとを接続した接続点に接続し、他端を接地した、インピーダンス素子と第5のスイッチ素子を直列接続した回路と、を備え、
前記第5のスイッチ素子は、オーバードライブ期間にオンとされ、
前記第3のMOSトランジスタのゲートには、前記補正電圧を与える替わりに前記第4のMOSトランジスタのゲートとドレインとを接続した接続点を接続することを特徴とする請求項15または16記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006214635A JP4824500B2 (ja) | 2005-10-28 | 2006-08-07 | 半導体記憶装置 |
US11/586,518 US7349275B2 (en) | 2005-10-28 | 2006-10-26 | Semiconductor memory |
US12/073,017 US7486579B2 (en) | 2005-10-28 | 2008-02-28 | Method for controlling a semiconductor apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005314602 | 2005-10-28 | ||
JP2005314602 | 2005-10-28 | ||
JP2006214635A JP4824500B2 (ja) | 2005-10-28 | 2006-08-07 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007149312A true JP2007149312A (ja) | 2007-06-14 |
JP4824500B2 JP4824500B2 (ja) | 2011-11-30 |
Family
ID=37996094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006214635A Expired - Fee Related JP4824500B2 (ja) | 2005-10-28 | 2006-08-07 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7349275B2 (ja) |
JP (1) | JP4824500B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009020952A (ja) * | 2007-07-11 | 2009-01-29 | Elpida Memory Inc | 半導体記憶装置 |
JP2010102808A (ja) * | 2008-10-27 | 2010-05-06 | Elpida Memory Inc | 半導体記憶装置 |
JP6259889B1 (ja) * | 2016-11-04 | 2018-01-10 | 力晶科技股▲ふん▼有限公司 | 半導体記憶装置 |
US11735264B2 (en) | 2018-11-20 | 2023-08-22 | National University Corporation Shizuoka University | Drive circuit and electronic device |
JP7411531B2 (ja) | 2020-10-23 | 2024-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100604660B1 (ko) * | 2004-04-30 | 2006-07-26 | 주식회사 하이닉스반도체 | 오버드라이버의 구동력을 조절하는 반도체 메모리 소자 |
JP4824500B2 (ja) * | 2005-10-28 | 2011-11-30 | エルピーダメモリ株式会社 | 半導体記憶装置 |
JP5339691B2 (ja) * | 2007-05-29 | 2013-11-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2014063557A (ja) * | 2012-02-24 | 2014-04-10 | Semiconductor Energy Lab Co Ltd | 記憶装置及び半導体装置 |
US10373682B2 (en) * | 2017-12-27 | 2019-08-06 | Sandisk Technologies Llc | Write set operation for memory device with bit line capacitor drive |
CN113948142B (zh) * | 2020-07-16 | 2023-09-12 | 长鑫存储技术有限公司 | 反熔丝存储单元状态检测电路及存储器 |
JP2022051364A (ja) * | 2020-09-18 | 2022-03-31 | キオクシア株式会社 | 半導体記憶装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04106791A (ja) * | 1990-08-27 | 1992-04-08 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
JPH0562467A (ja) * | 1991-09-05 | 1993-03-12 | Hitachi Ltd | センスアンプ駆動回路 |
JPH08190437A (ja) * | 1994-08-04 | 1996-07-23 | Mitsubishi Electric Corp | 半導体装置および電源電圧発生回路 |
JP2000285676A (ja) * | 1999-03-26 | 2000-10-13 | Fujitsu Ltd | オーバードライブ方式のセンスアンプを有するメモリデバイス |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3157779A (en) * | 1960-06-28 | 1964-11-17 | Ibm | Core matrix calculator |
US6130602A (en) * | 1996-05-13 | 2000-10-10 | Micron Technology, Inc. | Radio frequency data communications device |
JPH09330591A (ja) * | 1996-06-11 | 1997-12-22 | Fujitsu Ltd | センスアンプ駆動回路 |
JP2002074960A (ja) * | 2000-08-24 | 2002-03-15 | Toshiba Microelectronics Corp | 半導体記憶装置 |
JP2002230975A (ja) | 2001-02-05 | 2002-08-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003228981A (ja) * | 2002-02-05 | 2003-08-15 | Toshiba Corp | 半導体記憶装置 |
JP4824500B2 (ja) * | 2005-10-28 | 2011-11-30 | エルピーダメモリ株式会社 | 半導体記憶装置 |
-
2006
- 2006-08-07 JP JP2006214635A patent/JP4824500B2/ja not_active Expired - Fee Related
- 2006-10-26 US US11/586,518 patent/US7349275B2/en not_active Expired - Fee Related
-
2008
- 2008-02-28 US US12/073,017 patent/US7486579B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04106791A (ja) * | 1990-08-27 | 1992-04-08 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
JPH0562467A (ja) * | 1991-09-05 | 1993-03-12 | Hitachi Ltd | センスアンプ駆動回路 |
JPH08190437A (ja) * | 1994-08-04 | 1996-07-23 | Mitsubishi Electric Corp | 半導体装置および電源電圧発生回路 |
JP2000285676A (ja) * | 1999-03-26 | 2000-10-13 | Fujitsu Ltd | オーバードライブ方式のセンスアンプを有するメモリデバイス |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009020952A (ja) * | 2007-07-11 | 2009-01-29 | Elpida Memory Inc | 半導体記憶装置 |
JP2010102808A (ja) * | 2008-10-27 | 2010-05-06 | Elpida Memory Inc | 半導体記憶装置 |
JP6259889B1 (ja) * | 2016-11-04 | 2018-01-10 | 力晶科技股▲ふん▼有限公司 | 半導体記憶装置 |
JP2018073449A (ja) * | 2016-11-04 | 2018-05-10 | 力晶科技股▲ふん▼有限公司 | 半導体記憶装置 |
US11735264B2 (en) | 2018-11-20 | 2023-08-22 | National University Corporation Shizuoka University | Drive circuit and electronic device |
JP7411531B2 (ja) | 2020-10-23 | 2024-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7349275B2 (en) | 2008-03-25 |
US20070097769A1 (en) | 2007-05-03 |
US7486579B2 (en) | 2009-02-03 |
JP4824500B2 (ja) | 2011-11-30 |
US20080159034A1 (en) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4824500B2 (ja) | 半導体記憶装置 | |
KR100223990B1 (ko) | 반도체 기억장치 | |
US8675422B2 (en) | Semiconductor device | |
JP4305960B2 (ja) | 強誘電体メモリ装置 | |
US6525972B2 (en) | Semiconductor memory device with boosting control circuit and control method | |
US6707717B2 (en) | Current sense amplifier with dynamic pre-charge | |
JP5352077B2 (ja) | 半導体集積回路 | |
US7203128B2 (en) | Ferroelectric memory device and electronic apparatus | |
US8503247B2 (en) | Semiconductor storage apparatus, and method and system for boosting word lines | |
KR100848418B1 (ko) | 강유전체 메모리 장치, 전자 기기 및 강유전체 메모리장치의 구동 방법 | |
US9401192B2 (en) | Ferroelectric memory device and timing circuit to control the boost level of a word line | |
US20060013033A1 (en) | Ferroelectric memory device and electronic apparatus | |
US7894279B2 (en) | Semiconductor storage device comprising reference cell discharge operation load reduction | |
US4875195A (en) | Semiconductor device with a reference voltage generator | |
EP0790618A1 (en) | Semiconductor memory device capable of setting the magnitude of substrate voltage in accordance with the mode | |
US7599230B2 (en) | Semiconductor memory apparatus and method of driving the same | |
US5946229A (en) | Semiconductor device having device supplying voltage higher than power supply voltage | |
JPH0935476A (ja) | 可変プレート電圧発生回路を具備する半導体メモリ装置 | |
US6166945A (en) | Method for controlling memory cell having long refresh interval | |
US7864598B2 (en) | Dynamic random access memory device suppressing need for voltage-boosting current consumption | |
JP3094913B2 (ja) | 半導体回路 | |
KR100613445B1 (ko) | 고전압 감지회로 및 이를 이용한 고전압 펌핑장치 | |
US20080012629A1 (en) | Active driver for use in semiconductor device | |
KR101218604B1 (ko) | 반도체 메모리 장치 | |
US7385836B2 (en) | Ferroelectric random access memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110908 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |