JP2007123628A - 半導体製造方法及びサテライト - Google Patents

半導体製造方法及びサテライト Download PDF

Info

Publication number
JP2007123628A
JP2007123628A JP2005315165A JP2005315165A JP2007123628A JP 2007123628 A JP2007123628 A JP 2007123628A JP 2005315165 A JP2005315165 A JP 2005315165A JP 2005315165 A JP2005315165 A JP 2005315165A JP 2007123628 A JP2007123628 A JP 2007123628A
Authority
JP
Japan
Prior art keywords
satellite
substrate
fixing portion
group
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005315165A
Other languages
English (en)
Other versions
JP4844086B2 (ja
Inventor
Yoshihiko Hanamaki
吉彦 花巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005315165A priority Critical patent/JP4844086B2/ja
Priority to US11/453,981 priority patent/US20070099355A1/en
Priority to DE102006043991A priority patent/DE102006043991A1/de
Priority to CN200610159526XA priority patent/CN1956151B/zh
Publication of JP2007123628A publication Critical patent/JP2007123628A/ja
Application granted granted Critical
Publication of JP4844086B2 publication Critical patent/JP4844086B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/12Substrate holders or susceptors
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】基板上にV族元素又はIV族元素を2種類以上有する混晶化合物半導体薄膜を有機金属気相成長法により成膜する際に、その薄膜の組成の面内分布を均一化する。
【解決手段】サテライトに基板をセットする工程と、サテライトを通じて基板に熱エネルギーを供給しながら、基板上にV族元素又はIV族元素を2種類以上有する混晶化合物半導体薄膜を有機金属気相成長法により成膜する工程とを有し、サテライトとして、基板を載置する平坦なサテライト本体と基板の外周部を固定する外周固定部とを有し、外周固定部が基板の外周部の360°全周ではなく一部のみに接触するものを用いる。
【選択図】図1

Description

本発明は、基板上にV族元素又はIV族元素を2種類以上有する混晶化合物半導体薄膜を有機金属気相成長法により成膜する際に、その薄膜の組成の面内分布を均一化することができる半導体製造方法、及びその際に用いるサテライトに関するものである。
InP基板やGaAs基板上に化合物半導体を結晶成長することで半導体レーザ等の半導体光素子が製造される。化合物半導体として、代表的にはII族原子とIV族原子が結合したII−IV族化合物半導体と、III族原子とV族原子が結合したIII−V族化合物半導体がある。そして、複数のII・III族原子とIV・V族原子が結合した様々な組成の混晶化合物半導体が存在する。混晶化合物半導体として、例えばZnMgSSe,InGaAsP,GaAsP,ZnSSe,GaPN,GaNAsなどがある。
これらの混晶化合物半導体をInP基板やGaAs基板上に結晶成長するプロセスとして、有機金属気相成長法(Metal Organic Chemical Vapor Deposition: MOCVD)がある。このMOCVDでは、まず、結晶成長を行う基板をMOCVD装置の反応炉内にあるサテライトにセットする。このサテライトは基板と接触しており、このサテライトを通じて基板に熱エネルギーを加え、基板の温度(成長温度)を例えば700℃にして結晶成長を行う。
また、原材料として、例えば、トリメチルインジウム(TMI),トリメチルガリウム(TMG),トリメチルアルミニウム(TMA),フォスフィン(PH),アルシン(AsH),シラン(SiH),ジエチルジンク(DEZn)などを反応炉内に供給する。そし、これらの原材料を熱エネルギーにより熱分解し、Al,Ga,In,As,Pからなる化合物半導体を基板上に結晶成長していく。この際、原材料のガス流量をマスフローコントローラにより調整することで各層の組成を調整する。
ここで、図14は、従来のサテライトに基板がセットされた状態を示す上面図であり、図15は、図14のA−A´における断面図である。従来のサテライト11には、基板12が脱落しないように基板の外周部を固定する外周固定部11cが、基板12の外周部の360°全周に接触するように設けられている。
しかし、従来の結晶成長装置ではサテライトから基板へ均一に熱エネルギーを供給することが難しく、基板端部の方が基板中心部よりも温度が高くなることがわかっている(例えば、非特許文献1参照)。
Journal of Cystal Growth Vol. 266 P340-P346
混晶化合物半導体においてII・III族原子とIV・V族原子の組成比は成長温度に非常に敏感である。このため、基板面内に温度分布がある状態で結晶成長を行うと、その温度分布を反映した組成分布が基板面内に生じてしまう。この傾向はII・III族原子よりもIV・V族原子の方が顕著である。このため、例えばV族原子を2種類有するInGaAsPの成長では、基板面内の温度分布を反映した結果、基板端部の方が基板中心部よりもPの組成比が大きくなり、光学バンドギャップが大きくなる。従って、この半導体を光素子の活性層に用いると、光素子の発光波長に基板面内分布が生じてしまい、期待される発光波長の条件を満たせなくなるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、基板上にV族元素又はIV族元素を2種類以上有する混晶化合物半導体薄膜を有機金属気相成長法により成膜する際に、その薄膜の組成の面内分布を均一化することができる半導体製造方法、及びその際に用いるサテライトを得るものである。
本発明に係る半導体製造方法は、サテライトに基板をセットする工程と、サテライトを通じて基板に熱エネルギーを供給しながら、基板上にV族元素又はIV族元素を2種類以上有する混晶化合物半導体薄膜を有機金属気相成長法により成膜する工程とを有し、サテライトとして、基板を載置する平坦なサテライト本体と基板の外周部を固定する外周固定部とを有し、外周固定部が基板の外周部の360°全周ではなく一部のみに接触するものを用いる。本発明のその他の特徴は以下に明らかにする。
本発明により、基板上にV族元素又はIV族元素を2種類以上有する混晶化合物半導体薄膜を有機金属気相成長法により成膜する際に、その薄膜の組成の面内分布を均一化することができる。
実施の形態1.
以下、本発明の実施の形態1に係る半導体製造方法について図面を参照しながら説明する。
まず、図1に示すように、サテライト11に基板12をセットする。図2は図1のA−A´における断面図であり、図3は図1のB−B´における断面図である。サテライト11は、基板12を載置する平坦なサテライト本体11aと、基板12の外周部を固定する外周固定部11bとを有する。図1では外周固定部11bは、4つのツメからなる。そして、外周固定部11bは、基板12の外周部の360°全周ではなく一部のみに接触する。また、サテライト11はサセプタ上に設けられ回転する。
次に、サテライト11を通じて基板12に熱エネルギーを供給しながら、基板12上にV族元素又はIV族元素を2種類以上有する混晶化合物半導体薄膜を有機金属気相成長法により成膜する。
具体的には、表1に示すように、n型GaAs基板上に、Siが添加されたn型GaAs又はA1GaAsからなるバッファー層、n型A1GaInPからなるクラッド層、不純物が添加されていないInGaPからなるガイド層、GaAsPからなる活性層、不純物が添加されていないInGaPガイド層、Znが添加されたP型AlGaInPクラッド層、P型InGaPからなるBDR(Band Discontinuity Redaction)層、GaAsからなるコンタクト層を順番に成長する。
Figure 2007123628
図4は、完成した半導体レーザの一例を示す斜視図である。n型基板1上にn型バッファー層2、n型クラッド層3、量子井戸構造4、p型コンタクト層5、p型キャップ層6が形成され、p型コンタクト層5とp型キャップ層6の両側にn型電流ブロック層7が形成されている。そして、n型基板1の下側にn型電極8、p型キャップ層6の上側にp型電極9が形成されている。
図5は、本発明の実施の形態1に係るサテライトを用いて成長した半導体光素子の活性層のPL(Photoluminescence)波長分布であり、図6は、従来のサテライトを用いて成長した半導体光素子の活性層のPL波長分布である。これらの図は、中心波長に対する相対波長を示している。この結果から、従来のサテライトを用いた場合に比べ、本実施の形態に係るサテライトを用いた場合は、波長分布が10nm程度改善しており、半導体光素子の活性層の組成の面内分布を均一化することができることが分かる。
よって、上記のように外周固定部が基板の外周部の360°全周ではなく一部のみに接触するサテライトを用いることで、基板上にV族元素又はIV族元素を2種類以上有する混晶化合物半導体薄膜を有機金属気相成長法により成膜する際に、その薄膜の組成の面内分布を均一化することができる。これにより、1つの基板から発光波長(発振波長)が同じ半導体光素子を多数作製することができるため、半導体光素子の作製歩留まりが向上する。
ただし、サテライト上に基板を固定し、かつサテライト周囲の基板温度を実効的に下げるためには、外周固定部が基板の外周部の10〜80%、より好ましくは10%〜40%に接触するようにする必要がある。
また、図1はツメが4つの場合を示しているがこれは一例であり、図7に示すようにツメの数が3つの場合や、図8に示すようにツメの数が5つの場合や、図9に示すようにツメの数が6つの場合や、図10に示すようにツメの数が7つの場合や、図11に示すようにツメの数が8つの場合であってもよい。即ち、サテライトとして、外周固定部が3〜8個のツメからなるものを用いることができる。これは、2個ではウェハをサテライト上に固定することができず、9個以上ではサテライト周囲の温度を実効的に下げることができないからである。
サテライト本体は一般的にカーボン(炭素)で作製され、外周固定部はサテライト本体を切削することで形成される。また、ツメが全くない平坦なサテライト本体に外周固定部としてネジを取り付けることでサテライトを形成してもよい。これにより、サテライト本体を平坦なものにすることができるため、サテライトの量産に有利となる。この場合、ネジとして、円柱型又は四角柱型のものを用いることができる。そして、ネジの材質は、サテライトとカーボン、Si0(石英)又はBN(窒化ボロン)の何れかを用いることができる。また、ネジ部の長さはサテライトの厚みより短く、ネジ頭はサテライトの外周部厚と同じにする。
なお、上記の例では、GaAsPを活性層に有する半導体光素子を例に挙げて説明したが、例えばZnMgSSe,InGaAsP,GaAsP,ZnSSe,GaPN,GaNAsなどのV族元素又はIV族元素を2種以上有する混晶化合物半導体を活性層に用いた半導体光素子全般に本発明を適用することができる。
実施の形態2.
実施の形態2では、サテライトとして、静電チャック又は真空吸着により基板を固定するものを用いる。これにより、サテライト本体を平坦なものにすることができるため、サテライトの量産に有利となる。
ここで、静電チャックとは、サテライトの上に誘電体層を設け、サテライトと基板の間に電圧を印加し、基板とサテライトとの間に発生するカで基板をサテライト上に固定するものである。なお、静電チャックの技術は広く知られているが、これをMOCVD装置に応用した例は見られない。
本発明の実施の形態1に係るサテライトに基板がセットされた状態を示す上面図である。 図1のA−A´における断面図である。 図1のB−B´における断面図である。 完成した半導体レーザの一例を示す斜視図である。 本発明の実施の形態1に係るサテライトを用いて成長した半導体光素子の活性層のPL波長分布である。 従来のサテライトを用いて成長した半導体光素子の活性層のPL波長分布である。 外周固定部が3つのツメからなる場合のサテライトを示す上面図である。 外周固定部が5つのツメからなる場合のサテライトを示す上面図である。 外周固定部が6つのツメからなる場合のサテライトを示す上面図である。 外周固定部が7つのツメからなる場合のサテライトを示す上面図である。 外周固定部が8つのツメからなる場合のサテライトを示す上面図である。 円柱型のネジを示す斜視図である。 四角柱型のネジを示す斜視図である。 従来のサテライトに基板がセットされた状態を示す上面図である。 図14のA−A´における断面図である。
符号の説明
11 サテライト
11a サテライト本体
11b 外周固定部
12 基板

Claims (16)

  1. サテライトに基板をセットする工程と、
    前記サテライトを通じて前記基板に熱エネルギーを供給しながら、前記基板上にV族元素又はIV族元素を2種類以上有する混晶化合物半導体薄膜を有機金属気相成長法により成膜する工程とを有し、
    前記サテライトとして、前記基板を載置する平坦なサテライト本体と前記基板の外周部を固定する外周固定部とを有し、前記外周固定部が前記基板の外周部の360°全周ではなく一部のみに接触するものを用いることを特徴とする半導体製造方法。
  2. 前記サテライトとして、前記外周固定部が前記基板の外周部の10〜80%に接触するものを用いることを特徴とする請求項1に記載の半導体製造方法。
  3. 前記サテライトとして、前記外周固定部が3〜8個のツメからなるものを用いることを特徴とする請求項1又は2に記載の半導体製造方法。
  4. 前記サテライトとして、前記外周固定部が前記サテライト本体を切削することで形成されたものを用いることを特徴とする請求項1〜3の何れか1項に記載の半導体製造方法。
  5. 前記サテライトとして、前記サテライト本体に前記外周固定部としてネジが取り付けられたものを用いることを特徴とする請求項1〜4の何れか1項に記載の半導体製造方法。
  6. 前記ネジとして、円柱型又は四角柱型のものを用いることを特徴とする請求項5に記載の半導体製造方法。
  7. 前記ネジとして、材質がカーボン、石英、又は窒化ボロンの何れかからものを用いることを特徴とする請求項5又は6に記載の半導体製造方法。
  8. サテライトに基板をセットする工程と、
    前記サテライトを通じて前記基板に熱エネルギーを供給しながら、前記基板上にV族元素又はIV族元素を2種類以上有する混晶化合物半導体薄膜を有機金属気相成長法により成膜する工程とを有し、
    前記サテライトとして、前記基板を静電チャック又は真空吸着により固定するものを用いることを特徴とする半導体製造方法。
  9. 結晶成長時に基板がセットされ、前記基板上にV族元素又はIV族元素を2種類以上有する混晶化合物半導体薄膜を有機金属気相成長法により成膜する際に前記基板に熱エネルギーを供給するサテライトであって、
    前記基板を載置する平坦なサテライト本体と前記基板の外周部を固定する外周固定部とを有し、
    前記外周固定部が前記基板の外周部の360°全周ではなく一部のみに接触することを特徴とするサテライト。
  10. 前記外周固定部が前記基板の外周部の10〜80%に接触することを特徴とする請求項9に記載のサテライト。
  11. 前記外周固定部が3〜8個のツメからなることを特徴とする請求項9又は10に記載のサテライト。
  12. 前記外周固定部が前記サテライト本体を切削することで形成されていることを特徴とする請求項9〜11の何れか1項に記載のサテライト。
  13. 前記サテライト本体に前記外周固定部としてネジが取り付けられていることを特徴とする請求項9〜12の何れか1項に記載のサテライト。
  14. 前記ネジは、円柱型又は四角柱型であることを特徴とする請求項13に記載のサテライト。
  15. 前記ネジは、材質がカーボン、石英、又は窒化ボロンの何れかであることを特徴とする請求項13又は14に記載のサテライト。
  16. 結晶成長時に基板がセットされ、前記基板上にV族元素又はIV族元素を2種類以上有する混晶化合物半導体薄膜を有機金属気相成長法により成膜する際に前記基板に熱エネルギーを供給するサテライトであって、
    前記基板を静電チャック又は真空吸着により固定することを特徴とするサテライト。
JP2005315165A 2005-10-28 2005-10-28 半導体製造方法及びサテライト Active JP4844086B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005315165A JP4844086B2 (ja) 2005-10-28 2005-10-28 半導体製造方法及びサテライト
US11/453,981 US20070099355A1 (en) 2005-10-28 2006-06-16 Satellite and method of manufacturing a semiconductor film using the satellite
DE102006043991A DE102006043991A1 (de) 2005-10-28 2006-09-19 Verfahren zum Herstellen eines Halbleiters und Satellit
CN200610159526XA CN1956151B (zh) 2005-10-28 2006-09-22 半导体制造方法及附属装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005315165A JP4844086B2 (ja) 2005-10-28 2005-10-28 半導体製造方法及びサテライト

Publications (2)

Publication Number Publication Date
JP2007123628A true JP2007123628A (ja) 2007-05-17
JP4844086B2 JP4844086B2 (ja) 2011-12-21

Family

ID=37912984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005315165A Active JP4844086B2 (ja) 2005-10-28 2005-10-28 半導体製造方法及びサテライト

Country Status (4)

Country Link
US (1) US20070099355A1 (ja)
JP (1) JP4844086B2 (ja)
CN (1) CN1956151B (ja)
DE (1) DE102006043991A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020071308A1 (ja) * 2018-10-04 2020-04-09 東洋炭素株式会社 サセプタ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012043983A (ja) * 2010-08-19 2012-03-01 Fuji Electric Co Ltd 多層膜形成方法およびそれに用いる成膜装置
CN105800547B (zh) * 2016-04-08 2017-06-16 厦门大学 用于化学机械抛光圆片级超薄硅片的临时黏合方法
CN108950680A (zh) * 2018-08-09 2018-12-07 上海新昇半导体科技有限公司 外延基座及外延设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117195A (ja) * 1984-11-10 1986-06-04 Agency Of Ind Science & Technol 気相成長方法
JPS62221128A (ja) * 1986-03-24 1987-09-29 Hitachi Electronics Eng Co Ltd 処理装置
JPS6446917A (en) * 1987-08-18 1989-02-21 Toshiba Corp Chemical vapor growth device
JPH07249580A (ja) * 1994-03-14 1995-09-26 Fujitsu Ltd 薄膜製造装置
JPH1174203A (ja) * 1997-06-25 1999-03-16 Sony Corp 窒化物系iii−v族化合物半導体の成長方法および成長装置
JP2002343727A (ja) * 2001-05-21 2002-11-29 Hitachi Ltd 結晶成長方法及び結晶成長装置並びに半導体デバイスの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141893A (en) * 1988-12-22 1992-08-25 Ford Microelectronics Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate
US5077875A (en) * 1990-01-31 1992-01-07 Raytheon Company Reactor vessel for the growth of heterojunction devices
US5695568A (en) * 1993-04-05 1997-12-09 Applied Materials, Inc. Chemical vapor deposition chamber
US5837058A (en) * 1996-07-12 1998-11-17 Applied Materials, Inc. High temperature susceptor
US6020750A (en) * 1997-06-26 2000-02-01 International Business Machines Corporation Wafer test and burn-in platform using ceramic tile supports
KR100505310B1 (ko) * 1998-05-13 2005-08-04 동경 엘렉트론 주식회사 성막 장치 및 방법
US6320736B1 (en) * 1999-05-17 2001-11-20 Applied Materials, Inc. Chuck having pressurized zones of heat transfer gas
US7381276B2 (en) * 2002-07-16 2008-06-03 International Business Machines Corporation Susceptor pocket with beveled projection sidewall
DE10261362B8 (de) * 2002-12-30 2008-08-28 Osram Opto Semiconductors Gmbh Substrat-Halter
US20050042881A1 (en) * 2003-05-12 2005-02-24 Tokyo Electron Limited Processing apparatus
KR100513276B1 (ko) * 2003-05-23 2005-09-09 삼성전자주식회사 웨이퍼 고정 스핀 척

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117195A (ja) * 1984-11-10 1986-06-04 Agency Of Ind Science & Technol 気相成長方法
JPS62221128A (ja) * 1986-03-24 1987-09-29 Hitachi Electronics Eng Co Ltd 処理装置
JPS6446917A (en) * 1987-08-18 1989-02-21 Toshiba Corp Chemical vapor growth device
JPH07249580A (ja) * 1994-03-14 1995-09-26 Fujitsu Ltd 薄膜製造装置
JPH1174203A (ja) * 1997-06-25 1999-03-16 Sony Corp 窒化物系iii−v族化合物半導体の成長方法および成長装置
JP2002343727A (ja) * 2001-05-21 2002-11-29 Hitachi Ltd 結晶成長方法及び結晶成長装置並びに半導体デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020071308A1 (ja) * 2018-10-04 2020-04-09 東洋炭素株式会社 サセプタ

Also Published As

Publication number Publication date
CN1956151B (zh) 2011-08-17
CN1956151A (zh) 2007-05-02
US20070099355A1 (en) 2007-05-03
DE102006043991A1 (de) 2007-05-03
JP4844086B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
JP4999866B2 (ja) 窒化ガリウム系半導体ヘテロ構造体の成長方法
US7981713B2 (en) Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same
US20060225643A1 (en) AlGaN substrate and production method thereof
JP5509680B2 (ja) Iii族窒化物結晶及びその製造方法
JP4981602B2 (ja) 窒化ガリウム基板の製造方法
JP2011084469A (ja) GaN単結晶基板の製造方法及びインゴット
US20070215901A1 (en) Group III-V nitride-based semiconductor substrate and method of fabricating the same
JP2007243152A (ja) Iii−n層の選択的マスキング方法、自立iii−n層もしくはデバイスの製造方法、および当該方法により得られる製品
JP2000091234A (ja) 窒化物系iii−v族化合物半導体の製造方法
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP4844086B2 (ja) 半導体製造方法及びサテライト
JP2006273716A (ja) GaN単結晶基板の製造方法
US7928447B2 (en) GaN crystal substrate, fabricating method of GaN crystal substrate, and light-emitting device
JP5557180B2 (ja) 半導体発光素子の製造方法
JP2006100518A (ja) 基板表面処理方法及びiii族窒化物系化合物半導体発光素子の製造方法。
JP2003526203A (ja) III族−N、(III−V)族−Nおよび金属−窒素の所定成分による層構造をSi基板上に作成する方法および装置
JP2005203418A (ja) 窒化物系化合物半導体基板及びその製造方法
JP4363415B2 (ja) 結晶膜、結晶基板および半導体装置
JP2519232B2 (ja) 化合物半導体結晶層の製造方法
JP2005057064A (ja) Iii族窒化物半導体層およびその成長方法
JP2002299251A (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP2009177027A (ja) 化合物半導体基板の製造方法および化合物半導体基板並びに発光素子
JP5672261B2 (ja) 窒化ガリウム結晶
JP3156514B2 (ja) 半導体エピタキシャルウェハの製造方法
US20190189849A1 (en) Air void structures for semiconductor fabrication

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4844086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250