CN1956151A - 半导体制造方法及附属装置 - Google Patents
半导体制造方法及附属装置 Download PDFInfo
- Publication number
- CN1956151A CN1956151A CNA200610159526XA CN200610159526A CN1956151A CN 1956151 A CN1956151 A CN 1956151A CN A200610159526X A CNA200610159526X A CN A200610159526XA CN 200610159526 A CN200610159526 A CN 200610159526A CN 1956151 A CN1956151 A CN 1956151A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- auxiliary equipment
- substrate
- fixed part
- periphery fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/12—Substrate holders or susceptors
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明的半导体制造方法包括:在附属装置上设置衬底的工序;以及通过附属装置给衬底供给热能,并在衬底上把拥有两种以上V族元素或者IV族元素的混晶化合物半导体薄膜用有机金属气相生长法成膜的工序,附属装置设有承放衬底的平坦的附属装置本体与固定衬底的外周部的外周固定部,外周固定部不与衬底的外周部360°全周接触,而只与一部分接触。从而,在衬底上把拥有两种以上V族元素或者IV族元素的混晶化合物半导体薄膜用有机金属气相生长法成膜时,使该薄膜组分面内分布均一化。
Description
技术领域
本发明涉及一种半导体制造方法以及此时使用的附属装置(satellite)。具体地说,在衬底上把拥有两种以上V族元素或者IV族元素的混晶化合物半导体薄膜,用有机金属气相生长法成膜时,使其薄膜组分的面内分布均一化的半导体制造方法以及此时使用的附属装置。
背景技术
通过在InP衬底或GaAS衬底上晶体生长化合物半导体,制造出了半导体激光器等半导体光元件。作为化合物半导体,代表性的有II族原子与IV族原子相结合的II-IV族化合物半导体、III族原子与V族原子相结合的III-V族化合物半导体。而且存在多个II/III族原子与IV/V族原子相结合的各种各样的结构的混晶化合物半导体。混晶化合物半导体举例为ZnMgSSe、InGaAsP、GaAsP、ZnSSe、GaPN、GaNAs等。
作为使这些混晶化合物半导体在InP衬底与GaAs衬底上晶体生长的工艺有有机金属气相生长法(Metal Organic Chemical VaporDeposition:MOCVD)。在该MOCVD过程中,首先将进行晶体生长的衬底设置在MOCVD装置的反应炉内的附属装置上面。该附属装置与衬底接触,通过附属装置给衬底增加热能,把衬底的温度(生长温度)例如调到700℃,进行晶体生长。
另外,例如将三甲基铟(TMI)、三甲基镓(TMG)、三甲基铝(TMA)、磷化氢(PH3)、砷化氢(AsH3)、硅烷(SiH4)、二乙基锌(DEZn)等作为原材料提供到反应炉内。将这些原材料用热能热解,把由Al、Ga、In、As、P组成的化合物半导体在衬底上进行晶体生长。这时用质流量控制器调整原材料气流量,从而调整各层的组分。
在这里图14表示在传统附属装置上设置衬底的状态的俯视图。图15是图14的A-A’上的剖面图。传统附属装置11,为防止衬底12脱落,使固定衬底的外周部的外周固定部11c与衬底12的外周部360°全周接触。
但是从传统晶体生长装置,附属装置很难给衬底均一地供给热能,衬底端部的温度比衬底中心部高(例如参照非专利文献1)。
[非专利文献1]Journal of Cystal Growth Vol.266 P340-P346
发明内容
在混晶化合物半导体中II/III族原子与IV/V族原子的组分比对生长温度非常敏感。因此,若在衬底面内有温度分布的状态下进行晶体生长,则衬底面内会产生反映该温度分布的组分分布。这个倾向IV/V族原子比II/III族原子显著。因此,例如在拥有两种V族原子的InGaAsP的生长中,反映衬底面内的温度分布的结果,P的组分比在衬底端部大于衬底中心,且光禁带变大。因而,一旦将该半导体用于光元件的活性层,就会在光元件的发光波长上产生衬底面内分布,存在无法满足所期待的发光波长的条件的问题。
本发明为解决上述问题构思而成,其目的在于,得到在衬底上把拥有两种以上V族元素或者IV族元素的混晶化合物半导体薄膜用有机金属气相生长法成膜时能够使其薄膜组分的面内分布均一化的半导体制造方法以及此时使用的附属装置。
本发明的半导体制造方法包括:在附属装置设置衬底的工序;以及通过附属装置给衬底供给热能并在衬底上把拥有两种以上V族元素或者IV族元素的混晶化合物半导体薄膜用有机金属气相生长法成膜的工序,附属装置设有承放衬底的平坦的附属装置本体和固定衬底外周部的外周固定部,外周固定部不与衬底外周部360°全周接触,而只与一部分接触。本发明的其他特征在以下说明中更加清晰。
根据本发明,在衬底上把拥有两种以上V族元素或者IV族元素的混晶化合物半导体薄膜用有机金属气相生长法成膜时,可使该薄膜组分的面内分布均一化。
附图说明
图1是表示在本发明实施例1的附属装置上设置衬底的状态的俯视图。
图2是图1的A-A’上的剖面图。
图3是图1的B-B’上的剖面图。
图4是一例表示已完成的半导体激光器的透视图。
图5是使用本发明实施例1的附属装置生长的半导体光元件的活性层的PL波长分布。
图6是使用传统附属装置生长的半导体光元件的活性层的PL波长分布。
图7是表示外周固定部由3个凸爪构成时的附属装置的俯视图。
图8是表示外周固定部由5个凸爪构成时的附属装置的俯视图。
图9是表示外周固定部由6个凸爪构成时的附属装置的俯视图。
图10是表示外周固定部由7个凸爪构成时的附属装置的俯视图。
图11是表示外周固定部由8个凸爪构成时的附属装置的俯视图。
图12是表示圆柱型螺钉的透视图。
图13是表示四棱柱型螺钉的透视图。
图14是表示在传统附属装置上设置衬底的状态的俯视图。
图15是图14的A-A’上的剖面图。
符号说明
11 附属装置,11a 附属装置本体,11b 外周固定部,12 衬底。
具体实施方式
实施例1
以下,参照附图说明本发明的实施例1的半导体制造方法。
首先,如图1所示,在附属装置11上设置衬底12。图2是图1的A-A’上的剖面图,图3是图1的B-B’上的剖面图。附属装置11设有承放衬底12的平坦的附属装置本体11a与固定衬底12的外周部的外周固定部11b。在图1中外周固定部11b由4个凸爪构成。并且,外周固定部11b不与衬底12的外周部360°全周接触,而只与一部分接触。而且附属装置11设在基座上并旋转。
其次,通过附属装置11给衬底12供给热能,并在衬底12上把拥有两种以上V族元素或者IV族元素的混晶化合物半导体薄膜用有机金属气相生长法成膜。
具体地说,如表1所示,在n型GaAs衬底上,将添加Si的n型GaAs或者由AlGaAs构成的缓冲层、由n型AlGaInP构成的包层、由未添加杂质的InGaP构成的引导层、由GaAsP构成的活性层、未添加杂质的InGaP引导层、添加Zn的P型AlGaInP包层、由P型InGaP构成的BDR(Band Discontinuity Redaction)层、由GaAs构成的接触层,按该顺序生长。
[表1]
层的名称 | 材料 | 杂质 | 载流子浓度(1018/cm3) | 厚度(nm) |
接触层 | GaAs | Zn | 10-30 | 100-500 |
BDR | InGaP | Zn | 1.0-3.0 | 20-100 |
p-包层 | AlGaInP | Zn | 1.0-2.0 | 500-1500 |
引导层 | InGaP | --- | --- | 500-1500 |
活性层 | GaAsP | --- | --- | 5-12 |
引导层 | InGaP | --- | --- | 500-1500 |
n-包层 | AlGaInP | Si | 0.5-1.5 | 500-1500 |
缓冲层 | GaAs | Si | 0.5-1.5 | 200-700 |
衬底 | GaAs | Si | --- | --- |
图4是一例表示已完成的半导体激光器的透视图。在n型衬底1上形成n型缓冲层2、n型包层3、量子阱构造4、p型接触层5、p型覆盖层6,在p型接触层5与p型覆盖层6的两侧形成n型电流阻挡层7。并且,在n型衬底1的下侧形成n型电极8、在p型覆盖层6的上侧形成p型电极9。
图5是使用本发明实施例1的附属装置而生长的半导体光元件的活性层的PL(Photoluminescence)波长分布。图6是使用传统附属装置生长的半导体光元件的活性层的PL波长分布。这些图表示相对于中心波长的相对波长。由该结果可知,比起使用传统附属装置,使用了本实施例的附属装置时,波长分布改善了10nm左右,可以使半导体光元件的活性层组分面内分布均一化。
因此,如上所述使用外周固定部不与衬底的外周部360°全周接触,而只与一部分接触的附属装置,在衬底上把拥有两种以上V族元素或者IV族元素的混晶化合物半导体薄膜用有机金属气相生长法成膜时,可以使该薄膜组分面内分布均一化。因此可从一个衬底制作发光波长(振荡波长)相同的许多半导体光元件,使半导体光元件的制作成品率得到改善。
但是,为了在附属装置上固定衬底,且有效降低附属装置周围的衬底温度,需要使外周固定部与衬底的外周部以10%~80%、最好是以10%~40%接触。
还有,在图1示出一例有4个凸爪的情形,也可包括如图7所示的3个凸爪的情形;如图8所示的5个凸爪的情形;如图9所示的6个凸爪的情形;如图10所示的7个凸爪的情形;以及如图11所示的8个凸爪的情形。即,可以使用外周固定部有3~8个凸爪的附属装置。这是因为使用2个无法在附属装置上固定晶片,而使用9个以上无法有效降低附属装置周围的温度。
附属装置本体一般由碳(碳素)制成,外周固定部通过切削附属装置本体来形成。另外,也可在完全没有凸爪的平坦的附属装置本体上,作为外周固定部安装螺钉来形成附属装置。因此可以使附属装置本体平坦,有利于附属装置的大量生产。这时,如图12、图13所示,螺钉可以使用圆柱型或者四棱柱型。而且,螺钉的材料可与附属装置采用碳、SiO2(石英)或者BN(氮化硼)中的任一种。另外,螺钉部的长度要比附属装置的厚度短,螺帽要跟附属装置的外周部的厚度相同。
上述例中举例说明了活性层包括GaAsP的半导体光元件,但本发明可适用于例如将ZnMgSSe、InGaAsP、GaAsP、ZnSSe、GaPN、GaNAs等拥有两种以上V族元素或者IV族元素的混晶化合物半导体在活性层上使用的所有半导体光元件。
实施例2
在实施例2中,作为附属装置,使用静电卡盘或者通过真空吸附方式固定衬底的装置。因而,能使附属装置本体平坦,有利于附属装置的大量生产。
在这里,静电卡盘在附属装置上设置电介质层,在附属装置与衬底之间施加电压,利用衬底与附属装置之间产生的力,把衬底固定在附属装置上。虽然静电卡盘的技术广为人知,但是没有将它应用在MOCVD装置上的例子。
Claims (16)
1.一种半导体制造方法,其特征在于包括:
在附属装置上设置衬底的工序;以及
通过上述附属装置给上述衬底供给热能,并在上述衬底上把拥有两种以上V族元素或者IV族元素的混晶化合物半导体薄膜用有机金属气相生长法成膜的工序,
上述附属装置设有承放上述衬底的平坦的附属装置本体和固定上述衬底的外周的外周固定部,上述外周固定部不与上述衬底外周固定部的360°全周接触,而只与一部分接触。
2.如权利要求1所述的半导体制造方法,其特征在于:上述附属装置的上述外周固定部与上述衬底的10%~80%的外周接触。
3.如权利要求1所述的半导体制造方法,其特征在于:上述附属装置的上述外周固定部由3~8个凸爪形成。
4.如权利要求1所述的半导体制造方法,其特征在于:上述附属装置的上述外周固定部通过切削上述附属装置本体来形成。
5.如权利要求1所述的半导体制造方法,其特征在于:在上述附属装置的上述附属装置本体上安装螺钉作为上述外周固定部。
6.如权利要求5所所述的半导体制造方法,其特征在于:上述螺钉采用圆柱型或者四棱柱型的螺钉。
7.如权利要求5所述的半导体制造方法,其特征在于:作为上述螺钉的材料采用碳、石英或氮化硼中的任一种。
8.一种半导体制造方法,其特征在于包括:
在附属装置上设置衬底的工序;以及
通过上述附属装置给上述衬底供给热能,并在上述衬底上把拥有两种以上V族元素或者IV族元素的混晶化合物半导体薄膜用有机金属气相生长法成膜的工序,
作为附属装置,用静电卡盘或者通过真空吸附方式固定上述衬底。
9.一种附属装置,在晶体生长时设置衬底,并在上述衬底上把拥有两种以上V族元素或者IV族元素的混晶化合物半导体薄膜用有机金属气相生长法成膜时,给上述衬底供给热能,其特征在于:
设有承放上述衬底的平坦的附属装置本体和固定上述衬底的外周的外周固定部,
上述外周固定部不与上述衬底的外周部360°全周接触,而只与一部分接触。
10.如权利要求9所述的附属装置,其特征在于:所述外周固定部与所述衬底的外周部的10%~80%接触。
11.如权利要求9所述的附属装置,其特征在于:所述外周固定部由3~8个凸爪形成。
12.如权利要求9所述的附属装置,其特征在于:所述外周固定部通过切削上述附属装置本体来形成。
13.如权利要求9所述的附属装置,其特征在于:在上述附属装置本体上安装螺钉作为上述外周固定部。
14.如权利要求13所述的附属装置,其特征在于:上述螺钉采用圆柱型或者四棱柱型的螺钉。
15.如权利要求13所述的附属装置,其特征在于:作为上述螺钉的材料采用碳、石英或氮化硼中的任一种。
16.一种附属装置,在晶体生长时设置衬底,并在上述衬底上把拥有两种以上V族元素或者IV族元素的混晶化合物半导体薄膜用有机金属气相生长法成膜时,给上述衬底供给热能,其特征在于:
用静电卡盘或者通过真空吸附方式固定上述衬底。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005315165A JP4844086B2 (ja) | 2005-10-28 | 2005-10-28 | 半導体製造方法及びサテライト |
JP2005-315165 | 2005-10-28 | ||
JP2005315165 | 2005-10-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1956151A true CN1956151A (zh) | 2007-05-02 |
CN1956151B CN1956151B (zh) | 2011-08-17 |
Family
ID=37912984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200610159526XA Active CN1956151B (zh) | 2005-10-28 | 2006-09-22 | 半导体制造方法及附属装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070099355A1 (zh) |
JP (1) | JP4844086B2 (zh) |
CN (1) | CN1956151B (zh) |
DE (1) | DE102006043991A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105800547A (zh) * | 2016-04-08 | 2016-07-27 | 厦门大学 | 用于化学机械抛光圆片级超薄硅片的临时黏合方法 |
CN108950680A (zh) * | 2018-08-09 | 2018-12-07 | 上海新昇半导体科技有限公司 | 外延基座及外延设备 |
CN112789719A (zh) * | 2018-10-04 | 2021-05-11 | 东洋炭素株式会社 | 基座 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012043983A (ja) * | 2010-08-19 | 2012-03-01 | Fuji Electric Co Ltd | 多層膜形成方法およびそれに用いる成膜装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61117195A (ja) * | 1984-11-10 | 1986-06-04 | Agency Of Ind Science & Technol | 気相成長方法 |
JPS62221128A (ja) * | 1986-03-24 | 1987-09-29 | Hitachi Electronics Eng Co Ltd | 処理装置 |
JPS6446917A (en) * | 1987-08-18 | 1989-02-21 | Toshiba Corp | Chemical vapor growth device |
US5141893A (en) * | 1988-12-22 | 1992-08-25 | Ford Microelectronics | Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate |
US5077875A (en) * | 1990-01-31 | 1992-01-07 | Raytheon Company | Reactor vessel for the growth of heterojunction devices |
US5800686A (en) * | 1993-04-05 | 1998-09-01 | Applied Materials, Inc. | Chemical vapor deposition chamber with substrate edge protection |
JPH07249580A (ja) * | 1994-03-14 | 1995-09-26 | Fujitsu Ltd | 薄膜製造装置 |
US5837058A (en) * | 1996-07-12 | 1998-11-17 | Applied Materials, Inc. | High temperature susceptor |
JPH1174203A (ja) * | 1997-06-25 | 1999-03-16 | Sony Corp | 窒化物系iii−v族化合物半導体の成長方法および成長装置 |
US6020750A (en) * | 1997-06-26 | 2000-02-01 | International Business Machines Corporation | Wafer test and burn-in platform using ceramic tile supports |
US6126753A (en) * | 1998-05-13 | 2000-10-03 | Tokyo Electron Limited | Single-substrate-processing CVD apparatus and method |
US6320736B1 (en) * | 1999-05-17 | 2001-11-20 | Applied Materials, Inc. | Chuck having pressurized zones of heat transfer gas |
JP4137407B2 (ja) * | 2001-05-21 | 2008-08-20 | 日本オプネクスト株式会社 | 光半導体装置の製造方法 |
US7381276B2 (en) * | 2002-07-16 | 2008-06-03 | International Business Machines Corporation | Susceptor pocket with beveled projection sidewall |
DE10261362B8 (de) * | 2002-12-30 | 2008-08-28 | Osram Opto Semiconductors Gmbh | Substrat-Halter |
CN1310285C (zh) * | 2003-05-12 | 2007-04-11 | 东京毅力科创株式会社 | 处理装置 |
KR100513276B1 (ko) * | 2003-05-23 | 2005-09-09 | 삼성전자주식회사 | 웨이퍼 고정 스핀 척 |
-
2005
- 2005-10-28 JP JP2005315165A patent/JP4844086B2/ja active Active
-
2006
- 2006-06-16 US US11/453,981 patent/US20070099355A1/en not_active Abandoned
- 2006-09-19 DE DE102006043991A patent/DE102006043991A1/de not_active Ceased
- 2006-09-22 CN CN200610159526XA patent/CN1956151B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105800547A (zh) * | 2016-04-08 | 2016-07-27 | 厦门大学 | 用于化学机械抛光圆片级超薄硅片的临时黏合方法 |
CN108950680A (zh) * | 2018-08-09 | 2018-12-07 | 上海新昇半导体科技有限公司 | 外延基座及外延设备 |
CN112789719A (zh) * | 2018-10-04 | 2021-05-11 | 东洋炭素株式会社 | 基座 |
Also Published As
Publication number | Publication date |
---|---|
CN1956151B (zh) | 2011-08-17 |
DE102006043991A1 (de) | 2007-05-03 |
JP2007123628A (ja) | 2007-05-17 |
JP4844086B2 (ja) | 2011-12-21 |
US20070099355A1 (en) | 2007-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
US7170095B2 (en) | Semi-insulating GaN and method of making the same | |
US4767494A (en) | Preparation process of compound semiconductor | |
EP0390552B1 (en) | Method of manufacturing compound semiconductor thin film | |
US8772060B2 (en) | Method for manufacturing group III nitride semiconductor light emitting element, group III nitride semiconductor light emitting element and lamp | |
US20040119063A1 (en) | Gallium nitride-based devices and manufacturing process | |
US20110244617A1 (en) | Forming a compound-nitride structure that includes a nucleation layer | |
US8273592B2 (en) | Method of manufacturing group-III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device and lamp | |
KR20090026144A (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
KR20020093922A (ko) | Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법 | |
KR20100049123A (ko) | Ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프 | |
US7575946B2 (en) | Method for making compound semiconductor and method for making semiconductor device | |
KR101353978B1 (ko) | Ⅲ/ⅴ 반도체 물질의 제조 방법, 및 상기 방법을 사용하여 제조된 반도체 구조 | |
CN1956151B (zh) | 半导体制造方法及附属装置 | |
JP3230029B2 (ja) | Iii−v族化合物半導体結晶成長方法 | |
JPH10290051A (ja) | 半導体装置とその製造方法 | |
KR101083612B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
JPH1126812A (ja) | 3族窒化物半導体素子及びその製造方法 | |
KR100329690B1 (ko) | 반도체 에피택셜 기판의 제조 방법 | |
JP2005086135A (ja) | ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法 | |
EP0525297A2 (en) | Method of growing doped crystal | |
WO2011105066A1 (ja) | 半導体基板、半導体デバイスおよび半導体基板の製造方法 | |
JP3271619B2 (ja) | 電界効果トランジスタ | |
JPH07201761A (ja) | 化合物半導体の成長方法 | |
JP2646966B2 (ja) | Iii−v族化合物半導体の薄膜成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20070502 |
|
CI01 | Correction of invention patent gazette |
Correction item: Rejection of patent application Correct: Dismiss False: Reject Number: 32 Volume: 26 |
|
ERR | Gazette correction |
Free format text: CORRECT: PATENT APPLICATION REJECTION AFTER THE ANNOUNCEMENT; FROM: REJECTION TO: CANCEL REJECTION |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |