JP2007114805A - プラズマディスプレイ装置およびその駆動方法 - Google Patents

Abstract

【課題】プラズマディスプレイ装置及びその駆動方法において、高速駆動時にも安定したアドレス動作を行うことを可能とし、それによって、高精細且つ高画質で画像表示できるようにする。
【解決手段】放電停止期間において、走査電極１９ａと維持電極１９ｂと間に、消去パルスとして、立ち上がり部分に傾斜を有し、波高が放電開始電圧Ｖｓを越えるランプ波形を印加することによって、電圧の立ち上がりの際に微弱放電が持続し、放電セル内には走査電極側が負極性で、放電開始電圧Ｖｓより僅かに低い壁電圧が形成される。維持期間の終了時には走査電極１９ａ側の壁電荷が負極性であったが、消去パルスが立ち下がると、走査電極１９ａ側が正極性となる壁電圧が蓄積され、放電停止期間の終了時には走査電極１９ａ側の壁電荷が正極性となる。よって、従来のように消去期間に壁電圧を完全に消滅させる場合と比べて、初期化放電時間Ｓが長くなる。
【選択図】図１５

Description

本発明は、コンピュータおよびテレビ等の画像表示に用いるプラズマディスプレイ装置及びその駆動方法に関するものである。

近年、コンピュータやテレビ等に用いられているディスプレイ装置として、プラズマディスプレイパネル（Plasma Display Panel，以下ＰＤＰと記載する）は、大型で薄型軽量を実現することのできるものとして注目されている。
このＰＤＰにおいて、ＤＣ型もあるが、現在ＡＣ型が主流となっている。
ＡＣ型交流面放電型ＰＤＰは、一般的に、一対の前面基板及び背面基板が対向配置され、前面基板の対向面上には、ストライプ状の走査電極群及び維持電極群が互いに平行に形成され、その上から誘電体層が覆っている。また、背面基板の対向面上には、ストライプ状のデータ電極群が上記走査電極群と直交して設けられている。そして、前面基板と背面基板との間隙は、隔壁で仕切られ、放電ガスが封入されており、走査電極とデータ電極が交差する箇所に複数の放電セルがマトリックス状に形成されている。

そして、ＰＤＰ駆動時には、図１７に示すように、初期化パルスを印加することにより全ての放電セルの状態を初期化する初期化期間、走査電極群に走査パルスを順次印加しながらデータ電極群の中の選択された電極に書き込みパルスを印加することにより画素情報を書き込むアドレス期間、走査電極群と維持電極群との間に、矩形波の維持パルスを交流で印加することによって主放電を維持して発光させる放電維持期間、放電セルの壁電圧を消去する消去期間（放電停止期間）という一連のシーケンスで、各放電セルを点灯または非点灯にしている。

なお、各放電セルは元来、点灯もしくは消灯の２階調しか表現できない。そこで、１フレーム（１フィールド）をサブフィールドに分割し、各サブフィールドにおける点灯／消灯を組み合わせて中間階調を表現するフィールド内時分割階調表示方式を用いてプラズマディスプレイ装置は駆動されている。

ところで、一般にディスプレイデバイスにおいてそうであるように、ＰＤＰにおいても高精細化が進んでいる。この高精細化に伴って、走査線数が増加するので（例えばＸＧＡクラスでは、走査線数が７６８本となる。）、書き込み動作を行う回数も増加する。
通常、書き込み動作を行うための走査パルス及び書き込みパルスのパルス幅は、２〜２．５μｓ程度であるので、書き込み動作回数が増えると、アドレス期間の長さも増加し、ＸＧＡクラスでは、アドレス期間として１．５〜１．９ｍｓを要することになる。

現行のＶＧＡクラスでは、１ＴＶフィールド内に納められているサブフィールド（ＳＦ）数が１３であるが、上記のようにアドレス期間が占める時間が長くなると、１ＴＶフィールド内のＳＦ数を少なく（ＳＦ数８〜１０程度に）設定せざるを得ない。そして、ＳＦ数が少なくなると、その分、画質は低下する。
このような課題に対して、書き込みパルス幅を短く設定して高速でアドレス動作を行う試みもなされており、例えば、フルスペックのハイビジョン（走査線数が１０８０本と非常に高精細である）では、書き込みパルス幅が１〜１．３μｓと非常に短く設定されている。

しかし、書き込みパルス幅をあまり短くし過ぎると、書き込みパルスのパルス幅内で放電が完了せず、アドレス放電による壁電荷の蓄積が十分に行われないため、書き込み不良が生じて画質が低下する。
本発明は、上記課題に鑑み、プラズマディスプレイ装置及びその駆動方法において、高速駆動時にも安定したアドレス動作を行うことを可能とし、それによって、高精細且つ高画質で画像表示できるようにすることを目的とする。

上記目的を達成するため、本発明は、第１，第２電極の対が複数配された第１の基板と、第３電極が複数配された第２の基板とが、間隔を開けて配置され、第１，第２の基板間に、第１，第２及び第３の電極を有する放電セルが複数形成されたＰＤＰと、そのＰＤＰを駆動する駆動部とを備えるプラズマディスプレイ装置において、駆動部が、各第１，第３電極に選択的にパルスを印加することにより、選択した放電セルに壁電荷を蓄積するアドレス期間と、アドレス期間の後に、第２電極に対して第１電極側が正極性となる維持パルス、負極性となる維持パルスを、各第１，第２の電極それぞれに交互に印加することによって選択した放電セルを連続して放電させる放電維持期間と、選択した放電セルの放電を停止させる放電停止期間とを繰り返すことによって１フレームの画像を表示し、各第１電極に初期化パルスを印加して、各放電セルにおける壁電荷の状態を初期化する初期化期間を、放電停止期間に連続させて少なくとも１つ設け、放電停止期間において、第２電極側に対する第１電極側の極性が、その初期化期間において第１電極に印加される初期化パルスの極性と同極性である壁電圧が形成されるように、第１電極と第２電極との各電極間に電圧を印加することとした。

初期化期間においては、通常、正極性の初期化パルスが印加されるが、この場合、「第１電極に印加される初期化パルスの極性と同極性」というのは、正極性のことである。
ここで、放電停止期間に第１電極と第２電極との間に形成される壁電圧の絶対値は、１０Ｖ以上、最小放電維持電圧Ｖmin−３０Ｖ以下とすることが好ましい。
ところで、初期化期間に先立つ維持期間の最後において印加される維持パルスが、第１電極側が第２電極側に対して負極性となる場合と、正極性になる場合とで、放電停止期間に第１電極と第２電極との各電極間に電圧を印加する形態が異なる。

初期化期間に正極性の初期化パルスが各第１電極に印加され、初期化期間に先立つ維持期間の最後に、第１電極側が第２電極側に対して負極性となる維持パルスが印加される場合には、初期化期間に先立つ放電停止期間において、維持期間の最後に形成された壁電圧を部分的に残存させるように、それぞれの対をなす第１電極と第２電極との間に電圧を印加すればよい。

この場合、初期化期間に先立つ放電停止期間において、第１電極と第２電極との各電極間に電圧を印加する形態として、以下のようなものがある。
＊第１電極と第２電極との各電極間に、維持パルスよりもパルス幅が狭く、第２電極側に対して第１電極側が正極性となる消去パルスを印加する。
この消去パルスは、パルス幅が０．２μｓ以上，２．０μｓ以下であることが好ましい。

＊第１電極と第２電極との各電極間に、上記の消去パルスと共に、第１電極側が第２電極側に対して正極性であって、維持パルスの波高より低いバイアス電圧を印加する。
このバイアス電圧の大きさは、１０Ｖ以上、最小放電維持電圧Ｖmin−４０Ｖ以下であるであることが好ましい。
また、このバイアス電圧の波形は、消去パルスの終了時以降に、電圧が漸次上昇する波形部分を有することが好ましい。

＊第１電極側が第２電極側に対して正極性となり、立ち上がり部分に傾斜を有する消去パルスを、第１電極と第２電極との各電極間に印加する。
この消去パルスは、立ち上がり速度が、０．５Ｖ／μｓ以上２０Ｖ／μｓ以下であることが好ましい。
一方、初期化期間に正極性の初期化パルスが第１の電極に印加され、初期化期間に先立つ維持期間の最後に、第１電極側が第２電極側に対して正極性となる維持パルスが印加される場合には、放電停止期間において、維持期間の最後に形成される壁電圧の極性を反転させるように、第１電極と第２電極との各電極間に電圧を印加すればよい。

この場合、放電停止期間において、第１電極と第２電極との各電極間に電圧を印加する形態として、以下のようなものがある。
＊第１電極と第２電極との間に、維持パルスよりもパルス幅が狭く、第１電極側が第２電極側に対して負極性となる消去パルスを印加する。
この消去パルスは、パルス幅が０．２μｓ以上１０μｓ以下であることが好ましい。

＊第１電極と第２電極との間に、上記消去パルスと共に、第１電極側が第２電極側に対して負極性であって、維持パルスの波高より低いバイアス電圧を印加する。
このバイアス電圧の波形は、消去パルスの終了時以降に、電圧が漸次上昇する波形部分を有することが好ましい。
＊第１電極側が第２電極側に対して負極性であり、立ち下がり部分に傾斜を有する消去パルスを、第１電極と第２電極との各電極間に印加する。

ここで消去パルスの立ち下がり波形部分と、初期化期間に印加する初期化パルスの立ち上がり波形部分とを、連続的にすることが好ましい。
＊第１電極側が第２電極側に対して負極性であり、波高が放電開始電圧より大きく、立ち上がり部分に傾斜を有する消去パルスを、第１電極と第２電極との各電極間に印加する。

本発明によれば、第１，第２電極の対が複数配された第１の基板と、第３電極が複数配された第２の基板とが、間隔を開けて配置され、第１，第２の基板間に、第１，第２及び第３の電極を有する放電セルが複数形成されたＰＤＰと、そのＰＤＰを駆動する駆動部とを備えるプラズマディスプレイ装置において、駆動部が、各第１，第３電極に選択的にパルスを印加することにより、選択した放電セルに壁電荷を蓄積するアドレス期間と、アドレス期間の後に、第２電極に対して第１電極側が正極性となる維持パルス、負極性となる維持パルスを、各第１，第２の電極それぞれに交互に印加することによって選択した放電セルを連続して放電させる放電維持期間と、選択した放電セルの放電を停止させる放電停止期間とを繰り返すことによって１フレームの画像を表示し、各第１電極に初期化パルスを印加して、各放電セルにおける壁電荷の状態を初期化する初期化期間を、放電停止期間に連続させて少なくとも１つ設け、放電停止期間において、第２電極側に対する第１電極側の極性が、その初期化期間において第１電極に印加される初期化パルスの極性と同極性である壁電圧が形成されるように、第１電極と第２電極との各電極間に電圧を印加することによって、セル内電圧が放電開始電圧に到達するのが早くなるので、初期化放電が発生する時間が長くなる。そして、セル周辺部まで初期化がなされるので、次のアドレス期間において、アドレス放電が安定となり、放電確率が高くなり、画質が向上する。

特に、第１電極及び第２電極の各々が、各放電セル内で、当該電極が伸長する方向と同方向に伸長する複数のライン電極部に分割された電極構造を有するＰＤＰの場合は、高速駆動時にアドレス動作が不安定になりやすいので、上記本発明の駆動方法を適用することが効果的である。

〔ＰＤＰの構成及び駆動方法についての全体的説明〕
図１は、実施の形態に係るＡＣ面放電型ＰＤＰの一部の概略構成の一例を示す斜視図である。
このＰＤＰは、前面基板１１上に走査電極（第１電極）１９ａ，維持電極（第２電極）１９ｂ、誘電体層１７、保護層１８が配された前面パネル１０と、背面基板１２上にデータ電極（第３電極）１４，誘電体層１３及びストライプ状の隔壁１５が配された背面パネル２０とが、電極１９ａ，１９ｂとデータ電極１４とを対向させた状態で間隔をおいて互いに平行に配されて構成されている。

そして、前面パネル１０と背面パネル２０との間隙は、通常は１００〜２００μｍ程度であって、隔壁１５で仕切られることによって放電空間が形成され、当該放電空間内には放電ガスが封入されている。
なお、カラー表示ができるように、背面パネル２０側において、隔壁１５どうしの間に蛍光体層１６が配設されている。この蛍光体層１６は、赤，緑，青の順で繰返し並べられており、各放電空間に臨んでいる。

走査電極１９ａ，維持電極１９ｂ及びデータ電極１４は、各々ストライプ状に配され、走査電極１９ａ，維持電極１９ｂは、例えば、透明電極１９２，１９３の上に、金属電極１９１，１９４を積層した構成とし、データ電極１４は金属電極だけで構成する。
誘電体層１７は、前面基板１１の電極１９ａ，１９ｂが配された表面全体を覆って配設された誘電物質からなる層であって、一般的に、鉛系低融点ガラスやビスマス系低融点ガラスが用いられる。

保護層１８は、酸化マグネシウム（ＭｇＯ）をはじめとする二次電子放射係数の高い材料からなる薄層であって、誘電体層１３の表面全体を覆っている。
隔壁１５は、ガラス材料で形成され、背面基板１２の表面上に突設されている。
放電ガスとしては、放電の際の発光が紫外域にあるキセノンを中心とした混合ガスが選択される。なお、単色表示の場合は、放電の際に可視域での発光が見られるネオンを中心とした混合ガスが用いられる。ガス圧は、大気圧下でのＰＤＰの使用を想定し、パネル内部が外圧に対して減圧になるように、通常は、２００Ｔｏｒｒから５００Ｔｏｒｒ（２６．６ｋＰａから６６．５ｋＰａ）程度の範囲に設定される。

図２は、上記ＰＤＰの電極配置並びにこのＰＤＰを駆動する駆動回路を示すブロック図である。
電極群１９ａ1〜１９ａN，１９ｂ1〜１９ｂNと、データ電極群１４1〜１４Mとは、互いに直交して配設されており、前面基板１１及び背面基板１２間の空間において、電極群１９ａ1〜１９ａN，１９ｂ1〜１９ｂNとデータ電極群１４1〜１４Mとが立体交差するところに放電セルが複数形成されており、各放電セルに、走査電極１９ａ，維持電極１９ｂ及びデータ電極１４が含まれる。そして、走査電極群１９ａ1〜１９ａN及び維持電極群１９ｂ1〜１９ｂNが伸びる方向に互いに隣接する３つの放電セル（赤，緑，青）により１つの画素が形成されている。

ＰＤＰでは元来、点灯か消灯の２階調しか表現できないため、中間色を表示するために、フィールド内時分割階調表示方式を用いて駆動される。
図３は、２５６階調を表現する場合における１フィールドの分割方法の一例を示す図であって、横方向は時間、斜線部は放電維持期間を示している。
図３に示される分割方法の例では、１フィールドは、８個のサブフィールドで構成され、各サブフィールドの放電維持期間の比は、１，２，４，８，１６，３２，６４，１２８に設定されており、この８ビットバイナリの組み合わせによって２５６階調を表現できる。なお、ＮＴＳＣ方式のテレビ映像においては、１秒間あたり６０枚のフィールド画像で映像が構成されているため、１フィールドの時間は１６．７ｍｓに設定されている。

各サブフィールドは、初期化期間（不図示）、アドレス期間、放電維持期間、放電停止期間（不図示）という一連のシーケンスで構成されており、１サブフィールド分の動作を８回繰返すことによって、１フィールドの画像表示が行われる。
ただし、初期化期間は、各サブフィールド毎に設ける場合もあるが、１フィールドの先頭サブフィールドだけに設ける場合もある。

（駆動回路について）
図２に示されるように、駆動回路は、入力されてくる画像データを格納するフレームメモリ１０１、画像データを処理する出力処理部１０２、走査電極群１９ａ1〜１９ａNにパルスを印加する走査電極駆動装置１０３、維持電極群１９ｂ1〜１９ｂNにパルスを印加する維持電極駆動装置１０４、データ電極群１４1〜１４Mにパルスを印加するデータ電極駆動装置１０５などから構成されている。

フレームメモリ１０１には、１フィールドの画像データがサブフィールドごとに分割されたサブフィールド画像データが格納される。
出力処理部１０２は、フレームメモリ１０１に格納されているカレントサブフィールド画像データから１ラインづつデータ電極駆動装置１０５にデータを出力したり、入力される画像情報に同期するタイミング情報（水平同期信号、垂直同期信号など）に基づいて、各電極駆動装置１０３〜１０５に、パルスを印加するタイミングをとるためのトリガ信号を送ることも行う。

走査電極駆動装置１０３は、出力処理部１０２から送られてくるトリガ信号に呼応して駆動するパルス発生回路が各走査電極１９ａ毎に設けられており、アドレス期間には、走査電極１９ａ1〜１９ａNに順次走査パルスを印加し、初期化期間及び維持期間には、全ての走査電極１９ａ1〜１９ａNに一括して、初期化パルス及び維持パルスを印加できるようになっている。

維持電極駆動装置１０４は、出力処理部１０２から送られてくるトリガ信号に呼応して駆動するパルス発生回路を備え、維持期間及び放電停止期間には、当該パルス発生回路から全ての維持電極１９ｂ1〜１９ｂNに一括して維持パルスを印加できるようになっている。
データ電極駆動装置１０５は、出力処理部１０２から送られてくるトリガ信号に呼応して駆動するパルス発生回路を備え、サブフィールド情報に基づいて、データ電極群１４1〜１４Mの中から選択されたものに書き込みパルスを出力する。

なお、上記走査電極駆動装置１０３もしくは維持電極駆動装置１０４には、放電停止期間において、出力処理部１０２から送られてくるトリガ信号に呼応して消去パルスやバイアス電圧を発生するパルス発生回路も備えている。
（各期間における動作について）
図４は、本実施の形態において、ＰＤＰの各電極に印加される駆動波形を示す図である。

また、図５は、走査電極１９ａと維持電極１９ｂ間の差動電圧波形とセル内電圧及び発光波形を示すタイミングチャートである。
当図において、実線は、走査電極と維持電極間に印加される差動電圧を示す。一方、破線はセル内電圧（＝壁電圧＋印加電圧）を示す。
なお、セル内電圧と印加電圧の差が、走査電極側の壁電圧に相当する。また、発光波形は、放電によって流れる電流の絶対値に相当する。

本図に示されるように、初期化期間においては、走査電極群１９ａ1〜１９ａN全体に一括して、正極性の初期化パルスを印加することにより、各放電セル内に初期化放電を発生させる。この初期化放電は、弱い放電であって、放電セル内における壁電荷の状態を初期化する。
すなわち、初期化パルスの前半には、正極性で上昇する傾斜部分を有する。そして、セル内電圧が放電開始電圧を越えると、放電空間内で微弱な放電（初期化放電）が発生する。この初期化放電は、立ち下がり開始時点まで持続するが、この初期化放電に伴って、放電セル内に壁電圧が形成される（走査電極１９ａ側が負極性となる壁電荷が蓄積される）。

上記初期化パルスの傾斜については、０．５〜２０Ｖ／μｓの範囲内とすることが好ましい。０．５Ｖ／μｓ未満では、微弱放電が断続的となって初期化が不安定となる一方、２０Ｖ／μｓを越えると微弱放電ではなく強い放電が発生しやすいためである。
また、初期化時間の短縮という観点から、この傾斜を１Ｖ／μｓ以上とすることが好ましく、発光を抑えてコントラスト比をよくする観点からこの傾斜を１０Ｖ／μｓ以下とすることが好ましい。

初期化パルスの後半には、負極性となるまで下降する傾斜部分を有する。この部分で、セル内電圧の絶対値が放電開始電圧を越えると、初期化放電による微弱な電流が流れ、放電セル内の壁電圧が低減される。そして、初期化期間が終了した時点においては、セル内電圧の絶対値は、放電開始電圧Ｖｓより若干低い値に調整される。
アドレス期間においては、走査電極群１９ａ1〜１９ａNとデータ電極群１４1〜１４Mの間に選択的に電圧を印加する。すなわち、各走査電極１９ａ1〜１９ａNに負極性の走査パルスを順次印加しながら、データ電極群１４1〜１４Mの中の選択された電極に、正極性の書き込みパルスを印加する。

これによって、点灯させようとする放電セルにおいて、書き込み放電が行われ、壁電荷が誘電体層１３上に蓄積され、１画面分の画素情報が書き込まれる。
維持期間においては、データ電極群１４1〜１４Mを接地し、走査電極群１９ａ1〜１９ａNと維持電極群１９ｂ1〜１９ｂNとに一括して交互に正極性の維持パルスを印加する。
この維持動作によって、上記アドレス期間に壁電荷が蓄積された放電セルでは、維持電極上の誘電体層表面の電位差が放電開始電圧を上回ることによって放電が発生し、維持パルスが印加されている期間中、放電は維持される。

このように、放電セルが発光することによって画像が表示される。
なお、その維持パルスによる維持放電が完了したときには、印加した維持パルスの極性と反対極性の壁電荷が蓄積される。
すなわち、図４のように、維持期間の最後において、維持電極１９ｂ側に正極性の維持パルスが印加される場合には、維持電極１９ｂ側が負極性（走査電極１９ａ側が正極性）となる壁電荷が蓄積される。一方、維持期間の最後において、走査電極群１９ａ側に正極性の維持パルスが印加される場合には、走査電極１９ａ側が負極性（維持電極１９ｂ側が正極性）となる壁電荷が蓄積される。

その後、放電停止期間においては、消去パルスを印加することによって、不完全な放電を発生させて維持放電を停止させる。
（放電停止動作の特徴）
従来の駆動方法においては、ノイズや他セルからのプライミング粒子等による干渉に起因する誤放電を抑制することを考慮して、消去期間において、放電セル内の壁電圧を完全に消滅させるようにしていた。

これに対して、本実施形態においては、放電停止期間において、維持電極側に対して走査電極側が正極性となる壁電圧が形成されるように消去パルスを印加する。すなわち、壁電圧を完全に消滅させるのではなく、ある程度の壁電圧を残しておく。
このように、初期化パルスが印加される直前において、維持電極側に対して走査電極側が正極性となる壁電圧（初期化パルスと同極性の壁電圧）が形成されると、従来のように消去パルスで壁電圧が消去される場合と比べて、セル内電圧が放電開始電圧に到達するのが早くなる。すなわち、初期化パルスを印加開始してから、初期化放電が発生するまでの時間ｔｄsetが短くなり、その分だけ、初期化放電が発生している時間（図５においてＳで示す。以下、初期化放電時間Ｓと記載する。）が長くなる。

放電停止期間の終了時に形成する壁電圧の値としては、１０Ｖ以上、最小放電維持電圧Ｖmin−３０Ｖ以下（または１２０Ｖ以下）とするのが好ましい。また、維持パルス印加時に形成される壁電圧と比べて、１０Ｖ以上低いことが好ましい。
これは、放電停止期間の終了時に形成する壁電圧が１０Ｖ未満では効果があまりなく、一方、最小放電維持電圧Ｖmin−３０Ｖを越えると、波形のリンギングなどの歪みによって過電圧となり、誤放電が発生しやすいためである。

ここでいう「最小放電維持電圧Ｖmin」は、走査電極１９ａ及び維持電極１９ｂ間で放電維持させるのに最低限必要な電圧、すなわち、ＰＤＰの走査電極１９ａ及び維持電極１９ｂ間に維持パルスを印加して放電セルが点灯している状態にし、印加電圧をわずかづつ減少させたときに、放電セルが消灯し始めるときの印加電圧を指す。
このように、初期化放電時間Ｓが長くなることによって、以下のような効果を奏する。

初期化放電は、セルの中央部（メインギャップ付近）で開始され、だんだんと周辺部の方に広がる。それに伴って、放電セル内での移動電荷量が増加し、初期化期間の終了時の壁電荷量が増加する。
従って、初期化放電時間Ｓが短いと、セル中央部だけが初期化され周辺部は初期化がなされない状態となる。この場合、次のアドレス期間において、アドレス放電が不安定になり、放電確率が低くなる。そして、点灯不良による画面のチラツキ等の画質低下が引き起こされる。

ここで、アドレス動作時の駆動電圧を高く設定できれば、放電確率を向させるとも可能であるが、一般にパワーＭＯＳＦＥＴの耐電圧は、スループットと相反する関係にある（例えば、１．０〜１．５μｓ程度のパルス幅で駆動するためのデータドライバーは、耐電圧が１１０Ｖ程度である。）。そのため、実際にはあまり高電圧で駆動することは出来ない。

これに対して、初期化放電時間Ｓが長いと、セル周辺部まで初期化がなされるので、次のアドレス期間において、アドレス放電が安定となり、放電確率が高くなり、画質が向上する。
なお、上述したような放電停止動作の特徴は、初期化期間に先立つすべての放電停止期間に適用することが好ましい。例えば、各サブフィールド毎に初期化期間を設ける場合は、すべてのサブフィールドの放電停止期間に適用することが好ましく、初期化期間を１フィールド中の先頭サブフィールドだけに設ける場合は、１フィールド中の最終サブフィールドに適用することが好ましい。

ただし、必ずしも初期化期間に先立つすべての放電停止期間に適用しなくてもよく、１フィールド中において初期化期間に先立つ放電停止期間が複数存在する場合は、その中の一部だけに適用してもよい。
以下、実施の形態１〜９において、放電停止期間において印加する波形について詳述する。

〔実施の形態１〕
本実施形態１では、上記図４，図５に示されるように、維持期間の最後において、維持電極１９ｂ側に正極性の維持パルス（波高Ｖsus）が印加され、維持電極１９ｂ側が負極性（走査電極１９ａ側が正極性）となる壁電荷が蓄積されている。また、初期化期間において、走査電極群１９ａ1〜１９ａNに正極性の初期化パルスを印加している。

そして、放電停止期間には、走査電極１９ａと維持電極１９ｂとの各電極間に、走査電極側が正極性となり、波高が放電開始電圧Ｖｓ以下の矩形波を印加するが、そのパルス幅ＰＷeを、０．２μｓ≦ＰＷe≦２．０μｓと短く設定し、好ましくは、パルス幅ＰＷeを０．２μｓ≦ＰＷe≦０．６μｓとする。
放電停止期間において、走査電極１９ａと維持電極１９ｂ間に図５に示すような差動電圧波形を印加するには、走査電極１９ａに正極性の細幅矩形パルスを印加してもよいし、維持電極１９ｂに負極性の細幅矩形パルスを印加してもよい。

このようにパルス幅を短く設定することによって、消去放電が終了する前、すなわち、消去放電の途中で印加電圧が取り去られる（走査電極側の正の壁電荷が反転する前に放電が停止される）ので、走査電極１９ａ側に正の壁電荷が残される。この壁電荷の極性は、初期化期間に走査電極１９ａに印加される初期化パルスと同じ極性である。
本実施形態の実施例では、走査電極１９ａに、パルス幅ＰＷe＝０．５μｓの正極性の消去パルスを印加した。

一方、比較例では、図１７に示すように、維持期間の最後において、走査電極１９ａ側に正極性の維持パルスが印加され、走査電極１９ａ側が負極性となる壁電圧が形成されている。そして、放電停止期間においては、維持電極１９ｂに、パルス幅０．５μｓの正極性の消去パルスを印加した。この場合、放電セル内の壁電圧はほぼ消去されるが、維持パルスを高速駆動した場合などは、維持期間後の壁電圧が低下するため、消去放電が弱くなって、放電停止期間の終了時に走査電極１９ａ側に負の壁電圧が形成されることもある。

ただし、初期化パルスについては、実施例及び比較例ともに、図４に示す波形を用いた。
そして、実施例及び比較例について、初期化パルスを印加してから初期化放電が発生するまでの時間ｔｄset、放電確率Fadd［％］及び画質を比較した。
その結果は、表１に示すとおりである。

比較例では、ｔｄsetの長さは約５０μｓであり、放電確率Fadd［％］は９２％程度であって、チラツキ等の画質不良が見られたが、実施例では、ｔｄsetの長さが２０μｓ短縮され、また、放電確率Fadd［％］は９９％程度まで改善され、画質がかなり向上した。

なお、パルス幅ＰＷeについて、０．２μｓ≦ＰＷe≦２．０μｓの範囲においても同様に、ｔｄsetの短縮、放電確率の改善および画質向上効果が得られた。
以上から、本実施の形態１における駆動方法によって、放電停止期間において、初期化期間に印加される初期化パルスと同じ極性の壁電圧が残り、初期化放電が長くなり、それによって高速で安定なアドレス動作を実現し、書き込み不良の無い高画質を実現可能であることが分かる。

尚、図４に示す例では、放電停止期間において、走査電極に正極性の細幅パルスを印加したが、維持電極に負極性の細幅パルスを印加することによっても、同様に、維持電極に対して走査電極側に正極性の細幅パルスを印加することができる。
また、図４に示す例では、初期化期間において走査電極に正極性の初期化パルスを印加したが、初期化期間において維持電極に負極性の初期化パルスを印加する駆動方法を用いてもよい。

また、本実施形態では、放電停止期間において走査電極側に維持電極に対して正極性の細幅パルスを印加し、その後の初期化期間において走査電極側に正極性の初期化パルスを印加したが、放電停止期間において走査電極側に維持電極に対して負極性の細幅パルスを印加し、その後の初期化期間において走査電極に負極性の初期化パルスを印加する駆動方法、あるいは、維持電極に正極性の初期化パルスを印加する駆動方法を用いてもよい。

〔実施の形態２〕
図６は、実施の形態２において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。
本実施形態においても、維持期間の最後の維持パルスを維持電極１９ｂ側で終了し、維持期間終了時には、維持電極１９ｂ側に負の壁電荷が、走査電極１９ａ側が正極性となる壁電荷が蓄積される。

この維持期間に続く放電停止期間に、走査電極１９ａと維持電極１９ｂとの各電極間に、走査電極１９ａ側が正極性となる細幅の矩形パルスを印加して、上記壁電荷の極性が反転する前に放電を停止させる。
また、初期化期間においては走査電極群１９ａ1〜１９ａNに正極性の初期化パルスを印加する。

これらの点は上記実施形態１と同様であるが、本実施形態では、放電停止期間において、走査電極１９ａ側が正極性となるバイアス電圧を印加し、これに重畳させて、上記の細幅矩形パルスを印加する点が、実施の形態１と異なっている。
なお、このバイアス電圧は、放電停止期間の最後まで印加するので、初期化パルスの開始電圧は、バイアス電圧Ｖｂeの分だけ高くなる。

バイアス電圧の大きさＶｂeは、維持パルスの波高をＶsusとするとき、（Ｖsus−５０）≦Ｖｂe≦（Ｖsus−１５）［Ｖ］の範囲に設定することが好ましい。
放電停止期間において、走査電極１９ａと維持電極１９ｂ間に図６に示すような差動電圧波形を印加するには、図７（ａ）に示すように、走査電極１９ａに正極性の細幅矩形パルスを、維持電極１９ｂに負極性で幅広の矩形パルス（波高Ｖｂｅ）を、時間的に重畳させて印加してもよいし、図７（ｂ）に示すように、走査電極１９ａに正極性で幅広の矩形パルス（波高Ｖｂｅ）を、維持電極１９ｂに負極性の細幅矩形パルスを、時間的に重畳させて印加してもよい。

このように、放電停止期間において、バイアス電圧に重畳して細幅の矩形パルスを印加することによって、細幅の矩形パルスだけを印加する場合と比べて、細線の矩形パルス終了時において、バイアス電圧Ｖｂeの分だけ、走査電極１９ａ側に正極性の壁電圧をより多く残すことができる。
従って、実施の形態１と比べて、ｔｄsetを短くして、初期化放電時間Ｓをより長くする効果を得ることができ、よって、アドレス放電の放電確率もより向上する。

本実施形態の実施例として、消去パルスの消去パルスのパルス幅ＰＷeは、ＰＷe＝０．５μｓとし、放電停止期間におけるバイアス電圧Ｖｂeは、Ｖｂe＝１５０Ｖ，１３０Ｖ，１６５Ｖの各値に設定した。一方、比較例は、上記実施の形態１の比較例と同様である。
実施の形態１，２の実施例と比較例とについて、初期化パルスを印加してから初期化放電が発生するまでの時間ｔｄset、放電確率Fadd［％］及び画質を比較した。

その結果は、表２に示すとおりである。

本実施形態２の実施例では、ｔｄsetの長さが、実施形態１の実施例よりも短縮され、比較例と比べると２５μｓ以上短縮された。また、放電確率Fadd［％］も９９．８％程度まで改善され、チラツキはほぼ無くなり画質が非常に向上した。

なお、実施例では消去パルスのパルス幅ＰＷeを０．５μｓとしたが、これに限定されるものではなく、０．２μｓ≦ＰＷe≦２μｓの範囲においても同様にｔｄsetの短縮、放電確率の改善および画質向上効果が得られた。
また、バイアス電圧の大きさＶｂeについては、（Ｖsus−５０）≦Ｖｂe≦（Ｖsus−１５）［Ｖ］の範囲において、同様にｔｄsetの短縮、放電確率の改善および画質向上効果が得られた。

以上から、本実施の形態２における駆動方法によって、放電停止期間において、初期化期間に印加される初期化パルスと同じ極性の壁電圧が残り、初期化放電が長くなり、それによって高速で安定なアドレス動作を実現し、書き込み不良の無い高画質を実現可能であることが分かる。
なお、本実施形態において、初期化期間において走査電極に正極性の初期化パルスを印加する代わりに、初期化期間において維持電極に負極性の初期化パルスを印加する駆動方法を用いてもよい。

また、本実施形態では、放電停止期間において走査電極側に維持電極に対して正極性の細幅パルス及び正極性のバイアス電圧を印加し、その後の初期化期間において走査電極側に正極性の初期化パルスを印加したが、放電停止期間において走査電極側に維持電極に対して負極性の細幅パルス及び負極性のバイアス電圧を印加し、その後の初期化期間において走査電極に負極性の初期化パルスを印加する駆動方法、あるいは、維持電極に正極性の初期化パルスを印加する駆動方法を用いてもよい。

〔実施の形態３〕
図８は、実施の形態３において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。
本実施形態においても、維持期間の最後に維持電極１９ｂ側に維持パルスを印加することによって、放電期間終了時には、維持電極１９ｂ側に負の壁電荷が、走査電極１９ａ側に正の壁電荷が蓄積される。

この維持期間に続く放電停止期間に、走査電極１９ａと維持電極１９ｂとの各電極間に、走査電極１９ａ側が正極性となる細幅の矩形パルスを印加して放電を停止させる。
また、初期化期間においては走査電極群１９ａ1〜１９ａNに正極性の初期化パルスを印加する。
これらの点は、上記実施形態１と同様であるが、本実施形態では、放電停止期間において、走査電極１９ａ側が維持電極１９ｂ側に対して負極性で、且つ電圧が徐々に上昇する傾斜部分を有するバイアス電圧を印加し、このバイアス電圧に、上記の細幅矩形パルスを重畳させる点が、実施の形態１と異なっている。

本実施形態の駆動方法によれば、放電停止期間において、細幅の矩形パルスを印加し終わった段階では壁電圧が形成されていなくても、それに続く電圧傾斜部分で正極性の壁電圧を確実に形成することができる。よって、上記実施の形態１，２と比べて、放電停止期間において壁電圧をより安定して形成することができる。
このバイアス電圧の大きさＶｂeは、１０Ｖ以上、最小放電維持電圧Ｖmin−４０Ｖ以下（または１１０Ｖ以下）の範囲に設定することが好ましい。

これは、上述したように、１０Ｖ未満では効果があまりなく、一方、最小放電維持電圧Ｖmin−３０Ｖを越えると、波形のリンギングなどの歪みによって過電圧となり、誤放電が発生しやすいためである。
また、傾斜部分の電圧変化率は、０．５Ｖ／μｓ〜２０Ｖ／μｓの範囲内に設定することが好ましい。

放電停止期間において、走査電極と維持電極間に図８に示すような差動電圧波形を印加するには、図９（ａ）に示すように、走査電極１９ａに正極性の細幅矩形パルスを、維持電極１９ｂに、正極性で立ち下がりが緩やかに傾斜する幅広のパルスを、時間的に重畳させて印加してもよいし、図９（ｂ）に示すように、走査電極１９ａに、正極性で立ち下がりが緩やかに傾斜する幅広のパルスを、維持電極１９ｂに、負極性の細幅矩形パルスを、時間的に重畳させて印加してもよい。

以上から、本実施の形態３における駆動方法によって、放電停止期間において、初期化期間に印加される初期化パルスと同じ極性の壁電圧が残り、初期化放電が長くなり、それによって高速で安定なアドレス動作を実現し、書き込み不良の無い高画質を実現可能であることが分かる。
なお、本実施形態においても、初期化期間において走査電極に正極性の初期化パルスを印加する代わりに、初期化期間において維持電極に負極性の初期化パルスを印加する駆動方法を用いてもよい。

また、本実施形態では、放電停止期間において走査電極側に維持電極に対して正極性の細幅パルス、及び負極性で且つ電圧が徐々に上昇する傾斜部分を有するバイアス電圧を印加し、その後の初期化期間において走査電極側に正極性の初期化パルスを印加したが、放電停止期間において走査電極側に維持電極に対して負極性の細幅パルス、及び正極性で且つ電圧が徐々に下降する傾斜部分を有するバイアス電圧を印加し、その後の初期化期間において走査電極に負極性の初期化パルスを印加する駆動方法、あるいは、維持電極に正極性の初期化パルスを印加する駆動方法を用いてもよい。

〔実施の形態４〕
図１０は、本実施の形態４において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。
本実施形態においても、維持期間の最後に維持電極１９ｂ側に維持パルスを印加することによって、放電期間終了時には、維持電極１９ｂ側に負の壁電荷が、走査電極１９ａ側に正の壁電荷が蓄積される。

放電停止期間に、走査電極と維持電極との間に、走査電極側が正極性となる消去パルスを印加し、初期化期間においては走査電極群１９ａ1〜１９ａNに正極性の初期化パルスを印加する。
これらの点は、上記実施形態１と同様であるが、実施の形態１では、消去パルスとして細幅の矩形パルスを印加したのに対して、本実施形態では、消去パルスとして、立ち上がりに傾斜αe［Ｖ/μｓ］を有するランプ波形を印加する点が異なっている。

ランプ波形の頂部電圧は、放電開始電圧を超えない範囲に設定する。
この立ち上がり傾斜αeは、０．５Ｖ／μｓ以上、２０Ｖ／μｓ以下の範囲内に設定することが好ましい。
放電停止期間において、走査電極と維持電極間に図１０に示すような差動電圧波形を印加するには、走査電極１９ａに正極性のランプ波形パルスを印加してもよいし、維持電極１９ｂに負極性のランプ波形パルスを印加してもよい。

なお、立ち上がりに傾斜を有するランプ波形は、ミラー積分回路などを用いることによって作成することができる。
このように、放電停止期間において、ランプ波形からなる消去パルスを印加することによって、細幅の矩形パルスだけを印加する場合と比べて、走査電極１９ａ側に正極性の壁電圧を確実に残すことができる。

従って、上記実施の形態１と比べて、ｔｄsetを短くして、初期化放電時間Ｓを長くする効果をより確実に得ることができ、よって、アドレス放電の放電確率もより向上する。
すなわち、緩やかな傾きを持つランプ波形を消去パルスとして印加することによって、電圧の立ち上がりの際に微弱放電（weak discharge）が持続し、放電セル内の壁電圧は、放電開始電圧より僅かに低い程度に保たれる。そして、消去パルスが立ち下がった後には、図１０に破線で示されるように、走査電極側に正の壁電圧が蓄積される。このようにランプ波形を用いると、蓄積する壁電荷の量を制御することができる。

なお、放電停止期間に、走査電極側に正極性の壁電圧を形成すると、セル内電圧も高い状態から上昇するので、初期化放電が発生するときの電圧Ｖｄsetも低下することになる。
本実施形態の実施例では、消去パルスとしてのランプ波形パルスの電圧立ち上がり速度を１０Ｖ／μｓとした。一方、比較例は、上記実施の形態１の比較例と同様である。

この実施例と比較例とについて、初期化パルスを印加した後に初期化放電が発生するときの電圧Ｖｄset、放電確率Fadd［％］及び画質を比較した。
その結果は、表３に示すとおりである。

比較例では、Ｖｄsetが２９０Ｖと高く、放電確率Fadd［％］は９２％程度であって、チラツキ等の画質低下が発生したが、実施例では、Ｖｄsetが７７Ｖ低下し、また、放電確率Fadd［％］は９９．９５％まで改善され、チラツキが全く無くなり画質が非常に向上している。

なお、実施例では、ランプ波形パルスの電圧立ち上がり速度を１０Ｖ／μｓとしたが、０．５Ｖ／μｓ〜２０Ｖ／μｓの範囲内において同様にＶｄsetの低下、放電確率の改善および画質向上効果が得られた。
以上から、本実施の形態４における駆動方法によって、放電停止期間において、初期化期間に印加される初期化パルスと同じ極性の壁電圧が残り、初期化放電が長くなり、それによって高速で安定なアドレス動作を実現し、書き込み不良の無い高画質を実現可能であることが分かる。

なお、本実施形態においても、初期化期間において走査電極に正極性の初期化パルスを印加する代わりに、初期化期間において維持電極に負極性の初期化パルスを印加する駆動方法を用いてもよい。
また、本実施形態では、放電停止期間において走査電極側に維持電極に対して正極性のランプ波形パルスを印加し、その後の初期化期間において走査電極側に正極性の初期化パルスを印加したが、放電停止期間において走査電極側に維持電極に対して負極性のランプ波形パルスを印加し、その後の初期化期間において走査電極に負極性の初期化パルスを印加する駆動方法、あるいは、維持電極に正極性の初期化パルスを印加する駆動方法を用いてもよい。

〔実施の形態５〕
図１１は、本実施の形態５において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。
本実施形態では、初期化期間において、走査電極群１９ａ1〜１９ａNに正極性の初期化パルスを印加する点は上記実施形態１と同様であるが、維持期間の最後において、走査電極１９ａ側に正極性の維持パルスが印加されることによって、走査電極１９ａ側が負極性（維持電極１９ｂ側が正極性）となる壁電荷が蓄積される。

そして、放電停止期間には、走査電極１９ａと維持電極１９ｂとの各電極間に、走査電極１９ａ側が負極性となるバイアス電圧（大きさＶbe）を印加し、このバイアス電圧に重畳させて、走査電極１９ａ側が負極性となり細幅の矩形パルスを印加することによって、壁電荷の極性を反転させる。
ここで、矩形パルスのパルス幅ＰＷeは、矩形パルスの印加に伴って発生する消去放電の発光ピークの半値幅（０．１〜０．４μｓ）に対して１．８倍以上且つ維持パルスのパルス幅以下に設定すること、すなわち、０．２μｓ〜１．９μｓの範囲内、更に、０．２μｓ〜０．６μｓの範囲内に設定することが好ましい。

放電停止期間において、走査電極１９ａと維持電極１９ｂ間に図１１に示すような差動電圧波形を印加するには、図１２（ａ）に示すように、走査電極１９ａに負極性の細幅矩形パルスを、維持電極１９ｂに負極性で幅広の矩形パルスを、時間的に重畳させて印加してもよいし、図１２（ｂ）に示すように、走査電極１９ａに正極性で幅広の矩形パルスを、維持電極１９ｂに正極性の細幅矩形パルスを、時間的に重畳させて印加してもよい。

本実施形態の駆動方法によれば、上記のようにパルス幅ＰＷeが設定されているので、消去放電が終了するのとほぼ同時に矩形パルスが立ち下がることになる。従って、消去放電が終了した時点では、セル内電圧がほぼ０となり、走査電極側に正極性の壁電圧（Ｖbe）が形成される。そして、その後、バイアス電圧が取り去られるので、放電停止期間の終了時には、走査電極１９ａ側に正極性の壁電圧（Ｖbe）が残る。

バイアス電圧の大きさＶｂeは、１０Ｖ以上、最小放電維持電圧Ｖmin−４０Ｖ以下（または１１０Ｖ以下）の範囲に設定することが好ましい。
これは上述したように、１０Ｖ未満では効果があまりなく、一方、最小放電維持電圧Ｖmin−３０Ｖを越えると、波形のリンギングなどの歪みによって過電圧となり、誤放電が発生しやすいためである。

このように、本実施形態では、維持期間の終了時においては、走査電極１９ａ側が負極性であったのが、放電停止期間の終了時には走査電極１９ａ側が正極性となる。よって、本実施形態の駆動方法によれば、従来のように消去期間に壁電圧を完全に消滅させる場合と比べて、初期化放電時間Ｓが長くなる。
以上から、本実施の形態５における駆動方法によって、放電停止期間において、初期化期間に印加される初期化パルスと同じ極性の壁電圧が残り、初期化放電が長くなり、それによって高速で安定なアドレス動作を実現し、書き込み不良の無い高画質を実現可能であることが分かる。

なお、本実施形態においても、初期化期間において走査電極に正極性の初期化パルスを印加する代わりに、初期化期間において維持電極に負極性の初期化パルスを印加する駆動方法を用いてもよい。
また、本実施形態では、放電停止期間において走査電極側に維持電極に対して負極性の細幅パルス及び負極性のバイアス電圧を印加し、その後の初期化期間において走査電極側に正極性の初期化パルスを印加したが、放電停止期間において走査電極側に維持電極に対して正極性の細幅パルス及び正極性のバイアス電圧を印加し、その後の初期化期間において走査電極に負極性の初期化パルスを印加する駆動方法、あるいは、維持電極に正極性の初期化パルスを印加する駆動方法を用いてもよい。

〔実施の形態６〕
図１３は、本実施の形態６において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。
本実施形態おいても、上記実施形態５と同様、放電停止期間には、走査電極１９ａと維持電極１９ｂとの各電極間に、走査電極１９ａ側が負極性となるバイアス電圧（Ｖbe）を印加し、これに重畳させて、走査電極１９ａ側が負極性となる細幅の矩形パルスを印加することによって、壁電荷の極性を反転させ、初期化期間において、走査電極群１９ａ1〜１９ａNに正極性の初期化パルスを印加する。

ただし、本実施形態では、上記走査電極１９ａと維持電極１９ｂとの各電極間に印加するバイアス電圧は、電圧が徐々に上昇する傾斜部分を有するものである点が異なっている。
バイアス電圧の大きさＶｂeは、実施の形態５と同様、１０Ｖ以上、最小放電維持電圧Ｖmin−４０Ｖ以下（または１１０Ｖ以下）の範囲に設定することが好ましい。

また、傾斜部分の電圧変化率は、０．５Ｖ／μｓ〜２０Ｖ／μｓの範囲内に設定することが好ましい。
放電停止期間において、走査電極１９ａと維持電極１９ｂ間に図１３に示すような差動電圧波形を印加するには、走査電極１９ａに負極性の細幅矩形パルスを、維持電極１９ｂに負極性で幅広の傾斜波形部分を有する矩形パルスを、時間的に重畳させて印加してもよいし、走査電極１９ａに正極性で幅広の傾斜波形部分を有するの矩形パルスを、維持電極１９ｂに正極性の細幅矩形パルスを、時間的に重畳させて印加してもよい。

本実施形態の駆動方法によれば、上記実施形態５で説明したのと同様、消去放電が終了した時点では、走査電極１９ａ側に正極性の壁電圧（Ｖbe）が形成され、その後、バイアス電圧が取り去られるが、このとき、電圧変化がゆるやかなので、壁電圧はほとんどそのまま保持される。従って、放電停止期間の終了時には、より確実に走査電極１９ａ側に正極性の壁電圧（Ｖbe）が残ることになる。

よって、初期化放電時間Ｓをより確実に長くすることができる。
以上から、本実施の形態６における駆動方法によって、放電停止期間において、初期化期間に印加される初期化パルスと同じ極性の壁電圧が残り、初期化放電が長くなり、それによって高速で安定なアドレス動作を実現し、書き込み不良の無い高画質を実現可能であることが分かる。

なお、本実施形態においても、初期化期間において走査電極に正極性の初期化パルスを印加する代わりに、初期化期間において維持電極に負極性の初期化パルスを印加する駆動方法を用いてもよい。
また、本実施形態では、放電停止期間において走査電極側に維持電極に対して負極性の細幅パルス及び負極性のバイアス電圧を印加し、その後の初期化期間において走査電極側に正極性の初期化パルスを印加したが、放電停止期間において走査電極側に維持電極に対して正極性の細幅パルス及び正極性のバイアス電圧を印加し、その後の初期化期間において走査電極に負極性の初期化パルスを印加する駆動方法、あるいは、維持電極に正極性の初期化パルスを印加する駆動方法を用いてもよい。

〔実施の形態７〕
図１４は、本実施の形態７において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。
本実施形態おいても、上記実施形態５，６と同様、放電停止期間には、走査電極１９ａと維持電極１９ｂとの各電極間に、走査電極１９ａ側が負極性となるパルスを印加することによって、壁電荷の極性を反転させ、初期化期間において、走査電極群１９ａ1〜１９ａNに正極性の初期化パルスを印加する。

ただし、上記実施の形態５，６では、放電停止期間において、走査電極１９ａと維持電極１９ｂと間に、バイアス電圧を印加すると共に細幅の矩形波を印加したが、本実施形態では、消去パルスとして、立ち下がりに傾斜を有し、波高が放電開始電圧Ｖｓ以下のランプ波形パルスを印加する点が異なっている。
ランプ波形の立ち下がり傾斜は、１０Ｖ／μｓ程度（０．５Ｖ／μｓ〜２０Ｖ／μｓの範囲内）に設定することが好ましい。

放電停止期間において、走査電極と維持電極間に図１４に示すような差動電圧波形を印加するには、走査電極１９ａに負極性で立ち下がりに傾斜を有するランプ波形パルスを印加してもよいし、維持電極１９ｂに正極性で立ち下がりに傾斜を有するランプ波形パルスを印加してもよい。
なお、立ち下がりに傾斜を有するランプ波形は、ミラー積分回路などを用いることによって作成することができる。

このように、放電停止期間において、立ち下がりがランプ波形からなる消去パルスを印加することによっても、上記実施の形態６と同様に、消去放電が終了した時点では、セル内電圧がほぼ０となり、走査電極１９ａ側が正極性となる壁電圧が形成され、その後、印加されている電圧がゆるやかに取り去られるので、放電停止期間の終了時には、走査電極１９ａ側が正極性となる壁電圧が確実に残る。よって、初期化放電時間Ｓを確実に長くすることができる。

以上から、本実施の形態７における駆動方法によって、放電停止期間において、初期化期間に印加される初期化パルスと同じ極性の壁電圧が残り、初期化放電が長くなり、それによって高速で安定なアドレス動作を実現し、書き込み不良の無い高画質を実現可能であることが分かる。
なお、本実施形態では、図１４に示されるように、消去パルスの立ち下がり部分の傾斜が、初期化パルスの立ち上がり部分の傾斜αset［V／μｓ］と同等に設定され、且つ消去パルスの立ち下がり傾斜部分と初期化パルスの立ち上がり傾斜部分とが連続しているため、電圧変化がほぼ一定である。これによって、急激な電圧変化に起因する異常放電が抑えられ、セル内電圧（壁電圧）がより確実に保持される。

ただし、消去パルスの立ち下がり部分と、初期化パルスの立ち上がり部分とは、互いに異なった傾斜を有していてもよいし、消去パルスの立ち下がり部分と初期化パルスの立ち上がり部分との間で、不連続に電圧変化してもよい。
実施例として、消去パルスの立ち下がり部分の傾斜と初期化パルスの立ち上がり部分の傾斜αsetを２．２Ｖ／μｓとした。

一方、比較例は、上記実施の形態１の比較例と同様である。
この実施例と比較例とについて、初期化パルスを印加してから初期化放電が発生するまでの時間ｔｄset、異常放電の有無、放電確率Fadd［％］及び画質を比較した。
その結果は、表４に示すとおりである。

比較例では、ｔｄsetの長さは約５０μｓであり、放電確率Fadd［％］は９２％程度であって、チラツキ等の画質不良が見られたが、実施例では、ｔｄsetの長さが２０μｓ短縮され、また、放電確率Fadd［％］は９８．１％まで改善され、異常放電もなく、チラツキ感も低減され、画質が向上している。

なお、傾斜αsetについては、０．５Ｖ／μｓ〜２０Ｖ／μｓの範囲において、同様に、ｔｄsetの長さが短縮し、放電確率Faddが改善され、異常放電もなく、チラツキ感も低減され、画質が向上した。
なお、本実施形態においても、初期化期間において走査電極に正極性の初期化パルスを印加する代わりに、初期化期間において維持電極に負極性の初期化パルスを印加する駆動方法を用いてもよい。

また、本実施形態では、放電停止期間において走査電極側に維持電極に対して負極性のランプ波形パルスを印加し、その後の初期化期間において走査電極側に正極性の初期化パルスを印加したが、放電停止期間において走査電極側に維持電極に対して正極性のランプ波形パルスを印加し、その後の初期化期間において走査電極に負極性の初期化パルスを印加する駆動方法、あるいは、維持電極に正極性の初期化パルスを印加する駆動方法を用いてもよい。

〔実施の形態８〕
図１５は、本実施の形態８において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。
本実施形態おいても、放電停止期間には、走査電極１９ａと維持電極１９ｂとの各電極間に、走査電極１９ａ側が負極性となるパルスを印加することによって、壁電荷の極性を反転させ、初期化期間において、走査電極群１９ａ1〜１９ａNに正極性の初期化パルスを印加する。

ただし、本実施形態では、放電停止期間において、走査電極１９ａと維持電極１９ｂと間に、消去パルスとして、立ち上がり部分に傾斜を有し、波高が放電開始電圧Ｖｓを越えるランプ波形を印加する点が他の実施形態と異なっている。
この立ち上がり部分の傾斜は、０．５Ｖ／μｓ以上、２０Ｖ／μｓ以下の範囲内に設定することが好ましい。

放電停止期間において、走査電極と維持電極間に図１５に示すような差動電圧波形を印加するには、走査電極１９ａに負極性で且つ波高が放電開始電圧を越えるランプ波形パルスを印加してもよいし、維持電極１９ｂに正極性で且つ波高が放電開始電圧を越えるランプ波形パルスを印加してもよい。
このように、緩やかな傾きを持つランプ波形を消去パルスとして印加することによって、電圧の立ち上がりの際に微弱放電が持続し、放電セル内には走査電極側が負極性で、放電開始電圧Ｖｓより僅かに低い壁電圧が形成される。そして、消去パルスが立ち下がると、図１５に破線で示されるように、走査電極１９ａ側が正極性となる壁電圧が蓄積される。

このように、本実施形態では、壁電圧の極性が、維持期間の終了時においては走査電極１９ａ側が負極性であったが、放電停止期間の終了時には走査電極１９ａ側が正極性となる。
よって、本実施形態の駆動方法によれば、従来のように消去期間に壁電圧を完全に消滅させる場合と比べて、初期化放電時間Ｓが長くなる。

また、本実施形態では、微弱放電によって壁電圧が形成されるので、形成する壁電圧の大きさも制御しやすい。
以上から、本実施の形態８における駆動方法によって、放電停止期間において、初期化期間に印加される初期化パルスと同じ極性の壁電圧が残り、初期化放電が長くなり、それによって高速で安定なアドレス動作を実現し、書き込み不良の無い高画質を実現可能であることが分かる。

なお、本実施形態においても、初期化期間において走査電極に正極性の初期化パルスを印加する代わりに、初期化期間において維持電極に負極性の初期化パルスを印加する駆動方法を用いてもよい。
また、本実施形態では、放電停止期間において走査電極側に維持電極に対して負極性のランプ波形パルスを印加し、その後の初期化期間において走査電極側に正極性の初期化パルスを印加したが、放電停止期間において走査電極側に維持電極に対して正極性のランプ波形パルスを印加し、その後の初期化期間において走査電極に負極性の初期化パルスを印加する駆動方法、あるいは、維持電極に正極性の初期化パルスを印加する駆動方法を用いてもよい。

〔実施の形態９〕
本実施の形態９のプラズマディスプレイ装置における駆動波形は、上記実施の形態３と同様であるが、走査電極１９ａ及び維持電極１９ｂとして、放電セル内で複数のライン状に分割した電極構造のＰＤＰを用いている点が異なっている。
図１６に、本実施の形態９のＰＤＰにおける電極構成の概略図を示す。

一般に、ＰＤＰにおいて、図１６のように放電セル内で複数のライン状に分割した分割電極構造を用いると、幅広の透明電極構造を用いる場合と比べて、放電規模を大きくしながら、電極面積を減少させてパネルの静電容量を小さくすることができる。従って、維持パルス１発あたりの放電電流が減少するため放電効率は向上する。
一方、分割電極構造では、電極が幅方向に不連続であるため、主放電ギャップで発生した放電プラズマが電極の外端まで広がるのに長い時間が必要となり、アドレス期間におけるアドレス放電が発生してから放電が終了するまでの時間が延びて発光波形や放電電流ピーク波形の半値幅が広がる傾向があり、放電遅れも大きくなる。

そのため、分割電極構造においては、特に、高精細化に際してアドレスパルスを短縮すると、書き込み不良が発生して、画質が低下しやすいという問題がある。
これに対して、本実施の形態９においては、放電停止期間終了時に走査電極１９ａ側に正の壁電圧が形成されるので、初期化期間において初期化パルスを印加したときのＶｄsetが減少し、初期化放電時間Ｓが延びる。

それによって、分割された電極の外端まで初期化放電が十分に広がり、初期化期間の終了時において外側の電極まで壁電荷が蓄積される。そのため、アドレス放電の放電確率が増加し、書き込み不良が抑えられる。
よって、本実施形態によれば、放電効率が良好で且つ書き込み不良も少ないＰＤＰ表示装置を実現できる。

本実施形態にかかる実施例並びに比較例のＰＤＰでは、走査電極１９ａ及び維持電極１９ｂの各々において、ライン電極部どうしの間隔を、主放電ギャップから遠ざかるに従って等差級数的（電極間隔差△Ｓ）に狭くなるようにしている。各部分の寸法は、画素ピッチＰ＝０．６７５ｍｍ、主放電ギャップＧ＝８０μｍ、電極幅Ｌ1，Ｌ2＝３５μｍ、Ｌ3＝４５μｍ、第１電極間隔Ｓ1＝４５μｍ、第２電極間隔Ｓ2＝３５μｍである。

そして、このＰＤＰを、上記実施の形態３の実施例（ランプ波形の傾斜が１０Ｖ／μｓ）及び比較例と同様の駆動波形を用いて駆動した。
この実施例と比較例とについて、初期化パルスを印加した後に初期化放電が発生するときの電圧Ｖｄset、放電確率Fadd［％］及び画質を比較した。
その結果は表５に示すとおりである。

比較例においては、Ｖｄsetが３５６Ｖと高く、Fadd［％］が８６％程度で、チラツキが激しく、画質が低かったが、実施例では、Ｖｄsetが約１４０Ｖ低下し、放電確率Fadd［％］が９９．９％まで改善され、チラツキが全く無くなり画質も非常に向上した。

なお、実施例では、ランプ波形パルスの電圧立ち上がり速度を１０Ｖ／μｓとしたが、０．５Ｖ／μｓ〜２０Ｖ／μｓの範囲内において同様に、Ｖｄsetの低下、放電確率Faddの向上および画質向上効果が見られた。
以上から、本実施の形態における駆動方法によって、分割電極においても、高速で安定なアドレス動作を実現し、書き込み不良の無い高画質を実現可能であることが分かる。

尚、上記実施例においては、走査電極１９ａ及び維持電極１９ｂとして放電セル内で４本のライン状に分割した電極構造を用いたが、走査電極１９ａ及び維持電極１９ｂとして放電セル内で２〜６本のライン状に分割した電極構造を用いても同様にＶｄsetの低下、放電確率Faddの向上および画質向上効果が得られた。
なお、本実施の形態では、分割電極構造のＰＤＰに対して、実施の形態３と同様の駆動波形を用いて説明したが、上記実施の形態１〜８で開示したいずれの駆動波形を用いてもよい。

本発明のプラズマディスプレイ装置は、コンピュータおよびテレビ等に利用でき、画像を高精細且つ高画質で表示することができる点で有用である。

実施の形態に係るＡＣ面放電型ＰＤＰの一部の概略構成を示す斜視図である。 ＰＤＰの電極配置並びにＰＤＰを駆動する駆動回路を示すブロック図である。 ２５６階調を表現する場合における１フィールドの分割方法の一例を示す図である。 実施の形態１において、ＰＤＰの各電極に印加される駆動波形を示す図である。 第１電極と第２電極間の差動電圧波形とセル内電圧及び発光波形を示すタイミングチャートである。 実施の形態２において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。 差動電圧波形を形成する具体的方法を説明する図である。 実施の形態３において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。 差動電圧波形を形成する具体的方法を説明する図である。 実施の形態４において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。 実施の形態５において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。 差動電圧波形を形成する具体的方法を説明する図である。 実施の形態６において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。 実施の形態７において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。 実施の形態８において、走査電極と維持電極間の差動電圧波形、セル内電圧及び発光波形を示すタイミングチャートである。 実施の形態９にかかるＰＤＰにおける電極構成の概略図を示す。 従来例にかかるＰＤＰの各電極に印加される駆動波形を示す図である。

符号の説明

１０ 前面パネル
１１ 前面基板
１２ 背面基板
１３ 誘電体層
１４ データ電極
１５ 隔壁
１６ 蛍光体層
１７ 誘電体層
１８ 保護層
１９ａ 走査電極
１９ｂ 維持電極
２０ 背面パネル
１０１ フレームメモリ
１０２ 出力処理部
１０３ 走査電極駆動装置
１０４ 維持電極駆動装置
１０５ データ電極駆動装置

Claims (11)

1. 第１及び第２電極の対を有する複数の放電セルが形成されたプラズマディスプレイパネル装置の駆動方法において、
   初期化パルスを印加する初期化期間と、
   入力される画像データに基づいて書き込みする書き込み期間と、
   放電維持パルスを印加する放電維持期間とを有し、
   上記初期化パルスは、第１電圧から、放電開始電圧未満の第２電圧まで上昇する第１の部分と、上記第１の部分における電圧上昇の傾斜より小さい傾斜で、上記第２電圧から放電開始電圧以上の第３電圧まで上昇する第２の部分とを有し、
   上記初期化パルスの前に、負極性であり、到達する電位が放電開始電圧を超える、ランプ形状を含む第２パルスを印加するプラズマディスプレイ装置の駆動方法。
2. 上記初期化パルスは、さらに、上記第３電圧から放電開始電圧未満の第４電圧まで下降する第３の部分と、上記第３の部分における電圧下降の傾斜より小さい傾斜で、上記第４電圧から第５電圧まで下降する第４の部分とを有する請求項１記載のプラズマディスプレイ装置の駆動方法。
3. 上記第２パルスは、壁電荷を残すパルスである請求項１記載のプラズマディスプレイ装置の駆動方法。
4. 第１及び第２電極の対を有する複数の放電セルが形成されたプラズマディスプレイパネル装置の駆動方法において、
   初期化パルスを印加する初期化期間と、入力される画像データに基づいて書き込み行う書込み期間と、放電維持パルスを印加する放電維持期間を実行し、
   上記初期化パルスを印加する前に、上記第１電極に、消去パルスを印加するとともに、負極性であり到達する電位が放電開始電圧を超えるランプ形状を含むパルスを印加し、
   上記初期化パルスは、放電開始電圧未満の第1電圧まで上昇する部分を含む第１の部分と、上記第１の部分における電圧上昇の傾斜より小さい傾斜で、上記第１電圧から放電開始電圧以上の第２電圧まで上昇する第２の部分とを有するプラズマディスプレイ装置の駆動方法。
5. 上記ランプ形状を含むパルスに続いて、上記初期化パルスを印加する請求項４記載のプラズマディスプレイ装置の駆動方法。
6. 上記ランプ形状を含むパルスは、正の傾きを有する請求項４または５記載のプラズマディスプレイ装置の駆動方法。
7. 上記ランプ形状を含むパルスは、負の傾きを有する請求項４または５記載のプラズマディスプレイ装置の駆動方法。
8. 上記ランプ形状を含むパルスは、壁電荷を残すパルスである請求項４または５記載のプラズマディスプレイ装置の駆動方法。
9. 上記ランプ形状を含むパルスは、正に上昇する部分を含むパルスである請求項４または５記載のプラズマディスプレイ装置の駆動方法。
10. 一対の基板間に、電極対を有する複数の放電セルが形成されたプラズマディスプレイパネルと、
    初期化パルスを印加する初期化期間と、入力される画像データに基づいて書き込みする書き込み期間と、放電維持パルスを印加する放電維持期間とを備えて、前記プラズマディスプレイパネルを駆動する駆動回路を備えるプラズマディスプレイ装置において、
    前記駆動回路は、
    上記初期化期間に、第１電圧から、放電開始電圧未満の第２電圧まで上昇する第１の部分と、上記第１の部分における電圧上昇の傾斜より小さい傾斜で、上記第２電圧から放電開始電圧以上の第３電圧まで上昇する第２の部分とを有する初期化パルスを印加し、
    上記初期化パルスの前に、負極性であり、到達する電位が放電開始電圧を超える、ランプ形状を含む第２パルスを印加するプラズマディスプレイ装置。
11. 一対の基板間に、電極対を有する複数の放電セルが形成されたプラズマディスプレイパネルと、
    初期化パルスを印加する初期化期間と、入力される画像データに基づいて書き込みする書き込み期間と、放電維持パルスを印加する放電維持期間とを備えて、前記プラズマディスプレイパネルを駆動する駆動回路を備えるプラズマディスプレイ装置において、
    前記駆動回路は、
    上記初期化パルスを印加する前に、上記第１電極に、消去パルスを印加するとともに、負極性であり、到達する電位が放電開始電圧を超える、ランプ形状を含むパルスを印加し、
    上記初期化パルスは、放電開始電圧未満の第１電圧まで上昇する第１の部分と、当該第１の部分における電圧上昇の傾斜より小さい傾斜で、上記第１電圧から放電開始電圧以上の第２電圧まで上昇する第２の部分とを有するプラズマディスプレイ装置。

Images