JP2007094365A

JP2007094365A - データ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法

Info

Publication number: JP2007094365A
Application number: JP2006139838A
Authority: JP
Inventors: Jae-Hong Park; 宰弘朴
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2005-09-29
Filing date: 2006-05-19
Publication date: 2007-04-12
Anticipated expiration: 2026-05-19
Also published as: US7920115B2; KR20070036417A; JP4933146B2; CN100507648C; US20070070750A1; KR101157950B1; CN1940645A

Abstract

【課題】データの伝送時、データのトランジションを最小化して電磁気波干渉を最小化できるデータ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法を提供する。
【解決手段】入力される入力データの最上位ビットによって前記最上位ビットを除いた各下位ビットを変調して伝送するデータ変調部と、前記最上位ビットによって前記データ変調部から伝送される変調データを元のデータに復元するデータ復元部と、を備えてデータ伝送装置を構成する。
【選択図】図３

Description

本発明は、データ伝送装置及び伝送方法に関するもので、詳しくは、データの伝送時、データのトランジションを最小化して電磁干渉を最小化できるデータ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法に関するものである。

最近、陰極線管と比較して、重さ及び体積を減少できる各種の平板表示装置が台頭しつつある。平板表示装置には、液晶表示装置、電界放出表示装置、プラズマ表示パネル及び発光表示装置などがある。

平板表示装置のうち液晶表示装置は、ビデオ信号によって各液晶セルの光透過率を調節して画像を表示する。液晶セルごとにスイッチング素子が形成されたアクティブマトリックスタイプの液晶表示装置は、動画を表示するのに適している。アクティブマトリックスタイプの液晶表示装置におけるスイッチング素子には、主に薄膜トランジスタ（ＴＦＴ）が用いられる。

図１は、関連技術に係る液晶表示装置の駆動装置を概略的に示した図である。

図１に示すように、関連技術に係る液晶表示装置の駆動装置は、ｎ個のゲートラインＧＬ１〜ＧＬｎ及びｍ個のデータラインＤＬ１〜ＤＬｍによって定義される領域ごとに形成された液晶セルを含む画像表示部２と、各データラインＤＬ１〜ＤＬｍにアナログビデオ信号を供給するためのデータドライバー４と、各ゲートラインＧＬ１〜ＧＬｎにスキャンパルスを供給するためのゲートドライバー６と、外部から入力されるソースデータＲＧＢを整列してデータドライバー４に供給し、データ制御信号ＤＣＳを生成してデータドライバー４を制御するとともに、ゲート制御信号ＧＣＳを生成してゲートドライバー６を制御するタイミングコントローラ８と、を備えている。

画像表示部２は、互いに対向して合着されたトランジスタアレイ基板及びカラーフィルタアレイ基板と、二つのアレイ基板の間のセルギャップを一定に維持させるためのスペーサーと、このスペーサーによって設けられた液晶空間に充填された液晶と、を備えている。

この画像表示部２は、ｎ個のゲートラインＧＬ１〜ＧＬｎ及びｍ個のデータラインＤＬ１〜ＤＬｍによって定義される領域に形成されたＴＦＴと、このＴＦＴに接続される液晶セルと、を備えている。ＴＦＴは、ゲートラインＧＬ１〜ＧＬｎからのスキャンパルスに応答し、データラインＤＬ１〜ＤＬｍからのアナログビデオ信号を液晶セルに供給する。液晶セルは、液晶を挟んで対向する共通電極及びＴＦＴに接続された画素電極からなるので、等価的に液晶キャパシタＣ1ｃに表示される。この液晶セルは、液晶キャパシタＣlｃに充電されたアナログビデオ信号を、次のアナログビデオ信号が充電されるまで維持させるためのストレージキャパシタＣｓｔを含む。

タイミングコントローラ８は、外部から入力されるソースデータＲＧＢを画像表示部２の駆動に合わせて整列し、データドライバー４に供給する。また、タイミングコントローラ８は、外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ，Ｖｓｙｎｃを用いてデータ制御信号ＤＣＳ及びゲート制御信号ＧＣＳを生成し、データドライバー４及びゲートドライバー６の駆動タイミングをそれぞれ制御する。

ゲートドライバー６は、タイミングコントローラ８からのゲート制御信号ＧＣＳのうちゲートスタートパルスＧＳＰ及びゲートシフトクロックＧＳＣに応答し、スキャンパルス、すなわちゲートハイパルスを順次発生するシフトレジスタを含む。このゲートドライバー６は、ゲートハイパルスを画像表示部２の各ゲートラインＧＬに順次供給し、ゲートラインＧＬに接続されたＴＦＴをターン-オンにする。

データドライバー４は、タイミングコントローラ８から供給されるデータ制御信号ＤＣＳに応答し、タイミングコントローラ８から整列されたソースデータＲＧＢをアナログビデオ信号に変換し、各ゲートラインＧＬ１〜ＧＬｎにスキャンパルスが供給される１水平周期ごとに１水平ライン分のアナログビデオ信号を各データラインＤＬ１〜ＤＬｍに供給する。すなわち、データドライバー４は、ソースデータＲＧＢの階調値によって所定レベルを有するガンマ電圧を選択し、この選択されたガンマ電圧を各データラインＤＬ１〜ＤＬｍに供給する。このとき、データドライバー４は、極性制御信号ＰＯＬに応答して各データラインＤＬに供給されるアナログビデオ信号の極性を反転させる。

図２は、図１のタイミングコントローラとデータドライバーとの間のデータ伝送バスを示した図である。

図１及び図２に示すように、タイミングコントローラ８は、各制御信号ＤＣＳ，ＧＣＳを発生する制御信号発生部２２と、ソースデータＲＧＢを整列してデータドライバー４に供給するデータ整列部２４と、を備えている。

制御信号発生部２２は、外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ，Ｖｓｙｎｃを用いて各ゲート制御信号ＧＣＳ（ＧＳＣ，ＧＳＰ及びＧＯＥ）及び各データ制御信号ＤＣＳ（ＳＳＣ，ＳＳＰ，ＳＯＥ及びＰＯＬ）を発生する。

各ゲート制御信号ＧＣＳは、図示してないゲート制御信号バスに含まれる各伝送ラインを通してゲートドライバー６に供給される。そして、各データ制御信号ＤＣＳは、データ制御信号バス１２に含まれる各伝送ラインを通してデータドライバー４に供給される。

データ整列部２４は、外部から入力されたソースデータＲＧＢをバス伝送方式に適するように整列し、この整列されたソースデータＲＧＢをソースシフトクロック信号ＳＳＣに同期してデータドライバー４に供給する。例えば、データ整列部２４は、下記の表１のように、整列されたデータＲＧＢを赤色、緑色及び青色データバス１４，１６，１８を通してデータドライバー４に供給する。このとき、ソースデータＲＧＢが６ビットデータの大きさを有する場合、赤色、緑色及び青色データバス１４，１６，１８は、６個ずつのデータ伝送ラインから構成される。この結果、データ伝送ラインの総数は１８個になる。

表１において、Ｄ０〜Ｄ５は、赤色Ｒ、緑色Ｇ及び青色Ｂのうちいずれか一つのデータ値を示す。

このようなタイミングコントローラ８は、一つの画素分（例えば、１８ビット：Ｒ、Ｇ、Ｂの各６ビット）のデータを１８個のデータ伝送ライン１４，１６，１８を用いてデータドライバー４に供給する。

しかしながら、上記のように一つの画素分のデータがタイミングコントローラ８からデータドライバー４に供給されると、データのトランジションによって電磁干渉が激しく生じるという問題があった。

例えば、現在の画素データが全て”０”のビットを有し、次の画素データが全て”１”のビットを有する場合、全てのビットからトランジションが発生し、高い電磁干渉が発生することになる。特に、このような現象は、画像表示部２の解像度及び大きさなどが増加するほど一層激しく生じるという問題があった。

本発明は、上記の問題点を解決するためのもので、その目的は、データの伝送時、データのトランジションを最小化して電磁干渉を最小化できるデータ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法を提供することにある。

上記目的を達成するための本発明の実施形態に係るデータ伝送装置は、入力される入力データの最上位ビットによって前記最上位ビットを除いた各下位ビットを変調して伝送するデータ変調部と、前記最上位ビットによって前記データ変調部から伝送される変調データを元のデータに復元するデータ復元部と、を備えることを特徴とする。

前記データ変調部は、前記入力データが入力される複数のデータ入力ラインと、前記各データ入力ラインに入力される前記各下位ビットをそれぞれ反転させる複数の第１インバータと、前記最上位ビットによって、前記各データ入力ラインからの前記下位ビット及び前記各第１インバータによって反転された下位ビットのうちいずれか一つを選択して複数のデータ伝送ラインに出力する複数の第１選択器と、を備えることを特徴とする。

前記データ復元部は、前記各データ伝送ラインに伝送される前記各下位ビットを反転させる複数の第２インバータと、前記最上位ビットによって、前記各データ伝送ラインからの前記下位ビット及び前記各第２インバータによって反転された下位ビットのうちいずれか一つを選択して前記元のデータに復元する複数の第２選択器と、を備えることを特徴とする。

前記データ変調部は、入力されるマスキングデータを用いて、前記最上位ビットによって前記各下位ビットを変調することを特徴とする。

前記データ変調部は、前記入力データが入力される複数のデータ入力ラインと、前記マスキングデータが供給される複数のマスキングデータ伝送ラインと、前記各データ入力ラインに入力される前記各下位ビットと前記マスキングデータとを論理演算して出力する複数の第１論理演算器と、前記最上位ビットによって、前記各データ入力ラインからの前記下位ビット及び前記各第１論理演算器によって論理演算された下位ビットのうちいずれか一つを選択して複数のデータ伝送ラインに出力する複数の第１選択器と、を備えることを特徴とする。

前記データ復元部は、前記各データ伝送ラインに伝送される前記各下位ビットと前記マスキングデータとを論理演算して出力する複数の第２論理演算器と、前記最上位ビットによって、前記各データ伝送ラインからの前記下位ビット及び前記各第２論理演算器によって論理演算された下位ビットのうちいずれか一つを選択して前記元のデータに復元する複数の第２選択器と、を備えることを特徴とする。

前記複数の第１及び第２論理演算器は、排他的論理和ゲートであることを特徴とする。

本発明の実施形態に係る表示装置の駆動装置は、複数のゲートライン及び複数のデータラインによって定義される領域ごとに形成された画素セルを含む画像表示部と；外部から入力される入力データの最上位ビットによって、最上位ビットを除いた残りの各下位ビットを変調して伝送するタイミングコントローラと；前記タイミングコントローラの制御下で前記各ゲートラインにスキャンパルスを供給するためのゲートドライバーと；前記最上位ビットによって前記タイミングコントローラから伝送される前記変調データを元のデータに復元し、前記タイミングコントローラの制御下で前記復元されたデータをアナログビデオ信号に変換して前記各データラインに供給するデータドライバーと；を備えることを特徴とする。

本発明の実施形態に係るデータ伝送方法は、入力される入力データの最上位ビットによって前記最上位ビットを除いた各下位ビットを変調して伝送する段階と、前記最上位ビットによって、前記伝送される変調データを元のデータに復元する段階と、を含むことを特徴とする。

本発明の実施形態に係る画像表示装置の駆動方法は、複数のゲートライン及び複数のデータラインによって定義される領域ごとに形成された画素セルを含む画像表示部の駆動方法において、外部から入力される入力データの最上位ビットによって、最上位ビットを除いた残りの各下位ビットを変調して伝送する段階と、前記最上位ビットによって、前記変調データを元のデータに復元する段階と、前記各ゲートラインにスキャンパルスを供給する段階と、前記スキャンパルスに同期するように、前記復元されたデータをアナログビデオ信号に変換して前記各データラインに供給する段階と、を含むことを特徴とする。

本発明の実施形態に係るデータ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法は、入力されるデータの最上位ビットデータによって、最上位ビットデータを除いた下位ビットデータを反転させて伝送することで、データ伝送時、データのトランジション数を半分に減少して電磁干渉を最小化できるという効果がある。

また、本発明の形態に係るデータ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法は、入力されるデータの最上位ビットデータによって、最上位ビットデータを除いた下位ビットデータをマスキングデータと排他的論理和演算して伝送することで、データ伝送時、データのトランジション数をさらに減少して電磁干渉を最小化できるという効果がある。

以下、本発明に係るデータ伝送装置と、これを用いた画像表示装置の駆動装置の好適な実施形態について、添付の図面に基づいて詳細に説明する。

図３は、本発明の第１実施形態に係るデータ伝送装置と、これを用いた画像表示装置の駆動装置を示した図である。

図３に示すように、本発明の第１実施形態に係るデータ伝送装置と、これを用いた画像表示装置の駆動装置は、ｎ個のゲートラインＧＬ１〜ＧＬｎ及びｍ個のデータラインＤＬ１〜ＤＬｍによって定義される領域ごとに形成された液晶セルを含む画像表示部１０２と；外部から入力されるソースデータＲＧＢを整列し、この整列されたソースデータＲＧＢの最上位ビットデータによって、最上位ビットデータを除いた残りの下位ビットデータを反転させて伝送するタイミングコントローラ１０８と；このタイミングコントローラ１０８の制御下で、各ゲートラインＧＬ１〜ＧＬｎにスキャンパルスを供給するためのゲートドライバー１０６と；最上位ビットデータによってタイミングコントローラ１０８から伝送されるデータを元のデータに復元し、タイミングコントローラ１０８の制御下で、復元されたデータをアナログビデオ信号に変換して各データラインＤＬ１〜ＤＬｍに供給するデータドライバー１０４と；を備えている。

画像表示部１０２は、互いに対向して合着されたトランジスタアレイ基板及びカラーフィルタアレイ基板と、二つのアレイ基板の間のセルギャップを一定に維持させるためのスペーサーと、このスペーサーによって設けられた液晶空間に充填された液晶と、を備えている。

このような画像表示部１０２は、ｎ個のゲートラインＧＬ１〜ＧＬｎ及びｍ個のデータラインＤＬ１〜ＤＬｍによって定義される領域に形成されたＴＦＴと、このＴＦＴに接続される各液晶セルと、を備えている。ＴＦＴは、ゲートラインＧＬ１〜ＧＬｎからのスキャンパルスに応答し、データラインＤＬ１〜ＤＬｍからのアナログビデオ信号を液晶セルに供給する。液晶セルは、液晶を挟んで対向する共通電極及びＴＦＴに接続された画素電極から構成されるので、等価的に液晶キャパシタＣlｃに表示される。この液晶セルは、液晶キャパシタＣlｃに充電されたアナログビデオ信号を、次のアナログビデオ信号が充電されるまで維持させるためのストレージキャパシタＣｓｔを含む。

タイミングコントローラ１０８は、外部から入力されるソースデータＲＧＢを画像表示部１０２の駆動に合わせて整列し、この整列されたソースデータＲＧＢの最上位ビットデータによって、最上位ビットデータを除いた残りの下位ビットデータを反転させて変調データＲ’Ｇ’Ｂ’を生成し、データドライバー１０４に供給する。具体的に、タイミングコントローラ１０８は、整列されたソースデータＲＧＢの最上位ビットデータが”０”のビットデータである場合、整列されたソースデータＲＧＢをそのままデータドライバー１０４に伝送する。その反面、タイミングコントローラ１０８は、整列されたソースデータＲＧＢの最上位ビットデータが”１”のビットである場合、整列されたソースデータＲＧＢの最上位ビットデータを除いた残りの下位ビットデータをそれぞれ反転させてデータドライバー１０４に供給する。

また、タイミングコントローラ１０８は、外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ，Ｖｓｙｎｃを用いてデータ制御信号ＤＣＳ及びゲート制御信号ＧＣＳを生成し、データドライバー１０４及びゲートドライバー１０６の駆動タイミングをそれぞれ制御する。

ゲートドライバー１０６は、タイミングコントローラ１０８からのゲート制御信号ＧＣＳのうちゲートスタートパルスＧＳＰ及びゲートシフトクロックＧＳＣに応答し、スキャンパルス、すなわちゲートハイパルスを順次発生するシフトレジスタを含む。このようなゲートドライバー１０６は、ゲートハイパルスを画像表示部１０２の各ゲートラインＧＬに順次供給し、ゲートラインＧＬに接続されたＴＦＴをターン-オンにする。

データドライバー１０４は、タイミングコントローラ１０８から供給されるデータ制御信号ＤＣＳによって、タイミングコントローラ１０８から供給される変調されたデータＲ’Ｇ’Ｂ’をアナログビデオ信号に変換し、ゲートラインＧＬにスキャンパルスが供給される１水平周期ごとに１水平ライン分のアナログビデオ信号を各データラインＤＬに供給する。すなわち、データドライバー１０４は、変調されたデータＲ’Ｇ’Ｂ’の階調値によって所定レベルを有するガンマ電圧を選択し、この選択されたガンマ電圧を各データラインＤＬ１〜ＤＬｍに供給する。このとき、データドライバー１０４は、タイミングコントローラ１０８から供給される極性制御信号ＰＯＬに応答し、各データラインＤＬに供給されるアナログビデオ信号の極性を反転させる。

図４は、図３のタイミングコントローラとデータドライバーとの間のデータ伝送バスを示した図である。

図３及び図４に示すように、タイミングコントローラ１０８は、各制御信号ＤＣＳ，ＧＣＳを発生する制御信号発生部１２２と、ソースデータＲＧＢを整列するデータ整列部１２４と、この整列されたソースデータＲＧＢの最上位ビットデータによって、最上位ビットデータを除いた残りの下位ビットデータを反転させ、データドライバー１０４に供給するデータ変調部１２６と、を備えている。

制御信号発生部１２２は、外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ，Ｖｓｙｎｃを用いて各ゲート制御信号ＧＣＳ（ＧＳＣ，ＧＳＰ及びＧＯＥ）及び各データ制御信号ＤＣＳ（ＳＳＣ，ＳＳＰ，ＳＯＥ及びＰＯＬ）を発生する。

ゲート制御信号ＧＣＳは、図示してないゲート制御信号バスに含まれる各伝送ラインを通してゲートドライバー１０６に供給される。そして、各データ制御信号ＤＣＳは、データ制御信号バス１１２に含まれる各伝送ラインを通してデータドライバー１０４に供給される。

データ整列部１２４は、外部から入力されたソースデータＲＧＢをバス伝送方式に適するように整列してデータ変調部１２６に供給する。以下、ソースデータＲＧＢは、６ビットデータであると仮定して説明するが、ソースデータＲＧＢは、６ビット以上にもなり得る。

データ変調部１２６は、データ整列部１２４から整列されたソースデータＲＧＢの最上位ビットデータによって、最上位ビットを除いた残りの下位ビットデータを変調し、ソースシフトクロック信号ＳＳＣに同期してデータドライバー１０４に伝送する。ここで、データ変調部１２６は、整列されたデータＲＧＢの最上位ビットデータＤ５と、変調されたビットデータＤ０’〜Ｄ４’を含む赤色、緑色及び青色データＲ’Ｇ’Ｂ’を赤色、緑色及び青色データバス１１４，１１６，１１８を通してデータドライバー１０４にそれぞれ供給する。このとき、赤色、緑色及び青色データバス１１４，１１６，１１８は、６個のデータ伝送ラインによって構成される。その結果、データ伝送ラインの総数は、１８個になる。

このために、データ変調部１２６は、図５に示すように、第６ビットデータＤ５伝送ラインを除いた第１乃至第５ビットデータＤ０〜Ｄ４入力ラインに接続された第１乃至第５インバータ１３０１〜１３０５と、第６ビットデータＤ５によって第１乃至第５ビットデータＤ０〜Ｄ４入力ラインからのビットデータおよび各インバータ１３０１〜１３０５からの反転されたビットデータのうちいずれか一つを選択し、各データ伝送ラインを通してデータドライバー１０４に伝送する第１乃至第５マルチプレクサ１３２１〜１３２５と、を備えている。

まず、データ整列部１２４からの整列された赤色Ｒ、緑色Ｇ及び青色Ｂデータは、第１乃至第６ビットデータＤ０〜Ｄ５入力ラインに供給される。

各インバータ１３０１〜１３０５は、第１乃至第５ビットデータＤ０〜Ｄ４入力ラインに電気的に接続され、第１乃至第５ビットデータＤ０〜Ｄ４を反転させて各マルチプレクサ１３２１〜１３２５に供給する。

各マルチプレクサ１３２１〜１３２５は、第１乃至第５ビットデータＤ０〜Ｄ４入力ラインに電気的に接続された第１入力端子と、各インバータ１３０１〜１３０５の出力端子に電気的に接続された第２入力端子と、第６ビットデータＤ５入力ラインに電気的に接続された制御端子と、から構成される。ここで、第６ビットデータＤ５入力ラインに供給される第６ビットデータＤ５は、各マルチプレクサ１３２１〜１３２５を制御するとともに、データドライバー１０４に供給される。

上記のような各マルチプレクサ１３２１〜１３２５は、最上位ビット、すなわち、第６ビットデータＤ５入力ラインに供給される第６ビットデータＤ５によって第１及び第２入力端子のうちいずれか一つに供給されるビットデータを選択して出力する。すなわち、各マルチプレクサ１３２１〜１３２５は、下記の表２に示すように、第６ビットデータＤ５が”０”のビットデータである場合、第１入力端子に供給されるビットデータＤ０〜Ｄ４を、データ伝送ラインを通してデータドライバー１０４に伝送する。その反面、第６ビットデータＤ５が”１”のビットデータである場合、第２入力端子に供給される反転されたビットデータＤ０〜Ｄ４を、データ伝送ラインを通してデータドライバー１０４に伝送する。

したがって、データ変調部１２６は、上記の表２に示すように、第６ビットデータＤ５によって第１乃至第５ビットデータＤ０〜Ｄ４を反転させてデータドライバー１０４に伝送することで、データ伝送時、データのトランジション数を半分に減少できる。例えば、データ変調部１２６は、整列された第１乃至第６ビットデータＤ０〜Ｄ５が”００００００”〜”０１１１１１”である場合、第６ビットデータＤ５が”０”のビットデータであるため、第１乃至第６ビットデータＤ０〜Ｄ５入力ラインからのデータが各マルチプレクサ１３２１〜１３２５によって選択されてデータドライバー１０４に伝送される。その反面、データ変調部１２６は、整列された第１乃至第６ビットデータＤ０〜Ｄ５が”１０００００”〜”１１１１１１”である場合、第６ビットデータＤ５が”１”のビットデータであるため、各インバータ１３０１〜１３０５によって反転されたデータが各マルチプレクサ１３２１〜１３２５によって選択されてデータドライバー１０４に伝送される。

図６は、図３のデータドライバーを概略的に示したブロック図である。

図５及び図６に示すように、データドライバー１０４は、サンプリング信号を順次生成するシフトレジスタ１５０と、データ変調部１２６からの変調データＲ’Ｇ’Ｂ’を元のデータＲＧＢに復元するデータ復元部１６０と、このデータ復元部１６０から復元されたデータＲＧＢをサンプリング信号によってラッチするラッチ部１７０と、このラッチされたデータＲＧＢによって複数のガンマ電圧ＧＭＡのうちいずれか一つを選択してアナログビデオ信号を生成するデジタル-アナログ変換部１８０と、アナログビデオ信号をバッファリングして各データラインＤＬに供給する出力部１９０と、を備えている。

シフトレジスタ１５０は、タイミングコントローラ１０８からのデータ制御信号ＤＣＳのうちソーススタートパルスＳＳＰ及びソースシフトクロックＳＳＣを用いて順次的なサンプリング信号を発生し、ラッチ部１７０に供給する。

データ復元部１６０は、データ伝送ラインを通してデータ変調部１２６から伝送される変調データＲ’Ｇ’Ｂ’のうち最上位ビットデータ、すなわち、第６ビットデータによって第１乃至第５ビットデータを反転させて元のデータＲＧＢに復元する。

ラッチ部１７０は、シフトレジスタ１５０からのサンプリング信号によってデータ復元部１６０からの復元データＲＧＢを１水平ライン分ずつラッチする。そして、ラッチ部１７０は、タイミングコントローラ１０８からのデータ制御信号ＤＣＳのうちソース出力イネーブル信号ＳＯＥによってラッチされた１水平ライン分のデータＲＧＢをデジタル−アナログ変換部１８０に供給する。

デジタル−アナログ変換部１８０は、ラッチ部１７０から供給されるデータＲＧＢによって、図示してないガンマ電圧発生部から供給される複数のガンマ電圧ＧＭＡのうちいずれか一つを選択することで、データＲＧＢをアナログビデオ信号に変換して出力部１９０に供給する。

出力部１２８は、データラインＤＬの負荷を勘案し、アナログビデオ信号を増幅して該当の各データラインＤＬに供給する。

図７は、図６のデータ復元部を概略的に示した図である。

図６及び図７に示すように、データ復元部１６０は、第６ビットデータＤ５’伝送ラインを除いた、変調された第１乃至第５ビットデータＤ０’〜Ｄ４’伝送ラインに接続された第１乃至第５インバータ１６２１〜１６２５と、第６ビットデータＤ５’によって変調された第１乃至第５ビットデータＤ０’〜Ｄ４’伝送ラインからのビットデータ及び各インバータ１６２１〜１６２５からの反転されたビットデータのうちいずれか一つを選択してラッチ部１７０に供給する第１乃至第５マルチプレクサ１６４１〜１６４５と、を備えている。

まず、データ復元部１６０には、データ変調部１２６からの変調された赤色Ｒ、緑色Ｇ及び青色Ｂデータが第１乃至第６ビットデータＤ０’〜Ｄ５’伝送ラインを通して供給される。

各インバータ１６２１〜１６２５は、第１乃至第５ビットデータＤ０’〜Ｄ４’伝送ラインに電気的に接続され、変調された第１乃至第５ビットデータＤ０’〜Ｄ４’を反転させて各マルチプレクサ１６４１〜１６４５に供給する。

各マルチプレクサ１６４１〜１６４５は、第１乃至第５ビットデータＤ０’〜Ｄ４’伝送ラインに電気的に接続された第１入力端子と、各インバータ１６２１〜１６２５の出力端子に電気的に接続された第２入力端子と、第６ビットデータＤ５’伝送ラインに電気的に接続された制御端子と、から構成される。ここで、第６ビットデータＤ５’伝送ラインに供給される第６ビットデータＤ５’は、各マルチプレクサ１６４１〜１６４５を制御するとともに、ラッチ部１７０に供給される。

このような各マルチプレクサ１６４１〜１６４５は、最上位ビット、すなわち、第６ビットデータＤ５’伝送ラインに供給される第６ビットデータＤ５’によって第１及び第２入力端子のうちいずれか一つに供給されるビットデータを選択して出力する。すなわち、各マルチプレクサ１６４１〜１６４５は、第６ビットデータＤ５’が”０”のビットデータである場合、第１入力端子に供給されるビットデータＤ０’〜Ｄ４’をラッチ部１７０に供給する反面、第６ビットデータＤ５’が”１”のビットデータである場合、第２入力端子に供給される、反転されたビットデータＤ０〜Ｄ４をラッチ部１７０に伝送する。

したがって、データ復元部１６０は、第６ビットデータＤ５’によって変調された第１乃至第５ビットデータＤ０’〜Ｄ４’を反転させ、元のデータＲＧＢに復元してラッチ部１７０に供給する。例えば、データ復元部１６０は、入力される第１乃至第６ビットデータＤ０’〜Ｄ５’が”００００００”〜”０１１１１１”である場合、第６ビットデータＤ５’が”０”のビットデータであるため、第１乃至第６ビットデータＤ０’〜Ｄ５’伝送ラインからのデータが各マルチプレクサ１６４１〜１６４５によって選択されてラッチ部１７０に供給される。その反面、データ復元部１６０は、入力される第１乃至第６ビットデータＤ０’〜Ｄ５’が”１０００００”〜”１１１１１１”である場合、第６ビットデータＤ５’が”１”のビットデータであるため、各インバータ１６２１〜１６２５によって反転されたデータが各マルチプレクサ１６４１〜１６４５によって選択され、ラッチ部１７０に供給される。

上記のような本発明の第１実施形態に係るデータ伝送装置と、これを用いた画像表示装置は、入力されるデータの最上位ビットデータによって最上位ビットデータを除いた下位ビットデータを反転させて伝送することで、データ伝送時、データのトランジション数を半分に減少して電磁気的干渉を最小化できる。

図８は、本発明の第２実施形態に係るデータ伝送装置と、これを用いた画像表示装置の駆動装置を概略的に示した図である。

図８に示すように、本発明の第２実施形態に係るデータ伝送装置と、これを用いた画像表示装置の駆動装置は、ｎ個のゲートラインＧＬ１〜ＧＬｎ及びｍ個のデータラインＤＬ１〜ＤＬｍによって定義される領域ごとに形成された液晶セルを含む画像表示部１０２と；外部から入力されるソースデータＲＧＢを整列し、この整列されたソースデータＲＧＢの最上位ビットデータによって、最上位ビットデータを除いた残りの下位ビットデータを、設定されたマスキングデータＭｂによって変調して伝送するタイミングコントローラ２０８と；このタイミングコントローラ２０８の制御下で、各ゲートラインＧＬ１〜ＧＬｎにスキャンパルスを供給するためのゲートドライバー１０６と；最上位ビットデータによってタイミングコントローラ２０８から伝送されるデータを元のデータに復元し、タイミングコントローラ２０８の制御下で、復元されたデータをアナログビデオ信号に変換して各データラインＤＬ１〜ＤＬｍに供給するデータドライバー２０４と；を備えている。

上記のような本発明の第２実施形態に係るデータ伝送装置と、これを用いた画像表示装置の駆動装置は、前記タイミングコントローラ２０８及び前記データドライバー２０４を除けば、上述した本発明の第１実施形態と同じ構成を有する。そのため、本発明の第２実施形態では、前記タイミングコントローラ２０８及び前記データドライバー２０４に対してのみ説明し、その他の構成に対する説明は省略する。

図９は、図８のタイミングコントローラとデータドライバーとの間のデータ伝送バスを示した図である。

図８及び図９に示すように、タイミングコントローラ２０８は、各制御信号ＤＣＳ，ＧＣＳを発生する制御信号発生部２２２と、ソースデータＲＧＢを整列するデータ整列部２２４と、この整列されたデータＲＧＢの最上位ビットデータによって、最上位ビットを除いた残りの下位ビットデータをマスキングデータＭｂによって変調してデータドライバー２０４に供給するデータ変調部２２６と、を備えている。

制御信号発生部２２２は、外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ，Ｖｓｙｎｃを用いて各ゲート制御信号ＧＣＳ（ＧＳＣ，ＧＳＰ及びＧＯＥ）及び各データ制御信号ＤＣＳ（ＳＳＣ，ＳＳＰ，ＳＯＥ及びＰＯＬ）を発生する。

ゲート制御信号ＧＣＳは、図示してないゲート制御信号バスに含まれる各伝送ラインを通してゲートドライバー１０６に供給される。そして、各データ制御信号ＤＣＳは、データ制御信号バス１１２に含まれる各伝送ラインを通してデータドライバー２０４に供給される。

データ整列部２２４は、外部から入力されたソースデータＲＧＢをバス伝送方式に適するように整列してデータ変調部２２６に供給する。以下、ソースデータＲＧＢは、６ビットデータであると仮定して説明するが、ソースデータＲＧＢは、６ビット以上にもなり得る。

データ変調部２２６は、データ整列部２２４から整列されたソースデータＲＧＢの最上位ビットデータによって、設定されたマスキングデータＭｂを用いて最上位ビットを除いた残りの下位ビットデータを変調し、ソースシフトクロック信号ＳＳＣに同期するようにデータドライバー２０４に伝送する。ここで、マスキングデータＭｂは、”データ伝送時、データのトランジションを最小化させるように予め設定された５ビットデータである。例えば、マスキングデータＭｂは、”００１０１”のデータを有する。

また、データ変調部２２６は、整列されたデータＲＧＢの最上位ビットデータＤ５と、変調されたビットデータＤ０’〜Ｄ４’を含む赤色、緑色及び青色データＲ’Ｇ’Ｂ’を赤色、緑色及び青色データバス１１４，１１６，１１８を通してデータドライバー２０４にそれぞれ供給する。このとき、赤色、緑色及び青色データバス１１４，１１６，１１８は、６個のデータ伝送ラインによって構成される。その結果、データ伝送ラインの総数は、１８個になる。

また、データ変調部２２６は、マスキングデータ伝送ライン１１９を通してマスキングデータＭｂをデータドライバー２０４に供給する。

このために、データ変調部２２６は、図１０に示すように、第６ビットデータＤ５入力ラインを除いた第１乃至第５ビットデータＤ０〜Ｄ４入力ライン及びマスキングデータ伝送ライン１１９に接続された第１乃至第５排他的論理和ゲート２３０１〜２３０５と、第６ビットデータＤ５によって第１乃至第５ビットデータＤ０〜Ｄ４入力ラインからのビットデータおよび各排他的論理和ゲート２３０１〜２３０５からの変調されたビットデータのうちいずれか一つを選択し、各データ伝送ラインを通してデータドライバー２０４に伝送する第１乃至第５マルチプレクサ２３２１〜２３２５と、を備えている。

まず、データ整列部２２４からの整列された赤色Ｒ、緑色Ｇ及び青色Ｂデータは、第１乃至第６ビットデータＤ０〜Ｄ５入力ラインに供給される。

各排他的論理和ゲート２３０１〜２３０５は、第１乃至第５ビットデータＤ０〜Ｄ４入力ライン及びマスキングデータ伝送ライン１１９にそれぞれ電気的に接続され、第１乃至第５ビットデータＤ０〜Ｄ４とマスキングデータＭｂとを排他的論理和演算して各マルチプレクサ２３２１〜２３２５に供給する。例えば、第１排他的論理和ゲート２３０１は、第１ビットデータＤ０とマスキングデータＭｂの第１マスキングビットデータとが異なる場合、”１”のビットデータを第１マルチプレクサ２３２１に供給し、そうでない場合、”０”のビットデータを第１マルチプレクサ２３２１に供給する。

各マルチプレクサ２３２１〜２３２５は、第１乃至第５ビットデータＤ０〜Ｄ４入力ラインに電気的に接続された第１入力端子と、各排他的論理和ゲート２３０１〜２３０５の出力端子に電気的に接続された第２入力端子と、第６ビットデータＤ５伝送ラインに電気的に接続された制御端子と、から構成される。ここで、第６ビットデータＤ５入力ラインに供給される第６ビットデータＤ５は、各マルチプレクサ２３２１〜２３２５を制御するとともに、データ伝送ラインを通してデータドライバー２０４に供給される。

上記のような各マルチプレクサ２３２１〜２３２５は、最上位ビット、すなわち、第６ビットデータＤ５入力ラインに供給される第６ビットデータＤ５によって第１及び第２入力端子のうちいずれか一つに供給されるビットデータを選択して出力する。すなわち、各マルチプレクサ２３２１〜２３２５は、上記の表２に示すように、第６ビットデータＤ５が”０”のビットデータである場合、第１入力端子に供給されるビットデータＤ０〜Ｄ４を、データ伝送ラインを通してデータドライバー２０４に伝送する。その反面、”１”のビットデータである場合、第２入力端子に供給される排他的論理和演算されたビットデータＤ０〜Ｄ４を、データ伝送ラインを通してデータドライバー２０４に伝送する。

したがって、データ変調部２２６は、第６ビットデータＤ５によってマスキングデータＭｂと第１乃至第５ビットデータＤ０〜Ｄ４とを排他的論理和演算してデータドライバー２０４に伝送することで、データ伝送時、データのトランジション数をさらに減少できる。例えば、データ変調部２２６は、整列された第１乃至第６ビットデータＤ０〜Ｄ５が”００００００”〜”０１１１１１”である場合、第６ビットデータＤ５が”０”のビットデータであるため、第１乃至第６ビットデータＤ０〜Ｄ４入力ラインからのデータは、各マルチプレクサ２３２１〜２３２５によって選択され、データ伝送ラインを通してデータドライバー２０４に伝送される。その反面、データ変調部２２６は、整列された第１乃至第６ビットデータＤ０〜Ｄ５が”１０００００”〜”１１１１１１”である場合、第６ビットデータＤ５が”１”のビットデータであるため、マスキングデータＭｂと第１乃至第５ビットデータＤ０〜Ｄ４とが排他的論理和演算されたデータは、各マルチプレクサ２３２１〜２３２５によって選択され、データ伝送ラインを通してデータドライバー２０４に伝送される。

図１１は、図８のデータドライバーを概略的に示したブロック図である。

図１０及び図１１に示すように、データドライバー２０４は、サンプリング信号を順次生成するシフトレジスタ１５０と、データ変調部１２６からの変調データＲ’Ｇ’Ｂ’を元のデータＲＧＢに復元するデータ復元部２６０と、このデータ復元部２６０から復元されたデータＲＧＢをサンプリング信号によってラッチするラッチ部１７０と、このラッチされたデータＲＧＢによって複数のガンマ電圧ＧＭＡのうちいずれか一つを選択してアナログビデオ信号を生成するデジタル-アナログ変換部１８０と、アナログビデオ信号をバッファリングして各データラインＤＬに供給する出力部１９０と、を備えている。

このようなデータドライバー２０４は、データ復元部２６０を除けば、図６に示したデータドライバー１０４と同じ構成を有する。そのため、これに対する説明は省略する。

データ復元部２６０は、データ変調部２２６から伝送される変調データＲ’Ｇ’Ｂ’のうち最上位ビットデータ、すなわち、第６ビットデータによってデータ変調部２２６からのマスキングデータＭｂを用いて、第１乃至第５ビットデータＤ０’〜Ｄ４’を元のデータＲＧＢに復元する。

このために、データ復元部２６０は、図１２に示すように、第６ビットデータＤ５’伝送ラインを除いた変調された第１乃至第５ビットデータＤ０’〜Ｄ４’伝送ライン及びマスキングデータＭｂ伝送ラインに接続された第１乃至第５排他的論理和ゲート２６２１〜２６２５と、第６ビットデータＤ５によって変調された第１乃至第５ビットデータＤ０’〜Ｄ４’伝送ラインからのビットデータおよび各排他的論理和ゲート２６２１〜２６２５からのビットデータのうちいずれか一つを選択し、タッチ部１７０に供給する第１乃至第５マルチプレクサ２６４１〜２６４５と、を備えている。

まず、データ復元部２６０には、データ変調部２２６からの変調された赤色Ｒ、緑色Ｇ及び青色Ｂデータが、第１乃至第６ビットデータＤ０’〜Ｄ５’伝送ラインを通して供給される。

各排他的論理和ゲート２６２１〜２６２５は、第１乃至第５ビットデータＤ０〜Ｄ４伝送ライン及びマスキングデータ伝送ライン１１９にそれぞれ電気的に接続され、変調された第１乃至第５ビットデータＤ０’〜Ｄ４’とマスキングデータＭｂとを排他的論理和演算して各マルチプレクサ２６４１〜２６４５に供給する。例えば、第１排他的論理和ゲート２６２１は、変調された第１ビットデータＤ０’とマスキングデータＭｂの第１マスキングビットデータとが異なる場合、”１”のビットデータを第１マルチプレクサ２６４１に供給し、そうでない場合、”０”のビットデータを第１マルチプレクサ２６４１に供給する。

各マルチプレクサ２６４１〜２６４５は、第１乃至第５ビットデータＤ０〜Ｄ４伝送ラインに電気的に接続された第１入力端子と、各排他的論理和ゲート２６２１〜２６２５の出力端子に電気的に接続された第２入力端子と、第６ビットデータＤ５伝送ラインに電気的に接続された制御端子と、から構成される。ここで、第６ビットデータＤ５伝送ラインに供給される第６ビットデータＤ５は、各マルチプレクサ２６４１〜２６４５を制御するとともに、ラッチ部１７０に供給される。

上記のような各マルチプレクサ２６４１〜２６４５は、最上位ビット、すなわち、第６ビットデータＤ５’伝送ラインに供給される第６ビットデータＤ５’によって第１及び第２入力端子のうちいずれか一つに供給されるビットデータを選択して出力する。すなわち、各マルチプレクサ２６４１〜２６４５は、上記の表２に示すように、第６ビットデータＤ５’が”０”のビットデータである場合、第１入力端子に供給されるビットデータＤ０〜Ｄ４をラッチ部１７０に供給する反面、第６ビットデータＤ５’が”１”のビットデータである場合、第２入力端子に供給される排他的論理和演算されたビットデータＤ０〜Ｄ４をラッチ部１７０に供給する。

したがって、データ復元部２６０は、第６ビットデータＤ５’によってマスキングデータＭｂと第１乃至第５ビットデータＤ０’〜Ｄ４’とを排他的論理和演算してラッチ部１７０に伝送することで、データ伝送時、データのトランジション数をさらに減少できる。例えば、データ復元部２６０は、整列された第１乃至第６ビットデータＤ０’〜Ｄ５’が”００００００”〜”０１１１１１”である場合、第６ビットデータＤ５’が”０”のビットデータであるため、第１乃至第６ビットデータＤ０’〜Ｄ４’伝送ラインからのデータが各マルチプレクサ２６４１〜２６４５によって選択され、ラッチ部１７０に供給される。その反面、データ変調部２２６は、整列された第１乃至第６ビットデータＤ０’〜Ｄ５’が”１０００００”〜”１１１１１１”である場合、第６ビットデータＤ５’が”１”のビットデータであるため、マスキングデータＭｂと第１乃至第５ビットデータＤ０’〜Ｄ４’とが排他的論理和演算されたデータは、各マルチプレクサ２６４１〜２６４５によって選択されてラッチ部１７０に供給される。

上記のような本発明の第２実施形態に係るデータ伝送装置と、これを用いた画像表示装置の駆動装置は、入力されるデータの最上位ビットデータによって、最上位ビットデータを除いた下位ビットデータをマスキングデータと排他的論理和演算して伝送することで、データ伝送時、データのトランジション数をさらに減少して電磁気的干渉を最小化できる。

上述した本発明の第１及び第２実施形態に係るデータ伝送装置と、これを用いた画像表示装置の駆動装置及び駆動方法は、液晶セルを有する液晶パネルの他に、発光セルを有する発光表示装置または放電セルを有するプラズマディスプレイパネルなどの平板表示装置に適用されうる。

以上説明した本発明は、上述した実施形態及び図面に限定されるものではなく、本発明の技術的思想から逸脱しない範囲で様々な置換、変形及び変更が可能であることは、本発明の属する技術分野で通常の知識を有する者にとって明らかである。

従来技術に係る液晶表示装置の駆動装置を概略的に示した図である。図１のタイミングコントローラとデータドライバーとの間のデータ伝送を示した図である。本発明の第１実施形態に係るデータ伝送装置と、これを用いた画像表示装置の駆動装置を概略的に示した図である。図３のタイミングコントローラとデータドライバーとの間のデータ伝送を示した図である。図４のデータ変調部を示した図である。図３のデータドライバーを概略的に示したブロック図である。図６のデータ復元部を概略的に示した図である。本発明の第２実施形態に係るデータ伝送装置、これを用いた画像表示装置の駆動装置を概略的に示した図である。図８のタイミングコントローラとデータドライバーとの間のデータ伝送を示した図である。図９のデータ変調部を示した図である。図８のデータドライバーを概略的に示したブロック図である。図１１のデータ復元部を概略的に示した図である。

符号の説明

１０２画像表示部
１０４データドライバー
１０６ゲートドライバー
１０８タイミングコントローラ

Claims

入力される入力データの最上位ビットによって前記最上位ビットを除いた各下位ビットを変調して伝送するデータ変調部と、
前記最上位ビットによって前記データ変調部から伝送される変調データを元のデータに復元するデータ復元部と、を備えることを特徴とするデータ伝送装置。
前記データ変調部は、
前記入力データが入力される複数のデータ入力ラインと、
前記各データ入力ラインに入力される前記各下位ビットをそれぞれ反転させる複数の第１インバータと、
前記最上位ビットによって、前記各データ入力ラインからの前記各下位ビット及び前記各第１インバータによって反転された各下位ビットのうちいずれか一つを選択して複数のデータ伝送ラインに出力する複数の第１選択器と、を備えることを特徴とする請求項１に記載のデータ伝送装置。
前記データ復元部は、
前記各データ伝送ラインに伝送される前記各下位ビットを反転させる複数の第２インバータと、
前記最上位ビットによって、前記各データ伝送ラインからの前記各下位ビット及び前記各第２インバータによって反転された各下位ビットのうちいずれか一つを選択して前記元のデータに復元する複数の第２選択器と、を備えることを特徴とする請求項２に記載のデータ伝送装置。
前記データ変調部は、入力されるマスキングデータを用いて、前記最上位ビットによって前記各下位ビットを変調することを特徴とする請求項１に記載のデータ伝送装置。
前記データ変調部は、
前記入力データが入力される複数のデータ入力ラインと、
前記マスキングデータが供給される複数のマスキングデータ伝送ラインと、
前記各データ入力ラインに入力される前記各下位ビットと前記マスキングデータとを論理演算して出力する複数の第１論理演算器と、
前記最上位ビットによって、前記各データ入力ラインからの前記各下位ビット及び前記各第１論理演算器によって論理演算された各下位ビットのうちいずれか一つを選択して複数のデータ伝送ラインに出力する複数の第１選択器と、を備えることを特徴とする請求項４に記載のデータ伝送装置。
前記データ復元部は、
前記各データ伝送ラインに伝送される前記各下位ビットと前記マスキングデータとを論理演算して出力する複数の第２論理演算器と、
前記最上位ビットによって、前記各データ伝送ラインからの前記各下位ビット及び前記各第２論理演算器によって論理演算された各下位ビットのうちいずれか一つを選択して前記元のデータに復元する複数の第２選択器と、を備えることを特徴とする請求項５に記載のデータ伝送装置。
前記複数の第１及び第２論理演算器は、排他的論理和ゲートであることを特徴とする請求項５または６に記載のデータ伝送装置。
複数のゲートライン及び複数のデータラインによって定義される領域ごとに形成された画素セルを含む画像表示部と;
外部から入力される入力データの最上位ビットによって、前記最上位ビットを除いた残りの各下位ビットを変調して伝送するタイミングコントローラと;
前記タイミングコントローラの制御下で前記各ゲートラインにスキャンパルスを供給するためのゲートドライバーと;
前記最上位ビットによって前記タイミングコントローラから伝送される前記変調データを元のデータに復元し、前記タイミングコントローラの制御下で前記復元されたデータをアナログビデオ信号に変換して前記各データラインに供給するデータドライバーと；を備えることを特徴とする画像表示装置の駆動装置。
前記タイミングコントローラは、
前記ゲートドライバー及び前記データドライバーを制御するための制御信号を生成する制御信号発生部と、
前記画像表示部の駆動に合わせて前記入力データを整列するデータ整列部と、
前記整列されたデータの前記最上位ビットによって、前記最上位ビットを除いた残りの下位ビットデータを変調して前記データドライバーに伝送するデータ変調部と、を備えることを特徴とする請求項８に記載の画像表示装置の駆動装置。
前記データ変調部は、
前記入力データが入力される複数のデータ入力ラインと、
前記各データ入力ラインに入力される前記各下位ビットを反転させる複数の第１インバータと、
前記最上位ビットによって、前記各データ入力ラインからの前記各下位ビット及び前記各第１インバータによって反転された各下位ビットのうちいずれか一つを選択して複数のデータ伝送ラインに出力する複数の第１選択器と、を備えることを特徴とする請求項９に記載の画像表示装置の駆動装置。
前記データ変調部は、入力されるマスキングデータを用いて、前記最上位ビットによって前記各下位ビットを変調することを特徴とする請求項９に記載の画像表示装置の駆動装置。
前記データ変調部は、
前記入力データが入力される複数のデータ入力ラインと、
前記マスキングデータが供給される複数のマスキングデータ伝送ラインと、
前記各データ入力ラインに入力される前記各下位ビットと前記マスキングデータとを論理演算して出力する複数の第１論理演算器と、
前記最上位ビットによって、前記各データ入力ラインからの前記各下位ビット及び前記各第１論理演算器によって論理演算された各下位ビットのうちいずれか一つを選択して複数のデータ伝送ラインに出力する複数の第２選択器と、を備えることを特徴とする請求項１１に記載の画像表示装置の駆動装置。
前記データドライバーは、
サンプリング信号を順次発生するシフトレジスタと、
前記最上位ビットによって、前記データ変調部から伝送される前記変調データを元のデータに復元するデータ復元部と、
前記サンプリング信号によって復元されたデータをラッチするラッチ部と、
前記ラッチ部から供給されるデータを前記アナログビデオ信号に変換し、前記各データラインに出力するデジタル-アナログ変換部と、を備えることを特徴とする請求項１０または１２に記載の画像表示装置の駆動装置。
前記データ復元部は、
前記各データ伝送ラインに伝送される前記各下位ビットを反転させる複数の第２インバータと、
前記最上位ビットによって、前記各データ伝送ラインからの前記各下位ビット及び前記各第２インバータによって反転された各下位ビットのうちいずれか一つを選択して前記元のデータに復元する複数の第１選択器と、を備えることを特徴とする請求項１３に記載の画像表示装置の駆動装置。
前記データ復元部は、
前記各データ伝送ラインに伝送される前記各下位ビットと前記マスキングデータとを論理演算して出力する複数の第２論理演算器と、
前記最上位ビットによって、前記各データ伝送ラインからの前記各下位ビット及び前記各第２論理演算器によって論理演算された各下位ビットのうちいずれか一つを選択して前記元のデータに復元する複数の第２選択器と、を備えることを特徴とする請求項１３に記載の画像表示装置の駆動装置。
前記複数の第１及び第２論理演算器は、排他的論理和ゲートであることを特徴とする請求項１２または１５に記載の画像表示装置の駆動装置。
入力される入力データの最上位ビットによって前記最上位ビットを除いた各下位ビットを変調して伝送する段階と、
前記最上位ビットによって、前記伝送される変調データを元のデータに復元する段階と、を含むことを特徴とするデータ伝送方法。
前記最上位ビットを除いた各下位ビットを変調して伝送する段階は、
複数のデータ入力ラインに入力される前記各下位ビットを反転させる段階と、
前記最上位ビットによって、前記各データ入力ラインからの前記各下位ビット及び前記反転された各下位ビットのうちいずれか一つを選択して複数のデータ伝送ラインに出力する段階と、を含むことを特徴とする請求項１７に記載のデータ伝送方法。
前記変調データを元のデータに復元する段階は、
前記各データ伝送ラインに伝送される前記各下位ビットを反転させる段階と、
前記最上位ビットによって、前記各データ伝送ラインからの前記各下位ビット及び前記反転された各下位ビットのうちいずれか一つを選択して前記元のデータに復元する段階と、を含むことを特徴とする請求項１８に記載のデータ伝送方法。
前記最上位ビットを除いた各下位ビットを変調する段階は、入力されるマスキングデータを用いて、前記最上位ビットによって前記各下位ビットを変調する段階をさらに含むことを特徴とする請求項１７に記載のデータ伝送方法。
前記最上位ビットを除いた各下位ビットを変調して伝送する段階は、
複数のデータ入力ラインに入力される前記各下位ビットと前記マスキングデータとを論理演算して出力する段階と、
前記最上位ビットによって、前記各データ入力ラインからの前記各下位ビット及び前記論理演算された各下位ビットのうちいずれか一つを選択して複数のデータ伝送ラインに出力する段階と、を含むことを特徴とする請求項２０に記載のデータ伝送方法。
前記変調データを元のデータに復元する段階は、
前記各データ伝送ラインに伝送される前記各下位ビットと前記マスキングデータとを論理演算して出力する段階と、
前記最上位ビットによって、前記各データ伝送ラインからの前記各下位ビット及び前記論理演算された各下位ビットのうちいずれか一つを選択して前記元のデータに復元する段階と、を含むことを特徴とする請求項２１に記載のデータ伝送方法。
前記論理演算は、排他的論理和演算であることを特徴とする請求項２１または２２に記載のデータ伝送方法。
複数のゲートライン及び複数のデータラインによって定義される領域ごとに形成された画素セルを含む画像表示部の駆動方法において、
外部から入力される入力データの最上位ビットによって、最上位ビットを除いた残りの各下位ビットを変調して伝送する段階と、
前記最上位ビットによって、前記変調データを元のデータに復元する段階と、
前記各ゲートラインにスキャンパルスを供給する段階と、
前記スキャンパルスに同期するように、前記復元されたデータをアナログビデオ信号に変換して前記各データラインに供給する段階と、を含むことを特徴とする画像表示装置の駆動方法。
前記最上位ビットを除いた各下位ビットを変調して伝送する段階は、
複数のデータ入力ラインに入力される前記各下位ビットを反転させる段階と、
前記最上位ビットによって、前記各データ入力ラインからの前記各下位ビット及び前記反転された各下位ビットのうちいずれか一つを選択して複数のデータ伝送ラインに出力する段階と、を含むことを特徴とする請求項２４に記載の画像表示装置の駆動方法。
前記変調データを元のデータに復元する段階は、
前記各データ伝送ラインに伝送される前記各下位ビットを反転させる段階と、
前記最上位ビットによって、前記各データ伝送ラインからの前記各下位ビット及び前記反転された各下位ビットのうちいずれか一つを選択して前記元のデータに復元する段階と、を含むことを特徴とする請求項２５に記載の画像表示装置の駆動方法。
前記最上位ビットを除いた各下位ビットを変調する段階は、入力されるマスキングデータを用いて、前記最上位ビットによって前記各下位ビットを変調する段階をさらに含むことを特徴とする請求項２４に記載の画像表示装置の駆動方法。
前記最上位ビットを除いた各下位ビットを変調して伝送する段階は、
複数のデータ入力ラインに入力される前記各下位ビットと前記マスキングデータとを論理演算して出力する段階と、
前記最上位ビットによって、前記各データ入力ラインからの前記各下位ビット及び前記論理演算された各下位ビットのうちいずれか一つを選択して複数のデータ伝送ラインに出力する段階と、を含むことを特徴とする請求項２７に記載の画像表示装置の駆動方法。
前記変調データを元のデータに復元する段階は、
前記各データ伝送ラインに伝送される前記各下位ビットと前記マスキングデータとを論理演算して出力する段階と、
前記最上位ビットによって、前記各データ伝送ラインからの前記各下位ビット及び前記論理演算された各下位ビットのうちいずれか一つを選択して前記元のデータに復元する段階と、を含むことを特徴とする請求項２８に記載の画像表示装置の駆動方法。
前記論理演算は、排他的論理和演算であることを特徴とする請求項２８または２９に記載のデータ伝送方法。
前記復元されたデータをアナログビデオ信号に変換して前記各データラインに供給する段階は、
サンプリング信号を順次発生する段階と、
前記サンプリング信号によって前記復元されたデータをラッチする段階と、
前記ラッチされたデータを前記アナログビデオ信号に変換して前記各データラインに出力する段階と、を含むことを特徴とする請求項２６または２９に記載の画像表示装置の駆動方法。