KR20070036417A - 데이터 전송장치 및 전송방법과 이를 이용한 화상표시장치의 구동장치 및 구동방법 - Google Patents

데이터 전송장치 및 전송방법과 이를 이용한 화상표시장치의 구동장치 및 구동방법 Download PDF

Info

Publication number
KR20070036417A
KR20070036417A KR1020050091416A KR20050091416A KR20070036417A KR 20070036417 A KR20070036417 A KR 20070036417A KR 1020050091416 A KR1020050091416 A KR 1020050091416A KR 20050091416 A KR20050091416 A KR 20050091416A KR 20070036417 A KR20070036417 A KR 20070036417A
Authority
KR
South Korea
Prior art keywords
data
significant bit
input
bit
lines
Prior art date
Application number
KR1020050091416A
Other languages
English (en)
Other versions
KR101157950B1 (ko
Inventor
박재홍
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050091416A priority Critical patent/KR101157950B1/ko
Priority to US11/415,303 priority patent/US7920115B2/en
Priority to JP2006139838A priority patent/JP4933146B2/ja
Priority to CNB2006100834901A priority patent/CN100507648C/zh
Publication of KR20070036417A publication Critical patent/KR20070036417A/ko
Application granted granted Critical
Publication of KR101157950B1 publication Critical patent/KR101157950B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 데이터 전송시 데이터의 트랜지션(Transition)을 최소화하여 전자기파 간섭(Electromagnetic Interference)을 최소화할 수 있도록 한 데이터 전송장치 및 전송방법과 이를 이용한 화상 표시장치의 구동장치 및 구동방법에 관한 것이다.
본 발명에 따른 데이터 전송장치는 입력되는 입력 데이터의 최상위 비트에 따라 상기 최상위 비트를 제외한 하위 비트들을 변조하여 전송하는 데이터 변조부와, 상기 최상위 비트에 따라 상기 데이터 변조부로부터 전송되는 변조 데이터를 원래의 데이터로 복원하는 데이터 복원부를 구비하는 것을 특징으로 한다.
이러한 구성에 의하여 본 발명은 입력되는 데이터의 최상위 비트 데이터에 따라 최상위 비트 데이터를 제외한 하위 비트 데이터를 반전시켜 전송함으로써 데이터 전송시 데이터의 트랜지션의 수를 절반으로 감소시켜 전자기적 간섭을 최소화할 수 있다.
EMI, 트랜지션, 최상위 비트, 반전, 배타적 논리합

Description

데이터 전송장치 및 전송방법과 이를 이용한 화상 표시장치의 구동장치 및 구동방법{APPARATUS AND METHOD FOR TRANSMISSION DATA, APPARATUS AND METHOD FOR DRIVING IMAGE DISPLAY DEVICE USING THE SAME}
도 1은 관련기술에 따른 액정 표시장치의 구동장치를 개략적으로 나타낸 도면.
도 2는 도 1에 도시된 타이밍 컨트롤러와 데이터 드라이버 사이의 데이터 전송을 나타낸 도면.
도 3은 본 발명의 제 1 실시 예에 따른 데이터 전송장치와 이를 이용한 화상 표시장치의 구동장치를 개략적으로 나타낸 도면.
도 4는 도 3에 도시된 타이밍 컨트롤러와 데이터 드라이버 사이의 데이터 전송을 나타낸 도면.
도 5는 도 4에 도시된 데이터 변조부를 나타낸 도면.
도 6은 도 3에 도시된 데이터 드라이버를 개략적으로 나타낸 블록도.
도 7은 도 6에 도시된 데이터 복원부를 개략적으로 나타낸 도면.
도 8은 본 발명의 제 2 실시 예에 따른 데이터 전송장치와 이를 이용한 화상 표시장치의 구동장치를 개략적으로 나타낸 도면.
도 9는 도 8에 도시된 타이밍 컨트롤러와 데이터 드라이버 사이의 데이터 전 송을 나타낸 도면.
도 10은 도 9에 도시된 데이터 변조부를 나타낸 도면.
도 11은 도 8에 도시된 데이터 드라이버를 개략적으로 나타낸 블록도.
도 12는 도 11에 도시된 데이터 복원부를 개략적으로 나타낸 도면.
< 도면의 주요 부분에 대한 부호설명 >
2, 102 : 화상 표시부 4, 104, 204 : 데이터 드라이버
6, 106 : 게이트 드라이버 8, 108, 208 : 타이밍 컨트롤러
22, 122, 222 : 제어신호 생성부 24, 124, 224 : 데이터 정렬부
126, 226 : 데이터 변조부 150 : 쉬프트 레지스터
160, 260 : 데이터 복원부 170 : 래치부
180 : 디지털-아날로그 변환부 190 : 출력부
본 발명은 데이터 전송장치 및 전송방법에 관한 것으로, 특히 데이터 전송시 데이터의 트랜지션(Transition)을 최소화하여 전자기파 간섭(Electromagnetic Interference)을 최소화할 수 있도록 한 데이터 전송장치 및 전송방법과 이를 이용한 화상 표시장치의 구동장치 및 구동방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시장치로는 액정 표시장치 (Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
평판 표시장치 중 액정 표시장치는 비디오 신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정셀마다 스위칭 소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정 표시장치는 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정 표시장치에 사용되는 스위칭 소자로는 주로 박막 트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
도 1은 관련기술에 따른 액정 표시장치의 구동장치를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 관련기술에 따른 액정 표시장치의 구동장치는 n개의 게이트 라인(GL1 내지 GLn)과 m개의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 영역마다 형성된 액정셀을 포함하는 화상 표시부(2)와, 데이터 라인들(DL1 내지 DLm)에 아날로그 비디오 신호를 공급하기 위한 데이터 드라이버(4)와, 게이트 라인들(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 드라이버(6)와, 외부로부터 입력되는 소스 데이터(RGB)를 정렬하여 데이터 드라이버(4)에 공급하며 데이터 제어신호(DCS)를 생성하여 데이터 드라이버(4)를 제어함과 동시에 게이트 제어신호(GCS)를 생성하여 게이트 드라이버(6)를 제어하는 타이밍 컨트롤러(8)를 구비한다.
화상 표시부(2)는 서로 대향하여 합착된 트랜지스터 어레이 기판 및 컬러필터 어레이 기판과, 두 어레이 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스 페이서와, 스페이서에 의해 마련된 액정공간에 채워진 액정을 구비한다.
이러한, 화상 표시부(2)는 n개의 게이트 라인(GL1 내지 GLn)과 m개의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 영역에 형성된 TFT와, TFT에 접속되는 액정셀들을 구비한다. TFT는 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 데이터 라인(DL1 내지 DLm)으로부터의 아날로그 비디오 신호를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과 TFT에 접속된 화소전극으로 구성되므로 등가적으로 액정 커패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 커패시터(Clc)에 충전된 아날로그 비디오 신호를 다음 아날로그 비디오 신호가 충전될 때까지 유지시키기 위하여 이전단 게이트 라인에 접속된 스토리지 커패시터(Cst)를 포함한다.
타이밍 컨트롤러(8)는 외부로부터 입력되는 소스 데이터(RGB)를 화상 표시부(2)의 구동에 알맞도록 정렬하여 데이터 드라이버(4)에 공급한다. 또한, 타이밍 컨트롤러(8)는 외부로부터 입력되는 메인클럭(MCLK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성하여 데이터 드라이버(4)와 게이트 드라이버(6) 각각의 구동 타이밍을 제어한다.
게이트 드라이버(6)는 타이밍 컨트롤러(8)로부터의 게이트 제어신호(GCS) 중 게이트 스타트 펄스(GSP)와 게이트 쉬프트 클럭(GSC)에 응답하여 스캔펄스 즉, 게이트 하이펄스를 순차적으로 발생하는 쉬프트 레지스터를 포함한다. 이러한, 게이트 드라이버(6)는 게이트 하이펄스를 화상 표시부(2)의 게이트 라인들(GL)을 순차 적으로 공급하여 게이트 라인(GL)에 접속된 TFT를 턴-온시키게 된다.
데이터 드라이버(4)는 타이밍 컨트롤러(8)로부터 공급되는 데이터 제어신호(DCS)에 따라 타이밍 컨트롤러(8)로부터 정렬된 데이터(RGB)를 아날로그 비디오 신호로 변환하고, 게이트 라인(GL)에 스캔펄스가 공급되는 1수평 주기마다 1수평 라인분의 아날로그 비디오 신호를 데이터 라인들(DL)에 공급한다. 즉, 데이터 드라이버(4)는 데이터(RGB)의 계조 값에 따라 소정 레벨을 가지는 감마전압을 선택하고, 선택된 감마전압을 데이터 라인들(DL1 내지 DLm)로 공급한다. 이때, 데이터 드라이버(4)는 극성 제어신호(POL)에 응답하여 데이터 라인들(DL)에 공급되는 아날로그 비디오 신호의 극성을 반전시키게 된다.
도 2는 도 1에 도시된 타이밍 컨트롤러와 데이터 드라이버 사이의 데이터 전송버스를 나타낸 도면이다.
도 2를 도 1과 결부하면, 타이밍 컨트롤러(8)는 제어신호들(DCS, GCS)을 발생하는 제어신호 발생부(22)와, 소스 데이터(RGB)를 정렬하여 데이터 드라이버(4)로 공급하는 데이터 정렬부(24)를 구비한다.
제어신호 발생부(22)는 외부로부터 입력되는 메인클럭(MCLK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 게이트 제어신호(GCS; GSC, GSP, GOE 등)과 데이터 제어신호들(DCS; SSC, SSP, SOE, POL 등)을 발생한다.
게이트 제어신호(GCS)는 도시하지 않은 게이트 제어신호 버스에 포함되는 각각의 전송라인들을 통해 게이트 드라이버(6)로 공급된다. 그리고, 데이터 제어신 호들(DCS)는 데이터 제어신호 버스(12)에 포함되는 각각의 전송라인들을 통해 데이터 드라이버(4)로 공급된다.
데이터 정렬부(24)는 외부로부터 입력된 소스 데이터(RGB)를 버스전송 방식에 적합하게 정렬하고, 정렬된 데이터(RGB)를 소스 쉬프트 클럭신호(SSC)에 동기하여 데이터 드라이버(4)로 공급한다. 예를 들어, 데이터 정렬부(24)는 아래의 표 1과 같이 소스 데이터(RGB)를 적색, 녹색 및 청색 데이터 버스(14, 16, 18) 각각을 통해 데이터 드라이버(4)로 공급한다. 이때, 소스 데이터(RGB)가 6비트 데이터의 크기를 갖는 경우 적색, 녹색 및 청색 데이터 버스(14, 16, 18) 각각은 6개씩의 데이터 전송라인으로 구성된다. 이 결과, 데이터 전송라인의 총수는 18개가 된다.
Figure 112005055246146-PAT00001
표 1에 있어서, D0 ~ D5는 적색(R), 녹색(G) 및 청색(B) 중 어느 하나의 데이터 값을 나타낸다.
이러한, 타이밍 컨트롤러(8)는 한 화소분(예를 들어, 18bit : R,G,B 각 6bit)의 데이터를 18개의 데이터 전송라인(14, 16, 18)을 이용하여 데이터 드라이버(4)로 공급한다. 그러나, 이와 같이 한 화소분의 데이터가 타이밍 컨트롤러(8)로부터 데이터 드라이버(4)로 공급되게 되면 데이터의 트랜지션에 의하여 전자기파 간섭이 심하게 나타나게 된다.
예를 들어, 현재 화소 데이터가 모두 "0'의 비트를 갖고, 다음 화소 데이터가 모두 "1"의 비트를 갖는다면 모든 비트에서 트랜지션이 발생되어 높은 전자기파 간섭이 발생되게 된다. 특히, 이와 같은 현상은 화상 표시부(2)의 해상도 및 크기 등이 증가할수록 더욱 심하게 나타난다.
따라서 상기와 같은 문제점을 해결하기 위하여, 본 발명은 데이터 전송시 데이터의 트랜지션(Transition)을 최소화하여 전자기파 간섭(Electromagnetic Interference)을 최소화할 수 있도록 한 데이터 전송장치 및 전송방법과 이를 이용한 화상 표시장치의 구동장치 및 구동방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 데이터 전송장치는 입력되는 입력 데이터의 최상위 비트에 따라 상기 최상위 비트를 제외한 하위 비트들을 변조하여 전송하는 데이터 변조부와, 상기 최상위 비트에 따라 상기 데이터 변조부로부터 전송되는 변조 데이터를 원래의 데이터로 복원하는 데이터 복원부를 구비하는 것을 특징으로 한다.
상기 데이터 변조부는 상기 입력 데이터가 입력되는 복수의 데이터 입력라인 과, 상기 각 데이터 입력라인에 입력되는 상기 하위 비트들을 반전시키는 복수의 제 1 인버터와, 상기 최상위 비트에 따라 상기 각 데이터 입력라인으로부터의 상기 하위 비트와 상기 각 제 1 인버터에 의해 반전된 하위 비트 중 어느 하나를 선택하여 복수의 데이터 전송라인으로 출력하는 복수의 제 1 선택기를 구비하는 것을 특징으로 한다.
상기 데이터 복원부는 상기 각 데이터 전송라인에 전송되는 상기 하위 비트들을 반전시키는 복수의 제 2 인버터와, 상기 최상위 비트에 따라 상기 각 데이터 전송라인으로부터의 상기 하위 비트와 상기 각 제 2 인버터에 의해 반전된 하위 비트 중 어느 하나를 선택하여 상기 원래의 데이터로 복원하는 복수의 제 2 선택기를 구비하는 것을 특징으로 한다.
상기 데이터 변조부는 입력되는 마스킹 데이터를 이용하여 상기 최상위 비트에 따라 상기 하위 비트들을 변조하는 것을 특징으로 한다.
상기 데이터 변조부는 상기 입력 데이터가 입력되는 복수의 데이터 입력라인과, 상기 마스킹 데이터가 공급되는 복수의 마스킹 데이터 전송라인과, 상기 각 데이터 입력라인에 입력되는 상기 하위 비트들과 상기 마스킹 데이터를 논리 연산하여 출력하는 복수의 제 1 논리 연산기와, 상기 최상위 비트에 따라 상기 각 데이터 입력라인으로부터의 상기 하위 비트와 상기 각 제 1 논리 연산기에 의해 논리 연산된 하위 비트 중 어느 하나를 선택하여 복수의 데이터 전송라인에 출력하는 복수의 제 1 선택기를 구비하는 것을 특징으로 한다.
상기 데이터 복원부는 상기 각 데이터 전송라인에 전송되는 상기 하위 비트 들과 상기 마스킹 데이터를 논리 연산하여 출력하는 복수의 제 2 논리 연산기와, 상기 최상위 비트에 따라 상기 각 데이터 전송라인으로부터의 상기 하위 비트와 상기 각 제 2 논리 연산기에 의해 논리 연산된 하위 비트 중 어느 하나를 선택하여 상기 원래의 데이터로 복원하는 복수의 제 2 선택기를 구비하는 것을 특징으로 한다.
상기 복수의 제 1 및 제 2 논리 연산기는 배타적 논리합 게이트인 것을 특징으로 한다.
본 발명의 실시 예에 따른 화상 표시장치의 구동장치는 복수의 게이트 라인들과 복수의 데이터 라인에 의해 정의되는 영역마다 형성된 화소셀을 포함하는 화상 표시부와; 외부로부터 입력되는 입력 데이터의 최상위 비트에 따라 최상위 비트를 제외한 나머지 하위 비트들을 변조하여 전송하는 타이밍 컨트롤러와; 상기 타이밍 컨트롤러의 제어하에 상기 게이트 라인들에 스캔펄스를 공급하기 위한 게이트 드라이버와; 상기 최상위 비트에 따라 상기 타이밍 컨트롤러로부터 전송되는 상기 변조 데이터를 원래의 데이터로 복원하고, 상기 타이밍 컨트롤러의 제어하에 상기 복원된 데이터를 아날로그 비디오 신호로 변환하여 상기 데이터 라인들에 공급하는 데이터 드라이버를 구비하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 데이터 전송방법은 입력되는 입력 데이터의 최상위 비트에 따라 상기 최상위 비트를 제외한 하위 비트들을 변조하여 전송하는 단계와, 상기 최상위 비트에 따라 상기 전송되는 변조 데이터를 원래의 데이터로 복원하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 화상 표시장치의 구동방법은 복수의 게이트 라인들과 복수의 데이터 라인에 의해 정의되는 영역마다 형성된 화소셀을 포함하는 화상 표시부의 구동방법에 있어서, 외부로부터 입력되는 입력 데이터의 최상위 비트에 따라 최상위 비트를 제외한 나머지 하위 비트들을 변조하여 전송하는 단계와, 상기 최상위 비트에 따라 상기 변조 데이터를 원래의 데이터로 복원하는 단계와, 상기 게이트 라인들에 스캔펄스를 공급하는 단계와, 상기 스캔펄스에 동기되도록 상기 복원된 데이터를 아날로그 비디오 신호로 변환하여 상기 데이터 라인들에 공급하는 단계를 포함하는 것을 특징으로 한다.
이하에서, 첨부된 도면 및 실시 예들을 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 3은 본 발명의 제 1 실시 예에 따른 데이터 전송장치와 이를 이용한 화상 표시장치의 구동장치를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 제 1 실시 예에 따른 데이터 전송장치와 이를 이용한 화상 표시장치의 구동장치는 n개의 게이트 라인(GL1 내지 GLn)과 m개의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 영역마다 형성된 액정셀을 포함하는 화상 표시부(102)와; 외부로부터 입력되는 소스 데이터(RGB)를 정렬하고 정렬된 데이터(RGB)의 최상위(MSB) 비트 데이터에 따라 최상위 비트 데이터를 제외한 나머지 하위 비트 데이터를 반전시켜 전송하는 타이밍 컨트롤러(108)와; 타이밍 컨트롤러(108)의 제어하에 게이트 라인들(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 드라이버(106)와; 최상위 비트 데이터에 따라 타이밍 컨트롤러(108)로부터 전송 되는 데이터를 원래의 데이터로 복원하고, 타이밍 컨트롤러(108)의 제어하에 복원된 데이터를 아날로그 비디오 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급하는 데이터 드라이버(104)를 구비한다.
화상 표시부(102)는 서로 대향하여 합착된 트랜지스터 어레이 기판 및 컬러필터 어레이 기판과, 두 어레이 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 액정공간에 채워진 액정을 구비한다.
이러한, 화상 표시부(102)는 n개의 게이트 라인(GL1 내지 GLn)과 m개의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 영역에 형성된 TFT와, TFT에 접속되는 액정셀들을 구비한다. TFT는 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 데이터 라인(DL1 내지 DLm)으로부터의 아날로그 비디오 신호를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과 TFT에 접속된 화소전극으로 구성되므로 등가적으로 액정 커패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 커패시터(Clc)에 충전된 아날로그 비디오 신호를 다음 아날로그 비디오 신호가 충전될 때까지 유지시키기 위하여 이전단 게이트 라인에 접속된 스토리지 커패시터(Cst)를 포함한다.
타이밍 컨트롤러(108)는 외부로부터 입력되는 소스 데이터(RGB)를 화상 표시부(102)의 구동에 알맞도록 정렬하고, 정렬된 데이터(RGB)의 최상위(MSB) 비트 데이터에 따라 최상위(MSB) 비트 데이터를 제외한 나머지 하위 비트 데이터를 반전시켜 변조 데이터(R'G'B')를 생성하여 데이터 드라이버(104)에 공급한다. 구체적으로, 타이밍 컨트롤러(108)는 정렬된 데이터(RGB)의 최상위(MSB) 비트 데이터가 "0" 의 비트 데이터일 경우 정렬된 데이터(RGB)를 그대로 데이터 드라이버(104)로 전송한다. 반면에 타이밍 컨트롤러(108)는 정렬된 데이터(RGB)의 최상위(MSB) 비트 데이터가 "1"의 비트일 경우 정렬된 데이터(RGB)의 최상위(MSB) 비트 데이터를 제외한 나머지 하위 비트 데이터 각각을 반전시켜 데이터 드라이버(104)에 공급한다.
또한, 타이밍 컨트롤러(108)는 외부로부터 입력되는 메인클럭(MCLK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성하여 데이터 드라이버(104)와 게이트 드라이버(106) 각각의 구동 타이밍을 제어한다.
게이트 드라이버(106)는 타이밍 컨트롤러(108)로부터의 게이트 제어신호(GCS) 중 게이트 스타트 펄스(GSP)와 게이트 쉬프트 클럭(GSC)에 응답하여 스캔펄스 즉, 게이트 하이펄스를 순차적으로 발생하는 쉬프트 레지스터를 포함한다. 이러한, 게이트 드라이버(106)는 게이트 하이펄스를 화상 표시부(102)의 게이트 라인들(GL)을 순차적으로 공급하여 게이트 라인(GL)에 접속된 TFT를 턴-온시키게 된다.
데이터 드라이버(104)는 타이밍 컨트롤러(8)로부터 공급되는 데이터 제어신호(DCS)에 따라 타이밍 컨트롤러(108)로부터 공급되는 변조된 데이터(R'G'B')를 아날로그 비디오 신호로 변환하고, 게이트 라인(GL)에 스캔펄스가 공급되는 1수평 주기마다 1수평 라인분의 아날로그 비디오 신호를 데이터 라인들(DL)에 공급한다. 즉, 데이터 드라이버(104)는 변조된 데이터(R'G'B')의 계조 값에 따라 소정 레벨을 가지는 감마전압을 선택하고, 선택된 감마전압을 데이터 라인들(DL1 내지 DLm)로 공급한다. 이때, 데이터 드라이버(104)는 타이밍 컨트롤러(8)로부터 공급되는 극 성 제어신호(POL)에 응답하여 데이터 라인들(DL)에 공급되는 아날로그 비디오 신호의 극성을 반전시키게 된다.
도 4는 도 3에 도시된 타이밍 컨트롤러와 데이터 드라이버 사이의 데이터 전송버스를 나타낸 도면이다.
도 4를 도 3과 결부하면, 타이밍 컨트롤러(108)는 제어신호들(DCS, GCS)을 발생하는 제어신호 발생부(122)와, 소스 데이터(RGB)를 정렬하는 데이터 정렬부(124)와, 정렬된 데이터(RGB)의 최상위(MSB) 비트에 따라 최상위(MSB) 비트를 제외한 나머지 하위 비트 데이터를 반전시켜 데이터 드라이버(104)에 공급하는 데이터 변조부(126)를 구비한다.
제어신호 발생부(122)는 외부로부터 입력되는 메인클럭(MCLK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 게이트 제어신호(GCS; GSC, GSP, GOE 등)과 데이터 제어신호들(DCS; SSC, SSP, SOE, POL 등)을 발생한다.
게이트 제어신호(GCS)는 도시하지 않은 게이트 제어신호 버스에 포함되는 각각의 전송라인들을 통해 게이트 드라이버(106)로 공급된다. 그리고, 데이터 제어신호들(DCS)는 데이터 제어신호 버스(112)에 포함되는 각각의 전송라인들을 통해 데이터 드라이버(104)로 공급된다.
데이터 정렬부(124)는 외부로부터 입력된 소스 데이터(RGB)를 버스전송 방식에 적합하게 정렬하여 데이터 변조부(126)에 공급한다. 여기서, 이하 소스 데이터(RGB)는 6비트 데이터인 것으로 가정하여 설명하기로 하고, 소스 데이터(RGB)는 6 비트 이상이 될 수 있다.
데이터 변조부(126)는 데이터 정렬부(124)로부터 정렬된 데이터(RGB)의 최상위(MSB) 비트 데이터에 따라 최상위(MSB) 비트 데이터를 제외한 나머지 하위 비트 데이터를 변조하여 소스 쉬프트 클럭신호(SSC)에 동기하여 데이터 드라이버(104)로 전송한다. 여기서, 데이터 변조부(126)는 정렬된 데이터(RGB)의 최상위(MSB) 비트 데이터(D5)와 변조된 비트 데이터(D0' 내지 D4')를 포함하는 적색, 녹색 및 청색 데이터(R'G'B')를 적색, 녹색 및 청색 데이터 버스(114, 116, 118) 각각을 통해 데이터 드라이버(104)로 공급한다. 이때, 적색, 녹색 및 청색 데이터 버스(114, 116, 118) 각각은 6개씩의 데이터 전송라인으로 구성된다. 이 결과, 데이터 전송라인의 총수는 18개가 된다.
이를 위해, 데이터 변조부(126)는 도 5에 도시된 바와 같이 제 6 비트 데이터(D5) 전송라인을 제외한 제 1 내지 제 5 비트 데이터(D0 내지 D4) 데이터 입력라인에 접속된 제 1 내지 제 5 인버터(1301 내지 1305)와, 제 6 비트 데이터(D5)에 따라 제 1 내지 제 5 비트 데이터(D0 내지 D4) 입력라인과 각 인버터(1301 내지 1305)로부터의 반전된 비트 데이터 중 어느 하나를 선택하여 각 데이터 전송라인을 통해 데이터 드라이버(104)로 전송하는 제 1 내지 제 5 멀티플렉서(1321 내지 1325)를 구비한다.
먼저, 데이터 정렬부(124)로부터의 정렬된 적색(R), 녹색(G) 및 청색(B) 데이터 각각은 제 1 내지 제 6 비트 데이터(D0 내지 D4, D5) 입력라인에 공급된다.
각 인버터(1301 내지 1305)는 제 1 내지 제 5 비트 데이터(D0 내지 D4) 입력 라인에 전기적으로 접속되어 제 1 내지 제 5 비트 데이터(D0 내지 D4)를 반전시켜 각 멀티플렉서(1321 내지 1325)에 공급한다.
각 멀티플렉서(1321 내지 1325)는 제 1 내지 제 5 비트 데이터(D0 내지 D4) 입력라인에 전기적으로 접속된 제 1 입력단자와, 각 인버터(1301 내지 1305)의 출력단자에 전기적으로 접속된 제 2 입력단자 및 제 6 비트 데이터(D5) 입력라인에 전기적으로 접속된 제어단자로 구성된다. 여기서, 제 6 비트 데이터(D5) 입력라인에 공급되는 제 6 비트 데이터(D5)는 각 멀티플렉서(1321 내지 1325)를 제어함과 아울러 데이터 드라이버(104)에 공급된다.
이러한, 각 멀티플렉서(1321 내지 1325)는 최상위 비트, 즉 제 6 비트 데이터(D5) 입력라인에 공급되는 제 6 비트 데이터(D5)에 따라 제 1 및 제 2 입력단자 중 어느 하나에 공급되는 비트 데이터를 선택하여 출력한다. 즉, 각 멀티플렉서(1321 내지 1325)는 아래의 표 2와 같이 제 6 비트 데이터(D5)가 "0"의 비트 데이터일 경우 제 1 입력단자에 공급되는 비트 데이터(D0 내지 D4)를 데이터 전송라인을 통해 데이터 드라이버(104)로 전송하는 반면에, "1"의 비트 데이터일 경우 제 2 입력단자에 공급되는 반전된 비트 데이터(D0 내지 D4)를 데이터 전송라인을 통해 데이터 드라이버(104)로 전송한다.
Figure 112005055246146-PAT00002
따라서, 데이터 변조부(126)는 위의 표 2와 같이 제 6 비트 데이터(D5)에 따라 제 1 내지 제 5 비트 데이터(D0 내지 D4)를 반전시켜 데이터 드라이버(104)로 전송함으로써 데이터 전송시 데이터의 트랜지션의 수를 절반으로 감소시킬 수 있다. 예를 들어, 데이터 변조부(126)는 정렬된 제 1 내지 제 6 비트 데이터(D0 내지 D5)가 "000000" ~ "011111"일 경우 제 6 비트 데이터(D5)가 "0"의 비트 데이터이므로 제 1 내지 제 6 비트 데이터(D0 내지 D4) 입력라인으로부터의 데이터가 각 멀티플렉서(1321 내지 1325)에 의해 선택되어 데이터 드라이버(104)로 전송된다. 반면에, 데이터 변조부(126)는 정렬된 제 1 내지 제 6 비트 데이터(D0 내지 D5)가 "100000" ~ "111111"일 경우 제 6 비트 데이터(D5)가 "1"의 비트 데이터이므로 각 인버터(1301 내지 1305)에 의해 반전된 데이터가 각 멀티플렉서(1321 내지 1325)에 의해 선택되어 데이터 드라이버(104)로 전송된다.
도 6은 도 3에 도시된 데이터 드라이버를 개략적으로 나타낸 블록도이다.
도 6을 도 5와 결부하면, 데이터 드라이버(104)는 샘플링 신호를 순차적으로 생성하는 쉬프트 레지스터(150)와, 데이터 변조부(126)로부터의 변조 데이터(R'G'B')를 원래의 데이터(RGB)로 복원하는 데이터 복원부(160)와, 데이터 복원부(160)로부터의 복원된 데이터(RGB)를 샘플링 신호에 따라 래치하는 래치부(170)와, 래치된 데이터(RGB)에 따라 복수의 감마전압(GMA) 중 어느 하나를 선택하여 아날로그 비디오 신호를 생성하는 디지털-아날로그 변환부(180)와, 아날로그 비디오 신호를 버퍼링하여 데이터 라인들(DL)에 공급하는 출력부(190)를 구비한다.
쉬프트 레지스터(150)는 타이밍 컨트롤러(108)로부터의 데이터 제어신호(DCS) 중 소스 스타트 펄스(SSP) 및 소스 쉬프트 클럭(SSC)을 이용하여 순차적인 샘플링 신호를 발생하여 래치부(170)에 공급한다.
데이터 복원부(160)는 데이터 전송라인을 통해 데이터 변조부(126)로부터 전송되는 변조 데이터(R'G'B') 중 최상위 비트 데이터, 즉 제 6 비트 데이터에 따라 제 1 내지 제 5 비트 데이터를 반전시켜 원래의 데이터(RGB)로 복원한다.
래치부(170)는 쉬프트 레지스터(150)로부터의 샘플링 신호에 따라 데이터 복원부(160)로부터의 복원 데이터(RGB)를 1수평 라인분씩 래치한다. 그리고, 래치부(170)는 타이밍 컨트롤러(108)로부터의 데이터 제어신호(DCS) 중 소스 출력 인에이블(SOE) 신호에 따라 래치된 1수평 라인분의 데이터(RGB)를 디지털-아날로그 변환부(180)에 공급한다.
디지털-아날로그 변환부(180)는 래치부(170)로부터 공급되는 데이터(RGB)에 따라 도시하지 않은 감마전압 발생부로부터 공급되는 복수의 감마전압(GMA) 중 어느 하나를 선택함으로써 데이터(RGB)를 아날로그 비디오 신호로 변환하여 출력부(190)에 공급한다.
출력부(128)는 데이터 라인(DL)의 부하를 감안하여 아날로그 비디오 신호를 증폭하여 해당 데이터 라인들(DL)에 공급한다.
도 7은 도 6에 도시된 데이터 복원부를 개략적으로 나타낸 도면이다.
도 7을 도 6과 결부하면, 데이터 복원부(160)는 제 6 비트 데이터(D5) 전송라인을 제외한 변조된 제 1 내지 제 5 비트 데이터(D0' 내지 D4') 데이터 전송라인에 접속된 제 1 내지 제 5 인버터(1621 내지 1625)와, 제 6 비트 데이터(D5)에 따라 변조된 제 1 내지 제 5 비트 데이터(D0' 내지 D4') 전송라인으로부터의 비트 데이터와 각 인버터(1621 내지 1625)로부터의 반전된 비트 데이터 중 어느 하나를 선택하여 래치부(170)로 공급하는 제 1 내지 제 5 멀티플렉서(1641 내지 1645)를 구비한다.
먼저, 데이터 복원부(160)에는 데이터 변조부(126)로부터의 변조된 적색(R), 녹색(G) 및 청색(B) 데이터 각각이 제 1 내지 제 6 비트 데이터(D0' 내지 D4', D5') 전송라인을 통해 공급된다.
각 인버터(1621 내지 1625)는 제 1 내지 제 5 비트 데이터(D0' 내지 D4') 전송라인에 전기적으로 접속되어 변조된 제 1 내지 제 5 비트 데이터(D0' 내지 D4')를 반전시켜 각 멀티플렉서(1641 내지 1645)에 공급한다.
각 멀티플렉서(1641 내지 1645)는 제 1 내지 제 5 비트 데이터(D0' 내지 D4') 전송라인에 전기적으로 접속된 제 1 입력단자와, 각 인버터(1621 내지 1625)의 출력단자에 전기적으로 접속된 제 2 입력단자 및 제 6 비트 데이터(D5) 전송라인에 전기적으로 접속된 제어단자로 구성된다. 여기서, 제 6 비트 데이터(D5) 전송라인에 공급되는 제 6 비트 데이터(D5)는 각 멀티플렉서(1641 내지 1645)를 제어함과 아울러 래치부(170)에 공급된다.
이러한, 각 멀티플렉서(1641 내지 1645)는 최상위 비트, 즉 제 6 비트 데이터(D5) 전송라인에 공급되는 제 6 비트 데이터(D5)에 따라 제 1 및 제 2 입력단자 중 어느 하나에 공급되는 비트 데이터를 선택하여 출력한다. 즉, 각 멀티플렉서(1641 내지 1645)는 제 6 비트 데이터(D5)가 "0"의 비트 데이터일 경우 제 1 입력단자에 공급되는 비트 데이터(D0' 내지 D4')를 래치부(170)에 공급하는 반면에, 제 6 비트 데이터(D5)가 "1"의 비트 데이터일 경우 제 2 입력단자에 공급되는 반전된 비트 데이터(D0 내지 D4)를 래치부(170)로 전송한다.
따라서, 데이터 복원부(160)는 제 6 비트 데이터(D5)에 따라 변조된 제 1 내지 제 5 비트 데이터(D0' 내지 D4')를 반전시켜 원래의 데이터(RGB)로 복원하여 래치부(170)에 공급한다. 예를 들어, 데이터 복원부(160)는 입력되는 제 1 내지 제 6 비트 데이터(D0' 내지 D5)가 "000000" ~ "011111"일 경우 제 6 비트 데이터(D5)가 "0"의 비트 데이터이므로 제 1 내지 제 6 비트 데이터(D0 내지 D4) 전송라인으로부터의 데이터가 각 멀티플렉서(1641 내지 1645)에 의해 선택되어 래치부(170)에 공급된다. 반면에, 데이터 복원부(160)는 입력되는 제 1 내지 제 6 비트 데이터(D0' 내지 D5)가 "100000" ~ "111111"일 경우 제 6 비트 데이터(D5)가 "1"의 비트 데이터이므로 각 인버터(1621 내지 1625)에 의해 반전된 데이터가 각 멀티플렉서(1641 내지 1645)에 의해 선택되어 래치부(170)에 공급된다.
이와 같은, 본 발명의 제 1 실시 예에 따른 데이터 전송장치와 이를 이용한 화상 표시장치는 입력되는 데이터의 최상위 비트 데이터에 따라 최상위 비트 데이터를 제외한 하위 비트 데이터를 반전시켜 전송함으로써 데이터 전송시 데이터의 트랜지션의 수를 절반으로 감소시켜 전자기적 간섭을 최소화할 수 있다.
도 8은 본 발명의 제 2 실시 예에 따른 데이터 전송장치와 이를 이용한 화상 표시장치의 구동장치를 개략적으로 나타낸 도면이다.
도 8을 참조하면, 본 발명의 제 2 실시 예에 따른 데이터 전송장치와 이를 이용한 화상 표시장치의 구동장치는 n개의 게이트 라인(GL1 내지 GLn)과 m개의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 영역마다 형성된 액정셀을 포함하는 화상 표시부(102)와; 외부로부터 입력되는 소스 데이터(RGB)를 정렬하고 정렬된 데이터(RGB)의 최상위(MSB) 비트 데이터에 따라 최상위 비트 데이터를 제외한 나머지 하위 비트 데이터를 설정된 마스킹 데이터(Mb)에 따라 변조하여 전송하는 타이밍 컨트롤러(208)와; 타이밍 컨트롤러(208)의 제어하에 게이트 라인들(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 드라이버(106)와; 최상위 비트 데이터에 따라 타이밍 컨트롤러(208)로부터 전송되는 데이터를 원래의 데이터로 복원하고, 타이밍 컨트롤러(208)의 제어하에 복원된 데이터를 아날로그 비디오 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급하는 데이터 드라이버(204)를 구비한다.
이와 같은, 본 발명의 제 2 실시 예에 따른 데이터 전송장치와 이를 이용한 화상 표시장치의 구동장치는 상기 타이밍 컨트롤러(208) 및 상기 데이터 드라이버(204)를 제외하고는 상술한 본 발명의 제 1 실시 예와 동일한 구성을 갖는다. 이에 따라, 본 발명의 제 2 실시 예에서는 상기 타이밍 컨트롤러(208) 및 상기 데이터 드라이버(204)에 대한 설명을 제외한 다른 구성에 대한 설명은 상술한 본 발명의 제 1 실시 예에 대한 설명으로 대신하기로 한다.
도 9는 도 8에 도시된 타이밍 컨트롤러와 데이터 드라이버 사이의 데이터 전송버스를 나타낸 도면이다.
도 9를 도 8과 결부하면, 타이밍 컨트롤러(208)는 제어신호들(DCS, GCS)을 발생하는 제어신호 발생부(222)와, 소스 데이터(RGB)를 정렬하는 데이터 정렬부(224)와, 정렬된 데이터(RGB)의 최상위(MSB) 비트 데이터에 따라 최상위 비트 데이터를 제외한 나머지 하위 비트 데이터를 마스킹 데이터(Mb)에 따라 변조하여 데이터 드라이버(204)에 공급하는 데이터 변조부(226)를 구비한다.
제어신호 발생부(222)는 외부로부터 입력되는 메인클럭(MCLK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 게이트 제어신호(GCS; GSC, GSP, GOE 등)과 데이터 제어신호들(DCS; SSC, SSP, SOE, POL 등)을 발생한다.
게이트 제어신호(GCS)는 도시하지 않은 게이트 제어신호 버스에 포함되는 각각의 전송라인들을 통해 게이트 드라이버(106)로 공급된다. 그리고, 데이터 제어신호들(DCS)는 데이터 제어신호 버스(112)에 포함되는 각각의 전송라인들을 통해 데이터 드라이버(204)로 공급된다.
데이터 정렬부(224)는 외부로부터 입력된 소스 데이터(RGB)를 버스전송 방식에 적합하게 정렬하여 데이터 변조부(226)에 공급한다. 여기서, 이하 소스 데이터(RGB)는 6비트 데이터인 것으로 가정하여 설명하기로 하고, 소스 데이터(RGB)는 6비트 이상이 될 수 있다.
데이터 변조부(226)는 데이터 정렬부(224)로부터 정렬된 데이터(RGB)의 최상위(MSB) 비트 데이터에 따라 설정된 마스킹 데이터(Mb)를 이용하여 최상위 비트 데이터를 제외한 나머지 하위 비트 데이터를 변조하여 소스 쉬프트 클럭신호(SSC)에 동기되도록 데이터 드라이버(204)로 전송한다. 여기서, 마스킹 데이터(Mb)는 "데이터 전송시 데이터의 트랜지션을 최소화시킬 수 있도록 미리 설정된 5비트 데이터이다. 예를 들면 마스킹 데이터(Mb)는 "00101"의 데이터를 갖는다.
또한, 데이터 변조부(226)는 정렬된 데이터(RGB)의 최상위(MSB) 비트 데이터(D5)와 변조된 비트 데이터(D0' 내지 D4')를 포함하는 적색, 녹색 및 청색 데이터(R'G'B')를 적색, 녹색 및 청색 데이터 버스(114, 116, 118) 각각을 통해 데이터 드라이버(204)로 공급한다. 이때, 적색, 녹색 및 청색 데이터 버스(114, 116, 118) 각각은 6개씩의 데이터 전송라인으로 구성된다. 이 결과, 데이터 전송라인의 총수는 18개가 된다.
그리고, 데이터 변조부(226)는 마스킹 데이터 전송라인(119)을 통해 마스킹 데이터(Mb)를 데이터 드라이버(204)로 공급한다.
이를 위해, 데이터 변조부(226)는 도 10에 도시된 바와 같이 제 6 비트 데이터(D5) 입력라인을 제외한 제 1 내지 제 5 비트 데이터(D0 내지 D4) 데이터 입력라인과 마스킹 데이터 전송라인(119)에 접속된 제 1 내지 제 5 배타적 논리합(XOR) 게이트(2301 내지 2305)와, 제 6 비트 데이터(D5)에 따라 제 1 내지 제 5 비트 데이터(D0 내지 D4) 입력라인과 각 배타적 논리합 게이트(2301 내지 2305)로부터의 변조된 비트 데이터 중 어느 하나를 선택하여 데이터 전송라인을 통해 데이터 드라이버(204)로 전송하는 제 1 내지 제 5 멀티플렉서(2321 내지 2325)를 구비한다.
먼저, 데이터 정렬부(224)로부터의 정렬된 적색(R), 녹색(G) 및 청색(B) 데이터 각각은 제 1 내지 제 6 비트 데이터(D0 내지 D4, D5) 입력라인에 공급된다.
각 배타적 논리합 게이트(2301 내지 2305)는 제 1 내지 제 5 비트 데이터(D0 내지 D4) 입력라인 각각과 마스킹 데이터 전송라인(119) 각각에 전기적으로 접속되어 제 1 내지 제 5 비트 데이터(D0 내지 D4)와 마스킹 데이터(Mb)를 배타적 논리합 연산하여 각 멀티플렉서(2321 내지 2325)에 공급한다. 일례로, 제 1 배타적 논리합 게이트(2301)는 제 1 비트 데이터(D0)와 마스킹 데이터(Mb) 중 제 1 마스킹 비트 데이터가 다를 경우 "1"의 비트 데이터를 제 1 멀티플렉서(2321)에 공급하고, 그렇지 않은 경우 "0"의 비트 데이터를 제 1 멀티플렉서(2321)에 공급한다.
각 멀티플렉서(2321 내지 2325)는 제 1 내지 제 5 비트 데이터(D0 내지 D4) 입력라인에 전기적으로 접속된 제 1 입력단자와, 각 배타적 논리합 게이트(2301 내지 2305)의 출력단자에 전기적으로 접속된 제 2 입력단자 및 제 6 비트 데이터(D5) 전송라인에 전기적으로 접속된 제어단자로 구성된다. 여기서, 제 6 비트 데이터(D5) 입력라인에 공급되는 제 6 비트 데이터(D5)는 각 멀티플렉서(2321 내지 2325)를 제어함과 아울러 데이터 전송라인을 통해 데이터 드라이버(204)에 공급된다.
이러한, 각 멀티플렉서(2321 내지 2325)는 최상위 비트, 즉 제 6 비트 데이터(D5) 입력라인에 공급되는 제 6 비트 데이터(D5)에 따라 제 1 및 제 2 입력단자 중 어느 하나에 공급되는 비트 데이터를 선택하여 출력한다. 즉, 각 멀티플렉서(2321 내지 2325)는 상술한 표 2와 같이 제 6 비트 데이터(D5)가 "0"의 비트 데이터일 경우 제 1 입력단자에 공급되는 비트 데이터(D0 내지 D4)를 데이터 전송라인을 통해 데이터 드라이버(104)로 전송하는 반면에, "1"의 비트 데이터일 경우 제 2 입력단자에 공급되는 배타적 논리합 연산된 비트 데이터(D0 내지 D4)를 데이터 전송라인을 통해 데이터 드라이버(204)로 전송한다.
따라서, 데이터 변조부(226)는 제 6 비트 데이터(D5)에 따라 마스킹 데이터(Mb)와 제 1 내지 제 5 비트 데이터(D0 내지 D4)를 배타적 논리합 연산하여 데이터 드라이버(204)로 전송함으로써 데이터 전송시 데이터의 트랜지션의 수를 더욱 감소시킬 수 있다. 예를 들어, 데이터 변조부(226)는 정렬된 제 1 내지 제 6 비트 데이터(D0 내지 D5)가 "000000" ~ "011111"일 경우 제 6 비트 데이터(D5)가 "0"의 비트 데이터이므로 제 1 내지 제 6 비트 데이터(D0 내지 D4) 입력라인으로부터의 데이터는 각 멀티플렉서(2321 내지 2325)에 의해 선택되어 데이터 전송라인을 통해 데이터 드라이버(204)로 전송된다. 반면에, 데이터 변조부(226)는 정렬된 제 1 내지 제 6 비트 데이터(D0 내지 D5)가 "100000" ~ "111111"일 경우 제 6 비트 데이터(D5)가 "1"의 비트 데이터이므로 마스킹 데이터(Mb)와 제 1 내지 제 5 비트 데이터(D0 내지 D4)가 배타적 논리합 연산된 데이터는 각 멀티플렉서(2321 내지 2325)에 의해 선택되어 데이터 전송라인을 통해 데이터 드라이버(204)로 전송된다.
도 11은 도 8에 도시된 데이터 드라이버를 개략적으로 나타낸 블록도이다.
도 11을 도 10과 결부하면, 데이터 드라이버(204)는 샘플링 신호를 순차적으로 생성하는 쉬프트 레지스터(150)와, 데이터 변조부(126)로부터의 변조 데이터(R'G'B')를 원래의 데이터(RGB)로 복원하는 데이터 복원부(260)와, 데이터 복원부(160)로부터의 복원된 데이터(RGB)를 샘플링 신호에 따라 래치하는 래치부(170)와, 래치된 데이터(RGB)에 따라 복수의 감마전압(GMA) 중 어느 하나를 선택하여 아날로그 비디오 신호를 생성하는 디지털-아날로그 변환부(180)와, 아날로그 비디오 신호를 버퍼링하여 데이터 라인들(DL)에 공급하는 출력부(190)를 구비한다.
이와 같은, 데이터 드라이버(204)는 데이터 복원부(260)를 제외한 다른 구성은 도 6에 도시된 데이터 드라이버(104)와 동일한 구성을 가지므로 이들에 대한 설명은 상술한 도 6에 대한 설명으로 대신하기로 한다.
데이터 복원부(260)는 데이터 변조부(226)로부터 전송되는 변조 데이터(R'G'B') 중 최상위 비트 데이터, 즉 제 6 비트 데이터에 따라 데이터 변조부(226)로부터의 마스킹 데이터(Nb)를 이용하여 제 1 내지 제 5 비트 데이터(D0' 내지 D4')를 원래의 데이터(RGB)로 복원한다.
이를 위해, 데이터 복원부(160)는 도 12에 도시된 바와 같이 제 6 비트 데이터(D5) 전송라인을 제외한 변조된 제 1 내지 제 5 비트 데이터(D0' 내지 D4') 데이터 전송라인과 마스킹 데이터(Mb) 전송라인에 접속된 제 1 내지 제 5 배타적 논리합 게이트(2621 내지 2625)와, 제 6 비트 데이터(D5)에 따라 변조된 제 1 내지 제 5 비트 데이터(D0' 내지 D4') 전송라인으로부터의 비트 데이터와 각 배타적 논리합 게이트(2621 내지 2625)로부터의 비트 데이터 중 어느 하나를 선택하여 래치부(170)로 공급하는 제 1 내지 제 5 멀티플렉서(2641 내지 2645)를 구비한다.
먼저, 데이터 복원부(260)에는 데이터 변조부(226)로부터의 변조된 적색(R), 녹색(G) 및 청색(B) 데이터 각각이 제 1 내지 제 6 비트 데이터(D0' 내지 D4', D5') 전송라인을 통해 공급된다.
각 배타적 논리합 게이트(2621 내지 2625)는 제 1 내지 제 5 비트 데이터(D0 내지 D4) 전송라인 각각과 마스킹 데이터 전송라인(119) 각각에 전기적으로 접속되어 변조된 제 1 내지 제 5 비트 데이터(D0' 내지 D4')와 마스킹 데이터(Mb)를 배타적 논리합 연산하여 각 멀티플렉서(2641 내지 2645)에 공급한다. 일례로, 제 1 배타적 논리합 게이트(2621)는 변조된 제 1 비트 데이터(D0')와 마스킹 데이터(Mb) 중 제 1 마스킹 비트 데이터가 다를 경우 "1"의 비트 데이터를 제 1 멀티플렉서(2641)에 공급하고, 그렇지 않은 경우 "0"의 비트 데이터를 제 1 멀티플렉서(2641)에 공급한다.
각 멀티플렉서(2641 내지 2645)는 제 1 내지 제 5 비트 데이터(D0 내지 D4) 전송라인에 전기적으로 접속된 제 1 입력단자와, 각 배타적 논리합 게이트(2621 내지 2625)의 출력단자에 전기적으로 접속된 제 2 입력단자 및 제 6 비트 데이터(D5) 전송라인에 전기적으로 접속된 제어단자로 구성된다. 여기서, 제 6 비트 데이터(D5) 전송라인에 공급되는 제 6 비트 데이터(D5)는 각 멀티플렉서(2641 내지 2645)를 제어함과 아울러 래치부(170)에 공급된다.
이러한, 각 멀티플렉서(2641 내지 2645)는 최상위 비트, 즉 제 6 비트 데이터(D5) 전송라인에 공급되는 제 6 비트 데이터(D5)에 따라 제 1 및 제 2 입력단자 중 어느 하나에 공급되는 비트 데이터를 선택하여 출력한다. 즉, 각 멀티플렉서(2641 내지 2645)는 상술한 표 2와 같이 제 6 비트 데이터(D5)가 "0"의 비트 데이터일 경우 제 1 입력단자에 공급되는 비트 데이터(D0 내지 D4)를 래치부(170)로 공급하는 반면에, "1"의 비트 데이터일 경우 제 2 입력단자에 공급되는 배타적 논리합 연산된 비트 데이터(D0 내지 D4)를 래치부(170)로 공급된다.
따라서, 데이터 복원부(260)는 제 6 비트 데이터(D5)에 따라 마스킹 데이터(Mb)와 제 1 내지 제 5 비트 데이터(D0 내지 D4)를 배타적 논리합 연산하여 래치부(170)로 전송함으로써 데이터 전송시 데이터의 트랜지션의 수를 더욱 감소시킬 수 있다. 예를 들어, 데이터 복원부(260)는 정렬된 제 1 내지 제 6 비트 데이터(D0 내지 D5)가 "000000" ~ "011111"일 경우 제 6 비트 데이터(D5)가 "0"의 비트 데이터이므로 제 1 내지 제 6 비트 데이터(D0 내지 D4) 전송라인으로부터의 데이터가 각 멀티플렉서(2641 내지 2645)에 의해 선택되어 래치부(170)로 공급된다. 반면에, 데이터 변조부(226)는 정렬된 제 1 내지 제 6 비트 데이터(D0 내지 D5)가 "100000" ~ "111111"일 경우 제 6 비트 데이터(D5)가 "1"의 비트 데이터이므로 마스킹 데이터(Mb)와 제 1 내지 제 5 비트 데이터(D0 내지 D4)가 배타적 논리합 연산된 데이터가 각 멀티플렉서(2641 내지 2645)에 의해 선택되어 래치부(170)로 공급된다.
이와 같은, 본 발명의 제 2 실시 예에 따른 데이터 전송장치와 이를 이용한 화상 표시장치의 구동장치는 입력되는 데이터의 최상위 비트 데이터에 따라 최상위 비트 데이터를 제외한 하위 비트 데이터를 마스킹 데이터와 배타적 논리합 연산하여 전송함으로써 데이터 전송시 데이터의 트랜지션의 수를 더욱 감소시켜 전자기적 간섭을 최소화할 수 있다.
상술한 본 발명의 제 1 및 제 2 실시 예에 따른 데이터 전송장치와 이를 이용한 화상 표시장치의 구동장치는 액정셀을 가지는 액정패널 이외에 발광셀을 가지는 발광 표시장치 또는 방전셀을 가지는 플라즈마 디스플레이 패널 등의 평판 표시장치에 적용될 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 실시 예에 따른 데이터 전송장치 및 전송방법과 이를 이용한 화상 표시장치의 구동장치 및 구동방법은 입력되는 데이터의 최상위 비트 데이터에 따라 최상위 비트 데이터를 제외한 하위 비트 데이터를 반전시켜 전송함으로써 데이터 전송시 데이터의 트랜지션의 수를 절반으로 감소시켜 전자기적 간섭을 최소화할 수 있다.
또한, 본 발명의 실시 예에 따른 데이터 전송장치 및 전송방법과 이를 이용한 화상 표시장치의 구동장치 및 구동방법은 입력되는 데이터의 최상위 비트 데이터에 따라 최상위 비트 데이터를 제외한 하위 비트 데이터를 마스킹 데이터와 배타적 논리합 연산하여 전송함으로써 데이터 전송시 데이터의 트랜지션의 수를 더욱 감소시켜 전자기적 간섭을 최소화할 수 있다.

Claims (31)

  1. 입력되는 입력 데이터의 최상위 비트에 따라 상기 최상위 비트를 제외한 하위 비트들을 변조하여 전송하는 데이터 변조부와,
    상기 최상위 비트에 따라 상기 데이터 변조부로부터 전송되는 변조 데이터를 원래의 데이터로 복원하는 데이터 복원부를 구비하는 것을 특징으로 하는 데이터 전송장치.
  2. 제 1 항에 있어서,
    상기 데이터 변조부는,
    상기 입력 데이터가 입력되는 복수의 데이터 입력라인과,
    상기 각 데이터 입력라인에 입력되는 상기 하위 비트들을 반전시키는 복수의 제 1 인버터와,
    상기 최상위 비트에 따라 상기 각 데이터 입력라인으로부터의 상기 하위 비트와 상기 각 제 1 인버터에 의해 반전된 하위 비트 중 어느 하나를 선택하여 복수의 데이터 전송라인으로 출력하는 복수의 제 1 선택기를 구비하는 것을 특징으로 하는 데이터 전송장치.
  3. 제 2 항에 있어서,
    상기 데이터 복원부는,
    상기 각 데이터 전송라인에 전송되는 상기 하위 비트들을 반전시키는 복수의 제 2 인버터와,
    상기 최상위 비트에 따라 상기 각 데이터 전송라인으로부터의 상기 하위 비트와 상기 각 제 2 인버터에 의해 반전된 하위 비트 중 어느 하나를 선택하여 상기 원래의 데이터로 복원하는 복수의 제 2 선택기를 구비하는 것을 특징으로 하는 데이터 전송장치.
  4. 제 1 항에 있어서,
    상기 데이터 변조부는 입력되는 마스킹 데이터를 이용하여 상기 최상위 비트에 따라 상기 하위 비트들을 변조하는 것을 특징으로 하는 데이터 전송장치.
  5. 제 4 항에 있어서,
    상기 데이터 변조부는,
    상기 입력 데이터가 입력되는 복수의 데이터 입력라인과,
    상기 마스킹 데이터가 공급되는 복수의 마스킹 데이터 전송라인과,
    상기 각 데이터 입력라인에 입력되는 상기 하위 비트들과 상기 마스킹 데이터를 논리 연산하여 출력하는 복수의 제 1 논리 연산기와,
    상기 최상위 비트에 따라 상기 각 데이터 입력라인으로부터의 상기 하위 비트와 상기 각 제 1 논리 연산기에 의해 논리 연산된 하위 비트 중 어느 하나를 선택하여 복수의 데이터 전송라인에 출력하는 복수의 제 1 선택기를 구비하는 것을 특징으로 하는 데이터 전송장치.
  6. 제 5 항에 있어서,
    상기 데이터 복원부는,
    상기 각 데이터 전송라인에 전송되는 상기 하위 비트들과 상기 마스킹 데이터를 논리 연산하여 출력하는 복수의 제 2 논리 연산기와,
    상기 최상위 비트에 따라 상기 각 데이터 전송라인으로부터의 상기 하위 비트와 상기 각 제 2 논리 연산기에 의해 논리 연산된 하위 비트 중 어느 하나를 선택하여 상기 원래의 데이터로 복원하는 복수의 제 2 선택기를 구비하는 것을 특징으로 하는 데이터 전송장치.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 복수의 제 1 및 제 2 논리 연산기는 배타적 논리합 게이트인 것을 특징으로 하는 데이터 전송장치.
  8. 복수의 게이트 라인들과 복수의 데이터 라인에 의해 정의되는 영역마다 형성된 화소셀을 포함하는 화상 표시부와;
    외부로부터 입력되는 입력 데이터의 최상위 비트에 따라 최상위 비트를 제외한 나머지 하위 비트들을 변조하여 전송하는 타이밍 컨트롤러와;
    상기 타이밍 컨트롤러의 제어하에 상기 게이트 라인들에 스캔펄스를 공급하 기 위한 게이트 드라이버와;
    상기 최상위 비트에 따라 상기 타이밍 컨트롤러로부터 전송되는 상기 변조 데이터를 원래의 데이터로 복원하고, 상기 타이밍 컨트롤러의 제어하에 상기 복원된 데이터를 아날로그 비디오 신호로 변환하여 상기 데이터 라인들에 공급하는 데이터 드라이버를 구비하는 것을 특징으로 하는 화상 표시장치의 구동장치.
  9. 제 8 항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하기 위한 제어신호를 생성하는 제어신호 발생부와,
    상기 화상 표시부의 구동에 알맞도록 상기 입력 데이터를 정렬하는 데이터 정렬부와,
    상기 정렬된 데이터의 최상위 비트에 따라 최상위 비트를 제외한 나머지 하위 비트 데이터를 변조하여 상기 데이터 드라이버로 전송하는 데이터 변조부를 구비하는 것을 특징으로 하는 화상 표시장치의 구동장치.
  10. 제 9 항에 있어서,
    상기 데이터 변조부는,
    상기 입력 데이터가 입력되는 복수의 데이터 입력라인과,
    상기 각 데이터 입력라인에 입력되는 상기 하위 비트들을 반전시키는 복수의 제 1 인버터와,
    상기 최상위 비트에 따라 상기 각 데이터 입력라인으로부터의 상기 하위 비트와 상기 각 제 1 인버터에 의해 반전된 하위 비트 중 어느 하나를 선택하여 복수의 데이터 전송라인으로 출력하는 복수의 제 1 선택기를 구비하는 것을 특징으로 하는 화상 표시장치의 구동장치.
  11. 제 9 항에 있어서,
    상기 데이터 변조부는 입력되는 마스킹 데이터를 이용하여 상기 최상위 비트에 따라 상기 하위 비트들을 변조하는 것을 특징으로 하는 화상 표시장치의 구동장치.
  12. 제 11 항에 있어서,
    상기 데이터 변조부는,
    상기 입력 데이터가 입력되는 복수의 데이터 입력라인과,
    상기 마스킹 데이터가 공급되는 복수의 마스킹 데이터 전송라인과,
    상기 각 데이터 입력라인에 입력되는 상기 하위 비트들과 상기 마스킹 데이터를 논리 연산하여 출력하는 복수의 제 1 논리 연산기와,
    상기 최상위 비트에 따라 상기 각 데이터 입력라인으로부터의 상기 하위 비트와 상기 각 제 1 논리 연산기에 의해 논리 연산된 하위 비트 중 어느 하나를 선택하여 복수의 데이터 전송라인에 출력하는 복수의 제 2 선택기를 구비하는 것을 특징으로 하는 화상 표시장치의 구동장치.
  13. 제 10 항 또는 제 12 항에 있어서,
    상기 데이터 드라이버는,
    샘플링 신호를 순차적으로 발생하는 쉬프트 레지스터와,
    상기 최상위 비트에 따라 상기 데이터 변조부로부터 전송되는 상기 변조 데이터를 원래의 데이터로 복원하는 데이터 복원부와,
    상기 샘플링 신호에 따라 복원된 데이터를 래치하는 래치부와,
    상기 래치부로부터 공급되는 데이터를 상기 아날로그 비디오 신호로 변환하여 상기 데이터 라인들로 출력하는 디지털-아날로그 변환부를 구비하는 것을 특징으로 하는 화상 표시장치의 구동장치.
  14. 제 13 항에 있어서,
    상기 데이터 복원부는,
    상기 각 데이터 전송라인에 전송되는 상기 하위 비트들을 반전시키는 복수의 제 2 인버터와,
    상기 최상위 비트에 따라 상기 각 데이터 전송라인으로부터의 상기 하위 비트와 상기 각 제 2 인버터에 의해 반전된 하위 비트 중 어느 하나를 선택하여 상기 원래의 데이터로 복원하는 복수의 제 1 선택기를 구비하는 것을 특징으로 하는 화상 표시장치의 구동장치.
  15. 제 13 항에 있어서,
    상기 데이터 복원부는,
    상기 각 데이터 전송라인에 전송되는 상기 하위 비트들과 상기 마스킹 데이터를 논리 연산하여 출력하는 복수의 제 2 논리 연산기와,
    상기 최상위 비트에 따라 상기 각 데이터 전송라인으로부터의 상기 하위 비트와 상기 각 제 2 논리 연산기에 의해 논리 연산된 하위 비트 중 어느 하나를 선택하여 상기 원래의 데이터로 복원하는 복수의 제 2 선택기를 구비하는 것을 특징으로 하는 화상 표시장치의 구동장치.
  16. 제 12 항 또는 15 항에 있어서,
    상기 복수의 제 1 및 제 2 논리 연산기는 배타적 논리합 게이트인 것을 특징으로 하는 화상 표시장치의 구동장치.
  17. 입력되는 입력 데이터의 최상위 비트에 따라 상기 최상위 비트를 제외한 하위 비트들을 변조하여 전송하는 단계와,
    상기 최상위 비트에 따라 상기 전송되는 변조 데이터를 원래의 데이터로 복원하는 단계를 포함하는 것을 특징으로 하는 데이터 전송방법.
  18. 제 17 항에 있어서,
    상기 최상위 비트를 제외한 하위 비트들을 변조하여 전송하는 단계는,
    복수의 데이터 입력라인에 입력되는 상기 하위 비트들을 반전시키는 단계와,
    상기 최상위 비트에 따라 상기 각 데이터 입력라인으로부터의 상기 하위 비트와 상기 반전된 하위 비트 중 어느 하나를 선택하여 복수의 데이터 전송라인으로 출력하는 단계를 포함하는 것을 특징으로 하는 데이터 전송방법.
  19. 제 18 항에 있어서,
    상기 변조 데이터를 원래의 데이터로 복원하는 단계는,
    상기 각 데이터 전송라인에 전송되는 상기 하위 비트들을 반전시키는 단계와,
    상기 최상위 비트에 따라 상기 각 데이터 전송라인으로부터의 상기 하위 비트와 상기 반전된 하위 비트 중 어느 하나를 선택하여 상기 원래의 데이터로 복원하는 단계를 포함하는 것을 특징으로 하는 데이터 전송방법.
  20. 제 17 항에 있어서,
    상기 최상위 비트를 제외한 하위 비트들을 변조하는 단계는 입력되는 마스킹 데이터를 이용하여 상기 최상위 비트에 따라 상기 하위 비트들을 변조하는 단계를 더 포함하는 것을 특징으로 하는 데이터 전송방법.
  21. 제 20 항에 있어서,
    상기 최상위 비트를 제외한 하위 비트들을 변조하여 전송하는 단계는,
    복수의 데이터 입력라인에 입력되는 상기 하위 비트들과 상기 마스킹 데이터를 논리 연산하여 출력하는 단계와,
    상기 최상위 비트에 따라 상기 각 데이터 입력라인으로부터의 상기 하위 비트와 상기 논리 연산된 하위 비트 중 어느 하나를 선택하여 복수의 데이터 전송라인에 출력하는 단계를 포함하는 것을 특징으로 하는 데이터 전송방법.
  22. 제 21 항에 있어서,
    상기 변조 데이터를 원래의 데이터로 복원하는 단계는,
    상기 각 데이터 전송라인에 전송되는 상기 하위 비트들과 상기 마스킹 데이터를 논리 연산하여 출력하는 단계와,
    상기 최상위 비트에 따라 상기 각 데이터 전송라인으로부터의 상기 하위 비트와 상기 논리 연산된 하위 비트 중 어느 하나를 선택하여 상기 원래의 데이터로 복원하는 단계를 포함하는 것을 특징으로 하는 데이터 전송방법.
  23. 제 21 항 또는 제 22 항에 있어서,
    상기 논리 연산은 배타적 논리합 연산인 것을 특징으로 하는 데이터 전송방법.
  24. 복수의 게이트 라인들과 복수의 데이터 라인에 의해 정의되는 영역마다 형성 된 화소셀을 포함하는 화상 표시부의 구동방법에 있어서,
    외부로부터 입력되는 입력 데이터의 최상위 비트에 따라 최상위 비트를 제외한 나머지 하위 비트들을 변조하여 전송하는 단계와,
    상기 최상위 비트에 따라 상기 변조 데이터를 원래의 데이터로 복원하는 단계와,
    상기 게이트 라인들에 스캔펄스를 공급하는 단계와,
    상기 스캔펄스에 동기되도록 상기 복원된 데이터를 아날로그 비디오 신호로 변환하여 상기 데이터 라인들에 공급하는 단계를 포함하는 것을 특징으로 하는 화상 표시장치의 구동방법.
  25. 제 24 항에 있어서,
    상기 최상위 비트를 제외한 하위 비트들을 변조하여 전송하는 단계는,
    복수의 데이터 입력라인에 입력되는 상기 하위 비트들을 반전시키는 단계와,
    상기 최상위 비트에 따라 상기 각 데이터 입력라인으로부터의 상기 하위 비트와 상기 반전된 하위 비트 중 어느 하나를 선택하여 복수의 데이터 전송라인으로 출력하는 단계를 포함하는 것을 특징으로 하는 화상 표시장치의 구동방법.
  26. 제 25 항에 있어서,
    상기 변조 데이터를 원래의 데이터로 복원하는 단계는,
    상기 각 데이터 전송라인에 전송되는 상기 하위 비트들을 반전시키는 단계 와,
    상기 최상위 비트에 따라 상기 각 데이터 전송라인으로부터의 상기 하위 비트와 상기 반전된 하위 비트 중 어느 하나를 선택하여 상기 원래의 데이터로 복원하는 단계를 포함하는 것을 특징으로 하는 화상 표시장치의 구동방법.
  27. 제 24 항에 있어서,
    상기 최상위 비트를 제외한 하위 비트들을 변조하는 단계는 입력되는 마스킹 데이터를 이용하여 상기 최상위 비트에 따라 상기 하위 비트들을 변조하는 단계를 더 포함하는 것을 특징으로 하는 화상 표시장치의 구동방법.
  28. 제 27 항에 있어서,
    상기 최상위 비트를 제외한 하위 비트들을 변조하여 전송하는 단계는,
    복수의 데이터 입력라인에 입력되는 상기 하위 비트들과 상기 마스킹 데이터를 논리 연산하여 출력하는 단계와,
    상기 최상위 비트에 따라 상기 각 데이터 입력라인으로부터의 상기 하위 비트와 상기 논리 연산된 하위 비트 중 어느 하나를 선택하여 복수의 데이터 전송라인에 출력하는 단계를 포함하는 것을 특징으로 하는 화상 표시장치의 구동방법.
  29. 제 28 항에 있어서,
    상기 변조 데이터를 원래의 데이터로 복원하는 단계는,
    상기 각 데이터 전송라인에 전송되는 상기 하위 비트들과 상기 마스킹 데이터를 논리 연산하여 출력하는 단계와,
    상기 최상위 비트에 따라 상기 각 데이터 전송라인으로부터의 상기 하위 비트와 상기 논리 연산된 하위 비트 중 어느 하나를 선택하여 상기 원래의 데이터로 복원하는 단계를 포함하는 것을 특징으로 하는 화상 표시장치의 구동방법.
  30. 제 28 항 또는 제 29 항에 있어서,
    상기 논리 연산은 배타적 논리합 연산인 것을 특징으로 하는 데이터 전송방법.
  31. 제 26 항 또는 제 29 항에 있어서,
    상기 복원된 데이터를 아날로그 비디오 신호로 변환하여 상기 데이터 라인들에 공급하는 단계는,
    샘플링 신호를 순차적으로 발생하는 단계와,
    상기 샘플링 신호에 따라 상기 복원된 데이터를 래치하는 단계와,
    상기 래치된 데이터를 상기 아날로그 비디오 신호로 변환하여 상기 데이터 라인들로 출력하는 단계를 포함하는 것을 특징으로 하는 화상 표시장치의 구동방법.
KR1020050091416A 2005-09-29 2005-09-29 화상 표시장치의 구동장치 및 구동방법 KR101157950B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050091416A KR101157950B1 (ko) 2005-09-29 2005-09-29 화상 표시장치의 구동장치 및 구동방법
US11/415,303 US7920115B2 (en) 2005-09-29 2006-05-02 Apparatus and method for data transmission using bit masking and bit restoration, and apparatus and method for driving image display device using the same
JP2006139838A JP4933146B2 (ja) 2005-09-29 2006-05-19 画像表示装置の駆動装置及び駆動方法
CNB2006100834901A CN100507648C (zh) 2005-09-29 2006-05-30 数据传输装置和用其驱动图像显示器的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050091416A KR101157950B1 (ko) 2005-09-29 2005-09-29 화상 표시장치의 구동장치 및 구동방법

Publications (2)

Publication Number Publication Date
KR20070036417A true KR20070036417A (ko) 2007-04-03
KR101157950B1 KR101157950B1 (ko) 2012-06-25

Family

ID=37893695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091416A KR101157950B1 (ko) 2005-09-29 2005-09-29 화상 표시장치의 구동장치 및 구동방법

Country Status (4)

Country Link
US (1) US7920115B2 (ko)
JP (1) JP4933146B2 (ko)
KR (1) KR101157950B1 (ko)
CN (1) CN100507648C (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009003101A (ja) * 2007-06-20 2009-01-08 Seiko Epson Corp 電気光学装置の駆動方法、ソースドライバ、電気光学装置、投写型表示装置及び電子機器
KR101243823B1 (ko) * 2008-08-04 2013-03-18 엘지디스플레이 주식회사 데이터 트랜지션 최소화 방법 및 데이터 트랜지션 최소화회로
KR101235696B1 (ko) * 2012-09-28 2013-02-21 주식회사 아나패스 데이터 전송 방법 및 데이터 복원 방법
US9729681B2 (en) * 2012-09-28 2017-08-08 Anapass Inc. Data transmission method and data restoration method
KR101815895B1 (ko) * 2015-05-29 2018-01-09 엘지디스플레이 주식회사 데이터 드라이버, 표시장치 및 데이터 구동 방법
KR101815896B1 (ko) * 2015-05-29 2018-01-09 엘지디스플레이 주식회사 타이밍 컨트롤러 및 표시장치
CN106611580A (zh) * 2015-10-22 2017-05-03 小米科技有限责任公司 内容显示方法及装置
KR102645150B1 (ko) * 2016-12-30 2024-03-07 엘지디스플레이 주식회사 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
CN107633817B (zh) * 2017-10-26 2023-12-05 京东方科技集团股份有限公司 源极驱动单元及其驱动方法、源极驱动电路、显示装置
CN108520725A (zh) 2018-04-20 2018-09-11 京东方科技集团股份有限公司 一种源极驱动电路、显示设备及驱动方法
TWI827261B (zh) * 2022-09-15 2023-12-21 大陸商常州欣盛半導體技術股份有限公司 顯示系統內部時脈偏斜之自動調諧

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4382298A (en) * 1981-03-27 1983-05-03 General Electric Company Binary digit or bit restoration circuit
JP2000059227A (ja) * 1998-08-07 2000-02-25 Matsushita Electric Ind Co Ltd 符号化／復号化装置、及び符号化／復号化方法
JP3283005B2 (ja) * 1998-11-05 2002-05-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像データの遷移を生じないようにするデータ転送方法
KR100313243B1 (ko) 1998-12-31 2002-06-20 구본준, 론 위라하디락사 데이터 전송 장치 및 그 방법
KR100726131B1 (ko) * 2000-11-20 2007-06-12 엘지.필립스 엘시디 주식회사 시분할방식의 액정표시장치의 컬러영상표시 방법
JP3774706B2 (ja) * 2003-03-14 2006-05-17 キヤノン株式会社 画像表示装置及び画像表示装置の変換回路の特性決定方法
JP4448910B2 (ja) 2003-06-05 2010-04-14 株式会社ルネサステクノロジ 液晶駆動方法、液晶表示システム及び液晶駆動制御装置
KR100503555B1 (ko) * 2003-09-22 2005-07-22 삼성전자주식회사 알지비 데이터의 복원 방법과 이를 수행하기 위한 장치
KR100618582B1 (ko) 2003-11-10 2006-08-31 엘지.필립스 엘시디 주식회사 액정표시장치의 구동부
KR100965598B1 (ko) 2003-12-11 2010-06-23 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
US7505505B2 (en) * 2003-12-16 2009-03-17 California Institute Of Technology Crosstalk equalizer
GB2409777A (en) 2004-01-03 2005-07-06 Sharp Kk Digital/analog converter for a display driver
US7047345B2 (en) * 2004-02-05 2006-05-16 Hewlett-Packard Development Company, L.P. Logic configured for complimenting data on a bus when threshold exceeded

Also Published As

Publication number Publication date
CN100507648C (zh) 2009-07-01
US20070070750A1 (en) 2007-03-29
JP4933146B2 (ja) 2012-05-16
US7920115B2 (en) 2011-04-05
JP2007094365A (ja) 2007-04-12
KR101157950B1 (ko) 2012-06-25
CN1940645A (zh) 2007-04-04

Similar Documents

Publication Publication Date Title
KR101157950B1 (ko) 화상 표시장치의 구동장치 및 구동방법
US7724230B2 (en) Driving circuit of liquid crystal display device and method for driving the same
US7133035B2 (en) Method and apparatus for driving liquid crystal display device
EP1736959B1 (en) Apparatus and method for driving image display device
US7518600B2 (en) Connector and apparatus of driving liquid crystal display using the same
KR101147121B1 (ko) 데이터 전송장치 및 전송방법과 이를 이용한 화상표시장치의 구동장치 및 구동방법
KR20070111791A (ko) 표시 장치, 그 구동 장치 및 방법
US7432902B2 (en) Liquid crystal display device and driving method thereof
KR20050112953A (ko) 액정표시장치의 구동장치 및 방법
KR20050097032A (ko) 액정표시장치의 구동장치 및 방법
KR101264697B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR20120019838A (ko) 액정표시장치
KR20080097668A (ko) 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치
KR100849098B1 (ko) 액정표시장치
KR101147832B1 (ko) 액정표시장치
KR100947774B1 (ko) 액정표시장치의 구동장치
KR101937707B1 (ko) 액정표시장치 및 그 구동 방법
KR20060079044A (ko) 액정표시장치
KR20070077281A (ko) 표시 장치
KR20070081241A (ko) 표시 장치의 구동 장치
KR20080062810A (ko) 데이터 전송 장치 및 이를 이용한 액정 표시 장치
KR20060020494A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 7