TWI827261B - 顯示系統內部時脈偏斜之自動調諧 - Google Patents

顯示系統內部時脈偏斜之自動調諧 Download PDF

Info

Publication number
TWI827261B
TWI827261B TW111134981A TW111134981A TWI827261B TW I827261 B TWI827261 B TW I827261B TW 111134981 A TW111134981 A TW 111134981A TW 111134981 A TW111134981 A TW 111134981A TW I827261 B TWI827261 B TW I827261B
Authority
TW
Taiwan
Prior art keywords
sampling
signal
transmission line
delimiter
signals
Prior art date
Application number
TW111134981A
Other languages
English (en)
Other versions
TW202414378A (zh
Inventor
蔡水河
郭洲銘
Original Assignee
大陸商常州欣盛半導體技術股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商常州欣盛半導體技術股份有限公司 filed Critical 大陸商常州欣盛半導體技術股份有限公司
Priority to TW111134981A priority Critical patent/TWI827261B/zh
Priority to CN202310849168.9A priority patent/CN116978306A/zh
Application granted granted Critical
Publication of TWI827261B publication Critical patent/TWI827261B/zh
Publication of TW202414378A publication Critical patent/TW202414378A/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/14Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本發明提供一種自動調諧顯示系統內部時脈偏斜之方法,包含:根據時脈信號產生多個取樣信號;在控制傳輸線上開啟定界符信號;響應於該定界符信號,根據該等取樣信號對資料傳輸線進行取樣,從而產生多個對應於該等取樣信號的取樣值;在該資料傳輸線上開啟標頭信號,該標頭信號與該定界符信號之間具有間隔;以及在某個取樣值之一個取樣位元相較前一個取樣值發生轉變之際,選擇最佳取樣值,並且指定對應於該最佳取樣值的取樣信號為最佳取樣信號。本發明亦提供一種實作上述方法的顯示系統。

Description

顯示系統內部時脈偏斜之自動調諧
本發明係關於電子裝置。具體而言,本發明係關於一種自動調諧內部時脈偏斜的顯示系統。
平面顯示器之典型驅動構件包括時序控制器及源極驅動器。時序控制器產生資料信號、時脈信號及控制信號,該等信號經由匯流排傳送至源極驅動器。源極驅動器依據時脈信號的上升邊緣及下降邊緣讀取資料信號,以對顯示面板進行驅動。在時序控制器與源極驅動器之間,通常用以傳送信號的是具有兩種信號電位的傳輸介面,諸如低擺幅差動信號(Reduced Swing Differential Signaling;RSDS)及小型低壓差動信號(mini Low Voltage Differential Signaling;mini-LVDS)介面。以mini-LVDS為例並如圖4所示,在實現傳輸介面的資料傳輸線上,每個資料行以持續3個時脈週期的標頭信號作為開始,而在資料信號最後位元9個時脈週期之後,以控制傳輸線上的定界符信號作為結束,該定界符信號與下一個資料行之標頭信號之間的間隔大於1個時脈週期。
隨著平面顯示器朝向更大的尺寸、更高的解析度及更高的幀速率發展,驅動構件中的資料傳輸速率及源極驅動器之數量需要不斷提升。對於較大尺寸的平面顯示器而言,耦接時序控制器與不同源極驅動器的傳輸線 具有顯著的長度差異,佈局亦往往有所不同。因此,不同源極驅動器所接收的時脈信號可能具有不同的相位延遲,加大其上升邊緣及下降邊緣落入資料信號之設置時間(setup time)或保持時間(hold time)的可能性。這種時脈偏斜(clock skew)現象可能導致源極驅動器中錯誤的資料讀取,有損於所產生驅動信號之正確性進而影響平面顯示器之性能。現有解決方案通常需要額外提供訓練信號,用以調整源極驅動器端的時脈信號,增添驅動構件設計之複雜度。
在一個態樣中,本發明提供一種自動調諧顯示系統內部時脈偏斜之方法,包含:根據時脈信號產生多個取樣信號,該等取樣信號之數量等於取樣數,相鄰取樣信號之間的相位差等於360°除以該取樣數;在控制傳輸線上開啟定界符信號;響應於該定界符信號,根據該等取樣信號對資料傳輸線進行取樣,從而產生多個對應於該等取樣信號的取樣值,該等取樣值各自具有多個取樣位元;在該資料傳輸線上開啟標頭信號,該標頭信號與該定界符信號之間具有間隔;以及在某個取樣值之一個取樣位元相較前一個取樣值發生轉變之際,選擇最佳取樣值,該最佳取樣值之上升邊緣及下降邊緣與該標頭信號的相位距離實質相等,並且指定對應於該最佳取樣值的取樣信號為最佳取樣信號。
在另一個態樣中,本發明提供一種自動調諧內部時脈偏斜的顯示系統,包含:時序控制單元,用以產生時脈信號及開啟定界符信號與標頭信號,該標頭信號與該定界符信號之間具有間隔;取樣信號單元,用以根據該時脈信號產生多個取樣信號,該等取樣信號之數量等於取樣數,相鄰取樣信號之間的相位差等於360°除以該取樣數;控制傳輸線,耦接於該時序控制單元,該定界符信號在該控制傳輸線上開啟;資料傳輸線,耦接於該時序 控制單元,該標頭信號在該資料傳輸線上開啟;多個同步儲存單元,耦接於該控制傳輸線,用以響應於該定界符信號,根據該等取樣信號對該資料傳輸線進行取樣,從而產生多個對應於該等取樣信號的取樣值,該等取樣值各自具有多個取樣位元;以及選擇單元,用以在某個取樣值之一個取樣位元相較前一個取樣值發生轉變之際,選擇最佳取樣值,該最佳取樣值之上升邊緣及下降邊緣與該標頭信號的相位距離實質相等,並且指定對應於該最佳取樣值的取樣信號為最佳取樣信號。
在結合下列圖式來描述較佳實施例時,本發明之前述及其他態樣將顯而易見,但是在不偏離本發明揭示的新穎特徵之精神與範疇的前提下,可以在此處作出各種變更和修改。
100:顯示系統
110:時序控制單元
120:時脈傳輸線
130:取樣信號單元
140:資料傳輸線
150:控制傳輸線
160-0~160-m:同步儲存單元
170:選擇單元
180:源極驅動單元
190:顯示面板
圖1為根據本發明一實施例的顯示系統之功能方塊圖。
圖2A為根據本發明一實施例的信號時序圖。
圖2B為與圖2A相對應的取樣值列表。
圖3A為根據本發明另一實施例的信號時序圖。
圖3B為與圖3A相對應的取樣值列表。
圖4為習知mini-LVDS傳輸介面之信號時序圖。
以下將結合圖式詳細描述本發明之內容,任何所屬技術領域中具有通常知識者在瞭解本發明之實施例後,當可由本發明所教示之技術,加以改變及修飾,其並不脫離本發明之精神與範疇。
本文中所使用之『第一』、『第二』、...等,並非特別指稱次序或順位的意思,亦非用以限定本發明,其僅為了區別以相同技術用語描述 的元件或操作。
本文中所使用之『包含』、『包括』、『具有』、『含有』等等,均為開放性的用語,即意指包含但不限於。
本文中所使用之『及/或』,係包括所述事物的任一或全部組合。
本文中所使用之方向用語,例如:上、下、左、右、前或後等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明而非限制本發明。
本文中所使用的用詞(terms),除有特別註明外,通常具有各別用詞在本領域中、在本發明之內容中與特殊內容中的平常意義。某些用來描述本發明的用詞將於以下或在本文中的別處討論,以提供所屬技術領域中具有通常知識者在有關本發明之描述上額外的引導。
圖1為根據本發明一實施例的顯示系統之功能方塊圖。顯示系統100包含時序控制單元110,其經由時脈傳輸線120耦接取樣信號單元130,並且經由資料傳輸線140及控制傳輸線150耦接多個同步儲存單元160-0~160-m。取樣信號單元130根據時序控制單元110產生的時脈信號CLK產生數量等於取樣數m的多個取樣信號,同步儲存單元160-0~160-m響應於在控制傳輸線150上開啟的定界符信號,根據該等取樣信號對資料傳輸線140進行取樣,從而產生多個對應於該等取樣信號的取樣值並輸出至選擇單元170。當標頭信號在資料傳輸線140上開啟時,選擇單元170根據該等取樣值之變化選擇一個最佳取樣值,指定對應於該最佳取樣值的取樣信號為最佳取樣信號並輸出至源極驅動單元180,以根據資料傳輸線140上的資料信號以及最佳取樣信號正確地向顯示面板190輸出驅動信號。在一個態樣中,取樣信號單元130包括延遲緩衝器;在另一個態樣中,取樣信號單元130包括延遲鎖定迴路(DLL)或鎖相迴路(PLL)。同步儲存單元160-0~160-m例如可包括D型正 反器(D flip-flop)或者暫存器(register),以分別根據取樣信號鎖存(latch)資料傳輸線140上的資料信號來產生相對應的取樣值。為了簡化說明,圖1僅示出一個源極驅動單元180,顯示系統100中其它源極驅動單元之連接方式與源極驅動單元180相同,在此不另贅述。
圖2A為根據本發明一實施例的信號時序圖;圖2B為與圖2A相對應的取樣值列表。為了能夠在最大範圍內調諧時脈偏斜,相鄰取樣信號之間的相位差等於360°除以取樣數m。根據本實施例,取樣數m設定為8,標頭信號開啟(即,上升邊緣)在定界符信號開啟(即,上升邊緣)之後約560°(以下稱為「相位距離」)。定界符信號開啟後,時脈信號CLK及取樣信號8x首先出現上升邊緣,此時同步儲存單元160-0及160-8對資料傳輸線140進行取樣,分別產生取樣位元Q0及Q8為0;然後同步儲存單元160-1~160-3依序產生取樣位元Q1~Q3為0,前述取樣位元均對應於圖2B之S1欄。在取樣信號4x出現上升邊緣同時,時脈信號CLK及取樣信號8x出現下降邊緣,於是同步儲存單元160-0及160-8分別產生取樣位元Q0B及Q8B為0,對應於圖2B之S2欄;依此類推,同步儲存單元160-5~160-7與160-1~160-3同時依序產生分別對應於S1欄及S2欄的取樣位元Q5~Q7及Q1B~Q3B,然後同步儲存單元160-8、160-0~160-3與160-4~160-7同時依序產生分別對應於S3欄及S2欄的取樣位元Q8、Q0~Q3與Q4B~Q7B。標頭信號在資料傳輸線140上開啟後,取樣信號4x首先出現上升邊緣,使同步儲存單元160-4產生取樣位元Q4為1,此時對應於圖2B之3x列的取樣值為[000],4x列取樣值則為[001];選擇單元170於是測得對應於取樣信號4x的取樣值之S3取樣位元相較對應於取樣信號3x的取樣值發生轉變,表示取樣信號4x之上升邊緣與標頭信號最為接近。假如取樣信號4x之相位回推90°(即,四分之一週期),則其上升邊緣及下降邊緣與標頭信號及後續資料信號的相位距離將為實質相 等,落入設置時間或保持時間的可能性最小;因此選擇單元170選擇對應於取樣信號2x的取樣值,亦即對應於取樣信號4x的取樣值倒數取樣數m之四分之一個取樣值為最佳取樣值,指定取樣信號2x為最佳取樣信號並輸出至源極驅動單元180。在一個態樣中,取樣信號5x~8x及同步儲存單元160-5~160-8可予以省略,避免與取樣信號1x~4x及同步儲存單元160-1~160-4重複取樣。如前所述,本發明提供的方法利用既有的定界符信號及標頭信號,即可在時脈信號進入源極驅動單元之前迅速調整其相位,而完成顯示系統內部時脈偏斜之自動調諧。此外,由於選擇最佳取樣值以四分之一週期為基準,取樣數m較佳為四之倍數。
在本實施例中,同步儲存單元160-0~160-4及160-8產生各自具有三個取樣位元的取樣值,就足以選定最佳取樣信號。定界符信號與標頭信號的相位距離通常為1~2週期,因此在一較佳實施例中,取樣值各自具有數量至少為取樣數之二分之一的取樣位元,具體的取樣位元數量則取決於實際需求。另外值得留意的是,倘若取樣信號4x之上升邊緣落入標頭信號之設置時間或保持時間,同步儲存單元160-4所產生S3取樣位元可能不為1,導致選擇單元170指定取樣信號3x為最佳取樣信號,因其上升邊緣及下降邊緣與標頭信號的相位距離差異較大,而減低調諧之效果。有鑒於此,取樣數亦應視實際需求予以適當調整。
圖3A為根據本發明另一實施例的信號時序圖;圖3B為與圖3A相對應的取樣值列表。此處取樣數m設定為16,定界符信號與標頭信號的相位距離與前述相同。定界符信號開啟後,取樣信號15x首先出現上升邊緣,此時同步儲存單元160-15對資料傳輸線140進行取樣,產生取樣位元Q15為0;然後同步儲存單元160-16、160-0~160-6依序產生取樣位元Q16、Q0~Q6為0,前述取樣位元均對應於圖3B之S1欄。在取樣信號7x出現上升邊緣同 時,取樣信號15x出現下降邊緣,於是同步儲存單元160-15產生取樣位元Q15B為0,對應於圖3B之S2欄;依此類推,同步儲存單元160-8~160-14與160-16、160-0~160-6同時依序產生分別對應於S1欄及S2欄的取樣位元Q8~Q14及Q16B、Q0B~Q6B,然後同步儲存單元160-15~160-16、160-0~160-6與160-7~160-14同時依序產生分別對應於S3欄及S2欄的取樣位元Q15~Q16、Q0~Q6與Q7B~Q14B。標頭信號在資料傳輸線140上開啟後,取樣信號8x首先出現上升邊緣,使同步儲存單元160-8產生取樣位元Q8為1,此時對應於圖2B之7x列的取樣值為[000],8x列取樣值則為[001];選擇單元170於是測得對應於取樣信號8x的取樣值之S3取樣位元相較對應於取樣信號7x的取樣值發生轉變,表示取樣信號8x之上升邊緣與標頭信號最為接近,因此選擇對應於取樣信號4x的取樣值,亦即對應於取樣信號8x的取樣值倒數取樣數m之四分之一個取樣值為最佳取樣值,指定取樣信號4x為最佳取樣信號並輸出至源極驅動單元180。在一個態樣中,取樣信號9x~16x及同步儲存單元160-9~160-16可予以省略,避免與取樣信號1x~8x及同步儲存單元160-1~160-8重複取樣。應注意,即使同步儲存單元160-8所產生S3取樣位元不為1,導致選擇單元170指定取樣信號5x為最佳取樣信號,因其上升邊緣及下降邊緣與標頭信號的相位距離差異較小,調諧之效果減低程度將較輕。
雖然本發明已藉由實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神與範疇內,可以作出各種之更動或潤飾,因此本發明之主張範圍當視後附之申請專利範圍所界定者為準。
100:顯示系統
110:時序控制單元
120:時脈傳輸線
130:取樣信號單元
140:資料傳輸線
150:控制傳輸線
160-0~160-m:同步儲存單元
170:選擇單元
180:源極驅動單元
190:顯示面板

Claims (14)

  1. 一種自動調諧顯示系統內部時脈偏斜之方法,包含:根據時脈信號產生多個取樣信號,該等取樣信號之數量等於取樣數,相鄰取樣信號之間的相位差等於360°除以該取樣數;在控制傳輸線上開啟定界符信號;響應於該定界符信號,根據該等取樣信號對資料傳輸線進行取樣,從而產生多個對應於該等取樣信號的取樣值,該等取樣值各自具有多個取樣位元;在該資料傳輸線上開啟標頭信號,該標頭信號與該定界符信號之間具有間隔;以及在某個取樣值之一個取樣位元相較前一個取樣值發生轉變之際,選擇最佳取樣值,該最佳取樣值之上升邊緣及下降邊緣與該標頭信號的相位距離實質相等,並且指定對應於該最佳取樣值的取樣信號為最佳取樣信號。
  2. 如請求項1之方法,其中該取樣數為四之倍數,並且該最佳取樣值為取樣位元發生轉變的該取樣值倒數該取樣數之四分之一個取樣值。
  3. 如請求項1之方法,其中該定界符信號之開啟為上升邊緣。
  4. 如請求項1之方法,其中該標頭信號之開啟為上升邊緣。
  5. 如請求項1之方法,其中該定界符信號與該標頭信號之間的該間隔大於該時脈信號之週期。
  6. 如請求項1之方法,其中該等取樣值各自具有數量至少為該取樣數之二分之一的多個取樣位元。
  7. 如請求項1之方法,進一步包含:產生該定界符信號之前及該標頭信號之後的資料信號。
  8. 一種自動調諧內部時脈偏斜的顯示系統,包含:時序控制單元,用以產生時脈信號及開啟定界符信號與標頭信號,該標頭信 號與該定界符信號之間具有間隔;取樣信號單元,用以根據該時脈信號產生多個取樣信號,該等取樣信號之數量等於取樣數,相鄰取樣信號之間的相位差等於360°除以該取樣數;控制傳輸線,耦接於該時序控制單元,該定界符信號在該控制傳輸線上開啟;資料傳輸線,耦接於該時序控制單元,該標頭信號在該資料傳輸線上開啟;多個同步儲存單元,耦接於該控制傳輸線,用以響應於該定界符信號,根據該等取樣信號對該資料傳輸線進行取樣,從而產生多個對應於該等取樣信號的取樣值,該等取樣值各自具有多個取樣位元;以及選擇單元,用以在某個取樣值之一個取樣位元相較前一個取樣值發生轉變之際,選擇最佳取樣值,該最佳取樣值之上升邊緣及下降邊緣與該標頭信號的相位距離實質相等,並且指定對應於該最佳取樣值的取樣信號為最佳取樣信號。
  9. 如請求項8之顯示系統,其中該取樣數為四之倍數,並且該最佳取樣值為取樣位元發生轉變的該取樣值倒數該取樣數之四分之一個取樣值。
  10. 如請求項8之顯示系統,其中該定界符信號之開啟為上升邊緣。
  11. 如請求項8之顯示系統,其中該標頭信號之開啟為上升邊緣。
  12. 如請求項8之顯示系統,其中該定界符信號與該標頭信號之間的該間隔大於該時脈信號之週期。
  13. 如請求項8之顯示系統,其中該等取樣值各自具有數量至少為該取樣數之二分之一的多個取樣位元。
  14. 如請求項8之顯示系統,其中該時序控制單元進一步產生該定界符信號之前及該標頭信號之後的資料信號。
TW111134981A 2022-09-15 2022-09-15 顯示系統內部時脈偏斜之自動調諧 TWI827261B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111134981A TWI827261B (zh) 2022-09-15 2022-09-15 顯示系統內部時脈偏斜之自動調諧
CN202310849168.9A CN116978306A (zh) 2022-09-15 2023-07-11 显示系统及其内部时脉偏斜的自动调谐方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111134981A TWI827261B (zh) 2022-09-15 2022-09-15 顯示系統內部時脈偏斜之自動調諧

Publications (2)

Publication Number Publication Date
TWI827261B true TWI827261B (zh) 2023-12-21
TW202414378A TW202414378A (zh) 2024-04-01

Family

ID=88476013

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111134981A TWI827261B (zh) 2022-09-15 2022-09-15 顯示系統內部時脈偏斜之自動調諧

Country Status (2)

Country Link
CN (1) CN116978306A (zh)
TW (1) TWI827261B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200541321A (en) * 2004-06-15 2005-12-16 Mediatek Inc Methods and devices for obtaining sampling clocks
CN1940645A (zh) * 2005-09-29 2007-04-04 Lg.菲利浦Lcd株式会社 数据传输装置和方法和用其驱动图像显示器的装置和方法
US20210158762A1 (en) * 2019-11-22 2021-05-27 Silicon Works Co., Ltd. Display driving device and display device including the same
TW202226216A (zh) * 2020-12-18 2022-07-01 南韓商Lx半導體科技有限公司 資料驅動電路、其時序恢復方法及具有其的顯示驅動裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200541321A (en) * 2004-06-15 2005-12-16 Mediatek Inc Methods and devices for obtaining sampling clocks
CN1940645A (zh) * 2005-09-29 2007-04-04 Lg.菲利浦Lcd株式会社 数据传输装置和方法和用其驱动图像显示器的装置和方法
US20210158762A1 (en) * 2019-11-22 2021-05-27 Silicon Works Co., Ltd. Display driving device and display device including the same
TW202226216A (zh) * 2020-12-18 2022-07-01 南韓商Lx半導體科技有限公司 資料驅動電路、其時序恢復方法及具有其的顯示驅動裝置

Also Published As

Publication number Publication date
CN116978306A (zh) 2023-10-31

Similar Documents

Publication Publication Date Title
KR101014440B1 (ko) 슬레이브 qdr2 호환 보조프로세서
KR100883458B1 (ko) 데이터 인터페이스 교정 방법 및 장치
US4935942A (en) Data sampling architecture
US7134033B2 (en) Clock synchronization apparatus and method of devices with different clocks
US9543968B2 (en) Output control circuit for semiconductor apparatus and output driving circuit including the same
US8582376B2 (en) Timing adjustment circuit for a memory interface and method of adjusting timing for memory interface
US9842080B2 (en) Bidirectional communication method and bidirectional communication apparatus using the same
US8502927B2 (en) System and method for integrated timing control for an LCD display panel
US9214200B2 (en) Methods and apparatus for transmitting data in a phase modulated signal derived from early and late timing signals
TWI827261B (zh) 顯示系統內部時脈偏斜之自動調諧
CN112118441B (zh) 一种位校正改进的串行cmos图像数据训练方法
TW202414378A (zh) 顯示系統內部時脈偏斜之自動調諧
CN101300773A (zh) 数据接口及寻求同步的方法
EP4203313A1 (en) Pulse signal generation circuit and generation method, and memory
TWI635706B (zh) 決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置
CN113141477B (zh) 一种cmos探测器的驱动时序控制方法
CN113141476B (zh) 一种高低频串行图像数据的训练方法
JP2008067400A (ja) 信号伝送システム
TWI352295B (en) Data transmission system and method
US10644870B2 (en) Clock recovery system
WO2021128701A1 (zh) 亚稳态检测装置和方法、adc电路
CN202871257U (zh) 一种基于dma的能够刷led显示屏的gpio模块
TW202118270A (zh) 顯示裝置和資料通信用的微控制器單元
JP2000235429A (ja) 同期回路とその遅延回路
TWI839695B (zh) 時序控制裝置以及其控制方法