CN113141477B - 一种cmos探测器的驱动时序控制方法 - Google Patents
一种cmos探测器的驱动时序控制方法 Download PDFInfo
- Publication number
- CN113141477B CN113141477B CN202110427494.1A CN202110427494A CN113141477B CN 113141477 B CN113141477 B CN 113141477B CN 202110427494 A CN202110427494 A CN 202110427494A CN 113141477 B CN113141477 B CN 113141477B
- Authority
- CN
- China
- Prior art keywords
- signal
- time sequence
- module
- pixel clock
- enabling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
一种CMOS探测器的驱动时序控制方法，涉及CMOS探测器成像控制技术领域，解决现有CMOS探测器工作状态易出现异常，导致图像模糊等问题，成像控制器包括上电时序和SPI模块、训练模块、数据调理模块、驱动时序模块、422通信及解析模块和数传模块；上电时序和SPI模块由同源时钟域下的计数器和D触发器组成；本发明的驱动时序控制方法，基于训练的最佳驱动时序信号位置设置，保证探测器内部采样信号时处于稳定可靠的位置，工作状态正常，不会随外部环境如温度变化而出现不稳定的现象。将时序复位信号重采样后输出，保证时序复位信号与各驱动控制信号之间相对恒定的相位关系，避免探测器内部出现采样亚稳态，从而能提高应用的稳定性和可靠性。
Description
技术领域
本发明涉及一种CMOS探测器的驱动时序控制方法，具体涉及一种输入高频差分时钟应用的CMOS探测器的驱动时序控制方法。
背景技术
CMOS探测器工作，首先需要外部提供参考时钟，为避免锁相环(PLL)工作状态异常而影响可靠性，可直接输入高频时钟。为实现对探测器工作模式的控制，通常会对内部的SPI寄存器内容进行配置，为节约配置时间，通常SPI的读写工作频率设置较高；为实现探测器内部的正常工作，还需要输入多种驱动和控制信号；此外，在探测器上电和复位阶段，还需要输出上电复位信号和时序复位信号。若驱动控制信号跳变沿和探测器内部的采样信号的采样位置处于相同的位置，则可能出现探测器工作状态异常，如训练失败的图像花(模糊)、异常亮线或者通道校正失败等。
发明内容
本发明为解决现有CMOS探测器工作状态易出现异常，导致图像模糊等问题，提供一种CMOS探测器的驱动时序控制方法。
一种CMOS探测器的驱动时序控制方法，成像控制器包括上电时序和SPI模块、训练模块、数据调理模块、驱动时序模块、422通信及解析模块和数传模块；所述上电时序和SPI模块由同源时钟域下的计数器和D触发器组成；
同源时钟信号经成像控制器内的第一锁相环PLL后产生串行数据时钟信号、2倍像素时钟信号A和2倍像素时钟信号B；
在2倍像素时钟信号A的上升沿，产生相位完全相反的两个二分频信号：分别为与像素时钟同频的使能信号和与像素时钟同频的使能信号的反相信号；
2711时钟信号经成像控制器内第二锁相环PLL后产生移相后的2711时钟信号和输入输出延迟单元Iodelay的参考时钟信号；
当所述上电时序和SPI模块处于上电状态或成像控制器输出复位信号时，产生上电相关的操作时序信号，在所述同源时钟信号的控制下，同源时钟域下的计数器输出系统复位和SPI操作信号至成像探测器，同时输出时序复位信号，作为D触发器的输入，D触发器的输入时钟信号为2倍像素时钟信号B，输入的时序复位信号和2倍像素时钟信号B作为锁存时钟信号，该锁存时钟信号和最终与像素时钟同频的使能信号2作为锁存使能信号经D触发器输出至成像探测器，作为成像探测器的时序复位信号；
所述422通信及解析模块输出摄像使能信号到驱动时序模块；
驱动时序模块工作在2倍像素时钟域，在2倍像素时钟信号A和与像素时钟同频的使能信号的同步控制下，接收上电时序和SPI模块输出的上电完成信号和422通信及解析模块输出的摄像使能信号，所述驱动时序模块输出驱动控制信号至成像探测器；
所述成像探测器输出的串行图像数据，经训练模块的串并转换，然后经数据调理模块转换为连续数据流，最后经数传模块转换为满足2711协议的数据流。
本发明的有益效果：本发明所述的驱动时序控制方法，基于训练的最佳驱动时序信号位置设置，保证探测器内部采样信号时处于稳定可靠的位置，工作状态正常，不会随外部环境如温度变化而出现不稳定的现象。
1、本发明所述的驱动时序控制方法，将上电时序和SPI模块中的相关信号采用同源时钟来产生，可以避免使用像素时钟分频来产生而出现工作频率过低的情况；将上电时序和SPI模块中的相关信号采用同一个参考时钟来产生，利用实现相对恒定的时序关系。
2、将时序复位信号重采样后输出，保证时序复位信号与各驱动控制信号之间相对恒定的相位关系，避免探测器内部出现采样亚稳态，从而能提高应用的稳定性和可靠性。
附图说明
图1为本发明所述的CMOS的成像系统的原理框图；
图2为时钟拓扑图；
图3为时钟波形图；
图4为控制器内部模块框图；
图5为数据流原理图。
具体实施方式
结合图1至图5说明本实施方式，一种CMOS探测器的驱动时序控制方法，该方法基于CMOS的成像系统实现，如图1所示，CMOS的成像系统主要包含电源转换电路、成像探测器、驱动和控制电路、成像控制器、数传接口电路、存储器和控制接口电路。电源转换电路为各部分提供供电电源；外部输入的控制通信信号经控制接口电路，送入成像控制器；成像控制器产生的驱动和控制信号，经驱动和控制电路后，送入成像探测器；存储器存储非均匀校正系数；成像探测器输出的数字图像数据，经成像控制器调理后，经数传接口电路输出。
结合图2说明本实施方式，本实施方式中，在成像控制器内部，2711时钟经PLL2产生移相后的2711时钟和Iodelay的参考时钟；同源时钟经PLL1后产生串行数据时钟、2倍像素时钟信号A、2倍像素时钟信号B。
2倍像素时钟信号A和2倍像素时钟信号B的频率相同，相对相位在0～360度间变化。在2倍像素时钟信号A的上升沿，产生相位完全相反的两个二分频信号：与像素时钟同频的使能信号、与像素时钟同频的使能信号的反相信号。
结合图4和图5说明本实施方式，本实施方式中，在成像控制器内部，包含六个模块，多种时钟域。
系统复位和SPI操作信号是在同源时钟的同步下产生的；时序复位信号是在同源时钟的同步下产生，最终经2倍像素时钟信号B作为锁存时钟、与像素时钟同频的使能信号2作为锁存使能信号输出。
所述上电时序和SPI模块工作在2倍像素时钟域和同源时钟域，上电时序和SPI模块由同源时钟域下的计数器和D触发器组成；驱动时序模块工作在2倍像素时钟域，训练模块工作在2倍像素时钟域和串行数据时钟域；422通信及解析模块工作在2倍像素时钟域和100MHz时钟域王数据调理模块工作在2倍像素时钟域和100MHz时钟域，数传模块工作在100MHz时钟域。
当所述上电时序和SPI模块处于上电状态或成像控制器输出复位信号时，产生上电相关的操作时序信号，在所述同源时钟信号的控制下，同源时钟域下的计数器输出系统复位和SPI操作信号至成像探测器，同时输出时序复位信号，作为D触发器的输入，D触发器的输入时钟信号为2倍像素时钟信号B，输入的时序复位信号和2倍像素时钟信号B作为锁存时钟信号，该锁存时钟信号和与像素时钟同频的使能信号2作为锁存使能信号经D触发器输出至成像探测器，作为成像探测器的时序复位信号；
所述422通信及解析模块输出摄像使能信号到驱动时序模块；
驱动时序模块工作在2倍像素时钟域，在2倍像素时钟信号A和与像素时钟同频的使能信号的同步控制下，接收上电时序和SPI模块输出的上电完成信号和422通信及解析模块输出的摄像使能信号，所述驱动时序模块输出驱动控制信号至成像探测器；
所述成像探测器输出的串行图像数据，经训练模块的串并转换，然后经数据调理模块转换为连续数据流，最后经数传模块转换为满足2711协议的数据流。
本实施方式中，所述2倍像素时钟信号A和2倍像素时钟信号B的频率相同，相对相位在0～360度间变化。
本实施方式中，所述与像素时钟同频的使能信号2的采样相位的确定方法为：
步骤一、同源时钟域下的计数器输出的时序复位信号使能为与像素时钟同频的使能信号，寻找训练成功输出正常图像的边界位置1，边界位置1包含使能位置1和相位角度1；
步骤二、同源时钟域下的计数器输出的时序复位信号使能为与像素时钟同频的使能信号的反相信号，寻找训练成功输出正常图像的边界位置2，边界位置2包含使能位置2和相位角度2；
步骤三、使能信号的电平作为度数的高位，1为增加360度；最终的使能位置为边界位置1和边界位置2的中点，即中间使能位置；
最终使能位置的确定：
最终使能位置＝(边界位置1中的使能位置1+边界位置2中的使能位置2)/2，当且仅当使能位置1+使能位置2均为1时，中间使能位置为1，否则为0。
最终相位角度信号＝(相位角度1+相位角度2)/2+(使能位置1+使能位置2-中间使能位置*2)。
本实施方式中，电源转换电路采用510的DCDC模块；成像探测器使用长光辰芯公司的TDICMOS探测器；驱动和控制电路主要基于电平转换芯片164245；成像控制器主要采用上海复旦微电子公司的FPGA和刷新芯片；数传接口电路采用TLK2711芯片，控制接口电路主要采用54AC14、DS26LV31和DS26LV32；存储器采用3D PLUS公司的MRAM。
Claims (3)
1.一种CMOS探测器的驱动时序控制方法，其特征是：成像控制器包括上电时序和SPI模块、训练模块、数据调理模块、驱动时序模块、422通信及解析模块和数传模块；所述上电时序和SPI模块由同源时钟域下的计数器和D触发器组成；
同源时钟信号经成像控制器内的第一锁相环PLL后产生串行数据时钟信号、2倍像素时钟信号A和2倍像素时钟信号B；
在2倍像素时钟信号A的上升沿，产生相位完全相反的两个二分频信号：分别为与像素时钟同频的使能信号和与像素时钟同频的使能信号的反相信号；
2711时钟信号经成像控制器内第二锁相环PLL后产生移相后的2711时钟信号和输入输出延迟单元Iodelay的参考时钟信号；
当所述上电时序和SPI模块处于上电状态或成像控制器输出复位信号时，产生上电相关的操作时序信号，在所述同源时钟信号的控制下，同源时钟域下的计数器输出系统复位和SPI操作信号至成像探测器，同时输出时序复位信号，作为D触发器的输入，D触发器的输入时钟信号为2倍像素时钟信号B，输入的时序复位信号和2倍像素时钟信号B作为锁存时钟信号，该锁存时钟信号和与像素时钟同频的使能信号2作为锁存使能信号经D触发器输出至成像探测器，作为成像探测器的时序复位信号；
所述422通信及解析模块输出摄像使能信号到驱动时序模块；
驱动时序模块工作在2倍像素时钟域，在2倍像素时钟信号A和与像素时钟同频的使能信号的同步控制下，接收上电时序和SPI模块输出的上电完成信号和422通信及解析模块输出的摄像使能信号，所述驱动时序模块输出驱动控制信号至成像探测器；
所述成像探测器输出的串行图像数据，经训练模块的串并转换，然后经数据调理模块转换为连续数据流，最后经数传模块转换为满足2711协议的数据流；
与像素时钟同频的使能信号2的采样相位的确定方法为：
步骤一、同源时钟域下的计数器输出的时序复位信号使能为与像素时钟同频的使能信号，寻找训练成功输出正常图像的边界位置1，边界位置1包含使能位置1和相位角度1；
步骤二、同源时钟域下的计数器输出的时序复位信号使能为与像素时钟同频的使能信号的反相信号，寻找训练成功输出正常图像的边界位置2，边界位置2包含使能位置2和相位角度2；
步骤三、使能信号的电平作为度数的高位，1为增加360度；最终的使能位置为边界位置1和边界位置2的中点，即中间使能位置；
最终使能位置的确定：
最终使能位置＝(边界位置1中的使能位置1+边界位置2中的使能位置2)/2，当且仅当使能位置1与使能位置2均为1时，最终使能位置为1，否则为0；
最终相位角度信号＝(相位角度1+相位角度2)/2+(使能位置1+使能位置2-中间使能位置*2)*360°。
2.根据权利要求1所述的一种CMOS探测器的驱动时序控制方法，其特征在于：所述2倍像素时钟信号A和2倍像素时钟信号B的频率相同，相对相位在0～360度间变化。
3.根据权利要求1所述的一种CMOS探测器的驱动时序控制方法，其特征在于：该方法基于CMOS的成像系统实现；所述CMOS的成像系统包含电源转换电路、成像探测器、驱动和控制电路、成像控制器、数传接口电路、存储器和控制接口电路；电源转换电路为各部分提供供电电源；外部输入的控制通信信号经控制接口电路，送入成像控制器；成像控制器产生的驱动和控制信号，经驱动和控制电路后，送入成像探测器；存储器存储非均匀校正系数；成像探测器输出的数字图像数据，经成像控制器处理后，经数传接口电路输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110427494.1A CN113141477B (zh) | 2021-04-21 | 2021-04-21 | 一种cmos探测器的驱动时序控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110427494.1A CN113141477B (zh) | 2021-04-21 | 2021-04-21 | 一种cmos探测器的驱动时序控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113141477A CN113141477A (zh) | 2021-07-20 |
| CN113141477B true CN113141477B (zh) | 2022-05-10 |
Family
ID=76812991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110427494.1A Active CN113141477B (zh) | 2021-04-21 | 2021-04-21 | 一种cmos探测器的驱动时序控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113141477B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116930911A (zh) * | 2022-03-31 | 2023-10-24 | 上海禾赛科技有限公司 | 探测器控制方法及装置、存储介质、激光雷达 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110740257A (zh) * | 2019-10-12 | 2020-01-31 | 南京理工大学 | 一种高速高清cmos成像系统及其成像方法 |
| CN110830738A (zh) * | 2019-11-18 | 2020-02-21 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像传感器的串行图像数据训练系统及仿真系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4404351B2 (ja) * | 2004-04-12 | 2010-01-27 | 株式会社リコー | 画素クロック生成回路及び画像形成装置 |
| CN110753221B (zh) * | 2019-11-18 | 2021-04-27 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像传感器串行图像数据训练的实时校正系统 |
-
2021
- 2021-04-21 CN CN202110427494.1A patent/CN113141477B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110740257A (zh) * | 2019-10-12 | 2020-01-31 | 南京理工大学 | 一种高速高清cmos成像系统及其成像方法 |
| CN110830738A (zh) * | 2019-11-18 | 2020-02-21 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像传感器的串行图像数据训练系统及仿真系统 |
Non-Patent Citations (1)
| Title |
|---|
| 基于AD9979的多工作模式时序设计;余达等;《计算机工程》;20130915;第39卷(第09期);第25-29页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113141477A (zh) | 2021-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7970092B2 (en) | Phase comparator and regulation circuit | |
| US8681914B2 (en) | Clock offset compensator | |
| JP4063392B2 (ja) | 信号伝送システム | |
| JP4992020B2 (ja) | ディレイロックループ及びそのクロック生成方法 | |
| US7622969B2 (en) | Methods, devices, and systems for a delay locked loop having a frequency divided feedback clock | |
| US7710171B2 (en) | Delayed locked loop circuit | |
| US9407424B1 (en) | Fast locking clock and data recovery using only two samples per period | |
| US7342521B1 (en) | System and method for multi-channel delay cell based clock and data recovery | |
| TW201332293A (zh) | 全數位時脈校正電路及其方法 | |
| US8421512B2 (en) | Duty compensation circuit | |
| KR20080028789A (ko) | 메모리 컨트롤러, 메모리 회로, 메모리 시스템 및 신호 간위상 관계 조정 방법 | |
| CN113141477B (zh) | 一种cmos探测器的驱动时序控制方法 | |
| US20230032250A1 (en) | Multi-channel signal synchronization system, circuit, and method | |
| JP2008219866A (ja) | 半導体メモリ装置及びその駆動方法 | |
| KR20130032505A (ko) | 반도체 시스템 | |
| CN105406838A (zh) | 数字倍频电路及修正时钟占空比的方法 | |
| JP4481326B2 (ja) | 信号伝送システム | |
| JP2003208400A (ja) | クロック切替回路 | |
| US10721055B2 (en) | Communication device | |
| US20040223564A1 (en) | Programmable clock synchronizer | |
| JP2744094B2 (ja) | ディジタルシステム | |
| US7375561B2 (en) | Timing adjustment circuit and method thereof | |
| WO2021128701A1 (zh) | 亚稳态检测装置和方法、adc电路 | |
| KR20040100713A (ko) | 명령 및 어드레스 버스에 사용되는 클럭 신호의 주파수와데이터 버스에 대해 사용되는 클럭 신호의 주파수를다르게 설정하는 서브 시스템 | |
| US9690319B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |