JP2004361709A - 液晶駆動方法、液晶表示システム及び液晶駆動制御装置 - Google Patents

Abstract

【課題】液晶パネルの交流駆動時において低消費電力化を実現可能な液晶駆動方法、液晶表示システム及び液晶駆動制御装置を提供する。
【解決手段】液晶の共通電極に与えられるコモン電圧を正フェーズと負フェーズとで切り替え、表示メモリ内の表示データに対応して上記コモン電圧を基準にして正フェーズと負フェーズとで画素電極内での電位差の絶対値が同じになる電圧を複数の階調電圧のうちの２つを選択する第１表示データ及び第２表示データの特定ビットの１ビットを除いて同じビットパターンとなるよう表示データの変換を行う。例えば、正負階調表示データのビットの割り当てを最上位ビット以外の下位ビットが中心より２進値で上下で対称となるようにする。
【選択図】 図６

Description

【０００１】
【発明の属する技術分野】
この発明は、液晶駆動方法、液晶表示システム及び液晶駆動制御装置に関し、主にＴＦＴ（薄膜トランジスタ）液晶表示パネルを用いて階調表示を行うものに利用して有効な技術に関するものである。
【０００２】
【従来の技術】
液晶パネルの駆動時の交流駆動化に対する液晶駆動電圧の切り替え方法として、ダイナミック切り替え方式と制御ビット切り替え方式とをこの発明に先立って発明者らは検討した。図１１にダイナミック切り替え方式での正負切り替え時の状態変化が示されている。このダイナミック切り替え方式では各端子に設定する表示データは正負切替をするために変化させるようなことはないものであり、液晶表示パネルの信号線に供給する階調生成回路部をスイッチングすることにより正負レベルに切り替える。つまり、表示データが正負切替をするために変化させるようなことはないものでありであるために同じ選択スイッチがオン状態となるので、負フェーズのときには同図に点線で示したように中点電圧に対して上下対称となるような電圧に切り替える。
【０００３】
図１２、図１３には、制御ビット切り替え方式での正負切り替え時の状態変化が示されている。この制御ビット切り替え方式では各端子に設定するデータを正用、負用に正負階調電圧に合わせて切り替える。つまり、正では最上位電位だったものは負では最下位電位となるように表示データを切り替える。このため、正負切り替え信号により正フェーズのときには論理０として排他的論理回路により表示データをそのまま出力し、負フェーズのときには論理１として排他的論理回路により表示データの全て又は殆どのビットを反転する。図１４には、上記制御ビット切り替え方式に対応した０〜３１の３２階調に対するデータと選択レベルが示されている。
【０００４】
【発明が解決しようとする課題】
上記ダイナミック切り替え方式では、液晶電圧を生成するアンプの全ての出力が必ずスイッチングされるため電流が消費される。また、１つのスイッチＭＯＳＦＥＴにより選択信号線の電圧が正負切り替えによって上下に変化する為、選択スイッチＭＯＳＦＥＴを全ての階調電圧に対応して出力インピーダンスを低くしなければならず、ワーストケースを考慮してＭＯＳＦＥＴのサイズを大きく形成することとなりチップ面積が増大する。また、前記制御ビット切り替え方式では隣り合う走査線ごとに正フェーズと負フェーズの階調電圧が存在し、隣り合う画素の表示データは基本的には全て、又は殆ど変わらないために、そのハミング距離は小さいものとなる。よって正負切り替えの度に全て、又は殆どの制御信号を変化させるため、ロジック制御用電圧から表示制御用電圧に昇圧するレベルシフト用回路が動作してしまい電流消費が大きくなる。
【０００５】
この発明の目的は、液晶パネルの交流駆動時において低消費電力化を実現可能な液晶駆動方法、液晶表示システム及び液晶駆動制御装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００６】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。液晶の共通電極に与えられるコモン電圧を正フェーズと負フェーズとで切り替え、例えば図６のように表示メモリ内の表示データに対応して上記コモン電圧を基準にして正フェーズと負フェーズとで同じになる電圧を複数の階調電圧のうちの２つを選択する第１表示データ及び第２表示データの特定ビットの１ビットを除いて同じビットパターンとなるよう表示メモリ内の表示データの変換を行う。
【０００７】
すなわち、第１表示データと第２表示データとは、ハミング距離が一とされる。例えば、表示データの変換は正負階調表示データのビットの割り当てを最上位ビット以外の下位ビットが中心より２進値で上下で対称となるようにする。すなわち、液晶駆動制御装置内に上記のような表示データの変換を行う為のビット変換回路が設けられる。この回路により、正フェーズ、負フェーズの切替ごとに全て、又は殆どのビットが反転するので、ロジック及びロジック電圧から液晶電圧に電圧レベルを変換するレベルシフタ回路全て、又は殆どが動いていた。
【０００８】
これに対して、本発明においては、例えば図６のように表示メモリ内の表示データに対応して正フェーズ、負フェーズの切替時には特定の１ビット位ビットのみが変化する構成となったので、動作するデコーダを構成するロジック及びロジック電圧から液晶電圧に電圧レベルを変換する前記レベルシフタ回路が、従来に比べて約（１／階調ビット）で済むことになる
【０００９】
【発明の実施の形態】
図１には、この発明に係る液晶表示装置及び液晶表示システムの一実施例の主要部のブロック図が示されている。特に制限されないが、本発明にかかるＴＦＴ液晶コントローラＬＳＩ（以下、液晶ドライバ、ＬＣＤドライバとも言う）は公知のＣＭＯＳ技術を用いて一つの半導体基板上につくられる。この実施例の液晶表示装置は、図示しないマイコン（マイクロプロセッサ等のマイクロプセッシングユニット）で生成された表示データを含む表示制御信号を受けるＴＦＴ液晶コントローラＬＳＩと液晶パネルとから構成される。
【００１０】
上記ＴＦＴ液晶コントローラＬＳＩは、特に制限されないが、１つの半導体集積回路装置により構成されており、液晶パネルの駆動に使用される電圧（階調電圧）を供給するための液晶駆動電圧発生回路と、この液晶駆動電圧に基づいて液晶パネルを駆動するためのドライバとして、液晶パネルの信号線に階調電圧（データ信号）を供給するＳＥＧ（セグメント）ドライバと、上記画素電極に対向した共通電極にコモン電圧を供給するＶＣＯＭドライバと、液晶パネルの上記ＴＦＴトランジスタのゲートに接続される走査線にゲート信号を供給するＧＡＴＥ（ゲート）ドライバとを備えている。上記信号線は、ＴＦＴトランジスタを介して画素電極と接続される。
【００１１】
上記ＴＦＴ液晶コントローラＬＳＩは、上記ＳＥＧ（セグメント）ドライバ、ＶＣＯＭドライバ、及びＧＡＴＥ（ゲート）ドライバと液晶駆動電圧発生回路のそれぞれの動作を制御する為のコントローラ、出力電圧制御ラッチと、コントローラ等の低動作電圧を昇圧して上記各ドライバに昇圧された高い電圧を供給する液晶電圧用昇圧回路を備えている。上記液晶コントローラＬＳＩのコントローラは、表示データを記憶させる内蔵メモリとして表示メモリＲＡＭを備えている。
【００１２】
マイコン内の中央処理装置（ＣＰＵ）が実行しているソフトによって、液晶パネルに表示されるべき表示データが上記液晶コントローラ内の表示メモリＲＡＭへ書かれる。ＣＰＵが表示メモリＲＡＭに書き込む表示データは、液晶パネルがカラー表示対応なら、各１画素に対してＲ（赤）データ、Ｇ（緑）データ、Ｂ（青）データで構成される。各Ｒ，Ｇ，Ｂデータのそれぞれは、特に制限されないが、５ビットの階調データとして表現される。各階調データは、特に制限されないが、最低階調（階調０）０００００から最大階調（階調３１）１１１１１と、最低階調から最大階調までその値が２進数で１づつ増加するように規定される。
【００１３】
階調データのビット配列乃至割り当ては、ＣＰＵの実行するソフトで規定されると見なされる。したがって、ＣＰＵによって実行されるソフトを変更し、そのソフトによって階調データのビット配列乃至割り当を変更し、交流化時の正フェーズから負フェーズへの変更時、又は、負フェーズから正フェーズへの変更時における階調電圧の選択動作を低消費電力で行うことは可能である。
【００１４】
しかし、それを行うので有れば、既存のソフト資産の変更乃至新規ソフトの開発、及び液晶表示システム全体のデータ形式を変更する必要があり、システム開発期間の長期化乃至システム開発コストの増大を招く事になりかねない。製品サイクルの短い技術においては、システム開発期間の長期化乃至システム開発コストの増大は致命的な損失と思われる。
【００１５】
また、既存液晶表示システムやソフト及びデータ形式をそのまま利用し、液晶コントローラのみを交換する様なシステム変更の場合、液晶表示システムとして互換性の問題を生じる可能性が考えられる。すなわち、階調データの割付けをソフトで変更すると、交流化時の正フェーズから負フェーズへの変更時、又は、負フェーズから正フェーズへの変更時における階調電圧の選択動作を低消費電力で行うことは可能かもしれないが、既存の液晶コンロトーラＬＳＩを用いた液晶表示システムでは、階調データの割付けが変更されているので、表示しようとした色が液晶パネルに意図した色で表示できない可能性がある。
【００１６】
ＣＰＵのソフトを変更せずに、言い換えるならば、表示しようとした色が液晶パネルに意図した色で表示可能なように、階調データの割付けを従来と同等として互換性を保ちつつ、且つ、交流化時の正フェーズから負フェーズへの変更時、又は、負フェーズから正フェーズへの変更時における階調電圧の選択動作を低消費電力で行うことができるように、本発明では、表示メモリＲＡＭから出力される階調データのビット配列変換を行う為の図４及び図５に示されるようなビット変換回路が表示メモリＲＡＭの出力と階調セレクタの間に設けられる。
【００１７】
図２と図３には、この発明に係るＳＥＧドライバの一実施例の構成図が示され、図２は正フェーズ（第１フェーズ）に対応され、図３は負フェーズ（第２フェーズ）に対応されている。図２及び図３において、階調電圧生成回路は、前記昇圧回路で形成された階調電圧生成用電圧ＶＲを直列抵抗回路より分圧して、例えば３２階調表示を行う場合には、階調０〜階調３１のそれぞれの階調に対応した３２通りの階調電圧Ｖ０〜Ｖ３１を形成する。これらの階調電圧は、液晶パネルの複数からなる信号線のそれぞれに対応して設けられる複数の出力階調セレクタに共通に供給される。
【００１８】
液晶交流駆動方式には、１走査線ごとに正フェーズと負フェーズを入れかえる「ライン交流」、１画面を描画してから正フェーズと負フェーズを１回入れかえる「フレーム交流」の２通りがある。フレーム交流方式はライン交流方式に比べて画素同士のコントラストが悪く、画質が低下する。その点においてライン交流方式が優れている。本実施例はライン交流方式である。
【００１９】
階調セレクタは、その１つが代表として例示的に示されているように、上記複数の階調電圧を選択するスイッチから構成され、出力画像データに対応して選択レベルにされたスイッチがオン状態となり、上記複数の階調電圧の中から１つを選択してスイッチの共通接続ノードから上記液晶パネルの信号線に供給される階調電圧を出力する。
【００２０】
この実施例では、正フェーズと負フェーズとでは、図４及び図５に示されるようなビット変換回路により、出力画像データの最上位ビットのみが異なるようにされ、液晶の共通電極に供給されるコモン電圧を基準にして正フェーズで選択された階調電圧と、負フェーズで選択された階調電圧とが下記のような理由により、ゲート線方向と垂直な方向において隣り合う画素において表示ＲＡＭに入っている表示データが同じならば、極性が反対で画素電極内での絶対値が同じくなるような２つの階調電圧が選択される。
【００２１】
画素電極素子は、図１６に示されるように、液晶画素に電圧をかけるための画素容量のコンデンサーにゲート信号により階調電圧を入力するかどうかの制御を行っていてゲート線にゲートが繋がっているトランジスタとコモン電圧と階調電圧に基づいて液晶パネルを駆動するための電圧を保持する上記画素素子のコンデンサーがあり、ゲート線の駆動電圧振幅（例えばー１０Ｖ〜１５Ｖ）が大きいために、ゲートの駆動においての上記トランジスタの負荷容量に電荷の出し入れがあり、上記トランジスタの負荷容量と上記画素素子のコンデンサーが直列接続しているために、上記画素素子のコンデンサーにとってゲートの駆動においての上記トランジスタの負荷容量における電荷の出し入れによる上記画素素子のコンデンサーの電荷変動が無視できないものとなっているので、画素極性内での電圧絶対値を同じくする為、正フェーズで選択する階調電圧と負フェーズで選択する階調電圧は画素素子内のゲート信号オフ時の上記ＭＯＳの負荷容量にたまった電圧によるカップリング降下（飛び込み電圧）等を考慮し階調電圧を設定される。
【００２２】
図４と図５には、この発明に係るビット変換回路を含むＳＥＧドライバの一実施例の概略回路図が示され、図４は正フェーズに対応され、図５は負フェーズに対応されている。この実施例では、前記同様に３２階調表示を行う場合に対応されており、表示データは５ビットから構成される。特に制限されないが、表示データを書き込み、読み出すための表示メモリＲＡＭは図１のＴＦＴ液晶コントローラＬＳＩ中に含まれ、上記表示メモリＲＡＭから読み出された表示データは、最上位ビットが排他的論理回路ＥＯＲ１に供給され、残り４ビットは排他的論理回路ＥＮＲ１〜ＥＮＲ４に供給される。尚、図４，５においてはビット変換回路から出力されるデータは、ゲート線方向と垂直な方向において隣り合う画素において表示ＲＡＭに入っている表示データが同じであるという前提である。もちろんビット変換回路に入力される表示データは違ってもよい。
【００２３】
排他的論理回路ＥＯＲ１は、特に制限されないが、正フェーズ、負フェーズの切り替えに同期してコントローラから他方の入力に正負切り替え信号が供給されて、図４の正フェーズのように正負切り替え信号が論理０（ ”０”）のときに上記最上位ビットをそのまま出力し、図５の負フェーズのように正負切り替え信号が論理１（ ”１”）のときに上記最上位ビットを反転させて出力する。排他的論理回路ＥＮＲ１〜ＥＮＲ４は、他方の入力に上記最上位ビットの表示データが供給されて、図４及び図５に示すように上記最上位ビットの信号が論理１（ ”１”）のときにそれぞれの表示データのビットをそのまま出力し、図示しないが、上記最上位ビットの信号が論理０（ ”０”）のときにそれぞれの表示データのビットを反転させて出力する。
【００２４】
つまり、上記表示データの最上位ビットに対応した排他的論理回路ＥＯＲ１は、２つの入力が論理０（ ”０”）又は論理１（ ”１”）で一致したときには、論理０を出力し、２つの入力が論理１（ ”０”）と論理０（ ”１”）のように不一致のときには論理１を出力する。これに対して、表示データの下位４ビットに対応した排他的論理回路ＥＮＲ１〜ＥＮＲ４は、２つの入力が論理０（ ”０”）又は論理１（ ”１”）で一致したときには、論理１（ ”１”）を出力し、２つの入力が論理１（ ”０”）と論理０（ ”１”）のように不一致のときには論理０を出力する。
【００２５】
このような表示データ変換回路としてのビット変換回路を用いることにより、階調３１を２進数値の最小の０００００とし、階調０を２進数値の最大値１１１１１とするような表示データが、図６の階調と表示データとの関係図に示すように変換させられる。つまり、正フェーズでは、最上位ビットが論理１となる階調１５から階調０までは下位４ビットのビット反転が行われないから、もとの表示データに対応して１００００から１１１１１まで順次に変化する。これに対して、最上位ビットが論理０となる階調３１から階調１６までは、上記最上位ビットの論理０により下位４ビットのビット反転されるので、階調１６から階調３１に２進数値が増加するよう０００００から０１１１１まで順次に変化する。つまり、上記３２階調のうち階調０から階調１５までと、階調１６から階調３１までの変換された表示データの下位４ビットのパターンが上下対称となるようにされる。
【００２６】
負フェーズでは、上記正負切り替え信号が論理１により最上ビットのみが変化する。つまり、正フェーズと負フェーズとでは、最上位ビットのみが異なり、残りの下位４ビットは正フェーズと負フェーズとで同じビットパターンとなる。すなわち、正フェーズと負フェーズとで同一データならば変換後のデータはハミング距離が１とされる。
【００２７】
図４において、同図に示すように表示データが ”１” ”０” ”０” ”１” ”１”であるとき、正フェーズのときには上記表示データ変換回路がそのままの表示データ ”１” ”０” ”０” ”１” ”１”を出力する。これにより、図６からデコーダでは、１００１１に対応した階調電圧Ｖ１２を選択する選択信号を形成する。これにより、この階調セレクタからは階調電圧Ｖ１２が液晶出力とされる。
【００２８】
図５において、上記表示データが ”１” ”０” ”０” ”１” ”１”であるとき、負フェーズになると、正負切り替え信号が論理１となり、上記表示データ変換回路により表示データ ”０” ”０” ”０” ”１” ”１”に変換されて出力される。これにより、図６からデコーダでは、０００１１に対応した階調電圧Ｖ１９を選択する選択信号を形成する。これにより、この階調セレクタからは階調電圧Ｖ１９が液晶出力とされる。これにより、表示データが ”１” ”０” ”０” ”１” ”１”のとき、液晶には正フェーズと負フェーズとで階調電圧Ｖ１２とＶ１９が印加され、コモン電圧に対して極性が逆で画素電極内での絶対値が同じ電圧を供給することができる。
【００２９】
図７と図８には、液晶に加わる電圧波形図が示されている。正フェーズでは３２階調電圧の最低電圧（階調３１）よりもコモン電圧が低い電圧とされ、画素ｉ、画素ｉ＋１、画素ｉ＋２はゲート線方向と垂直な方向において隣り合う画素であり、画素ｉにおいて上記表示データに対応して階調電圧Ｖ３１〜Ｖ０の中から例えば階調電圧Ｖ１２が選択されると液晶画素には正の階調電圧が印加される。
【００３０】
負フェーズでは３２階調電圧の最大電圧（階調０）よりもコモン電圧が高い電圧とされ、画素ｉ＋１において上記表示データに対応して階調電圧Ｖ３１〜Ｖ０の中から例えば階調電圧Ｖ１９が選択されると液晶画素には負の階調電圧が印加される。上記階調電圧Ｖ１２とコモン電圧との電圧差と、上記階調電圧Ｖ１９とコモン電圧との電圧差とは、上記のように極性が逆で画素電極内での絶対値が同じ電圧となる。尚、図７，８においてはビット変換回路から出力されるデータは、ゲート線方向と垂直な方向において隣り合う画素において表示ＲＡＭに入っている表示データが同じであるという前提である。もちろんゲート線方向と垂直な方向において隣り合う画素において表示ＲＡＭに入っている表示データが違ってもよい。
【００３１】
上記のような階調電圧Ｖ３１〜Ｖ０を出力するために、図４、図５等のスイッチを構成するＭＯＳＦＥＴのゲートには、上記最大電圧Ｖ０よりもしきい値電圧以上の電圧を供給することが必要とされる。つまり、スイッチの選択信号の選択レベルは、比較的高い電圧であることが必要とされる。このような選択信号を形成するために、図９に示したようなレベルシフト回路が用いられる。このレベルシフト回路は、１．５Ｖないし２Ｖ程度の論理信号を、上記選択レベルに対応した４．５〜６Ｖにレベル変換する。
【００３２】
レベル変換回路は、回路の接地電位側に設けられたＮチャネルＭＯＳＦＥＴＱ１とＱ２と、高電圧ＶＬＣＤ側に設けられたＰチャネルＭＯＳＦＥＴＱ３とＱ４及びインバータ回路ＩＮＶにより構成される。上記ＰチャネルＭＯＳＦＥＴＱ３とＱ４は、ゲートとドレインが交差接続されることによりラッチ形態とされる。上記ＮチャネルＭＯＳＦＥＴＱ１とＱ２のドレインと上記ＰチャネルＭＯＳＦＥＴＱ３，Ｑ４のドレインとがそれぞれ接続され、ＭＯＳＦＥＴＱ２のゲートには、入力信号が供給され、ＭＯＳＦＥＴＱ１のゲートにはインバータ回路ＩＮＶより反転された入力信号が供給される。そして、ＭＯＳＦＥＴＱ１とＱ３の共通接続されたドレインから出力信号が形成される。
【００３３】
入力信号がロウレベルのとき、ＮチャネルＭＯＳＦＥＴＱ２はオフ状態であり、インバータ回路ＩＮＶの出力信号がハイレベルとなるのでＮチャネルＭＯＳＦＥＴＱ１をオン状態なっている。ＭＯＳＦＥＴＱ１のオン状態によりＰチャネルＭＯＳＦＥＴＱ４がオン状態となり、上記ＮチャネルＭＯＳＦＥＴＱ２のオフ状態によりＰチャネルＭＯＳＦＥＴＱ３のゲート電圧を電圧ＶＬＣＤにするので、ＰチャネルＭＯＳＦＥＴＱ３はオフ状態となる。この結果、ＭＯＳＦＥＴＱ１のオン状態に対応して回路の接地電位のようなロウレベルとなる。
【００３４】
入力信号がロウレベルからハイレベルに変化すると、ＮチャネルＭＯＳＦＥＴＱ２がオン状態となり、ＮチャネルＭＯＳＦＥＴＱ１がオフ状態となる。上記ＮチャネルＭＯＳＦＥＴＱ２のオン状態により、ＰチャネルＭＯＳＦＥＴＱ３のゲート電位をロウレベル側に引き抜いてＭＯＳＦＥＴＱ３をオン状態にする。このＭＯＳＦＥＴＱ３のオン状態により、ＭＯＳＦＥＴＱ４のゲート電圧を電圧ＶＬＣＤにチャージアップするのでＰチャネルＭＯＳＦＥＴＱ４をオフ状態とする。これにより、ＰチャネルＭＯＳＦＥＴＱ３のオン状態に対応して出力信号はＶＬＣＤのようなハイレベルとなる。このようにして１．５〜２．０〔Ｖ〕のような低振幅の信号を４．５Ｖ〜６．０〔Ｖ〕のような出力電圧にレベル変換される。
【００３５】
図１０には、図１の昇圧回路の一実施例の回路図が示されている。図示しないクロック（パルス信号）によりスイッチＳＷ１、２、３、４とＳＷ５、６、７を交互にオン／オフ状態に切り替え、約１．５Ｖ〜２Ｖ程度の昇圧基準電源、例えば論理回路の動作電圧ＶＣＣに昇圧回路用容量Ｃ１、Ｃ２をそれぞれパラレルに接続してチャージし、それをシリアル接続に切り替えて昇圧された電圧により出力電圧用容量ＣＬをチャージアップし、基準電圧ＶＣＣの約３倍の出力電圧ＶＬＣＤを形成するチャージポンプ回路が構成される。
【００３６】
つまり、昇圧用クロックがハイレベルのときには、同図のようにスイッチＳＷ１、２、３、４をオン状態にし、その反転された昇圧用クロックのロウレベルによりＳＷ５、６、７をオフ状態にした場合には、キャパシタＣ１とＣ２の＋電極にはスイッチＳＷ１とＳＷ３により昇圧基準電圧ＶＣＣが供給され、キャパシタＣ１とＣ２の−電極にはスイッチＳＷ２とＳＷ４により回路の接地電位が与えられる。これにより、キャパシタＣ１とＣ２のそれぞれには、昇圧基準電圧ＶＣＣにチャージアップされる。
【００３７】
昇圧用クロックがハイレベルからロウレベルに変化すると、スイッチＳＷ１、２、３、４がオフ状態に、ＳＷ５、６、７がオン状態に切り替えられる。これにより、キャパシタＣ１の−電極にはスイッチＳＷ７のオン状態により上記昇圧基準電圧ＶＣＣが与えられ、スイッチＳＷ６とＳＷ５のオン状態によりキャパシタＣ１とＣ２が直列形態に接続されて、スイッチＳＷ５から３倍の昇圧電圧が出力されて、上記キャパシタＣＬに伝えられるのである。以下同様な繰り返しによって、出力電圧ＶＬＣＤは、最大で昇圧基準電圧ＶＣＣの３倍昇圧電圧にされる。更に高い電圧を必要とするときには上記昇圧電圧を基に２倍昇圧すること、あるいは回路の接地電位以下の負電圧が必要ならば上記３倍昇圧電圧から負極性の電圧を形成することもできる。
【００３８】
前記図１２、図１３のような液晶出力の正負切り替え時では、全ビットに対してロジック及びロジック電圧から液晶電圧に電圧レベルを変換するレベルシフタ回路全て又は殆どが動いていた。これに対して、この実施例では、図１５のように最上位ビットのみが変化する構成となったので、動作するデコーダを構成するロジック及びロジック電圧から液晶電圧に電圧レベルを変換する前記レベルシフタ回路が、前記図１２、図１３の構成に対して隣り合う画素の階調データが同じならば（１／階調ビット）で済むことになる。
【００３９】
上記レベルシフト回路で用いる液晶電圧ＶＬＣＤはロジック電圧ＶＣＣを昇圧回路によって生成される電圧であるので動作回路が少ないほどロジック電圧の昇圧倍率分、チップ全体の低消費電力化に効果がある。本発明により交流駆動のときの正フェーズと負フェーズとで表示データ変化量を抑えることができ、表示周波数、出力数が増えるほど低消費電力化に効果がある。本発明にかかる表示データのビット割り当て方式は階調ビット数に関係なく、適用が可能であり、階調ビット数が増えるほど効果が上がる。
【００４０】
例えば、ＬＳＩの例を液晶パネルの信号線数が７２０であるとき、前記３２階調表示に対応して５ビットの表示データとした場合、前記図１２、図１３の構成では正フェーズから負フェーズに相互に変わる時に（７２０×５＝３６００回路）近くもの信号が変化するのに対して、本発明では正フェーズから負フェーズに相互に変わる時に（７２０×１＝７２０回路）程度の信号しか変化しないので約１／５のような大幅な低消費電力が可能となる。ＣＭＯＳ回路では、信号の変化により負荷容量のチャージ／ディスチャージが行われて消費電流が発生するので、上記動作回路数の削減によって大幅な低消費電力が可能となる。
【００４１】
例えば、表示データをレベルシフトした後にデコーダ回路でデコードする構成とした場合には、比較的大きな消費電流を流すレベルシフト回路の動作数も前記のように膨大となる。しかもチャージポンプ回路で動作電圧を形成するものでは、チャージポンプ回路自体での消費電流も大幅に増大して消費電力を増大させるものとなる。これに対して、この発明の適用によって、これらの回路動作で消費される電流を約１／階調ビットのように大幅に低減できる。
【００４２】
上記のように表示データをレベルシフトした後にデコードして出力する構成では、１つの階調セレクタ当たり５個のレベルシフト回路で済む。これに対して、デコーダ回路の出力をレベルシフトする構成の場合には、３２階調に対応して３２個のレベルシフト回路が必要となる。レベルシフト回路は、レベルシフト動作を高速に行うために使用するＭＯＳＦＥＴのサイズを大きく形成する必要があり、デコーダ等を構成するゲート回路の約１０〜１５倍もの占有面積を必要とする。このため、上記のように表示データをレベルシフトしてデコーダに供給する構成は、占有面積を低減させる上でも有利となるものである。
【００４３】
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、表示データのうち特定の１ビットのみを正フェーズと負フェーズとで変更するデータ変換の構成は、前記実施例のように最上位ビットとするもの他何であってもよい。
【００４４】
例えば、前記図６においては、２進の表示データを基に最も簡単に変換するものであり、同図正フェーズ及び負フェーズにおいて、上記最上ビットを下位の４ビットのいずれかに同様に入れ替えても、それぞれのビットパターンをデコーダで解読するようにすれば同様の効果を得ることができる。データ変換回路は、このようなビットの入れ替えを行う回路を含んでもよい。この発明は、例えば電池動作させられる携帯電話装置や携帯用の小型電子端末等に用いられる液晶駆動方法と液晶表示装置として広く利用できる。又走査線を選択するたびに正負切り替えを行う方式でも効果があり、さらにフレーム交流方式に適用したとしても、表示されるデータが全く変わらないために、問題が出るわけではない。本発明を適用することによって簡単な構成でライン交流方式とフレーム交流方式を適宜最適な方を適用可能にしつつ、ライン交流方式において低消費電力化を図ることが出来るようになる。
【００４５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。表示メモリ内の表示データに対応して液晶の共通電極に与えられるコモン電圧を正フェーズと負フェーズとで切り替え、上記コモン電圧を基準にして正フェーズと負フェーズとで画素電極内での電位差の絶対値が同じになる電圧を複数の階調電圧のうちの２つを選択する第１表示データ及び第２表示データの特定ビットの１ビットを除いて同じビットパターンとなるよう表示データの変換を行う。例えば、正負階調表示データのビットの割り当てを最上位ビット以外を中心より上下で対称とし、最上位ビットを上下割り当てビットとすることにより、
【００４６】
既存ソフト、既存の階調データ割り付けを変更せずに、ＬＣＤドライバ内に本発明のビット変換回路を設けることによって、互換性を確保しつつ、交流化時の正フェーズから負フェーズへの変更時、又は、負フェーズから正フェーズへの変更時における階調電圧セレクタ動作を低消費電力で行うことが可能なＬＣＤドライバを提供できる。
【００４７】
また、さらに、既存液晶表示システムやソフトをそのまま利用し、ＬＣＤドライバのみを交換する様なシステム変更の場合、本発明のＬＣＤドライバを利用すれば、交流化時の正フェーズから負フェーズへの変更時、又は、負フェーズから正フェーズへの変更時における階調電圧セレクタ動作を低消費電力化で実行しつつ、かつ、ＬＣＤドライバの内蔵メモリにＣＰＵによって格納されるの各画素に対応するＲＧＢの各階調データのビット配列乃至割り当ては従来と変更されないので、表示しようとした色が液晶パネルに意図した色で表示できる液晶表示システムを提供できる。
【図面の簡単な説明】
【図１】この発明に係る液晶表示装置の一実施例を示す主要部のブロック図である。
【図２】この発明に係るＳＥＧドライバの正フェーズに対応した一実施例を示す構成図である。
【図３】この発明に係るＳＥＧドライバの負フェーズに対応した一実施例を示す構成図である。
【図４】この発明に係るＳＥＧドライバの正フェーズに対応した一実施例を示す概略回路図である。
【図５】この発明に係るＳＥＧドライバの負フェーズに対応した一実施例を示す概略回路図である。
【図６】この発明に係る表示データの一実施例の変換例を示す階調表示データ関係図である。
【図７】この発明に係る液晶に加わる電圧の一例を示す波形図である。
【図８】この発明に用いられる階調電圧とコモン電圧との関係を説明するための電圧波形図である。
【図９】この発明に用いられるレベルシフト回路の一実施例を示す回路図である。
【図１０】図１の昇圧回路の一実施例を示す回路図である。
【図１１】この発明に先立って検討されたダイナミック切り替え方式による液晶電圧の交流化駆動説明図である。
【図１２】この発明に先立って検討された制御ビット切り替え方式による液晶電圧の正フェーズでの交流化駆動説明図である。
【図１３】この発明に先立って検討された制御ビット切り替え方式による液晶電圧の負フェーズでの交流化駆動説明図である。
【図１４】この発明に先立って検討された制御ビット切り替え方式における階調表示データ関係図である。
【図１５】この発明に係る制御ビット切り替え方式による液晶電圧の交流化駆動回路の一実施例を示す構成図である。
【図１６】この発明に係る液晶パネル内の液晶画素の概略図の一実施例を示す構成図である。
【符号の説明】
ＥＯＲ１〜ＥＯＲ５，ＥＮＲ１〜ＥＮＲ４…排他的論理回路、ＳＷ１〜ＳＷ７…スイッチ、ＣＬ，Ｃ１〜Ｃ３…キャパシタ、ＩＮＶ…インバータ回路、Ｑ１〜Ｑ４…ＭＯＳＦＥＴ。

Claims (18)

1. 液晶の画素電極に与えられるべき複数の階調電圧と、液晶の共通電極に与えられるコモン電圧とを有し、上記コモン電圧を正フェーズと負フェーズとで切り替え、上記コモン電圧の正フェーズでは上記階調電圧として第１電圧が印可され、上記コモン電圧の負フェーズでは上記階調電圧として第２電圧が印加され、共通電極の電圧を基準にして上記第１電圧と上記第２電圧は正負が逆であり第１表示データから上記第１電圧を選択し及び第２表示データから上記第２電圧を選択する回路を備え、
   上記第１表示データ及び上記第２表示データはそれぞれ外部からの表示データを変換したもので、もし上記表示データが同じならば上記第１表示データと第２表示データとは、特定ビットの１ビットを除いて同じビットパターンとしていることを特徴とする液晶駆動方法。
2. 請求項１において、
   上記特定の１ビットは、最上位ビットであることを特徴とする液晶駆動方法。
3. 請求項２において、
   上記第１表示データと第２表示データの最上位ビットは、上記正フェーズと負フェーズの正負切り替え信号が論理０に対応したレベルであるときには、第１及び第２表示データの最上位ビットがそのままそれぞれ割り当てられ、上記正負切り替え信号が論理１に対応したレベルであるときには、上記第１及び第２表示データの最上位ビットがそれぞれ反転させて割り当てられ、
   上記第１表示データと第２表示データの第２位以下のビットは、上記最上位ビットが論理１に対応したレベルであるとき上記第１及び第２表示データの第２位ビット以下のデータがそのまま割り当てられ、上記最上位ビットが論理０に対応したレベルであるとき、上記第１及び第２表示データの第２位ビット以下のデータが反転させられて割り当てられることを特徴とする液晶駆動方法。
4. 請求項１において、
   上記回路は液晶パネルに表示をするための表示データを書き込み、読み出しをする内蔵メモリから上記表示データを出力し、
   上記表示データは、表示データ変換回路によりそれぞれ上記第１表示データ及び第２表示データに正負切替信号の制御によって変換させられることを特徴とする液晶駆動方法
5. 請求項１又は４において、
   上記表示データは上記表示データを生成するためのマイクロプロセッシングユニットにより与えられることを特徴とする液晶駆動方法
6. 画素電極に階調電圧を供給する信号線と、画素電極を選択する走査線と、上記画素電極に対向した共通電極とを備えた液晶表示パネルと、
   階調表示のための複数の階調電圧を発生する液晶駆動電圧発生回路と、
   表示画像データに従って上記複数の階調電圧のいずれか１つを選択して上記液晶表示パネルの信号線に階調電圧を出力する出力階調セレクタを含むセグメントドライバと、
   表示タイミング信号に従って上記液晶表示パネルの走査線を順次に選択する選択信号を出力するゲートドライバと、
   正フェーズと負フェーズに対応した正負切り替え信号により上記液晶表示パネルの共通電極に与えるコモン電圧を切り替えるコモン電極駆動回路とを備え、
   上記コモン電極駆動回路は、上記コモン電圧を上記正フェーズと負フェーズとで切り替え、
   上記出力階調セレクタは、上記コモン電圧の正フェーズにおいて第１表示データが入力され、上記第１表示データに対応して第１電圧を上記階調電圧として選択する信号を上記液晶駆動電圧発生回路に出力し、上記コモン電圧の負フェーズにおいて第２表示データが入力され、上記第２表示データに対応して第２電圧を上記階調電圧として選択する信号を上記液晶駆動電圧発生回路に出力し、
   上記第１表示データ及び上記第２表示データはそれぞれ外部からの表示データを変換したもので、もし上記表示データが同じならば特定ビットの１ビットを除いて他のビットが同じとなるような上記液晶表示パネルに表示すべき表示データを上記第１表示データと上記第２表示データに変換して出力する表示データ変換回路を設けてなることを特徴とする液晶表示システム。
7. 請求項６において、
   上記特定の１ビットは、最上位ビットであり、
   上記表示データ変換回路は、上記正フェーズと負フェーズの正負切り替え信号が論理０に対応したレベルであるときには、表示データの最上位ビットをそのまま出力し、上記正負切り替え信号が論理１に対応したレベルであるときには、上記表示データの最上位ビットを反転して出力して上記第１表示データと第２表示データの最上位ビットを形成し、上記第１表示データと第２表示データの第２位以下のビットは、上記最上位ビットが論理１に対応したレベルであるとき上記表示データの第２位ビット以下のそのままのデータを出力し、上記最上位ビットが論理０に対応したレベルであるとき、上記表示データの第２位ビット以下の反転されたデータを出力することを特徴とする液晶表示システム。
8. 請求項７において、
   上記第１表示データと第２表示データは、論理回路に対応した低電圧振幅のデコーダ回路に伝えられ、かかるデコーダ回路の出力信号は、上記低電圧振幅の信号を高電圧振幅の信号に変換するレベルシフト回路に伝えられ、かかるレベルシフト回路の出力信号をデコードすることにより上記階調電圧を選択する選択信号が形成されるものであることを特徴とする液晶表示システム。
9. 請求項８において、
   上記レベルシフト回路の動作電圧は、チャージポンプ回路で形成された昇圧電圧であることを特徴とする液晶表示システム。
10. 請求項６において、
    上記セグメントドライバは上記液晶パネルに表示をするための上記表示データを書き込み、読み出しをする内蔵メモリを有し、
    上記表示データ変換回路は上記内蔵メモリから出力された上記表示データをそれぞれ上記第１表示データ及び第２表示データに正負切替信号によって変換させることを特徴とする液晶表示システム
11. 請求項６又は１０において、
    上記液晶表示システムは上記表示データを生成するためのマイクロプロセッシングユニットを有することを特徴とする液晶表示システム
12. 階調表示のための複数の階調電圧を発生する液晶駆動電圧発生回路と、
    表示画像データに従って上記複数の階調電圧のいずれか１つを選択して上記液晶表示パネルの信号線に階調電圧を出力する出力階調セレクタを含むセグメントドライバと、
    表示タイミング信号に従って上記液晶表示パネルの走査線を順次に選択する選択信号を出力するゲートドライバと、
    正フェーズと負フェーズに対応した正負切り替え信号により上記液晶表示パネルの共通電極に与えられかつ、上記共通電極に与えた電圧に基づいて液晶の画素電極に与えられるべきコモン電圧を切り替えるコモン電極駆動回路とを備え、
    上記コモン電極駆動回路は、上記コモン電圧を上記正フェーズと負フェーズとで切り替え、
    上記出力階調セレクタは、上記コモン電圧の正フェーズにおいて第１表示データが入力され、上記第１表示データに対応して第１電圧を上記階調電圧として選択する信号を上記液晶駆動電圧発生回路に出力し、上記コモン電圧の負フェーズにおいて第２表示データが入力され、上記第２表示データに対応して第２電圧を上記階調電圧として選択する信号を上記液晶駆動電圧発生回路に出力し、
    上記第１表示データ及び上記第２表示データはそれぞれ外部からの表示データを変換したもので、もし上記表示データが同じならば特定ビットの１ビットを除いて他のビットが同じとなるような上記液晶表示パネルに表示すべき上記表示データを上記第１表示データと上記第２表示データに変換して出力する表示データ変換回路を備えてなることを特徴とする液晶駆動制御装置。
13. 請求項１２において、
    上記特定の１ビットは、最上位ビットであり、
    上記表示データ変換回路は、上記正フェーズと負フェーズの正負切り替え信号が論理０に対応したレベルであるときには、表示データの最上位ビットをそのまま出力し、上記正負切り替え信号が論理１に対応したレベルであるときには、上記表示データの最上位ビットを反転して出力して上記第１表示データと第２表示データの最上位ビットを形成し、上記第１表示データと第２表示データの第２位以下のビットは、上記最上位ビットが論理１に対応したレベルであるとき上記表示データの第２位ビット以下のそのままのデータを出力し、上記最上位ビットが論理０に対応したレベルであるとき、上記表示データの第２位ビット以下の反転されたデータを出力することを特徴とする液晶駆動制御装置。
14. 請求項１３において、
    上記第１表示データと第２表示データは、論理回路に対応した低電圧振幅のデコーダ回路に伝えられ、かかるデコーダ回路の出力信号は、上記低電圧振幅の信号を高電圧振幅の信号に変換するレベルシフト回路に伝えられ、かかるレベルシフト回路の出力信号をデコードすることにより上記階調電圧を選択する選択信号が形成されるものであることを特徴とする液晶駆動制御装置。
15. 請求項１４において、
    上記レベルシフト回路の動作電圧は、チャージポンプ回路で形成された昇圧電圧であることを特徴とする液晶駆動制御装置。
16. 請求項１２において、
    上記セグメントドライバは液晶パネルに表示をするための上記表示データを書き込み、読み出しをする内蔵メモリを有し、
    上記表示データ変換回路は上記内蔵メモリから出力された上記表示データをそれぞれ上記第１表示データ及び第２表示データに正負切替信号によって変換させることを特徴とする液晶駆動制御装置。
17. 請求項１２又は１６において、
    上記表示データは上記表示データを生成するためのマイクロプロセッシングユニットにより与えられることを特徴とする液晶駆動制御装置。
18. 請求項１２において、
    上記液晶駆動制御装置は一つの半導体基板上に作られていることを特徴とする液晶駆動制御装置。

Images