JP2007140469A

JP2007140469A - データ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法

Info

Publication number: JP2007140469A
Application number: JP2006180870A
Authority: JP
Inventors: Sang Yong Eom; 相容厳; Young Nam Lee; 永南李
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2005-11-21
Filing date: 2006-06-30
Publication date: 2007-06-07
Anticipated expiration: 2026-06-30
Also published as: JP4611942B2; CN1971699A; KR20070053437A; US7626593B2; KR101147121B1; GB2432449A; GB2432449B; GB0612735D0; US20070115238A1; CN100576305C

Abstract

【課題】データの伝送時、データのトランジションを最小化して電磁気的な干渉を最小化できるデータ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法を提供する。
【解決手段】Ｎビット（ここで、Ｎは、正の整数を表わす。）データをＮ-１ビットデータに変換するとともに、このＮ-１ビットデータを上記Ｎビットデータに復元するための復元信号を生成して伝送するデータ変換部を含むタイミングコントローラ１０８と、この復元信号によって上記Ｎ-１ビットデータを上記Ｎビットデータに復元するデータ復元部を含むデータドライバー１０４と、を備えてデータ伝送装置を構成することを特徴とする。
【選択図】図３

Description

本発明は、データ伝送装置及び伝送方法に関するもので、詳しくは、データの伝送時、データのトランジション（遷移）を最小化して電磁気的な干渉を最小化できるデータ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法に関するものである。

最近、陰極線管の短所となる重さ及び体積を減少できる各種の平板表示装置が台頭しつつある。かかる平板表示装置には、液晶表示装置、電界放出表示装置、プラズマ表示パネル及び発光表示装置などがある。

平板表示装置のうち液晶表示装置は、ビデオ信号によって各液晶セルの光透過率を調節して画像を表示する。液晶セルごとにスイッチング素子が形成されたアクティブマトリックスタイプの液晶表示装置は、動画映像を表示するのに適している。アクティブマトリックスタイプの液晶表示装置におけるスイッチング素子には、主に薄膜トランジスタが用いられる。

図１は、従来の液晶表示装置の駆動装置を概略的に示した図である。

図１に示すように、従来の液晶表示装置の駆動装置は、ｎ個のゲートラインＧＬ１〜ＧＬｎ及びｍ個のデータラインＤＬ１〜ＤＬｍによって定義される領域ごとに形成された液晶セルを含む画像表示部２と、各データラインＤＬ１〜ＤＬｍにアナログビデオ信号を供給するためのデータドライバー４と、各ゲートラインＧＬ１〜ＧＬｎにスキャンパルスを供給するためのゲートドライバー６と、外部から入力されるソースデータＤａｔａを整列してデータドライバー４に供給し、データ制御信号ＤＣＳを生成してデータドライバー４を制御するとともに、ゲート制御信号ＧＣＳを生成してゲートドライバー６を制御するタイミングコントローラ８と、を備えている。

画像表示部２は、互いに対向して合着されたトランジスタアレイ基板及びカラーフィルタアレイ基板と、この二つのアレイ基板間のセルギャップを一定に維持させるためのスペーサーと、このスペーサーによって設けられた液晶空間に充填された液晶と、を備えている。

この画像表示部２は、ｎ個のゲートラインＧＬ１〜ＧＬｎ及びｍ個のデータラインＤＬ１〜ＤＬｍによって定義される領域に形成されたＴＦＴと、このＴＦＴに接続される液晶セルと、を備えている。ＴＦＴは、ゲートラインＧＬ１〜ＧＬｎからのスキャンパルスに応答し、データラインＤＬ１〜ＤＬｍからのアナログビデオ信号を液晶セルに供給する。液晶セルは、液晶を挟んで対向する共通電極及びＴＦＴに接続された画素電極からなるので、液晶キャパシタＣlｃに等価である。この液晶セルは、液晶キャパシタＣlｃに充電されたアナログビデオ信号を、次のアナログビデオ信号が充電されるまで維持させるためのストレージキャパシタＣｓｔを含む。

タイミングコントローラ８は、外部から入力されるソースデータＤａｔａを画像表示部２の駆動に合わせて整列し、この整列されたデータＲＧＢをデータドライバー４に供給する。また、タイミングコントローラ８は、外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ，Ｖｓｙｎｃを用いてデータ制御信号ＤＣＳ及びとゲート制御信号ＧＣＳを生成し、データドライバー４及びゲートドライバー６の駆動タイミングをそれぞれ制御する。

ゲートドライバー６は、タイミングコントローラ８からのゲート制御信号ＧＣＳのうちゲートスタートパルスＧＳＰ及びゲートシフトクロックＧＳＣに応答し、スキャンパルス、すなわちゲートハイパルスを順次発生するシフトレジスタを含む。このゲートドライバー６は、ゲートハイパルスを画像表示部２の各ゲートラインＧＬに順次供給し、ゲートラインＧＬに接続されたＴＦＴをターン-オンにする。

データドライバー４は、タイミングコントローラ８から供給されるデータ制御信号ＤＣＳによってタイミングコントローラ８から整列されたデータＲＧＢをアナログビデオ信号に変換し、ゲートラインＧＬにスキャンパルスが供給される１水平周期ごとに１水平ライン分のアナログビデオ信号を各データラインＤＬに供給する。すなわち、データドライバー４は、データＲＧＢの階調値によって所定レベルを有するガンマ電圧を選択し、この選択されたガンマ電圧を各データラインＤＬ１〜ＤＬｍに供給する。このとき、データドライバー４は、極性制御信号ＰＯＬに応答して各データラインＤＬ〜ＤＬｍに供給されるアナログビデオ信号の極性を反転させる。

図２は、図１のタイミングコントローラとデータドライバーとの間のデータ伝送バスを示した図である。

図２に示すように、タイミングコントローラ８は、各制御信号ＤＣＳ，ＧＣＳを発生する制御信号発生部２２と、ソースデータＤａｔａを整列してデータドライバー４に供給するデータ整列部２４と、を備えている。

制御信号発生部２２は、外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ，Ｖｓｙｎｃを用いて各ゲート制御信号ＧＣＳ（ＧＳＣ，ＧＳＰ，ＧＯＥ）及び各データ制御信号ＤＣＳ（ＳＳＣ，ＳＳＰ，ＳＯＥ、ＰＯＬ）を発生する。

ゲート制御信号ＧＣＳは、図示してないゲート制御信号バスに含まれる各伝送ラインを通してゲートドライバー６に供給される。そして、各データ制御信号ＤＣＳは、データ制御信号バス１２に含まれる各伝送ラインを通してデータドライバー４に供給される。

データ整列部２４は、外部から入力されたソースデータＤａｔａをバス伝送方式に適するように整列し、この整列されたデータＲＧＢをソースシフトクロック信号ＳＳＣに同期してデータドライバー４に供給する。例えば、データ整列部２４は、次に示す表１のように、整列されたデータＲＧＢを赤色、緑色及び青色データバス１４，１６，１８を通してデータドライバー４に供給する。このとき、データＲＧＢが６ビットデータの大きさを有する場合、赤色、緑色及び青色のデータバス１４，１６，１８は、６個ずつのデータ伝送ラインから構成される。この結果、データ伝送ラインの総数は１８個になる。

表１において、Ｄ０〜Ｄ５は、赤色Ｒ、緑色Ｇ及び青色Ｂのうちいずれか一つのデータ値を示す。

このようなタイミングコントローラ８は、一つの画素分（例えば、１８ビット：Ｒ、Ｇ、Ｂの各６ビット）のデータを１８個のデータ伝送ライン１４，１６，１８を用いてデータドライバー４に供給する。

しかしながら、上記のように一つの画素分のデータがタイミングコントローラ８からデータドライバー４に供給されると、データのトランジションによって電磁気的な干渉が著しく表れるという問題があった。

例えば、現在の画素データが全て”０”のビットを有し、次の画素データが全て”１”のビットを有する場合、全てのビットからトランジションが発生し、高い電磁気的な干渉が発生することになる。特に、このような現象は、画像表示部２の解像度及び大きさなどが増加するほど一層著しく表れるという問題があった。

本発明は、上記の問題点を解決するためのもので、その目的は、データの伝送時、データのトランジションを最小化して電磁気的な干渉を最小化できるデータ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法を提供することにある。

上記目的を達成するための本発明に係るデータ伝送装置は、Ｎビット（ここで、Ｎは、正の整数）データをＮ-１ビットデータに変換するとともに、前記Ｎ-１ビットデータを前記Ｎビットデータに復元するための復元信号を生成して伝送するデータ変換部と、前記復元信号によって前記Ｎ-１ビットデータを前記Ｎビットデータに復元するデータ復元部と、を備えることを特徴とする。

本発明に係るデータ伝送装置は、Ｎビット（ここで、Ｎは、正の整数）データをＮ-１ビットデータに変換するとともに、前記Ｎ-１ビットデータを前記Ｎビットデータに復元するための復元信号を生成するデータ変換部と、前記復元信号によって前記Ｎ-１ビットデータを前記Ｎビットデータに復元するデータ復元部と、を備えており、前記Ｎビットデータは、Ｎビット階調値の半分以上の階調値を有する第１のＮビットデータを含み、前記データ変換部は、前記第１のＮビットデータの最上位ビットを除いた前記第１のＮビットデータにおいてＮ-１ビットが反転された第１のＮ-１ビットデータと、前記第１のＮ-１ビットデータに対応する第１の論理レベルの前記復元信号と、を含むことを特徴とする。

本発明の実施形態に係る画像表示装置の駆動装置は、複数のゲートライン及び複数のデータラインによって定義される領域ごとに形成された画素セルを含む画像表示部と；外部から入力されるＮビット（ここで、Ｎは、正の整数）データをＮ-１ビットデータに変換するとともに、前記Ｎ-１ビットデータを前記Ｎビットデータに復元するための復元信号を生成して伝送するタイミングコントローラと；前記タイミングコントローラの制御下で、前記各ゲートラインにスキャンパルスを供給するためのゲートドライバーと；前記復元信号によって前記Ｎ-１ビットデータを前記Ｎビットデータに復元し、前記タイミングコントローラの制御下で、前記復元されたデータをアナログビデオ信号に変換して前記各データラインに供給するデータドライバーと；を備えることを特徴とする。

本発明の実施形態に係るデータ伝送方法は、Ｎビット（ここで、Ｎは、正の整数）データをＮ-１ビットデータに変換するとともに、前記Ｎ-１ビットデータを前記Ｎビットデータに復元するための復元信号を生成するデータ変換段階と、前記復元信号によって前記Ｎ-１ビットデータを前記Ｎビットデータに復元するデータ復元段階と、を含むことを特徴とする。

本発明の実施形態に係る画像表示装置の駆動方法は、複数のゲートライン及び複数のデータラインによって定義される領域ごとに形成された各画素セルを含む画像表示部の駆動方法において、外部から入力されるＮビット（ここで、Ｎは、正の整数）データをＮ-１ビットデータに変換するとともに、前記Ｎ-１ビットデータを前記Ｎビットデータに復元するための復元信号を生成するデータ変換段階と、前記復元信号によって前記Ｎ-１ビットデータを前記Ｎビットデータに復元するデータ復元段階と、前記各ゲートラインにスキャンパルスを供給する段階と、前記スキャンパルスに同期するように、前記復元されたデータをアナログビデオ信号に変換して前記各データラインに供給する段階と、を含むことを特徴とする。

本発明によるデータ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法は、入力されるＮビットデータをＮ-１ビットデータ及び１ビット復元信号に変換して伝送することで、データの伝送時、データのトランジションの数及び電磁気的な干渉を減少できる。また、データのトランジションの減少によって高い電圧レベルのスイングを減少し、消費電流の増加を抑制できる。

以下、本発明に係るデータ伝送装置と、これを用いた画像表示装置の駆動装置の好適な実施形態について、添付の図面に基づいて詳細に説明する。

図３は、本実施形態によるデータ伝送装置と、これを用いた画像表示装置の駆動装置を示した図である。

図３に示すように、本実施形態によるデータ伝送装置と、これを用いた画像表示装置の駆動装置は、ｎ個のゲートラインＧＬ１〜ＧＬｎ及びｍ個のデータラインＤＬ１〜ＤＬｍによって定義される領域ごとに形成された液晶セルを含む画像表示部１０２と、外部から入力されるＮビット（ここで、Ｎは、正の整数を表わす。）ソースデータＤａｔａをＮ-１ビットデータＲ’Ｇ’Ｂ’に変換して伝送するとともに、変換されたＮ-１ビットデータＲ’Ｇ’Ｂ’をＮビットデータに復元するための復元信号ＲＳを伝送するタイミングコントローラ１０８と、このタイミングコントローラ１０８の制御下で、各ゲートラインＧＬ１〜ＧＬｎにスキャンパルスを供給するためのゲートドライバー１０６と、復元信号ＲＳによってタイミングコントローラ１０８から伝送されるＮ-１ビットデータＲ’Ｇ’Ｂ’を元のＮビットデータＲＧＢに復元し、タイミングコントローラ１０８の制御下で、復元されたデータＲＧＢをアナログビデオ信号に変換して各データラインＤＬ１〜ＤＬｍに供給するデータドライバー１０４とを備えている。

画像表示部１０２は、互いに対向して合着されたトランジスタアレイ基板及びカラーフィルタアレイ基板と、この二つのアレイ基板間のセルギャップを一定に維持させるためのスペーサーと、このスペーサーによって設けられた液晶空間に充填された液晶と、を備えている。

このような画像表示部１０２は、Ｎ個のゲートラインＧＬ１〜ＧＬｎ及びｍ個のデータラインＤＬ１〜ＤＬｍによって定義される領域に形成されたＴＦＴと、このＴＦＴに接続される各液晶セルと、を備えている。ＴＦＴは、ゲートラインＧＬ１〜ＧＬｎからのスキャンパルスに応答し、データラインＤＬ１〜ＤＬｍからのアナログビデオ信号を液晶セルに供給する。液晶セルは、液晶を挟んで対向する共通電極及びＴＦＴに接続された画素電極から構成されるので、液晶セルに供給されたアナログビデオ信号が等価的に液晶キャパシタＣlｃに伝送される。この液晶セルは、液晶キャパシタＣlｃに充電されたアナログビデオ信号を、次のアナログビデオ信号が充電されるまで維持させるためのストレージキャパシタＣｓｔを含む。

タイミングコントローラ１０８は、外部から入力されるＮビットソースデータＤａｔａを画像表示部１０２の駆動に合わせて整列し、この整列されたＮビットデータＲＧＢをＮ-１ビットデータＲ’Ｇ’Ｂ’に変換してデータドライバー１０４に伝送するとともに、変換されたＮ-１ビットデータＲ’Ｇ’Ｂ’をＮビットデータに復元するための復元信号ＲＳをデータドライバー１０４に伝送する。

また、タイミングコントローラ１０８は、外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ，Ｖｓｙｎｃを用いてデータ制御信号ＤＣＳ及びゲート制御信号ＧＣＳを生成し、データドライバー１０４及びゲートドライバー１０６の駆動タイミングをそれぞれ制御する。

ゲートドライバー１０６は、タイミングコントローラ１０８からのゲート制御信号ＧＣＳのうちゲートスタートパルスＧＳＰ及びゲートシフトクロックＧＳＣに応答し、スキャンパルス、すなわちゲートハイパルスを順次発生するシフトレジスタを含む。このようなゲートドライバー１０６は、ゲートハイパルスを画像表示部１０２の各ゲートラインＧＬ〜ＧＬｎに順次供給し、ゲートラインＧＬに接続されたＴＦＴをターン-オンにする。

データドライバー１０４は、タイミングコントローラ１０８から供給される復元信号ＲＳによってタイミングコントローラ１０８から供給されるＮ-１ビットデータＲ’Ｇ’Ｂ’をＮビットデータＲＧＢに復元し、タイミングコントローラ１０８から供給されるデータ制御信号ＤＣＳによって復元されたＮビットデータＲＧＢをアナログビデオ信号に変換する。そして、データドライバー１０４は、ゲートラインＧＬにスキャンパルスが供給される１水平周期ごとに１水平ライン分のアナログビデオ信号を各データラインＤＬ〜ＤＬｍに供給する。すなわち、データドライバー１０４は、Ｎビット復元データＲＧＢの階調値によって所定レベルを有するガンマ電圧を選択し、この選択されたガンマ電圧を各データラインＤＬ１〜ＤＬｍに供給する。このとき、データドライバー１０４は、タイミングコントローラ１０８から供給される極性制御信号ＰＯＬに応答し、各データラインＤＬ〜ＤＬｍに供給されるアナログビデオ信号の極性を反転させる。

図４は、図３のタイミングコントローラ１０８とデータドライバー１０４との間のデータ伝送バスを示した図である。

図４に示すように、タイミングコントローラ１０８は、各制御信号ＤＣＳ，ＧＣＳを発生する制御信号発生部１２２と、ＮビットソースデータＤａｔａを整列するデータ整列部１２４と、この整列されたＮビットデータＲＧＢの最上位ＭＳＢビットによって最上位ＭＳＢビットを除いた残りの下位ビットデータを反転させ、データドライバー１０４に供給する整列されたＮビットデータＲＧＢをＮ-１ビットデータＲ’Ｇ’Ｂ’に変換するとともに、復元信号ＲＳを生成するデータ変換部１２６と、を備えている。

制御信号発生部１２２は、外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ，Ｖｓｙｎｃを用いて各ゲート制御信号ＧＣＳ（ＧＳＣ，ＧＳＰ，ＧＯＥ）及び各データ制御信号ＤＣＳ（ＳＳＣ，ＳＳＰ，ＳＯＥ，ＰＯＬ）を発生する。

ゲート制御信号ＧＣＳは、図示してないゲート制御信号バスに含まれる各伝送ラインを通してゲートドライバー１０６に供給される。そして、各データ制御信号ＤＣＳは、データ制御信号バス１１２に含まれる各伝送ラインを通してデータドライバー１０４に供給される。

データ整列部１２４は、外部から入力されたＮビットソースデータＤａｔａをバス伝送方式に適するように整列してデータ変換部１２６に供給する。Ｎを６と仮定して以下に説明する。

データ変換部１２６は、データ整列部１２４から供給される整列されたＮビットデータＲＧＢの階調値によって、整列された６ビットデータＲＧＢを５ビットデータＲ’Ｇ’Ｂ’に変換してデータドライバー１０４に供給する。また、データ変換部１２６は、変換された５ビットデータＲ’Ｇ’Ｂ’を６ビットデータＲＧＢに復元するための５ビットデータＲ’Ｇ’Ｂ’に対応する復元信号ＲＳを生成してデータドライバー１０４に供給する。

具体的に、データ変換部１２６は、入力される６ビットデータＲＧＢと、図示してないルックアップテーブルまたはメモリに設定された基準６ビットデータとをビット別に比較し、この比較結果によって入力される６ビットデータＲＧＢを５ビットデータＲ’Ｇ’Ｂ’にマッピングする。このとき、データ変換部１２６がルックアップテーブルを含んで構成される場合、ルックアップテーブルには、入力される６ビットデータＲＧＢと基準６ビットデータとの比較結果に対応するように５ビットデータＲ’Ｇ’Ｂ’がマッピングされる。また、データ変換部１２６がメモリによって構成される場合、メモリは、該当のアドレスに保存された５ビットデータＲ’Ｇ’Ｂ’を６ビットデータＲＧＢと基準６ビットデータとの比較結果に対応するアドレス信号によって保存し、この保存された５ビットデータＲ’Ｇ’Ｂ’をデータドライバー１０４に伝送する。

ここで、入力される６ビットデータＲＧＢは、３１階調（０１１１１１）及び３２階調（１０００００）を基準に互いに反転された形態で対称をなしている。すなわち、０階調（００００００）は、６３階調（１１１１１１）の反転された形態であり、１階調（０００００１）は、６２階調（１１１１１０）の反転された形態である。これと同様に、２階調（００００１０）〜３１階調（０１１１１１）は、６１階調（１１１１０１）〜３２階調（１０００００）の反転された形態である。

これによって、データ変換部１２６は、入力される６ビットデータＲＧＢが０階調（００００００）〜３１階調（０１１１１１）の間の階調を有する場合、次に示す表２のように５ビットデータＲＧＢを生成するとともに、ローレベル（第１論理レベル）の復元信号ＲＳを生成してデータドライバー１０４に供給する。

表２に示すように、入力される０階調（００００００）の６ビットデータＲＧＢは、０階調（０００００）の５ビットデータＲ’Ｇ’Ｂ’及びローレベルの復元信号ＲＳにマッピングされてデータドライバー１０４に伝送される。また、１階調（０００００１）の６ビットデータＲＧＢは、１階調（００００１）の５ビットデータＲ’Ｇ’Ｂ’及びローレベルの復元信号ＲＳにマッピングされてデータドライバー１０４に伝送される。これと同様に、２階調（００００１０）〜３１階調（０１１１１１）の６ビットデータＲＧＢは、２階調（０００１０）〜３１階調（１１１１１）の５ビットデータＲ’Ｇ’Ｂ’及びローレベルの復元信号ＲＳにマッピングされてデータドライバー１０４に伝送される。

そして、データ変換部１２６は、入力される６ビットデータＲＧＢが３２階調（１０００００）〜６３階調（１１１１１１）の間の階調を有する場合、下記の表３のように、５ビットデータＲＧＢを生成するとともに、ハイレベル（第２論理レベル）の復元信号ＲＳを生成してデータドライバー１０４に供給する。

表３に示すように、入力される３２階調（１０００００）の６ビットデータＲＧＢは、３１階調（１１１１１）の５ビットデータＲ’Ｇ’Ｂ’及びハイレベルの復元信号ＲＳにマッピングされてデータドライバー１０４に伝送される。また、３３階調（１００００１）の６ビットデータＲＧＢは、３０階調（１１１１０）の５ビットデータＲ’Ｇ’Ｂ’及びハイレベルの復元信号ＲＳにマッピングされてデータドライバー１０４に伝送される。これと同様に、３４階調（１０００１０）〜６３階調（１１１１１１）の６ビットデータＲＧＢは、２９階調（１１１０１）〜０階調（０００００）の５ビットデータＲ’Ｇ’Ｂ’及びハイレベルの復元信号ＲＳにマッピングされてデータドライバー１０４に伝送される。

このようなデータ変換部１２６は、データ別に５個のデータ伝送ライン１１４，１１６，１１８を通して変換された５ビットデータＲ’Ｇ’Ｂ’をデータドライバー１０４に伝送するとともに、一つの復元信号伝送ライン１１９を通して復元信号ＲＳをデータドライバー１０４に伝送する。

図５は、図３のデータドライバーを示したブロック図である。

図５に示すように、データドライバー１０４は、サンプリング信号を順次生成するシフトレジスタ１５０と、データ変換部１２６からの復元信号ＲＳによってデータ変換部１２６からの変調データＲ’Ｇ’Ｂ’を元のデータＲＧＢに復元するデータ復元部１６０と、このデータ復元部１６０から復元されたデータＲＧＢをサンプリング信号によってラッチするラッチ部１７０と、このラッチされたデータＲＧＢによって複数のガンマ電圧ＧＭＡのうちいずれか一つを選択してアナログビデオ信号を生成するデジタル-アナログ変換部１８０と、アナログビデオ信号をバッファリングして各データラインＤＬに供給する出力部１９０と、を備えている。

シフトレジスタ１５０は、タイミングコントローラ１０８からのデータ制御信号ＤＣＳのうちソーススタートパルスＳＳＰ及びソースシフトクロックＳＳＣを用いて順次的なサンプリング信号を発生し、ラッチ部１７０に供給する。

データ復元部１６０は、図４に示したデータ伝送ライン１１４，１１６，１１８を通してデータ変換部１２６から伝送される変換された５ビットデータＲ’Ｇ’Ｂ’を、復元信号伝送ライン１１９を通してデータ変換部１２６から伝送される復元信号ＲＳによって６ビットデータＲＧＢに復元し、ラッチ部１７０に供給する。

具体的に、データ復元部１６０は、図４に示したデータ伝送ライン１１４，１１６，１１８を通してデータ変換部１２６から伝送される変換された５ビットデータＲ’Ｇ’Ｂ’と、図示してないルックアップテーブル及びメモリのうち少なくとも一つに設定された基準５ビットデータとをビット別に比較し、この比較結果によって、入力される変換された５ビットデータＲ’Ｇ’Ｂ’を元のデータである６ビットデータＲＧＢに復元する。このとき、データ復元部１６０がルックアップテーブルを含んで構成される場合、ルックアップテーブルには、入力される５ビットデータＲ’Ｇ’Ｂ’と基準５ビットデータとの比較結果に対応するように６ビットデータＲＧＢがマッピングされる。また、データ復元部１６０がメモリによって構成される場合、メモリは、該当のアドレスに保存された６ビットデータＲＧＢを５ビットデータＲ’Ｇ’Ｂ’と基準５ビットデータとの比較結果に対応するアドレス信号によって保存し、この保存された６ビットデータＲＧＢをラッチ部１７０に伝送する。

これによって、データ復元部１６０は、復元信号ＲＳがローレベルである場合、次に示す表４のように、変換された５ビットデータＲ’Ｇ’Ｂ’を６ビットデータＲＧＢに復元してラッチ部１７０に供給する。

表４に示すように、０階調（０００００）の５ビットデータＲ’Ｇ’Ｂ’は、ローレベルの復元信号ＲＳによって０階調（００００００）の６ビットデータＲＧＢに復元されてラッチ部１７０に供給される。また、１階調（００００１）の５ビットデータＲ’Ｇ’Ｂ’は、１階調（０００００１）の６ビットデータＲＧＢに復元されてラッチ部１７０に供給される。これと同様に、２階調（０００１０）〜３１階調（１１１１１）の５ビットデータＲ’Ｇ’Ｂ’は、２階調（００００１０）〜３１階調（０１１１１１）の６ビットデータＲＧＢに復元されてラッチ部１７０に供給される。

そして、データ復元部１６０は、復元信号ＲＳがハイレベルである場合、次に示す表５のように、変換された５ビットデータＲ’Ｇ’Ｂ’を６ビットデータＲＧＢに復元してラッチ部１７０に供給する。

表５に示すように、０階調（０００００）の５ビットデータＲ’Ｇ’Ｂ’は、ハイレベルの復元信号ＲＳによって６３階調（１１１１１１）の６ビットデータＲＧＢに復元されてラッチ部１７０に供給される。また、１階調（００００１）の５ビットデータＲ’Ｇ’Ｂ’は、ハイレベルの復元信号ＲＳによって６２階調（１１１１１０）の６ビットデータＲＧＢに復元されてラッチ部１７０に供給される。これと同様に、２階調（０００１０）〜３１階調（１１１１１）の５ビットデータＲ’Ｇ’Ｂ’は、６１階調（１１１１０１）〜３２階調（１０００００）の６ビットデータＲＧＢに復元されてラッチ部１７０に供給される。

ラッチ部１７０は、シフトレジスタ１５０からのサンプリング信号によってデータ復元部１６０からの復元データＲＧＢを１水平ライン分ずつラッチする。そして、ラッチ部１７０は、図３に示したタイミングコントローラ１０８からのデータ制御信号ＤＣＳのうちソース出力イネーブルＳＯＥ信号によってラッチされた１水平ライン分のデータＲＧＢをデジタル-アナログ変換部１８０に供給する。

デジタル-アナログ変換部１８０は、ラッチ部１７０から供給されるデータＲＧＢによって、図示してないガンマ電圧発生部から供給される複数のガンマ電圧ＧＭＡのうちいずれか一つを選択することで、データＲＧＢをアナログビデオ信号に変換して出力部１９０に供給する。

出力部１９０は、データラインＤＬ〜ＤＬｍの負荷を勘案し、アナログビデオ信号を増幅して、データラインＤＬ〜ＤＬｍのうち該当する各データラインＤＬに供給する。

上述したように、本発明の実施形態によるデータ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法は、入力されるＮビットデータＲＧＢをＮ-１ビットデータＲ’Ｇ’Ｂ’及び１ビット復元信号ＲＳに変換して伝送することで、データの伝送時、データのトランジションの数を減少して電磁気的な干渉を最小化できる。

例えば、図６に示すように、４個の単位画素にブラック及びホワイト画像を反復的に表示するための６ビットデータを伝送する場合、従来のデータ伝送方法によると、次に示す表６のように、赤色、緑色及び青色の６ビットデータ別に総１８回のデータトランジションが発生するようになる。

一方、本発明の実施形態によるデータ伝送方法によると、次に示す表７のように、６ビットデータＲＧＢを５ビットデータＲ’Ｇ’Ｂ’及び１ビット復元信号ＲＳに変換することで、総９回のデータトランジションが発生するようになる。すなわち、４個の単位画素に供給される変換された５ビットデータＲ’Ｇ’Ｂ’においては、データトランジションがなく、変換された５ビットデータＲ’Ｇ’Ｂ’を元の６ビットデータＲＧＢに復元するための１ビット復元信号ＲＳのみにおいて、総９回のデータトランジションが発生するようになる。

上述したように、本発明の実施形態によるデータ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法は、液晶セルを有する液晶パネルの他に、発光セルを有する発光表示装置または放電セルを有するプラズマディスプレイパネルなどの平板表示装置に適用されうる。

以上説明した本発明は、上述した実施形態及び図面に限定されるものではなく、本発明の技術的思想から逸脱しない範囲で様々な置換、変形及び変更が可能であることは、本発明の属する技術分野で通常の知識を有する者にとって明らかである。

従来の液晶表示装置の駆動装置を概略的に示した図である。図１のタイミングコントローラとデータドライバーとの間のデータ伝送を示した図である。本発明の実施形態によるデータ伝送装置と、これを用いた画像表示装置の駆動装置を概略的に示した図である。図３のタイミングコントローラとデータドライバーとの間のデータ伝送を示した図である。図３のデータドライバーを示したブロック図である。本発明及び従来のデータ伝送時に発生するデータトランジションを比較するための画像パターンを示した図である。

符号の説明

１０２画像表示部
１０４データドライバー
１０６ゲートドライバー
１０８タイミングコントローラ

Claims

Ｎビット（Ｎは、正の整数を表わす。）データをＮ-１ビットデータに変換するとともに、前記Ｎ-１ビットデータを前記Ｎビットデータに復元するための復元信号を生成して伝送するデータ変換部と、
前記復元信号によって前記Ｎ-１ビットデータを前記Ｎビットデータに復元するデータ復元部と、を備えることを特徴とするデータ伝送装置。
前記データ変換部は、前記Ｎビットデータを前記Ｎ-１ビットデータにマッピングするためのルックアップテーブル及びメモリのうち少なくとも一つを備えることを特徴とする請求項１に記載のデータ伝送装置。
前記データ変換部は、
前記Ｎビットデータの階調値が前記Ｎビットの総階調数の半分以下である場合、前記Ｎビットデータの最上位ビットを除いた残りの各ビットを前記Ｎ-１ビットデータにマッピングするとともに、第１論理レベルの前記復元信号を生成し、
前記Ｎビットデータの階調値が前記Ｎビットの総階調数の半分以上である場合、前記Ｎビットデータの最上位ビットを除いた残りの各ビットを、前記Ｎ-１ビットデータの反転された形態と同一にマッピングするとともに、第２論理レベルの前記復元信号を生成することを特徴とする請求項２に記載のデータ伝送装置。
前記データ復元部は、前記Ｎ-１ビットデータを前記Ｎビットデータにマッピングして復元するためのルックアップテーブル及びメモリのうち少なくとも一つを備えることを特徴とする請求項１に記載のデータ伝送装置。
前記データ復元部は、前記復元信号及び前記Ｎ-１ビットデータによって前記ルックアップテーブル及びメモリのうち少なくとも一つにマッピングされたＮビットデータを前記Ｎビットデータに復元することを特徴とする請求項４に記載のデータ伝送装置。
Ｎビット（Ｎは、正の整数を表わす。）データをＮ-１ビットデータに変換するとともに、前記Ｎ-１ビットデータを前記Ｎビットデータに復元するための復元信号を生成するデータ変換部と、
前記復元信号によって前記Ｎ-１ビットデータを前記Ｎビットデータに復元するデータ復元部と、を備えており、
前記Ｎビットデータは、Ｎビット階調値の半分以上の階調値を有する第１のＮビットデータを含み、
前記データ変換部は、前記第１のＮビットデータの最上位ビットを除いたＮ-１ビットが反転された第１のＮ-１ビットデータと、前記第１のＮ-１ビットデータに対応する第１論理レベルの前記復元信号と、を含むことを特徴とするデータ伝送装置。
前記Ｎビットデータは、Ｎビット階調値の半分以下の階調値を有する第２のＮビットデータを含み、
前記データ変換部は、前記第２のＮビットデータの最上位ビットを除いたＮ-１ビットが反転された第２のＮ-１ビットデータと、前記第２のＮ-１ビットデータに対応する第２論理レベルの前記復元信号と、を含むことを特徴とする請求項６に記載のデータ伝送装置。
複数のゲートライン及び複数のデータラインによって定義される領域ごとに形成された画素セルを含む画像表示部と、
外部から入力されるＮビット（Ｎは、正の整数を表わす。）データをＮ-１ビットデータに変換するとともに、前記Ｎ-１ビットデータを前記Ｎビットデータに復元するための復元信号を生成して伝送するタイミングコントローラと、
前記タイミングコントローラの制御下で、前記各ゲートラインにスキャンパルスを供給するためのゲートドライバーと、
前記復元信号によって前記Ｎ-１ビットデータを前記Ｎビットデータに復元し、前記タイミングコントローラの制御下で、前記復元されたデータをアナログビデオ信号に変換して前記各データラインに供給するデータドライバーと、を備えることを特徴とする画像表示装置の駆動装置。
前記タイミングコントローラは、
前記ゲートドライバー及び前記データドライバーを制御するための制御信号を生成する制御信号発生部と、
前記画像表示部の駆動に合わせて前記Ｎビットデータを整列するデータ整列部と、
前記整列されたＮビットデータを前記Ｎ-１ビットデータに変換するとともに、前記Ｎ-１ビットデータを前記Ｎビットデータに復元するための復元信号を生成するデータ変換部と、を備えることを特徴とする請求項８に記載の画像表示装置の駆動装置。
前記データ変換部は、前記Ｎビットデータを前記Ｎ-１ビットデータにマッピングするためのルックアップテーブル及びメモリのうち少なくとも一つを備えることを特徴とする請求項９に記載の画像表示装置の駆動装置。
前記データ変換部は、
前記Ｎビットデータの階調値が前記Ｎビットの総階調数の半分以下である場合、前記Ｎビットデータの最上位ビットを除いた残りの各ビットを前記Ｎ-１ビットデータにマッピングするとともに、第１論理レベルの前記復元信号を生成し、
前記Ｎビットデータの階調値が前記Ｎビットの総階調数の半分以上である場合、前記Ｎビットデータの最上位ビットを除いた残りの各ビットを前記Ｎ-１ビットデータの反転された形態と同一にマッピングするとともに、第２論理レベルの前記復元信号を生成することを特徴とする請求項１０に記載の画像表示装置の駆動装置。
前記データドライバーは、
サンプリング信号を順次発生するシフトレジスタと、
前記復元信号によって前記Ｎ-１ビットデータを前記Ｎビットデータに復元するデータ復元部と、
前記サンプリング信号によって復元されたデータをラッチするラッチ部と、
前記ラッチ部から供給されるデータを前記アナログビデオ信号に変換して前記各データラインに出力するデジタル-アナログ変換部と、を備えることを特徴とする請求項８に記載の画像表示装置の駆動装置。
前記データ復元部は、前記Ｎ-１ビットデータを前記Ｎビットデータにマッピングして復元するためのルックアップテーブル及びメモリのうち少なくとも一つを備えることを特徴とする請求項１２に記載の画像表示装置の駆動装置。
前記データ復元部は、前記復元信号及び前記Ｎ-１ビットデータによって前記ルックアップテーブル及びメモリのうち少なくとも一つにマッピングされたＮビットデータを前記Ｎビットデータに復元することを特徴とする請求項１３に記載の画像表示装置の駆動装置。
Ｎビット（Ｎは、正の整数を表わす。）データをＮ-１ビットデータに変換するとともに、前記Ｎ-１ビットデータを前記Ｎビットデータに復元するための復元信号を生成するデータ変換段階と、
前記復元信号によって前記Ｎ-１ビットデータを前記Ｎビットデータに復元するデータ復元段階と、を含むことを特徴とするデータ伝送方法。
前記データ変換段階は、ルックアップテーブル及びメモリのうち少なくとも一つを用いて前記Ｎビットデータを前記Ｎ-１ビットデータにマッピングすることを特徴とする請求項１５に記載のデータ伝送方法。
前記データ変換段階は、
前記Ｎビットデータの階調値が前記Ｎビットの総階調数の半分以下である場合、前記Ｎビットデータの最上位ビットを除いた残りの各ビットを前記Ｎ-１ビットデータにマッピングするとともに、第１論理レベルの前記復元信号を生成し、
前記Ｎビットデータの階調値が前記Ｎビットの総階調数の半分以上である場合、前記Ｎビットデータの最上位ビットを除いた残りの各ビットを、前記Ｎ-１ビットデータの反転された形態と同一にマッピングするとともに、第２論理レベルの前記復元信号を生成することを特徴とする請求項１６に記載のデータ伝送方法。
前記データ復元段階は、ルックアップテーブル及びメモリのうち少なくとも一つを用いて前記Ｎ-１ビットデータを前記Ｎビットデータにマッピングすることを特徴とする請求項１５に記載のデータ伝送方法。
前記データ復元段階は、前記復元信号及び前記Ｎ-１ビットデータによって前記ルックアップテーブル及びメモリのうち少なくとも一つにマッピングされたＮビットデータを前記Ｎビットデータに復元することを特徴とする請求項１８に記載のデータ伝送方法。
複数のゲートライン及び複数のデータラインによって定義される領域ごとに形成された各画素セルを含む画像表示部の駆動方法において、
外部から入力されるＮビット（Ｎは、正の整数を表わす。）データをＮ-１ビットデータに変換するとともに、前記Ｎ-１ビットデータを前記Ｎビットデータに復元するための復元信号を生成するデータ変換段階と、
前記復元信号によって前記Ｎ-１ビットデータを前記Ｎビットデータに復元するデータ復元段階と、
前記各ゲートラインにスキャンパルスを供給する段階と、
前記スキャンパルスに同期するように、前記復元されたデータをアナログビデオ信号に変換して前記各データラインに供給する段階と、を含むことを特徴とする画像表示装置の駆動方法。
前記データ変換段階は、ルックアップテーブル及びメモリのうち少なくとも一つを用いて前記Ｎビットデータを前記Ｎ-１ビットデータにマッピングすることを特徴とする請求項２０に記載の画像表示装置の駆動方法。
前記データ変換段階は、
前記Ｎビットデータの階調値が前記Ｎビットの総階調数の半分以下である場合、前記Ｎビットデータの最上位ビットを除いた残りの各ビットを前記Ｎ-１ビットデータにマッピングするとともに、第１論理レベルの前記復元信号を生成し、
前記Ｎビットデータの階調値が前記Ｎビットの総階調数の半分以上である場合、前記Ｎビットデータの最上位ビットを除いた残りの各ビットを前記Ｎ-１ビットデータの反転された形態と同一にマッピングするとともに、第２論理レベルの前記復元信号を生成することを特徴とする請求項２１に記載の画像表示装置の駆動方法。
前記データ復元段階は、ルックアップテーブル及びメモリのうち少なくとも一つを用いて前記Ｎ-１ビットデータを前記Ｎビットデータにマッピングすることを特徴とする請求項２０に記載の画像表示装置の駆動方法。
前記データ復元段階は、前記復元信号及び前記Ｎ-１ビットデータによって前記ルックアップテーブル及びメモリのうち少なくとも一つにマッピングされたＮビットデータを前記Ｎビットデータに復元することを特徴とする請求項２３に記載の画像表示装置の駆動方法。