JP2007078700A - 半導体磁気抵抗装置 - Google Patents

半導体磁気抵抗装置 Download PDF

Info

Publication number
JP2007078700A
JP2007078700A JP2006293137A JP2006293137A JP2007078700A JP 2007078700 A JP2007078700 A JP 2007078700A JP 2006293137 A JP2006293137 A JP 2006293137A JP 2006293137 A JP2006293137 A JP 2006293137A JP 2007078700 A JP2007078700 A JP 2007078700A
Authority
JP
Japan
Prior art keywords
thin film
magnetic sensor
layer
reference example
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006293137A
Other languages
English (en)
Other versions
JP4764311B2 (ja
Inventor
Ichiro Shibazaki
一郎 柴崎
Atsushi Okamoto
岡本  敦
Ichiro Okada
一朗 岡田
Takashi Yoshida
孝志 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Corp filed Critical Asahi Kasei Corp
Priority to JP2006293137A priority Critical patent/JP4764311B2/ja
Publication of JP2007078700A publication Critical patent/JP2007078700A/ja
Application granted granted Critical
Publication of JP4764311B2 publication Critical patent/JP4764311B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】高感度で、温度依存性の少ない、かつ、広い温度範囲を簡単な駆動回路で動作することができる磁気センサの提供。
【解決手段】平滑な基板表面上に、半導体薄膜からなる4個の磁気抵抗効果を生じる素子部、配線部、およびボンディング電極を有し、4個の磁気抵抗効果を生じる素子部がブリッジ構造で接続され、該4個の素子部のうちブリッジ構造の隔辺の位置関係にある2個の素子部が同時に同一強度の磁界を垂直に受ける状態で配置されており、素子部とボンディング電極とは配線部で接続されていることを特徴とする半導体磁気抵抗装置。
【選択図】図5A

Description

本発明は、半導体薄膜の磁気センサおよびその製造方法に関する。
InSbのような電子移動度の大きい化合物半導体薄膜を用いる磁気抵抗素子やホール素子等の磁気センサは静磁界を検出できる機能を持ち、回転速度が速くても遅くても歯車の回転角度または速度を検出することができる機能を有する。このため、小型のDCモーターの磁気センサとして多く使われている。
ところがInSbは、近年拡大しつつある磁気センサの応用分野においてその厳しい要求に応えきれないという問題がある。例えば、InSbを使った磁気センサは室温付近では高感度で極めてよい特性を示すが、感磁部の抵抗値が温度に大きく依存するので、−40℃以下の低温度では素子抵抗値の大幅なアップによって電気的なノイズを拾いやすくなり、また、120℃を超える高温では素子抵抗値の大きな低下によって駆動電流が増大し、駆動が難しくなる。すなわち、InSbは抵抗の温度変化率が最大では−2%/℃であり大きな温度依存性を有する。なお、抵抗の温度変化率βは、下記式により求める。
抵抗の温度変化率β(%/℃)=(1/R)dR/dT×100
本発明で抵抗値の温度変化が小さいとは、一般には上記温度変化率β(%/℃)が小さいことを言う。
近年、磁気センサは無接触センサとして多用され、その応用範囲も拡大している。このような最近拡大している磁気センサの応用分野では、従来の応用に比べて、より低温度や、さらに高い高温度の条件下でも磁気センサを無接触センサとして使う要求が増大しており、一般的に磁気センサが駆動される温度範囲は拡大の傾向にある。これまでのVTRやパソコンなどに使用する小型のDCモータなどの用途では、磁気センサは室温近傍の温度域、例えば、−20〜80℃程度の範囲(実質100℃の駆動温度範囲)で使えれば十分であったが、今後拡大が予想される自動車用無接触磁気センサまたは産業用無接触磁気センサでは、−50℃〜150℃の温度範囲(実質200℃の駆動温度範囲)での使用が実際に要求される。
InSbは大きな温度依存性を有するので、例えば温度変化率が負の場合には低温では高抵抗、高温では低抵抗となり、−50℃から+150℃まで温度が変化すると、−50℃における抵抗値が150℃の抵抗値の28〜30倍(抵抗の温度変化率が−2%の場合には54倍)になる。このため抵抗値の変動がそのまま磁気センサの入力抵抗の変動となり、高温では過電流による破壊等が発生し、また大きな駆動用の入力電流が必要となり、小型の集積化した駆動回路では素子の安定した駆動が困難になる。すなわち、複雑で高価な駆動回路が必要となる。さらに、低温度では素子抵抗が非常に大きくなり、浮遊電磁ノイズの影響を強く受けたり、ノイズによる誤動作原因となったりする。この結果、極めて限られた場合でしか磁気センサが使えず、その無接触センサとしてのメリットが十分に生かされていない状況にあった。
このような磁気センサと磁気センサを駆動する電源や磁界検出の出力を増幅する磁気センサの制御回路を、小型で、低コスト、かつ高性能に実現しようとすると、このような素材に起因する抵抗値の温度依存性が大きな障害となる。例えば、最大でも−50℃の抵抗値と150℃の抵抗値の比は、絶対値で15倍以内であることが必要とされる。
本発明は、前述の従来の磁気センサにおける問題点を解決すべくなされたものであり、本発明の課題は、高感度で、温度依存性の少ない、かつ、広い温度範囲を簡単な駆動回路で動作することができる磁気センサを提供することにある。さらには、本発明の課題は、−50℃〜150℃の範囲で高い信頼性で駆動でき、小型で、低コストの制御回路により駆動できる磁気センサを提供することにある。さらに詳しくは、低温度(例えば、要求される下限温度である−50℃)と、高温度(例えば、要求される上限温度である150℃)との間で、磁気センサの入力抵抗値の変化が少ない、高感度で、高信頼性の磁気センサを提供することにある。
さらに、高温度から低温度までの広い温度範囲での磁気センサの駆動では、大きな熱ストレスが磁気センサのパッケージを通じて加わり、新たな熱ストレスから感磁部を保護するパッシベーション技術も必要とされており、そのような必要性に答えることも、本発明の課題である。
本発明者らは、高感度の磁気センサの製作が可能である高い電子移動度を有する化合物半導体薄膜の組成や薄膜化、ドーピング等を検討するとともに、制御回路とのマッチングを検討した。特に素子抵抗値の温度依存性または低温度と高温度での素子抵抗値の変化高に注目し検討した結果、磁気センサの入力抵抗の温度変化を小さく抑えることのできる電子移動度の高い薄膜およびその製造方法を見いだすことができた。この結果、抵抗の温度変化が少ない磁気センサを見いだした。
さらに、高温度から低温度までの広い温度範囲での磁気センサの駆動では、大きな熱ストレスが磁気センサのパッケージを通じて加わるが、感磁部を構成するIII−V族化合物半導体と同じ性質を有する絶縁性のIII−V族化合物半導体の中間層を感磁部上に形成することで、無機質のパッシベーション層(保護層)から直接に感磁部が受ける熱ストレスから感磁部を保護するパッシベーション技術を見いだした。その結果、広い温度範囲で、しかも高い信頼性のうちに駆動可能な磁気センサ構造を見いだすことができた。
さらに、磁気センサの入力抵抗の温度変化がある決められた範囲以内であれば、小型の制御回路で磁気センサを広い温度範囲で駆動できることを、見いだした。
さらに、そのような条件を満たす高い移動度が得られる化合物半導体薄膜を感磁部とする高感度磁気センサと、かかる磁気センサ用の小型の制御回路とを組み合わせた磁気センサ装置であって、小型で、磁界の検出信号に比例した出力や磁界の検出非検出に対応した複数の信号を出力することのできるデジタル出力の磁気センサ装置と、その製造方法をも、見いだした。
本発明の半導体磁気抵抗装置は、平滑な基板表面上に、半導体薄膜からなる4個の磁気抵抗効果を生じる素子部、配線部、およびボンディング電極を有し、4個の磁気抵抗効果を生じる素子部がブリッジ構造で接続され、該4個の素子部のうち前記ブリッジ構造の隔辺の位置関係にある2個の素子部が同時に同一強度の磁界を垂直に受ける状態で配置されており、前記素子部と前記ボンディング電極とは前記配線部で接続されていることを特徴とする。ここで、前記配線部が交差していなくてもよい。また、前記4つの素子部を接続している接続点から前記ボンディング電極までの配線部の抵抗値がそれぞれ等しくなるように形成されていてもよい。また、前記半導体薄膜は、基板上に直接形成された一層構成のInGa1−xAsSb1−y(0<x≦1,0≦y≦1)薄膜層であって、前記薄膜層に、Si、Te、S、Sn、GeおよびSeからなる群から選ばれる少なくとも1種のドナーアトムを含んでもよい。あるいはまた、前記半導体薄膜は、基板上に直接形成された一層構成のInGa1−xAsSb1−y(0<x≦1,0≦y≦1)薄膜層であって、該薄膜層が2.1×1016/cm以上の電子濃度を有し、さらに、該薄膜層の電子移動度μ(cm/V・s)と電子濃度n(1/cm)の関係が、
Log10(n)+4.5×10−5×μ≧18.0
を満たすことが望ましい。
InGaAsSb薄膜の電子濃度と抵抗の温度依存性には大きな相関関係がある。特に薄膜の電子濃度が2.1×1016/cm以上になると抵抗の温度変化が小さくなり、かつ、磁気センサのオフセット電圧の温度ドリフトが小さくなり、ノイズも少なくなる。
本発明の磁気センサは、表面が平滑な基板上に電子濃度が2.1×1016/cm以上のInGa1−xAsSb1−y(0<x≦1,0≦y≦1)の薄膜をエピタキシャル成長させて感磁部の動作層として形成する。以下、本明細書では記述の簡略化のために必要に応じてInGa1−xAsSb1−y(0<x≦1,0≦y≦1)をInGaAsSbと略記する。その内容は、上記x、yで定まるすべての組成を含む。
本発明において、薄膜の電子濃度は2.1×1016/cm以上であることが必要であるが、5×1016/cm以上であることが好ましく、6×1016/cm上であることがさらに好ましく、特に6×1016〜5×1018/cmが好ましい。
InGaAsSb薄膜の電子濃度を大きくする方法の1つには、InGaAsSb層に微量のSi、Te、S、Sn、Ge、Se等のドナーアトムを含ませる方法がある。このようにドナーアトムをドーピングすることにより、高温度におけるInGaAsSb層の抵抗値の低下を少なくすることができるので、磁気センサに高温度で大きな電流が流れることを防ぐことができる。また、InGa1−xAsSb1−y薄膜(0<x≦1、0≦y≦1)の電子濃度を大きくする別の方法としては、薄膜の組成を適宜設定することにより、すなわち、x,yの値を0<x≦1、0≦y≦1の範囲内で適宜選択することにより電子濃度を大きくすることができる。
電子濃度を特定のレベルにすることができれば、抵抗の温度変化を小さくおさえることができ、磁気センサの出力を増幅する回路、磁気センサを駆動する電源回路等を含む磁気センサの制御回路の負荷を少なくすることができる。また、回路そのものも複雑化せず、高温での駆動電力および電流も少なくなり、広い温度範囲で素子を駆動できる制御回路の製作が可能になる。その結果、素子駆動回路も簡単になり、かつ小型化できる。このため、本発明の磁気センサと小型のSi集積回路である制御回路を一体化した一つのパッケージに納めて、高感度で信頼性の高い小型の薄膜磁気センサを実現できる。
ドーピングした磁気センサは、高温域において磁気センサの抵抗値が急激に低下することを避けることができるので、100℃以上の高温域でも安定に動作し、−20℃以下の低温域においても磁気センサの抵抗値(入力抵抗値)の急激な上昇を少なくすることができ、−20℃以下の低温域においても安定に動作する。センサ出力を増幅する回路の複雑化が避けられ、低コストの広い温度範囲にわたって安定に動作する磁気センサの製作が可能になる。かかるドーピングの効果は、本発明の実施例に共通する効果であるが、本発明に列挙された実施例に限定されるものではない。
ドーピングするドナーアトムは、ドナーになりうる元素であれば、特に限定されるものではないが、Si、Te、S、Sn、Se、Ge等が代表的なドナーアトムとして挙げられる。ドーピングするドナーアトムの量を調節することにより、InGaAsSb薄膜中の電子濃度を適切な値に設定することができる。
例として、InSbに対するドーピングの効果を第1図を用いて説明する。
不純物をドーピングしない電子濃度が1.7×1016/cmのInSb薄膜の場合(I)、Siをドーピングして電子濃度が6.6×1016/cmとなった場合(II)、Siをドーピングして電子濃度が16.0×1016/cmとなった場合(III)の3種類について、−50℃から150℃の温度範囲で抵抗値の変化を調べた。この結果を表1および図1に示す。第1図から明らかなように、InSb薄膜にSiをドーピングすることにより、抵抗の温度依存性が減少している。すなわち、ドーピングしない電子濃度が1.7×1016/cmの(I)の場合には、−50℃の抵抗値が150℃の抵抗値の31倍であり、低温領域での使用は難しかった。しかし、ドーピングして電子濃度が5×1016/cm以上の(II)の場合は、ほぼ平坦な線を示し、電子濃度が8×1016/cm上の(III)の場合は、電子濃度が(III)より低い(II)の場合よりもさらに平坦な線を示す。温度変化に対する抵抗値のグラフは水平であることが最も好ましいが、−50℃の抵抗値が150℃の抵抗値より高い場合には15倍以内であることが好ましく、8倍以内であることがより好ましい。また、150℃の抵抗値が−50℃の抵抗値より高い場合には150℃の抵抗値が3倍以内であることが好ましく、2倍以内であることがさらに好ましい。
Figure 2007078700
*( )内の数字は−50℃における抵抗値が150℃における抵抗値の
何倍になるかを示している。
本発明の磁気センサの動作層であるInGa1−xAsSb1−y薄膜(0<x≦1,0≦y≦1)の厚さは、一般に6ミクロン以下が好ましく、2ミクロン以下がより好ましく、場合によっては1ミクロン以下がより好ましい。また、高い磁界感度で、かつ、抵抗値の温度依存性が少ない磁気センサの場合、0.7〜1.2ミクロンで特性の良いものをつくることができ、好ましい。高抵抗の入力抵抗値を必要とする磁気センサの場合には、感磁部としての薄膜は更に薄いことが好ましく、0.5ミクロン以下、または0.1ミクロン以下で製作されることもある。このように感磁部薄膜の厚さが1ミクロン以下の場合には、InGaAsSbの格子定数と近似する格子定数を有する半導体絶縁層または高抵抗層であるバッファー層(バリヤ層)を、例えば格子定数の差が2%以内のバッファー層を薄膜と基板との間に、または薄膜の表面に形成することが好ましい。
本発明においては、磁気センサの動作層であるInGaAsSb薄膜と接するようにバッファー層が形成されている場合には、動作層との界面付近に動作層の電子濃度を適切な値にするために、動作層にドーピングする代わりにバッファー層にドナーアトムをドーピングしてもよい。なお、バッファー層は動作層(InGaAsSb薄膜)に電子を閉じこめる層としての役割を有している。動作層が500Å以下のような極めて薄い膜のときに動作層の上下にバッファー層が形成されることがあるが、かかる場合には、バッファー層は動作層に電子を閉じこめる役割を有するので、動作層は量子井戸となる。また、量子井戸の動作層にドナーアトムをドープしても良い。
本発明の基板としては、通常、GaAs,InP等の絶縁性または半絶縁性の化合物半導体が用いられる。本発明においては基板の表面に、さらに絶縁性もしくは半絶縁性の表面、またはシート抵抗値の高い表面層を有していてもよい。この場合は、上述の絶縁性基板材料の他にSi単結晶基板、フェライト基板、セラミックス基板なども好ましく用いることができる。結晶の面方位は、(100),(111)など何でもよく制限はない。また、これらの面方位に対して、0〜10°程度の角度傾けた面でも良い。他にも表面が平滑なアルミナ基板やサファイア基板、表面に薄い絶縁層を有する単結晶フェライト基板なども用いることができる。高温で等方性の静熱圧プレス、いわゆるHIPをかけて作製した、結晶性のより緻密なフェライト基板は多結晶であっても表面に耐熱性の絶縁層を形成すれば、好ましい絶縁性基板として本発明で用いることができる。
これまでは、InSbまたはInGa1−xAsSb1−y(0<x≦1,0≦y≦1)薄膜等を磁気センサの感磁部の薄膜として、すなわち、磁気センサの動作層として使おうとすると、その上に形成されるSi、SiO等の保護膜、いわゆるパッシベーション薄膜とInSb薄膜、InGa1−xAsSb1−y(0<x≦1,0≦y≦1)薄膜等の薄膜の結晶格子の格子定数の差が大きいので、結晶境界での相互作用により20〜30%の電子移動度の低下が起きることがあり、磁気センサの感度低下を招いていた。しかし、InSbは電子移動度が高く、良好な磁気センサ材料であるので、結晶格子の大きな不整合があったにしてもInSbを用いて磁気センサを製作しているのが現状である。特に信頼性の点を考慮すると、パッシベーション薄膜を形成することが好ましいので、このような素子特性の低下が生じた。感磁部薄膜の厚さを薄くし、磁気センサの消費電力などを少なく、高感度化しようとするときは、特性劣化も大きくなった。このため、InSbまたはInGa1−xAsSb1−y(0<x≦1,0≦y≦1)の薄膜の特性を十分に引き出し、高感度の磁気センサを製作することが大きな課題となっていた。
この課題を解決するためには、本発明においては好ましい態様として、磁気センサの感磁部を構成するInGaAsSb薄膜上に直接に接するように、少なくとも一層の中間層を形成する。中間層とはIII−V族化合物半導体材料からなる絶縁層または高抵抗層である。前記中間層は、バッファ層(バリヤー層)とは一般的には異なるが、必要によっては、バッファー層を兼ねる場合がある。さらに、前記中間層は、好ましくは、格子定数がInGaAsSb薄膜の格子定数と近似しており、かつ、バンドギャップが大きく、該薄膜より電子移動度の小さい、絶縁性もしくは半絶縁性のAlIn1−xSb(0<x≦1)またはGaIn1−ySb(0<y≦1)の薄膜高抵抗層である。InGaAsSbとの格子定数の違いは8%以内であることが好ましく、さらには5%以内である。さらには、磁気センサの感磁部を構成するInGaAsSb薄膜上に直接に接しないが、低温度で形成されたGaAsのような大きいバンドギャップを有するIII−V族の化合物半導体層が形成されることも良く行われる。すなわち、複数の中間層の形成も行われる。このような中間層に加えて、さらに、中間層上には半導体でないSiOやSi等のパッシベーション薄膜層、すなわち、保護層が形成されることも良く行われる。
かかる中間層は該薄膜の上側に形成されるのが一般的である。あるいは、薄膜の両面に形成されていてもよい。バッファー層(本発明においては、薄膜の上側に形成されるものを便宜上「バリヤ層」ということもある)が薄膜の上面に接して形成されている場合には、中間層はバリヤ層の上に接して形成される。
このような化合物半導体の中間層をInGaAsSb薄膜またはバリヤ層の上側に形成すれば、パッシベーションとして形成される保護膜と感磁部の動作層とが直接接しないことになるので、保護膜が存在するにもかかわらず、InGaAsSb薄膜の特性、特に電子移動度が変動しなくなる。かかる効果は、薄膜の厚さが0.2ミクロン以下の場合に特に顕著である。なお、薄膜の格子定数との差が2%以内であるような中間層の場合には、かかる中間層がバリヤ層としての役割も果たすことができる。
本発明において中間層の厚さには特に制限はないが、通常は2ミクロン以下、好ましくは1ミクロン以下、さらに好ましくは、0.5ミクロン以下である。特に、表面に形成された層は、0.5ミクロン以下、好ましくは0.2ミクロン以下、さらに好ましくは0.1ミクロン以下が好ましい。薄膜と接して中間層が形成されている場合は、中間層にSi,Se,Te,S,Sn,Ge等のドナーアトムをドーピングしてもよい。ただし、ドナーアトムは中間層全体に一様にドーピングされていてもよいが、中間層の一部分に、例えば薄膜と接する面側に偏ってドーピングされていてもよい。この場合、少なくともドナーアトムの一部は陽イオン化していることが必要である。
中間層は、電子移動度がInGaAsSb薄膜と比べてきわめて小さく、導電率も小さいので、半導体ではあるが電気伝導には寄与しない性質を有する。したがって、絶縁層として振る舞う。さらに、InGaAsSb薄膜とパッシベーション層との間に配置されているので、InGaAsSb薄膜が直接パッシベーション層と接することにより生じる相互作用を防止し、InGaAsSbの特性の劣化を防止する。したがって、絶縁性の無機質層(保護層)をパッシベーション層として有する磁気センサでは、InGaAsSb薄膜、バンドギャップが大きく、かつ、InGaAsSbの動作層より電子移動度の小さい半導体の中間層、パッシベーション層として絶縁性の無機質層(保護層)をこの順に有することが好ましい。低温度で形成される絶縁性もしくは高抵抗のGaAs層は、中間層として、しばしば用いられる好ましい例である。
本発明の磁気センサは、InGaAsSb薄膜を感磁部として使用する高感度磁気センサであり、具体的には、ホール素子、磁気抵抗素子、さらにはホール効果と磁気抵抗効果とを組み合わせた素子、あるいはこれらの効果によって磁気を検出する薄膜磁気センサである。
なお、磁気センサ出力を増幅する回路および磁気センサを駆動するための電源回路を少なくとも有する制御回路と一緒にパッケージされた磁気センサも本発明の磁気センサである。
以下に、第2A図〜第7C図を用いて本発明をさらに詳しく説明する。ただし、特にことわらない限り、各図において同一符号は同一機能を有するものであるとする。また、本発明において示される回路は等価回路である。
第2A図は、本発明のInGa1−xAsSb1−y薄膜(0<x≦1,0≦y≦1)を動作層として有する磁気センサの一態様であるホール素子の平面図を示し、第2B図は、第2A図における線IIB−IIB′線に沿って切断したときの断面図を示す。第2A図および第2B図において、InGaAsSb薄膜2は絶縁性の基板1上に形成されている。かかる薄膜2の電子濃度は2.1×1016/cm上であり、磁気センサの−50℃における入力抵抗値は150℃における入力抵抗値の15倍以内である。図中、3は外部接続用電極5を除いた全面に形成されている無機質の保護層であり、4は金属薄膜からなる配線部であり、外部と接続するための電極5と中央の十字パターンで示された感磁部6の動作層を接続する。感磁部6は磁気センサとして磁界を検出する。
本発明においては、InGaAsSb薄膜2にSi、Te、Sn、S、Se、Ge等の不純物(ドナーアトム)がドーピングされている。
第3図は、本発明のホール素子20が樹脂パッケージされた状態の磁気センサを示す。第3図において、7はホール素子の電極5(51,52,53)とリード8とをつなぐボンディングであり、9はパッケージの樹脂を示す。
第4図は、3個の外部接続用電極を有する本発明の3端子の磁気抵抗素子の平面図を示す。基板1上にInGaAsSb薄膜2、外部接続のための電極5が形成されている。6は磁気センサとして磁界を検出するための感磁部を示す。10は、InGaAsSb薄膜の磁気抵抗効果を大きくするため、感磁部のInGaAsSbにオーミック接触して形成した高導電性の部分で、ショートバー電極である。
電極5(51および53)に一定電圧を加え、磁界を加えると、電極5(52)の出力端子の電位が磁界の大きさに応じて変動し、磁界を検出することができる。
第5A図および第5B図は、本発明の磁気センサの別の態様の磁気抵抗素子を示す。第5A図は磁気抵抗素子の平面図であり、第5B図は第5A図のVB−VB′線に沿って切ったときの断面図である。本態様の磁気抵抗素子は、4個の磁気抵抗素子部を一平面上にブリッジ状に配置して接続してある。第5A図,第5Bにおいて、基板1上にInGaAsSb薄膜2が形成されており、この薄膜2の上に金属のショートバー電極10が形成されている。外部と接続するための電極5と磁気抵抗素子部とは配線部4で接続されており、パッシベーション層として必要に応じてしばしば形成される無機質薄膜は、磁気抵抗素子を保護する保護膜3である。感磁部6である4個の磁気抵抗素子部61,62,63,64は、第5A図および第5B図に示すように、ブリッジ状に配置されているので、隔辺の位置関係にある2個の磁気抵抗素子部(61と63,62と64)は、同一強度の磁界を同時に垂直方向に受けることができるようになっている。なお、本発明において、「ブリッジ状に接続されている」とは、磁気抵抗素子部がブリッジ状に接続されている場合だけでなく、基板の外で接続されて磁気抵抗素子部が回路上でブリッジ状に配置されたことになる場合も含まれる。磁気抵抗効果素子部21およびショートバー電極10は磁気抵抗素子部6(61,62,63,64)を構成する。磁気抵抗効果はショートバー電極間の磁気抵抗素子部6(61,62,63,64)の形状に依存し、その磁気抵抗素子部の電流進行方向の縦(L)と横幅(W)の長さの比(L/W)が小さいほど抵抗変化率が大きくなる。
磁気抵抗素子部6を接続する配線部4は交差せず単層のみからなる構成でもよいが、電極5(51,52,53,54)の配置される位置によっては配線部の長さを短くするために、少なくとも1ヶ所で配線部を交差させる立体的な多層構成としてもよい。
また、隣り合う磁気抵抗素子部の接続点から外部接続電極までの配線部の抵抗値は、それぞれ等しくなるように形成することが、オフセット電圧を少なくする上で好ましい。なお、配線部の抵抗値は、磁気抵抗素子部の室温の抵抗値と比較して1%以下、さらには、0.5%以下であることが好ましい。
磁気抵抗素子部のInGaAsSb薄膜は、膜厚が薄いほど望ましい。それは、膜厚が薄いほど、素子抵抗を大きくすることができ、また、同じ素子抵抗でもチップサイズを小さくすることができ、さらに、製作時間も短縮できるため、コスト上有利になるからである。膜厚は7ミクロン以下が望ましく、さらに5ミクロン以下が望ましく、さらに3ミクロン以下が望ましく、さらに2ミクロン以下が特に望ましく、さらに1ミクロン以下は、最も高いシート抵抗が得られ、チップサイズも最小にでき、最も望ましい。
さらには、磁気抵抗素子部のInSb薄膜は、シート抵抗値のばらつきが、標準偏差で5%以内とすることが好ましい。
本発明においては、InGaAsSb薄膜と基板との間に基板の格子定数と近似している半導体絶縁層(または高抵抗層)AlGaInAsSbBi(x+y+z=1、s+t+u=1、0≦x,y,z,s,t,u≦1)を形成することが好ましい。半導体絶縁層の格子定数は、InGaAsSbの格子定数との差が7%以内であることが好ましい。該層のバンドギャップは動作層のそれより大きく取ることが必要である。このような構造とすることにより、薄くて抵抗の大きいInSbまたはInGaAsSbの薄膜が容易に得られ、消費電力の少ない磁気センサが得られ、実用上有用である。また、素子製作工程におけるInGaAsSbの特性低下も少ない。
半導体絶縁層は、InGaAsSb薄膜の上下に形成されることもよく行われる。特に、InGaAsSb薄膜の厚さが1ミクロン以下の場合にはしばしば上下に半導体絶縁層が形成される。このような、半導体絶縁層の例として、AlGa1−xAsSb1−y(0≦x≦1,0≦y≦1,ただし、xおよびyは同時に0になることはない)からなる3元または4元の化合物半導体絶縁層は、特に好ましい例である。
第6A図には、本発明の磁気センサの動作層である半導体薄膜2が絶縁性基板1の上に直接に形成された状態の断面構造を示す。第6B図には、絶縁性基板1と半導体薄膜2との間に格子定数の差を少なくする半導体絶縁層11を形成した状態の断面を示す。第6C図は、半導体薄膜2の表面に格子定数の差を少なくする半導体絶縁層11を形成した場合の断面図であり、Siなどのパッシベーション時に薄膜絶縁層の特性低下を少なくする効果もある半導体絶縁層を形成した状態である。第7A図には、半導体薄膜2の上に中間層13が形成された状態の断面構造を示し、第7B図には半導体薄膜2と中間層13との間に半導体絶縁層11が形成された状態の断面構造を示す。
半導体絶縁層11または中間層13には、InGaAsSb薄膜中に電子を供給するために、Si等のドナーアトム12がドーピングされることもある。ただし、ドーピングは半導体絶縁層(または中間層)の一部分に行われていてもよく、この場合には、少なくとも一部のドナーアトムの電子はエネルギーが低いInGaAsSb層に供給される。そして、半導体絶縁層(または中間層)のドナーアトムは陽イオン化する。第7C図に、このように半導体絶縁層が部分的にドーピングされた場合を示す。第7C図においては、半導体絶縁層11のうち、半導体薄膜2と接する領域にドナーアトム12がドーピングされている。
このような半導体絶縁層の厚さについては、特に制限はないが、通常2ミクロン以下、好ましくは1ミクロン以下、さらに好ましくは0.5ミクロン以下である。半導体絶縁層を表面に形成する場合にはオーミック電極をInSb表面に形成する必要があり、その層の厚さは0.5ミクロン以下であることが好ましく、さらには0.2ミクロン以下、特に0.1ミクロン以下であることが好ましい。
上記構造のものを本発明の磁気センサの感磁部に用いる例を示す。例えば、第6A図の構造の場合には、絶縁性基板上に直接半導体薄膜2が形成され、磁気センサが磁気抵抗素子の場合は、この半導体薄膜2の上に直接金属のショートバー電極が形成される。第6B図の構造の場合には、絶縁性基板と半導体薄膜との間に半導体絶縁層が形成されていて、半導体薄膜の上にショートバーが形成される。第6C図の構造の場合には、表面に半導体絶縁層が形成され、該層を一部除去してショートバー電極が形成される。なお、本発明においては、高導電率を有するように、半導体薄膜の一部をドーピングして、ショートバー効果を出すよう形成してもよい。
第8図は、本発明の磁気抵抗素子18を、アナログ増幅部15、シュミットトリガ16および(出力トランジスタで示した)出力部17を備えたシリコン集積回路チップの制御回路部14と一緒にパッケージした状態を示す。これも本発明の磁気センサに含まれる。ここで制御回路部14とは、差動増幅の回路と磁気センサを駆動するための電源回路を少なくとも有する制御回路を意味し、小型であることが好ましく、特に、シリコン集積回路チップとして製作されることが好ましい。本発明の磁気抵抗素子18と一緒にパッケージされることもしばしば行われ、これも本発明の磁気センサである。
[参考例1]
以下のようにしてホール素子を製造した。
本参考例では、化合物半導体の薄膜製作のために特別に製作された薄膜製作装置を用いた。この装置の基本構成は、超高真空の室内に、基板をセットするホルダーと該基板を一定の温度に加熱できる加熱制御装置を備え、さらに、In、Sb、As等の材料の蒸気圧を個別に制御できる当該材料の蒸発源(クヌードセンセル)を複数個備えた薄膜製作装置を使用する。この装置では、前記各材料の蒸気圧の時系列的な蒸発制御と、さらに、基板加熱装置による基板の加熱プログラムにしたがって、基板上に均一に所望の材料の単結晶成長を行うことができる。また、上記の機能に加えて、さらに、必要に応じて、SiやSn等のドナー不純物を蒸気圧制御を時系列的に行い、成長中の薄膜の所望の部分のみに、定められた濃度で、かつ、結晶成長中にドーピングできるドープ手段を備えた薄膜製作装置(以下、当該発明で磁気センサ部に使用する材料の単結晶薄膜や、混晶薄膜の結晶成長が可能な分子線エピタキシー装置:以下、単にMBE装置と略記することもある。)をも用いる。
前述の装置を用いて、本発明の磁気センサの感磁部を構成する化合物半導体の薄膜を、以下のような条件で製作した。
表面が平滑な半絶縁性のGaAs基板を上記装置の基板ホルダーにセットし、所定の結晶成長室に搬送した。次に、結晶成長室を超高真空中(2×10−8mbar)に排気した後、InSb、およびドーパントのSnを結晶成長室内にセットされたクヌードセンセルから蒸発させ、厚さ1.0ミクロンのSnをドープしたInSb薄膜を、基板加熱ヒータの指示温度550℃(基板温度420℃)で60分間成長することにより、形成した。このとき、高い電子移動度を得る最適条件として、さらに、Inの蒸気ビーム強度1.2×10−7mbr、Sbの蒸気ビーム強度1.8×10−6mbr、ドーパントのSnのクヌードセンセル温度は、基板加熱に影響の少ない700℃の温度に設定した。さらに、成長中の基板温度は420℃一定とした。特に、1000℃以下のSnのクヌードセンセル温度は、高い電子移動度が得られる条件として、好適であった。形成されたInSb薄膜の電子移動度は44,000cm/Vsecであり、電子濃度は7×1016/cmであった。
また、ドーパントの活性化率の測定から、ドープしたSnの50%が電子を出し、陽イオンとして存在していることが、判明した。この高い活性率は、高い電子移動度が得られ、高感度のホール素子が製作できることを、示唆している。
次いで、第2A図および第2B図に示すようなホール素子を製作した。InSb薄膜2を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、イオンミリングによるドライエッチングした後、塩化第二鉄を含む溶液によりInSb薄膜2をエッチングした。これに外部接続用ボンディング電極を形成するためのレジストパターンをフォトリソグラフィー工程により形成した。その後、基板の全面にCuとNiを蒸着して金属層を形成した。リフトオフ工程によりレジストパターンとその上に蒸着した金属層とを除去して複数個の外部接続のための電極部5を形成した。プラズマCVD法により基板全面に窒化シリコンの保護層3を形成し、ボンディング電極部上の窒化シリコンのみを反応性イオンエッチングで除去して窓開けを行った。ボンディング電極部分が窓開けされた状態となるようにフォトリソグラフィー工程によりレジストを形成し、純金を全面に蒸着した後、リフトオフ工程によりボンディング電極部分のみに金層を形成して、第2A図および第2B図に示すような本発明のホール素子を一枚の基板上に複数個製造した。
得られたホール素子の特性を測定したところ、室温下における素子抵抗値は110オームであった。1Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は0.1±2.2mVで極めて小さいことが分かった。ここで、オフセット電圧とは、磁界を印加しない場合において、入力端子間に1V印加したときの出力端子間の電圧を意味する。素子の抵抗の温度依存性は−0.5%/℃以下であった。−50℃と+150℃の入力抵抗値の比も倍以内であった。さらに、1Vの入力電圧で0.1テスラの磁束密度の磁界で得られたホール電圧は210mVであった。
本発明の薄膜磁気センサは、上記のようなフォトリソグラフィーを応用した、ウェハープロセスで容易に製作でき、量産性があり、歩留まりも高い。さらに、薄膜の感磁部の膜厚が小さいため、抵抗値が室温で100オーム以上あり、消費電力も小さい。また、温度による素子抵抗値の変動も少なく、オフセットの温度変化も少ない。
さらに、外部リードとの接続は、量産性のある標準的な金ワイヤーによるワイヤーボンディングが可能である。得られたホール素子は、ボンディング後のパッケージが樹脂モールドまたは細い金属パイプなどに埋め込まれてセンサとして仕上げられることもよく行われる。さらに、本素子の出力信号をデジタル増幅する制御回路と一緒にパッケージされることも行われる。その際、SiのICで制御回路を製作することも好ましく行われる。素子抵抗値の温度変化が少ないため、小型のSiの基板回路チップの増幅もデジタル増幅用に用いることができる。
[参考例2]
以下のようにして半導体薄膜層がSiでドーピングされたホール素子を製造した。
すなわち、本参考例では、化合物半導体の薄膜製作のために特別に製作された薄膜製作装置を用いた。この装置の基本構成は、超高真空の室内に、基板をセットするホルダーと該基板を一定の温度に加熱できる加熱制御装置を備え、さらに、In、Sb、Si等の材料の蒸気圧を個別に制御できる当該材料の蒸発源(クヌードセンセル)を備えた薄膜製作装置を使用する。この装置では、前記各材料の蒸気圧の時系列的な蒸発制御と、さらに、基板加熱装置による基板の加熱プログラムにしたがって、基板上に均一に所望の材料の単結晶成長を行うことができる。また、上記の機能に加えて、さらに、必要に応じて、SiやSn等のドナー不純物を蒸気圧制御を時系列的に行い、成長中の薄膜の所望の部分のみに、定められた濃度で、かつ、結晶成長中にドーピングできるドープ手段を備えた薄膜製作装置(以下、当該発明で磁気センサ部に使用する材料の単結晶薄膜や、混晶薄膜の結晶成長が可能な分子線エピタキシー装置:以下、単にMBE装置と略記することもある。)を用いる。
前述の装置を用いて、前記参考例1の操作に準じて、表面が平滑な半絶縁性のGaAs基板上に、基板加熱ヒータの指示温度550℃(基板温度420℃)で超高真空中(2×10−8mbar)で60分かけてInSb薄膜を厚さ1.0ミクロンとなるようにMBE法で形成した。ただし、MBEによる結晶成長と同時にSiをドープして薄膜層を形成した。このとき、Siのクヌードセンセルの温度は、1080℃で一定とした。InとSbは参考例と同じであった。形成されたInSb薄膜の電子移動度は35,000cm/Vsec,電子濃度は7×1016/cmであった。InSb薄膜を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、エッチングした。次に、InSb薄膜に複数の薄い金属薄膜からなる配線部とボンディング電極を、参考例1に準じて形成した。次に、参考例1と同様にしてボンディング電極の表面のみに金層を形成して、半導体薄膜がSiでドーピングされた本発明のホール素子を一枚の基板上に多数個製造した。
得られたホール素子の特性を測定したところ、室温下における素子抵抗値は平均40オームであった。1Vの電圧を入力電極(例えば、第2A図の電極51,53)に加えたときの、出力側の電極(第2A図の電極52,54)に電位差として現れるオフセット電圧の値は0.1±1.2mVであり、極めて小さいことが分かった。また、半導体薄膜の電子移動度が高いので、磁界での感度も大きく、1Vの入力電圧で0.1テスラの磁束密度の磁界で得られたホール電圧は128mVであった。
入力抵抗の温度変化は−0.4%/℃であり、−50℃の入力抵抗値は150℃の抵抗値の5倍以内であった。本発明の範囲外の薄膜の場合の抵抗の温度変化率−2.0%/℃と比較して大幅に温度依存性を低減することができた。
更に、このホール素子を、SiのICの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作した。得られた磁気センサは、−50℃から+150℃の温度範囲で安定にデジタル高感度磁気センサとして駆動した。
[実施例3]
以下のようにしてブリッジ状の磁気抵抗素子を製造した。
参考例2と同様にして、表面が平滑な半絶縁性のGaAs基板上に、参考例2と同一のSiをドーピングしたInSb薄膜および中間層を形成した。形成された厚さ1.0ミクロンのInSb薄膜の電子移動度は35,000cm/Vsec,電子濃度は7×1016/cmであった。次いで、中間層とInSb薄膜を所望の図5に示すようなパターンに整形するために、参考例2と同様にしてレジスト膜を形成しエッチングして、中間層の一部をフォトエッチングで除去し、InSb薄膜に複数の薄い金属薄膜からなるショートバー電極、配線部、およびボンディング電極を形成した。
次に、参考例2と同様にして、ボンディング電極の表面のみに金層を形成した。
このようにして、4個の磁気抵抗効果を生ずる素子が、第5A図および第5B図に示すようにブリッジ状に接続され、互いに隔辺の位置関係にある2個の抵抗素子部(互いに隣り合わない2個の抵抗素子部)が同時に同一の強度の磁界を垂直に受ける状態で平面上に配置されている構造の本発明のブリッジ状の磁気抵抗素子を一枚の基板上に多数個製造した。この磁気抵抗素子のL/Wは0.25であった。
得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は350オームであった。1Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は0.1±1.2mVであり、極めて小さいことが分かった。また、単結晶薄膜を使用し、電子移動度が高いので、磁界の抵抗変化率も大きく、歯車の歯の検出能が大きいことが示された。また、素子の抵抗の温度変化率は−0.4%/℃であり、−50℃の入力抵抗値は150℃の抵抗値の5倍以内であった。本発明の範囲外の薄膜の場合の抵抗の温度変化率−2.0%/℃と比較して、大幅に温度依存性を低減することができた。
更に、この素子を、SiのICの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作したところ、−50〜+150℃の間で安定にデジタル高感度磁気センサとして駆動できた。
[参考例4]
以下のようにして3端子の磁気抵抗素子を製造した。
表面が平滑な半絶縁性のGaAs基板上に、Ga0.8Al0.2As0.2Sb0.8の半導体絶縁層を超高真空中(2×10−8mbar)で、参考例1に記載の装置により、MBE法で、0.3ミクロンの厚さとなるように形成した。その上に、超高真空中(2×10−8mbar)でInSb薄膜を厚さ0.3ミクロンとなるようにMBE法で形成した。
ただし、MBE法による結晶成長と同時にSiをドーピングして薄膜を形成した。形成されたInSb薄膜の電子移動度は33,000cm/Vsec,電子濃度は7×1016/cmであった。次いで、中間層としてAl0.5In0.5Sb層を厚さ0.15ミクロンとなるように形成した。中間層およびInSb薄膜を所望のパターンに形成するため、実施例3と同様にしてレジスト膜を形成しエッチングして、中間層の一部をフォトエッチングで除去し、InSb薄膜に複数の薄い金属薄膜からなるショートバー電極、配線部を形成した。次いで、実施例3と同様にして、第4図に示すような3端子の磁気抵抗素子を一枚の基板上に多数個製造した。
得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均100オームであった。1Vの電圧を入力電極(例えば、第4図の電極51,53)に加えたときの、出力側の電極(第4図の電極52)に電位差として現れるオフセット電圧の値は0.1±1.2mVで極めて小さいことが分かった。磁界での感度を調べるために磁気抵抗効果を調べた。0.1テスラの磁束密度の磁界での抵抗変化は9%であった。
この参考例4の場合は感磁部薄膜が薄くできるので、実施例3の場合と比較して磁気抵抗素子の入力抵抗が高く、消費電力が少なくてすむ。
更に、この磁気抵抗素子は、SiのICの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作した。得られた磁気センサは、−50℃から+150℃の温度範囲で安定にデジタル高感度磁気センサとして駆動できた。
[参考例5]
以下のようにして3端子の磁気抵抗素子を製造した。
参考例4と同様にして、表面が平滑な半絶縁性のGaAs基板上に、Ga0.7Al0.3As0.1Sb0.9の半導体絶縁層を0.3ミクロンの厚さとなるように形成した。次いで、InSbとの格子定数の差を少なくする層としてAl0.3In0.7Sbを0.10ミクロンの厚さとなるように形成した。その上に、参考例4と同様にして厚さ0.2ミクロンのSiをドーピングしたInSb薄膜を形成した。形成されたInSb薄膜の電子移動度は41,000cm/Vsec、電子濃度は9×1016/cmであった。次いで、中間層としてAl0.5In0.5Sb層を厚さ0.15ミクロンとなるように形成した。次に、参考例4と同様にして、3端子の磁気抵抗素子を一枚の基板上に多数個製造した。なお、得られた磁気抵抗素子の電子移動度は参考例4の値より大きかった。これは、参考例5で得られた磁気抵抗素子は、格子定数の差を少なくする層を設けていることによる、と考えられる。
得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均250オームであった。1Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は0.1±1.4mVで極めて小さいことが分かった。磁界での感度を調べるために磁気抵抗効果を調べた。0.1テスラの磁束密度の磁界での抵抗変化は11%であった。また、入力抵抗の温度変化は−0.5%/℃であり、−50℃の入力抵抗値は150℃の抵抗値の8倍以内であった。本発明の範囲外の薄膜の場合の抵抗の温度変化率−2.0%/℃と比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、磁気抵抗素子の入力抵抗が高く消費電力が少ない。
この磁気抵抗素子は、SiのICの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作した。得られた磁気センサは、−50℃から+150℃の温度範囲で安定にデジタル高感度磁気センサとして駆動できた。
[参考例6]
以下のようにしてホール素子を製造した。
参考例5と同様にして、表面が平滑な半絶縁性のGaAs基板上に、厚さ0.3ミクロンのGa0.7Al0.3As0.1Sb0.9の半導体絶縁層、およびInSbとの格子定数の差を少なくする層として厚さ0.05ミクロンのAl0.4In0.6Sbを形成した。その上に参考例5と同様にして、厚さ0.1ミクロンのInSb薄膜、および中間層として厚さ0.15ミクロンのAl0.4In0.6Sbを形成した。ただし、InSb薄膜中の電子濃度を増加させる目的で、InSb薄膜にドーピングする代わりに中間層の特定の部分、すなわちInSb薄膜と接する部分で境界面からの深さが0.003ミクロンまでの部分に結晶成長と同時にSiをドーピングした。形成されたInSb薄膜の電子移動度は42,000cm/Vsec,電子濃度は9×1016/cmであった。次に、中間層とInSb薄膜を所望の第2A図および第2B図に示すようなパターンに形成するために、参考例5と同様にしてレジスト膜を形成しエッチングして、中間層を有するInSb薄膜に複数の薄い金属薄膜からなる配線部、ボンディング電極を形成した。次に、参考例5と同様にして、第2A図および第2B図に示すようなホール素子を一枚の基板上に多数個製造した。
得られたホール素子の特性を測定したところ、室温下における素子抵抗値は参考例5と同様に平均250オームであった。1Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は0.1±1.4mVで極めて小さいことが分かった。また、入力電圧1V、0.1テスラの磁束密度の磁界でのホール電圧は185mVであった。ホール素子の入力抵抗の温度変化率は−0.5%/℃であり、−50℃の入力抵抗値は150℃の抵抗値の5倍以内であった。本発明の範囲外の薄膜の場合における抵抗の温度変化率−2.0%/℃と比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、ホール素子の入力抵抗が高く消費電力が少ない。
このホール素子は、SiのICの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、デジタル出力の磁気センサを製作した。得られたホール素子は−50℃から+150℃の温度範囲で安定にデジタル高感度磁気センサとして駆動できた。
[参考例7]
参考例4において、ドナーアトムをSiからSに変更した以外は参考例4と同様にして、薄膜がSでドーピングされた3端子の磁気抵抗素子を製造した。
このとき得られた薄膜の特性は参考例4とほぼ同一であった。また、参考例4と同様にして磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均110オームであった。1Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は0.1±0.9mVで極めて小さいことが分かった。磁界での感度を調べるために、磁気抵抗効果を調べた。0.1テスラの磁束密度の磁界での抵抗変化は9%であった。磁気抵抗素子の入力抵抗の温度変化率は−0.4%/℃であり、−50℃の入力抵抗値は150℃の抵抗値の5倍以内であった。
この磁気抵抗素子は、SiのICの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、デジタル出力の磁気センサを製作した。得られた磁気抵抗素子は−50℃から+150℃の温度範囲で安定にデジタル高感度磁気センサとして駆動できた。
[参考例8]
参考例4において、ドナーアトムをSiからSnに変更した以外は参考例4と同様にして、薄膜がSnでドーピングされた3端子の磁気抵抗素子を製造した。
このとき、得られた薄膜の特性は参考例4と同等の値が得られた。また、参考例4と同様にして磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均100オームであった。1Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は0.1±0.8mVで極めて小さいことが分かった。
磁界での感度を調べるために、磁気抵抗効果を調べた。0.1テスラの磁束密度の磁界での抵抗変化は9.0%であった。磁気抵抗素子の入力抵抗の温度変化率は−0.4%/℃であり、−50℃の入力抵抗値は150℃の抵抗値の5倍以内であった。本発明の範囲外の薄膜の場合における抵抗の温度変化率−2.0%/℃と比較して大幅に温度依存性を低減できた。
この磁気抵抗素子は、SiのICの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、デジタル出力の磁気センサを製作した。得られた磁気抵抗素子は−50℃から+150℃の温度範囲で安定にデジタル高感度磁気センサとして駆動できた。
[参考例9]
以下のようにして磁気抵抗素子を製造した。
表面が平滑な単結晶フェライト基板上にアルミナ薄膜をスパッター法で0.25ミクロン形成し、単結晶フェライト基板表面を絶縁性の表面とした。このフェライト基板の絶縁性表面上に、Ga0.8Al0.2As0.2Sb0.8の半導体絶縁層を超高真空中(2×10−8mbar)でMBE法により0.3ミクロンの厚さとなるように形成した。次に、超高真空中でInSb薄膜を厚さ0.3ミクロンとなるようにMBE法で形成した。ただし、MBE法による結晶成長と同時にSiをドーピングして薄膜を形成した。形成されたInSb薄膜の電子移動度は33,000cm/Vsec,電子濃度は7×1016/cmであった。次いで参考例4と同様にして、中間層として0.15ミクロンのAl0.9In0.1Sb層を形成し、参考例4と同様にして3端子の磁気抵抗素子を一枚の基板上に多数個製造した。
得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均100オームであった。1Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は0.1±1.2mVで極めて小さいことが分かった。磁界での感度を調べるために磁気抵抗効果を調べた。0.1テスラの磁束密度の磁界での抵抗変化は9%であった。
入力抵抗の温度変化は−0.4%/℃であり、−50℃の入力抵抗値は150℃の抵抗値の5倍以内であった。本発明の範囲外の薄膜の場合のおける抵抗の温度変化率−2.0%/℃と比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、磁気抵抗素子の入力抵抗が参考例4と比較して高く消費電力が少ない。
この磁気抵抗素子は、SiのICの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作した。得られた磁気抵抗素子は、−50℃から+150℃の温度範囲で安定にデジタル高感度磁気センサとして駆動できた。
[参考例10]
本参考例では、第9A図および第9B図に示すようなホール素子を製造した。この図において、説明を簡略化するために、前記第2A図および第2B図や他の図と同一機能には同一符号を付した。
第9A図は、本参考例のホール素子の平面図を示し、第9B図は、第9A図における線IXB−IXB′線に沿って切断したときの断面図を示す。第9A図および第9B図において、InGaAsSb薄膜2は絶縁性の基板1上に形成されている。かかる薄膜2の電子濃度は2.1×1016/cm以上であり、磁気センサーの−50℃における入力抵抗値は150℃における入力抵抗値の15倍以内である。図中、4は配線部であり、外部と接続するための電極5と感磁部6の動作層を接続する。感磁部6は磁気センサーとして磁界を検出する。
半導体薄膜層がSiでドーピングされた前記構成のホール素子を以下のようにして製造した。
表面が平滑な半絶縁性のGaAs基板上に、超高真空中(2×10−8mbar)で、1.0ミクロン厚のInSb薄膜を、参考例1に記載の装置を用いて、MBE法で形成した。ただし、MBEによる結晶成長と同時にSiをドーピングして薄膜を形成した。形成されたInSb薄膜の電子移動度は35000cm/Vsec、電子濃度は7×1016/cmであった。次いで、中間層としてGa0.9In0.1Sb層を厚さ0.15ミクロンとなるように形成した。中間層およびInSb薄膜を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、エッチングした。この中間層を有するInSb薄膜に複数の薄い金属薄膜からなる配線部、外部と接続するためのボンディング電極を形成した。
次に、ボンディング電極の表面のみに金層を形成して、中間層を有し、半導体薄膜がSiでドーピングされた本発明のホール素子を一枚の基板上に多数個製造した。
得られたホール素子の特性を測定したところ、室温下における素子の抵抗値は平均40オームであった。1Vの電圧を入力電極(例えば、第9A図の電極51、53)に加えたときの、出力側(第9A図の電極52、54)に電位差として現れるオフセット電圧の値は0.1±1.2mVで極めて小さいことが分かった。また、半導体薄膜の電子移動度が高いので磁界での感度も大きく、1Vの入力電圧で0.1テスラの磁束密度の磁界で得られたホール電圧は130mVであった。入力抵抗の温度変化率は−0.4%/℃であり、不純物をドーピングしない参考例10のInSb薄膜を用いた場合の抵抗の温度変化率−2.0%/℃と比較して大幅に温度依存性を低減することができた。
[実施例11]
以下のようにしてブリッジ状の磁気抵抗素子を製造した。
参考例10と同様にして、表面が平滑な半絶縁性のGaAs基板上に、参考例10と同一のSiをドーピングしたInSb薄膜および中間層を形成した。形成された1.0ミクロン厚のInSb薄膜の電子移動度は35,000cm/Vsec電子濃度は7×1016/cmであった。次いで、中間層およびInSb薄膜を所望の図5に示すようなパターンに形成するために、参考例10と同様にしてレジスト膜を形成しエッチングして、中間層を有するInSb薄膜に複数の薄い金属薄膜、すなわち、Cu/Niの二層からなるショートバー電極、配線部、およびCu/Ni/Auの三層からなるボンディング電極を形成した。
次に、参考例10と同様にして、ボンディング電極の表面のみに金層を形成した。このようにして、4個の磁気抵抗効果を生ずる素子が、第5A図および第5B図に示すようにブリッジ状に接続され、互いに隔辺の位置関係にある2個の抵抗素子部(互いに隣り合わない2個の抵抗素子部)が同時に同一の強度の磁界を垂直に受ける状態で平面上に配置されている構造の本発明の差動型磁気抵抗素子を一枚の基板上に多数個製造した。ただし、かかる磁気抵抗素子のショートバー電極間の長さLと横幅Wとの比L/W値は0.25で製造した。
得られた磁気抵抗素子の特性を測定したところ、室温下における素子の抵抗値は350オームであった。0.1テスラの磁束密度の磁界における抵抗変化率は9%であり、磁界における抵抗変化率が大きく感度が良好であることが分かった。1Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は0.1±1.2mVで極めて小さいことが分かった。また、単結晶薄膜を使用し、電子移動度が高いので磁界の抵抗変化率も大きく、歯車の歯の検出能が大きいことが示された。また素子の抵抗の温度変化率は−0.4%/℃であり、不純物をドーピングしないInSb薄膜の場合の抵抗の温度変化率−2.0%/℃と比較して大幅に温度依存性を低減することができた。本素子にSiのICの差動デジタル増幅器を接続し、一つのパッケージに形成したデジタル出力の磁気センサーは、歯車の歯の検出能が非常に優れていることが分かった。
[参考例12]
以下のようにして3端子の磁気抵抗素子を製造した。
参考例10と同様にして、GaAs基板上に微量のSnをドープした電子移動度50,000cm/Vsec、電子濃度4×1016/cmで、厚さ1.0ミクロンのInSb薄膜および厚さ0.2ミクロンのAl0.2In0.8Sbの中間層を形成した。次いで、中間層およびInSb薄膜を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、参考例10と同様にエッチングした。これに、複数の薄い金属薄膜からなるショートバー電極、配線部、ボンディング電極を形成するためのレジストパターンをフォトリソグラフィー工程により形成した。その後、参考例10と同様にして、ショートバー電極、複数の外部接続のための電極、および配線部を形成した。次に、参考例10と同様にしてボンディング電極の表面のみに金層を形成した。このようにして、3個のボンディング電極を有する第4図に示すような3端子の磁気抵抗素子を一枚の基板上に多数個製造した。ただし、かかる磁気抵抗素子のショートバー電極間の長さLと横幅Wとの比L/W値は0.25で製造した。
得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は810オームであった。1Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は0.1±2.1mVで極めて小さいことが分かった。また、単結晶薄膜を使用し、電子移動度が高いので磁界の抵抗変化率も大きく、0.1テスラの磁束密度の磁界において14%の抵抗変化が得られ、高抵抗であり、歯車の歯の検出能が極めて大きいことが示された。
本素子は、フォトリソグラフィーを応用したウェハープロセスで容易に製作でき、量産性があり、歩留まりも高いことが分かった。また、薄膜の感磁部即ち磁気抵抗素子部の膜厚が小さいので、抵抗値が室温で300オーム以上あり、消費電力も小さかった。
さらに、外部リードとの接続は量産性のある標準的な金ワイヤーによるワイヤーボンディングが可能である。得られた磁気抵抗素子は、ボンディング後のパッケージが樹脂モールドまたは細い金属パイプなどに埋め込まれてセンサーとして仕上げられることもよく行われる。さらに、本素子の差動出力信号を増幅する、デジタル増幅する制御回路と一緒にパッケージされることも行われる。その際、SiのICで制御回路を製作することも好ましく行われる。これは、回転する歯車の検出能が高く、回転速度等を検出する磁気センサーとなる。
[参考例13]
以下のようにして3端子の磁気抵抗素子を製造した。
表面が平滑な半絶縁性のGaAs基板上に、Ga0.7Al0.3As0.1Sb0.9の半導体絶縁層を超高真空中(2×10−8mbar)で、MBE法で0.3ミクロンとなるように形成した。その上に、厚さ0.3ミクロンのInSb薄膜をMBE法により形成した。ただし、MBEによる結晶成長と同時にSiをドーピングして薄膜を形成した。形成されたInSb薄膜の電子移動度は33,000cm/Vsec,電子濃度は7×1016/cmであった。次いで、中間層としてAl0.9In0.1Sb層を厚さ0.15ミクロンとなるように形成した。中間層およびInSb薄膜を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、エッチングした。これに、複数の薄い金属薄膜からなるショートバー電極、配線部、および外部と接続するためのボンディング電極を形成した。次いで、実施例11と同様にしてボンディング電極の表面のみに金層を形成し、3端子の磁気抵抗素子を一枚の基板上に多数個製造した。ただし、かかる磁気抵抗素子のショートバー電極間の長さLと横幅Wとの比L/W値は0.20で製造した。
得られた磁気抵抗素子の特性を測定したところ、室温下における素子の抵抗値は平均320オームであった。1Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は0.1±1.2mVで極めて小さいことが分かった。また、入力電圧1V、0.1テスラの磁束密度の磁界での抵抗変化は10%であった。また、入力抵抗の温度変化率は−0.4%/℃であり、不純物をドーピングしないInSb薄膜の場合の抵抗の温度変化率−2.0%/℃と比較して大幅に温度依存性を低減することができた。また、この場合は感磁部薄膜が薄くでき磁気抵抗素子の入力抵抗が高く消費電力が少ない。
[参考例14]
以下のようにして3端子の磁気抵抗素子を製造した。
参考例13と同様にして、GaAs基板上にGa0.7Al0.3As0.1Sb0.9半導体絶縁層を0.3ミクロンとなるように形成した。次いで、InSbとの格子定数の差を少なくするバッファー層としてAl0.9In0.1Sbを0.10ミクロンとなるように形成した。その上に、厚さ0.1ミクロンのSiをドーピングしたInSb薄膜および中間層として0.15ミクロンのAl0.9In0.1Sb膜を参考例13と同様にして形成した。形成されたInSb薄膜の電子移動度は41,000cm/Vsec,電子濃度は9×1016/cmであった。次いで、InSb薄膜等を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、エッチングした。その後、参考例13と同様にして、これに複数の薄い金属薄膜からなるショートバー電極、配線部、外部と接続するためのボンディング電極を形成した。次いで、参考例13と同様にしてボンディング電極の表面のみに金層を形成し、3端子の磁気抵抗素子を一枚の基板上に多数個製造した。
得られた素子の特性を測定したところ、1Vの電圧を入力電極に加えたときの出力側のオフセット電圧の値は0.1±1.4mVで極めて小さいことが分かった。入力電圧1V、0.1テスラの磁束密度の磁界での抵抗変化率は14%であった。また、入力抵抗の温度変化率は−0.5%/℃であり、本発明外の薄膜の場合の抵抗の温度変化率−2.0%/℃と比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、磁気抵抗素子の入力抵抗が高く消費電力が少ない。
[比較例1]
参考例14において、中間層を形成しなかった以外は参考例14と同様にして中間層を持たない比較用の3端子の磁気抵抗素子を製造した。得られた磁気抵抗素子について、参考例14と同様に特性の測定を行ったところ、電子移動度の低下に伴う感度低下が約35%あり、0.1テスラの磁束密度の磁界での抵抗変化は9%以下であった
[参考例15]
以下のようにして3端子の磁気抵抗素子を製造した。
参考例14と同様にして、GaAs基板上に、厚さ0.3ミクロンのGa0.7Al0.3As0.1Sb0.9の半導体絶縁層、InSbとの格子定数の差を少なくする層として0.10ミクロンのAl0.9In0.1Sbのバッファー層を形成した。ただし、中間層の特定部分、すなわち、InSb薄膜と接する部分で境界面からの深さが0.003ミクロンまでの部分に結晶成長と同時にSiをドーピングした。形成された薄膜の電子移動度は38,000cm/Vsec,電子濃度は9×1016/cmであった。次に、中間層およびInSb薄膜等を所望のパターンに形成するために、参考例14と同様にしてレジスト膜を形成しエッチングして、InSb薄膜上の中間層の上に複数の薄い金属薄膜からなるショートバー電極、配線部、および外部と接続するためのボンディング電極を形成した。次いで、参考例14と同様にして窒化シリコンの保護層を形成し、ボンディング電極部のみ窓開けした後、ボンディング電極の表面のみに金層を形成した。このようにして、3端子の磁気抵抗素子を一枚の基板上に多数個製造した。
得られた磁気抵抗素子の特性を測定したところ、1Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は0.1±1.4mVで極めて小さいことが分かった。また、入力電圧1V、0.1テスラの磁束密度の磁界での抵抗変化は12%であった。磁気抵抗素子の入力抵抗の温度変化率は−0.5%/℃であり、不純物をドーピングしないInSb薄膜の場合の抵抗の温度変化率−2.0%/℃と比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、磁気抵抗素子の入力抵抗が高く消費電力が少ない。
[参考例16]
参考例13において、ドナーアトムをSiからSに変更した以外は参考例13と同様にして、薄膜がSでドーピングされた3端子の磁気抵抗素子を製造した。
このとき得られた薄膜の特性は参考例13とほぼ同一であった。また、参考例13と同様にして磁気抵抗素子の特性を測定したところ、室温下における素子の抵抗値は平均300オームであった。1Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は0.1±0.2mVで極めて小さいことが分かった。磁界での抵抗変化は9%であった。磁気抵抗素子の入力抵抗の温度変化率は−0.4%/℃であり、−50℃の入力抵抗値は150℃の抵抗値の5倍以内であった。不純物をドーピングしないInSb薄膜の場合の抵抗の温度変化率−2.0%/℃と比較して抵抗値の温度変化を1/5に減少でき、大幅に温度依存性を低減することができた。
この磁気抵抗素子は、SiのICの制御回路と一緒にパッケージして増幅回路付きの磁気センサー、デジタル出力の磁気センサーを製造した。得られた抵抗素子は−50℃から150℃の温度範囲で安定にデジタル高感度磁気センサーとして駆動できた。
[参考例17]
本参考例では、第10A図および第10B図に示すような2端子の磁気抵抗素子を製造した。この図において、説明を簡略化するために、前述の各図に示した構造と同一機能を有するものには同一符号を付した。
第10B図は2個の外部接続用電極を有する本参考例の2端子の磁気抵抗素子の平面図を示し、第10A図は第10B図の磁気抵抗素子をXA−XA′線に沿って切断したときの断面図を示す。基板1上にInAsSb薄膜2、磁気抵抗効果素子部21、および外部接続のための電極5が形成されている。6は磁気センサーとして磁界を検出するための感磁部を示す。10は、InGaAsSb薄膜の磁気抵抗効果を大きくするため、感磁部のInGaAsSbにオーミック接触して形成した高導電性の部分で、ショートバー電極である。ショートバー電極は、通常、動作層とオーミック接触できる金属薄膜で作られ、多層でも単層でもよい。なお、前記InAsSb薄膜2にSi等のドナーアトム12をドーピングしてもよい。また、動作層上に形成される電極および配線部の最上面は、金でなくてもよい。
係る構成の磁気抵抗素子を以下のようにして製造した。
参考例10と同様の方法で、GaAs基板上に微量のSnをドープして、電子移動度51,000cm/Vsec、電子濃度4×1016/cm、厚さ1.0ミクロンのInSb薄膜および厚さ0.2ミクロンのAl0.2In0.8Sbの中間層を形成した。次いで、中間層およびInSb薄膜を所望の第10A図および第10B図に示したようなパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、参考例10と同様にエッチングした。これに、複数の薄い金属薄膜からなるショートバー電極、配線部、ボンディング電極を形成するためのレジストパターンをフォトリソグラフィー工程により形成した。その後、参考例10と同様にして、ショートバー電極、複数の外部接続のための電極、および配線部を形成した。次に、参考例10と同様にしてボンディング電極の表面のみに金層を形成した。このようにして、第10A図および第10B図に示すような2端子の磁気抵抗素子を一枚の基板上に多数個製造した。ただし、かかる磁気抵抗素子のショートバー電極間の長さLと幅Wとの比L/W値は0.20で製造した。
得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は500オームであった。また、単結晶薄膜を使用し、電子移動度が高いので磁界の抵抗変化率も大きく、0.1テスラの磁束密度下において、15%の抵抗変化率が得られた。したがって、歯車の歯の検出能が極めて大きいことが分かった。
本素子は、フォトリソグラフィーを応用したウェハープロセスで容易に製作でき、量産性があり、歩留まりも高いことが分かった。
さらに、外部リードとの接続は量産性のある標準的な金ワイヤーによるワイヤーボンディングが可能である。得られた磁気抵抗素子は、ボンディング後のパッケージが樹脂モールドまたは細い金属パイプなどに埋め込まれてセンサーとして仕上げられることもよく行われる。さらに、本素子とSiのIC上に形成した固定抵抗素子を接続して構成された回路で得られる差動出力信号を増幅する、デジタル増幅する制御回路と一緒にパッケージされることも行われる。その際、制御回路は、固定抵抗素子と同じSiのICチップ上に製作することも好ましく行われる。
[参考例18]
以下のようにして3端子の磁気抵抗素子を作製した。
表面が平滑なNi−Zn系単結晶フェライト基板上にアルミナの薄膜をスパッター法で0.25ミクロン形成し、フェライト基板表面を絶縁性の表面とした。
このフェライト基板の絶縁性表面上に、Ga0.8Al0.2As0.2Sb0.8の半導体絶縁層を超高真空中(2×10−8mbar)で、MBE法により0.3ミクロンの厚さとなるように形成した。次に、その上に、超真空中でInSb薄膜を厚さ0.3ミクロンとなるようにMBE法で形成した。ただし、MBE法による結晶成長と同時にSnをドーピングして薄膜を形成した。形成されたInSb薄膜の電子移動度は33,000cm/Vsec,電子濃度は8×1016/cmあった。次いで、中間層として0.15ミクロンのAl0.9In0.1Sbを形成した。その後、参考例14;5と同様にして、表面に保護層として窒化シリコン層を有する3端子の磁気抵抗素子を一枚の基板上に多数個製造した。
得られた磁気抵抗素子の特性を測定したところ、室温下における素子の抵抗値は平均320オームであった。1Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は0.1±1.2mVで極めて小さいことが分かった。磁界での感度を調べるために磁気抵抗効果を調べた。0.1テスラの磁束密度の磁界での抵抗変化は9%であった。また、入力抵抗の温度変化は−0.4%/℃であり、−50℃の入力抵抗値は150℃の抵抗値の5倍以内であった。不純物をドーピングしないInSb薄膜の場合の抵抗の温度変化率−2.0%/℃と比較して大幅に温度依存性を低減することができた。またこの場合は感磁部薄膜が薄くでき磁気抵抗素子の入力抵抗が高く消費電力が少ない。
この磁気抵抗素子は、SiのICの制御回路と一緒にパッケージして増幅回路付きの磁気センサー、即ち、デジタル出力の磁気センサーを製作した。得られた磁気抵抗素子は、−50℃〜+150℃の温度範囲内で安定にデジタル高感度磁気センサーとして駆動できた。
[比較例2]
参考例18において、中間層を形成しなかった以外は参考例18と同様にして、中間層を持たない比較用の3端子の磁気抵抗素子を製造した。得られた磁気抵抗素子について参考例18と同様に特性の測定を行ったところ、磁気抵抗素子は、電子移動度の低下に伴う感度低下が約30%あり、磁気抵抗効果による抵抗変化は6%であった。
以上説明したように、本発明においては中間層を設けることにより、保護膜の形成による電子移動度の低下を極めて少なくすることができ、高感度の磁気センサーを製造することができた。
本発明の磁気センサは、温度による素子抵抗値の変動やオフセットドリフトが少なく、高感度で微少磁界の測定が可能であり、また素子固有のノイズが少ない。この結果、室温周辺はもちろん低温度から高温度までの広い温度範囲を簡単な駆動回路で駆動できる磁気センサを実現した。本発明の磁気センサは、ギヤなどの回転検出も高感度で検出できる。
また、薄膜を感磁部に使用しており、フォトリソグラフィー工程を利用して感磁部薄膜を製作するので、パターン精度が良く、オフセット電圧も小さい。さらに、感磁部薄膜の組成設定またはドーピングにより、磁気センサの入力抵抗値の温度変化を少なくでき、磁気センサ出力を増幅し、または磁気センサに電力を供給する増幅制御を含む駆動回路の負荷電流を低減でき、駆動回路の小型化も可能である。さらに、増幅制御回路が小型化できるため磁気センサチップとの一体化したパッケージが可能であり、小型でデジタル出力またはリニアー出力の得られる磁気センサ(いわゆる磁気センサIC)としても使用可能である。
特に、SiのLSIの駆動増幅回路素子と本発明の磁気センサを一体化してパッケージした素子は本発明の範囲であり、磁気を検出してデジタル信号を出力する小型磁気センサが製作でき、きわめて汎用性が高く、小型の無接触センサとしての用途が広い。また、高速の回転検出にも使える磁気センサである。
InSb薄膜の抵抗値の温度依存性を示すグラフである。 本発明のホール素子の平面図である。 ホール素子の断面図である。 本発明のホール素子がリードと接続され、樹脂パッケージされた状態を模式的に示す断面図である。 本発明の3端子の磁気抵抗素子の一態様を模式的に示した図である。 本発明の磁気抵抗素子の一態様を示す平面図である。 図5Aにしめした磁気抵抗素子の断面図である。 本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。 本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。 本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。 本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。 本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。 本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。 シリコン集積回路チップと一緒にパッケージされた状態の磁気センサの回路図である。 本発明の参考例10で形成したホール素子の平面図である。 図9Aで示したホール素子の断面図である。 本発明の参考例18で形成した2端子の磁気抵抗素子の断面図である。 図10Aで示した磁気抵抗素子の平面図である。
符号の説明
1 基板
2 InGaAsSb薄膜
3 保護膜
4 配線部
5(51,52,53,54) 電極
6(61,62,63,64) 磁気抵抗素子部
10 ショートバー電極
21 磁気抵抗効果素子部

Claims (5)

  1. 平滑な基板表面上に、半導体薄膜からなる4個の磁気抵抗効果を生じる素子部、配線部、およびボンディング電極を有し、4個の磁気抵抗効果を生じる素子部がブリッジ構造で接続され、該4個の素子部のうち前記ブリッジ構造の隔辺の位置関係にある2個の素子部が同時に同一強度の磁界を垂直に受ける状態で配置されており、前記素子部と前記ボンディング電極とは前記配線部で接続されていることを特徴とする半導体磁気抵抗装置。
  2. 前記配線部が交差していないことを特徴とする請求項1に記載の半導体磁気抵抗装置。
  3. 前記4つの素子部を接続している接続点から前記ボンディング電極までの配線部の抵抗値がそれぞれ等しくなるように形成されていることを特徴とする請求項1または2に記載の半導体磁気抵抗装置。
  4. 前記半導体薄膜は、基板上に直接形成された一層構成のInGa1−xAsSb1−y(0<x≦1,0≦y≦1)薄膜層であって、前記薄膜層に、Si、Te、S、Sn、GeおよびSeからなる群から選ばれる少なくとも1種のドナーアトムを含むことを特徴とする請求項1から3のいずれかに記載の半導体磁気抵抗装置。
  5. 前記半導体薄膜は、基板上に直接形成された一層構成のInGa1−xAsSb1−y(0<x≦1,0≦y≦1)薄膜層であって、該薄膜層が2.1×1016/cm以上の電子濃度を有し、さらに、該薄膜層の電子移動度μ(cm/V・s)と電子濃度n(1/cm)の関係が、
    Log10(n)+4.5×10−5×μ≧18.0
    を満たすことを特徴とする請求項1から3のいずれかに記載の半導体磁気抵抗装置。
JP2006293137A 1998-08-07 2006-10-27 半導体磁気抵抗装置 Expired - Fee Related JP4764311B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006293137A JP4764311B2 (ja) 1998-08-07 2006-10-27 半導体磁気抵抗装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1998225008 1998-08-07
JP22500898 1998-08-07
JP1998239225 1998-08-25
JP23922598 1998-08-25
JP2006293137A JP4764311B2 (ja) 1998-08-07 2006-10-27 半導体磁気抵抗装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000564243A Division JP3916870B2 (ja) 1998-08-07 1999-08-06 磁気センサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2007078700A true JP2007078700A (ja) 2007-03-29
JP4764311B2 JP4764311B2 (ja) 2011-08-31

Family

ID=37939155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006293137A Expired - Fee Related JP4764311B2 (ja) 1998-08-07 2006-10-27 半導体磁気抵抗装置

Country Status (1)

Country Link
JP (1) JP4764311B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016630A (ja) * 2011-07-04 2013-01-24 Yamanashi Nippon Denki Kk 磁気抵抗効果素子及びこれを用いた磁気センサ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63193866U (ja) * 1987-05-29 1988-12-14
JPH02300681A (ja) * 1989-05-16 1990-12-12 Matsushita Electric Ind Co Ltd 強磁性抵抗素子とそれを用いた磁気センサ
JPH03288483A (ja) * 1990-04-04 1991-12-18 Asahi Chem Ind Co Ltd InAsホール効果素子
JPH0677556A (ja) * 1991-07-16 1994-03-18 Asahi Chem Ind Co Ltd 半導体センサおよびその製造方法
JPH0888423A (ja) * 1994-09-19 1996-04-02 Asahi Chem Ind Co Ltd 磁気センサ
JPH08242027A (ja) * 1995-03-03 1996-09-17 Mitsubishi Electric Corp 磁気抵抗素子回路
JPH09219547A (ja) * 1996-02-09 1997-08-19 Sony Corp 磁気抵抗素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63193866U (ja) * 1987-05-29 1988-12-14
JPH02300681A (ja) * 1989-05-16 1990-12-12 Matsushita Electric Ind Co Ltd 強磁性抵抗素子とそれを用いた磁気センサ
JPH03288483A (ja) * 1990-04-04 1991-12-18 Asahi Chem Ind Co Ltd InAsホール効果素子
JPH0677556A (ja) * 1991-07-16 1994-03-18 Asahi Chem Ind Co Ltd 半導体センサおよびその製造方法
JPH0888423A (ja) * 1994-09-19 1996-04-02 Asahi Chem Ind Co Ltd 磁気センサ
JPH08242027A (ja) * 1995-03-03 1996-09-17 Mitsubishi Electric Corp 磁気抵抗素子回路
JPH09219547A (ja) * 1996-02-09 1997-08-19 Sony Corp 磁気抵抗素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016630A (ja) * 2011-07-04 2013-01-24 Yamanashi Nippon Denki Kk 磁気抵抗効果素子及びこれを用いた磁気センサ

Also Published As

Publication number Publication date
JP4764311B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
JP3916870B2 (ja) 磁気センサおよびその製造方法
JP5536339B2 (ja) 薄膜積層体及びそれを用いた薄膜磁気センサ並びにその製造方法
KR960001197B1 (ko) 반도체 센서 및 그 제조방법
JP5079525B2 (ja) 薄膜積層体及びそれを用いたInSb薄膜磁気センサ並びにその製造方法
US20020093332A1 (en) Magnetic field sensor with tailored magnetic response
US4978938A (en) Magnetoresistor
EP0450601B1 (en) Magnetoelectric transducer and process for producing the same
JP4891425B2 (ja) ホール素子
JP2793440B2 (ja) 磁気センサおよびその製造方法
JP5048033B2 (ja) 半導体薄膜素子の製造方法
JP2002299599A (ja) 集積化磁気センサ及びその製造方法
JPH04106988A (ja) InAsホール素子
KR100699965B1 (ko) 자기 센서 및 그 제조 방법
JP4764311B2 (ja) 半導体磁気抵抗装置
JP3069545B2 (ja) 化合物半導体を含む積層体およびその製造方法
JP2000138403A (ja) 薄膜磁気センサ―
KR930000825B1 (ko) 개선된 자기저항기
JPH0870146A (ja) 磁気センサ
Freller et al. Galvanomagnetic thin film devices
JP2000277830A (ja) 半導体薄膜素子
JP2010093213A (ja) 半導体素子
JP2005337865A (ja) 磁性体検出器
JP2003218423A (ja) 化合物半導体積層構造体および磁気センサ
JPH0670262U (ja) ヘテロ接合ホール素子
JPH04179289A (ja) 磁気抵抗素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100311

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

LAPS Cancellation because of no payment of annual fees