JPH04106988A - ＩｎＡｓホール素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野］ 本発明は、強磁性材料による磁気増幅効果により高感度
で、かつ１００°Ｃ以上の高温での使用に耐え得る、抵
抗値の温度変化の極めて小さい新規な二層構造をもつＩ
ｎＡｓホール素子に関する。

〔従来の技術〕

従来、弱い磁界を検出可能なホール素子とじては高感度
なＩｎＳｂホール素子が広く使用されている。

しかしＩｎＳｂは室温付近で真性領域にあることから、
素子抵抗の温度特性が悪く、一定電圧の入力で使用する
と抵抗値の低下により発熱量が増大し素子温度が上昇し
更に抵抗値を下げるという自己暴走的なモードがあり、
ホール素子駆動上の大きな欠点となっていた。このため
一般にＩｎＳｂホール素子は１００°Ｃ以上での使用は
不可能となっており、１００°Ｃ以上において使用可能
で、かつＩｎＳｂホール素子と同しヘルの１８０ｍＶ１
５００Ｇ以上の出力を得ることのできるホール素子は従
来、存在しなかった。

また、従来のＩｎＡｓホール素子としては、単結晶のＩ
ｎＡｓをつくり、これをスライスし、ついで研磨により
薄くした材料を用いるもの、またはマイカ基板上に蒸着
したＩｎＡｓ多結晶薄膜をはがしてフェライト等の基板
上に接着したものを用いるもの、またはＧａＡｓ基板上
に成長させたＩｎＡｓ′Ｆｉｉ膜を用いるもの等があっ
た。

しかし、上に述べた第一のものは、温度特性等は優れた
ものができるが、工業的に一定の厚さでＩｎＡｓ薄膜を
製作することや、それを１μｍまたはそれ以下の厚さに
することが非常に難しく量産的でなかった。第二のもの
では、ＩｎＡｓ薄膜の厚さは一定にそろえられるが、薄
膜と基板の間Ｓこ接着剤として有機物の絶縁層が直接形
成されるため、１００゛Ｃをこえる高温で動作させるＩ
ｎＡｓホール素子としては好ましいものでなかった。

また第三のものは、ＩｎＡｓの薄膜をホール素子として
利用すると抵抗値の温度変化が大きく、すなわち、６０
°Ｃ付近から抵抗値が温度の上昇とともに低下してゆく
特性をもっていた。このためこの材料を用いたホール素
子においてもＩｎＳｂと同様に１００　’Ｃをこえて一
定電圧の入力で使用すると、上述の抵抗値の低下により
発熱量が増大し素子温度が上昇し更に抵抗値を下げると
いう自己暴走的なモードがあり、１００　’Ｃ以上での
ホール素子駆動上の問題となっていた。したがって６０
°Ｃ以上で負である抵抗値の温度係数をほとんど零もし
くは正にすることによりこの欠点を改善することが従来
より要求されていた。

一般にはキャリアー濃度を増やして抵抗値の温度変化を
少なくする二とが可能であるか、実用素子として駆動条
件から決まるソート抵抗値シこ下限があるためキャリア
ー濃度ｎ５こは上限があり、キャリアー濃度を大きくす
ることによってだけでは、室温から１００”Ｃ付近まで
しか抵抗値の温度変化を少なくすることは期待できない
。電子濃度の温度変化の他に電子移動度の温度変化が１
００°Ｃ以上ではかなり大きく、このため、抵抗値の温
度変化を後者が支配するようになる。従って従来の技術
では厚さ１．４μｍ以下のＩｎＡｓ薄膜の温度変化を１
００°Ｃ以上においても小さくする技術は見いだされて
いなかった。すなわち実用的なホール素子を製作するの
に好都合の厚さ１．４μｍ以下のＩｎＡｓ薄膜において
、６０°Ｃ以上での抵抗値の温度変化を小さくすること
や温度の上昇にともなう抵抗値の低下をなくすことは望
まれていたが従来未踏の技術であった。

また、実用ホール素子の製作において、利用上の利便さ
やコストの要求から小型のホール素子チンブを作ろうと
すると、消費電カシこよる発熱が微小な部位に集中する
。このため抵抗値の温度変化をできるだけおさえ、理想
的には温度上昇とともに抵抗値が下がらなくする必要が
あるが、現在まで実現されていない。

〔本発明が解決しようとする課題］ 本発明の目的は以上説明した問題点を解消し、磁気増幅
効果によりＩｎＳｂホール素子をしのく高感度特性を持
ち、かつ１００°Ｃ以上の温度まで使用できるＩｎＡｓ
ホール素子を提供することにある。

〔課題を解決するための手段〕

このような問題点を解決するために本発明者は、基板上
にエピタキシャル成長させたＩｎＡｓ薄膜に対して、電
子輸送現象の解析と特性改善を試みた。

すなわち基板とＩｎＡｓ層との界面の格子不整合によっ
て界面に近い部分のＩｎＡｓの格子が乱れるが、この部
分の電気伝導に関する寄与が少な（なるような素子構造
を検討した。

実際には本発明者はＧａＡｓ上に成長させた厚さ１４６
ｍ以下のＩｎＡｓ薄膜に、ＩｎＡｓのドナー不純物とし
て作用するＳｉのドープを試みた。その結果、Ｓｌのト
ープ量の増大とともにＩｎＡｓ　”７７！膜中の電子濃
度が大きくなるとともに電子移動度の値が同一の結晶成
長条件にも関わらず電子濃度とともム二大きくなるとい
う現象（第１表）と電子移動度の温度変化が太き（かわ
るという現象を見いだした。

第　　１　　表 ＩｎＡｓ薄膜の電子濃度と電子移動度の関係膜厚：０，
４μｍ （基板：　ＧａＡｓ半絶縁性基板） ＊　電子濃度はホール測定から求めた。

第２表にＩｎＡｓ中のＳｉがドープされた位置と電子移
動度の関係を示す。

第２表 Ｓｉのトープ部位と１ｎＡｓ薄膜の電子移動度の関係膜
厚：０．４μｍ ドーパント：Ｓｉ （基板：　ＧａＡｓ半絶縁性基板） 第２表によれば、表面近くにＳｉをドープしたＩｎＡｓ
薄膜（Ｎｏ、４）は高い電子移動度を示しており、Ｓｉ
のドーピングによりＩｎＡｓ薄膜の電子移動度が大きく
向上していることがわかる。一方Ｓｉを基板との界面付
近にドープした場合（Ｎｏ、２）は電子移動度の向上は
みられていない。さらに、全体に均一にＳｉをドープし
た場合（Ｎｏ、３）は電子移動度の大きな向上がみられ
る。このことから、ＩｎＡｓ３膜は厚さ方向に電子移動
度の大きな変化があることか予想される。つまり基板と
の界面近くはＳｉをドビングしても低い電子移動度を示
すか、基板との界面からある程度以上離れた部分にＳｉ
をドープすると大きな電子移動度を示すことから、Ｓｌ
のドーピングによりＩｎＡｓ薄膜が、高い電子移動度を
もつ部分と低い電子移動度をもつ部分の二層の構造をも
つことかわかる。

すなわち、基板の界面近くは電子移動度が小さく、界面
よりはなれた部分（表面も含む）は電子移動度が極めて
大きい構造となっている。また界面より０．１μｍまで
は電子移動度の低い層（以下“Ａ層″“という。）で、
０．１　μｍを境界として表面までは電子移動度の極め
て大きい層（以下８層”という。）があり二層の電子移
動度部が形成されている。

（以下余白） 第　　３　　表 ＳｌをドープしたＩｎＡｓ薄膜の特性と膜厚の関係＊Ａ
層の電子移動度が３，０００ｃＩＩｌ／Ｖｓと仮定し、
かつ、測定値がＡ層とＢ層の電子移動度の平均値と仮定
した。

第３表にはＳｉをドープしたＩｎＡｓ薄膜の膜厚と電子
移動度の関係及び基板の界面に近い低い電子移動度部の
電子移動度が膜厚に関係なく　３．０００ｃ＋ｆｌ／Ｖ
ｓとしたときのＢ層の電子移動度を示す。

第３表より、ＳｉをドープしたＩｎＡｓ薄膜の膜厚が厚
くなるにしたがい電子移動度が大きくなることがわかる
が、その値は０．１μｍと０．２μｍの間で急激にかわ
っており、変化高はこのとき最大である。従って電子移
動度はＩｎＡｓ薄膜の厚さが０．２μｍをこ−えると二
層の構造となっている。このことは厚いＩｎＡｓ薄膜を
エンチングにより薄くしていくことによっても検証でき
る。本発明者が作製じた上述のごとき二層構造のＩｎＡ
ｓ薄膜のＢ層部はホール効果に寄与する割合が大きく、
ドナー不純物のドーピングにより電子移動度が向上して
おり、かつこの部分を走る電子数も従来のＩｎＡｓ：］
ｉ膜に比べて増大しており、薄膜の電気伝導はこの部分
が主である。この結果ＩｎＡｓ１膜の特性は大幅に改善
された。

第５図にはこのようなＩｎＡｓ薄膜の電子移動度の温度
変化を示し、従来例と比較した。また第６図には抵抗率
の温度特性を示し、従来例と比較した。

従来技術のＩｎＡｓ″ｉｉｉ膜に比べ、高温部において
抵抗率の温度変化が大幅に小さくなっている。しかも１
５０°Ｃという高温まで抵抗率がほぼ一定であるという
従来にない特性を示している。本発明者は、このような
ＩｎＡｓ薄膜と強磁性体による磁気増幅効果を組み合わ
せた高感度で、かつ温度特性の優れたホール素子を作製
した。

すなわち、本発明のＩｎＡｓホール素子は、基板上に成
長させた厚さ０．２〜１．４　μｍで、二層構造の電子
移動度部を有し、少なくとも咳高い電子移動度部は、キ
ャリア濃度４×１０１６〜８ｘｌＯＩ７個／Ｃゴの範囲
でトナー不純物がドープされているＩｎＡｓエピタキシ
ャル薄膜を感磁部として用いており、二〇感磁部の少な
くとも一方に強磁性材料を配置した構造を有する。この
素子は、良好なＩｎＡｓ薄膜の抵抗値の温度特性を受は
継くとともに、磁気増幅による高感度を実現している。

〔作　用〕

この結果、本発明のＩｎＡｓホール素子は、磁気増幅型
のＩｎＳｂホール素子に並ぶ高感度・高出力を有すると
ともに、−４０°Ｃより１５０°Ｃまて入力抵抗の低下
はほとんどなく、従って定電圧駆動上での大きな問題が
解決した。

すなわち、ＩｎＳｂホール素子をしのぐ高感度特性を持
ち、かつ１００°Ｃ以上の温度領域においても使用可能
なＩｎＡｓホール素子を実現した。

（実施例〕 第４図は、ＭＢＥ法で作製した基板の界面近くの低い電
子移動度部と界面よりはなれた高い電子移動度部の二層
構造を有するＩｎＡｓ薄膜を示す。１は基板を示し、２
はＩｎＡｓ薄膜で二層の構造をしており、２１は低い電
子移動度のＡＮ、２２１よ高い電子移動度のＢ層を示す
。また３はドナー不純物を示す。第１図には本発明の二
層の電子移動度層を有するＩｎＡｓ薄膜を感磁部として
用いた磁気増幅構造を持つホール素子の１例を示す。（
ａ）は本発明のホール素子の構造を示す。上面図であり
、（ｂ）はその断面図である。また第２図は第１図のホ
ール素子のモールドした構造を示すものである。４はホ
ル素子の電極を示し、５はホール素子の感磁部を示す。

更に６はモールド樹脂、７は、Ａｕワイヤー８はリード
線を示す。また１０は磁気増幅効果を持たせるために配
置された強磁性材料を示す。本例ではホール素子の磁気
増幅効果を持たせるために用いられる強磁性材料１０は
、一般に透磁率の高い材料で、残留磁化の少ないものな
ら何でも良い。

好ましくは、フェライトやパーマロイ等が用いられるが
、これらの粉末をエポキシ樹脂、シリコン樹脂等に混ぜ
て硬化させ、透磁率を向上させた材料もよく用いられる
。また第３図に示すように、磁気増幅効果を高めるため
に感磁部を第２の強磁性材料１０ではさむように配置し
てもよい。強磁性材料の配置の仕方は磁気増幅効果を持
たせるために感磁部に近接して配置する。第１０図乃至
第１３図に他のいくつかの試作例を示す。

本発明で重要な役割を果たす不純物原子としては一般に
ＩｎＡｓにドナー不純物として作用するものなら何でも
良く、特にＳｉ、　Ｓ、　Ｇｅ等は好ましい。

そのドーピング量は少なくともキャリア濃度として４×
１０１６個／ｃｍ以上が必要である。またドナ原子が高
電子移動度部のみにドープされていることが特に好まし
い。

試作例１ 半絶縁性で厚さ０．３ｍｍ、片面を鏡面研磨した直径２
インチのＧａＡｓ基板を１２枚セットしたホルダを基板
導入室よ／′Ｊ準備室を通して大型の分子線エピタキシ
ー装置の超高真空である成長室ヘセノトした。この基板
ホルダーを水平回転させるとともにＧａＡｓ基板を基板
加熱ヒーターにより輻射加熱し、基板の鏡面側に対向し
て装着されているＩｎ、　ＡｓおよびＳｉの蒸発源より
、まず、ＩｎとＡｓを５分間蒸発させた。その後、２分
間Ａｓのみを蒸発させ結晶成長の中断を行った。２分間
の成長中断後、Ｉｎ、　ＡｓおよびドーパントのＳｉを
１５分間蒸発させ、ＳｉをドブしたＩｎＡｓ単結晶で、
０．４　μｍ厚さの薄膜をＧａＡｓの基板の鏡面側に成
長させた。基板の冷却後、この基板を分子線エピタキシ
ー装置より取り出して特性を測定したところ、シート抵
抗１３０Ω、電子移動度１４，５００　ｃｔＡ／νＳで
あった。

このようにして、第４図（ａ）に示したＩｎＡｓ薄膜を
試作した。基板の界面近くは低電子移動度であり、表面
近くは高電子移動度であって、高電子移動度部にはＳｉ
がドナー不純物としてドープされている。

次にこのＧａＡｓ基板上に成長したＩｎＡｓ薄膜の表面
にフォトリソグラフィーの手法によりレジストパターン
を所要の形状で形成じだのち、電極となる金属層を形成
し、−かるのちレジストを除去した。

次いで表面に第２回目のレジストパターンをフォトリソ
グラフィーの手法により形成した。二のレノストをマス
クとして、ウェットエツチングにより、＋ｎＡｓ上−二
形成′−た電極層の一部とＩｎＡｓ薄膜をメサエッチン
グした。さらに、全面に絶縁層として　Ｓｉ３Ｎ、をプ
ラズマＣＶＤ法により基板加熱温度３００°Ｃで形成し
た。前述のフォトリソグラフィ法によりレジストパター
ンを形成し、電極部上のＳｉ３Ｎ４を反応性イオンエツ
チングにより除去した。これらの工程Ｓこより、１枚の
基板上に約２，５００個の第１図（ａ）　！こ示したよ
うなホール素子パターンを作製した。

次にこの基板を裏面より研磨することで基板の厚みを１
２０μｍとした後、エポキン樹脂を用いて厚さ３００μ
ｍのフェライトを基板の裏面に接着した。続いてダイシ
ングソーにより個々のホール素子チップＧこ切断し、第
１図（ａ）、（ｂ）　５こ示すような本発明のホール素
子を製作した。次に自動ダイポンダークこよりリート上
２ここのチ２・プをダイボンド巳、自動ワイヤーボンダ
ーでリードとホール素子の電極部をＡｕワイヤーで接続
巳だ。ついでホール素子のチップ表面シこシリコン樹脂
を付着させ保護シたあと、トランスファーモールダーに
よりエポキシモールドした。次りこ、このモールドされ
た素子のダイバーカット、リードカットを行い、個々の
樹脂モールドされた第２図に示したようなホール素子に
仕上げた。

こうして製作したホール素子の代表的な特性を第４表に
示す。

第４表 ＩｎＡｓホール素子の代表的な特性 測定　本発明：　ＩｎＡｓ　　６Ｖ　・５００Ｇ従　来
：　ＩｎＳｂ　ＩＶ　・５００Ｇ磁気増幅構造を持たな
い素子に較べて、磁気増幅効果Ｑこより　１．６倍の高
感度化が実現されており、室温ｔｗ　ｄ層する定格駆動
条件でＩｎＳｂホール素子と同等の出力が得ちれた。ま
た、その温度特性を示したのが、第７図、第８図および
第９図である。第７図は、本発明の１ｎＡｓホール素子
の入力抵抗値の温度変化の様子を示した図であり、第６
図の薄膜での特性を反映して、大幅りこ温度変化か小さ
くなっていることを示している。ここで、（イ）の線）
よ本発明のＩｎＡｓホール素子の抵抗値の温度特性を示
し、（Ｄ）は従来技術のそれを示している。１００°Ｃ
以上において大幅にβρが小さくなり、かつβρ≧０で
ある。これは、第４図及び第５図に示じた二層構造の電
子移動度部を有するＩｎＡｓ薄膜のμ、の温度変化を反
映したものである。第７図から本発明のホール素子の入
力抵抗値は１５０°Ｃまで低下することなく、第８図及
び第９図からホール出力電圧の温度変化も１５０°Ｃま
で、小さな値を示すことが明らかとなった。

また温度による抵抗値の変化が小さく、はぼ−定値のま
まであるため不平衡電圧の温度変化も従来のホール素子
に比べ極めて小さくなった。

試作例２ 試作例にこ於いて、ダイボンド、ワイヤーボンド後の素
子感磁部上面にシリコン樹脂を用いて０、１５ｓ角の立
方体形状のフェライトチップを接着した。ついで、トラ
ンスファーモールドを行ない、第３図に示すような両面
Ｑこ磁性体片を配置したホル素子を試作した。特性を測
定し、第５表に示すような結果を得た。

第５表 測定　本発明：　ＩｎＡｓ　　６Ｖ　・５００Ｇ従来：
　ＩｎＳｂ　ＩＶ　・５００Ｇ 第２の強磁性材料の配置により、ＩｎＳｂに較べて２．
５倍程度の高感度化が実現された。

試作例３ 試作例１に於いて、ダイボンド、ワイヤーボンド後の素
子感磁部上面に、シリコン樹脂にフェライトの粉末を９
０重量％で混合したものを滴化した後、硬化させた。つ
いでトランスファーモールドを行ない第１０回コニ示す
ような素子を試作じ特性を測定し、第６表己こ示す結果
を得た。

第　　６　　表 第２の強磁性材料の配置により、ＩｎＳｂに較べて１．
６倍程度の高感度化が実現された。

〔発明の効果］ 以上説明したように、本発明のＩｎＡｓホール素子は、
従来技術では１００°Ｃが限界であった使用温度範囲に
対して室温より１５０”Ｃという高温まで安定に動作す
ることを可能としたものであり、かつＩｎＳｂホール素
子と同等の高感度高出力特性を実現したものである。

【図面の簡単な説明】

第１図は本発明の基板上乙こ成長させた二層の電子移動
度層を有するＩｎＡｓ薄膜を感磁部として用いた磁気増
幅構造を持つホール素子の構造図を示し、（ａ）は上面
図、（ｂ）は断面図を示す。 第２図は第１図のホール素子をモールドした断面図、第
３図は第２の強磁性材料を配置巳たポール素子の構造図
、第４図は基板の界面近くの低い電子移動度部（Ａ層）
と界面より離れた高い電子移動度部（Ｂ層）の二層構造
を有するＩｎＡｓ薄膜を示し、（ａＪはＢ層のみ不純物
をドープしたもの、（ｂ）はＡ層、Ｂ層とも不純物をド
ープしたものを示す。 第５図は本発明のＩｎＡｓ１７膜の電子移動度の温度変
化を示すグラフ、第６図は本発明のＩｎＡｓ薄膜の抵抗
率の温度変化を示すグラフ、第７図は、本発明のＩｎＡ
ｓホール素子の抵抗値の温度変化を示すグラフ、第８図
及び第９図は本発明のＩｎへＳホール素子のホール出力
電圧の温度変化を定電圧駆動と定電流駆動でそれぞれ示
したグラフ、第１０図、第１１図、第１２図及び第１３
図は本発明の他の試作例を示す構造図である。 ■一基板、２−　ＩｎＡｓ薄膜、２１−Ａ層、２２−Ｂ
層、３−ドナー不純物、４−電極、５−ホール素子感磁
部、６−・モールド樹脂、７−へＵワイヤー　８リート
線、１ｏ−強磁性材料、１１−バ、シヘーション膜、１
２．−接着剤。

Claims (1)

【特許請求の範囲】
1. １、絶縁性の基板上に形成され、厚さ０．２〜１．４μ
   ｍでかつ、低い電子移動度部と高い電子移動度部から成
   る二層の電子移動度構造を有し、少なくとも該高い電子
   移動度部は、キャリア濃度４×１０＾１＾６〜８×１０
   ＾１＾７個／ｃｍ＾３の範囲でドナー不純物がドープさ
   れているＩｎＡｓ薄膜からなる感磁部と前記感磁部の少
   なくとも一方の側に近接して配置された強磁性材料より
   なるＩｎＡｓホール素子