JP2001339109A - ホ−ル素子を備えた電流検出装置 - Google Patents
ホ−ル素子を備えた電流検出装置Info
- Publication number
- JP2001339109A JP2001339109A JP2000156507A JP2000156507A JP2001339109A JP 2001339109 A JP2001339109 A JP 2001339109A JP 2000156507 A JP2000156507 A JP 2000156507A JP 2000156507 A JP2000156507 A JP 2000156507A JP 2001339109 A JP2001339109 A JP 2001339109A
- Authority
- JP
- Japan
- Prior art keywords
- current
- semiconductor substrate
- path forming
- current path
- hall element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 118
- 239000004020 conductor Substances 0.000 claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000001514 detection method Methods 0.000 claims description 76
- 239000010410 layer Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 45
- 239000000696 magnetic material Substances 0.000 claims description 13
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 229920005989 resin Polymers 0.000 abstract description 33
- 239000011347 resin Substances 0.000 abstract description 33
- 230000035945 sensitivity Effects 0.000 abstract description 33
- 239000000126 substance Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 description 27
- 230000004907 flux Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000035699 permeability Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910000889 permalloy Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 ホール素子を使用して電流を高感度に検出す
ることが困難であった。 【解決手段】 Ｕ字状電流通過形成用導体４と樹脂成形
体５とから成る第１の部品１を設ける。ホール素子を含
む半導体チップ２０と金属製支持板２１と第１の磁性体
層９１とリード端子と樹脂成形体３０とから成る第２の
部品２を設ける。第１の部品１に第２の部品２を接着す
る。樹脂成形体５，３０の外周面に第２の磁性体層９４
を設ける。
ることが困難であった。 【解決手段】 Ｕ字状電流通過形成用導体４と樹脂成形
体５とから成る第１の部品１を設ける。ホール素子を含
む半導体チップ２０と金属製支持板２１と第１の磁性体
層９１とリード端子と樹脂成形体３０とから成る第２の
部品２を設ける。第１の部品１に第２の部品２を接着す
る。樹脂成形体５，３０の外周面に第２の磁性体層９４
を設ける。
Description
【０００１】
【発明の属する分野】本発明は、ホ−ル素子を備えた電
流検出装置に関する。
流検出装置に関する。
【０００２】
【従来の技術】ホ−ル素子は、ここに印加される磁界に
正比例した電圧即ちホ−ル電圧を発生する。従って、ホ
−ル素子を電流通路に沿って配置すると、電流通路を流
れる電流に比例して発生する磁界がホ−ル素子に作用
し、ホ−ル素子から電流に比例した電圧を得ることがで
きる。電流通路の電流の検出感度を高めるためには、電
流通路をホ−ル素子に出来る限り接近させた方が良い。
この目的のために、ホ−ル素子を含む半導体チップと被
検出電流を流すための電流通路形成用導体とを同一の樹
脂封止体の中に配置することがある。
正比例した電圧即ちホ−ル電圧を発生する。従って、ホ
−ル素子を電流通路に沿って配置すると、電流通路を流
れる電流に比例して発生する磁界がホ−ル素子に作用
し、ホ−ル素子から電流に比例した電圧を得ることがで
きる。電流通路の電流の検出感度を高めるためには、電
流通路をホ−ル素子に出来る限り接近させた方が良い。
この目的のために、ホ−ル素子を含む半導体チップと被
検出電流を流すための電流通路形成用導体とを同一の樹
脂封止体の中に配置することがある。
【０００３】
【発明が解決しようとする課題】ところで、ホール素子
による電流検出の感度を更に高めること、及び外来ノイ
ズを十分に防止すること、及びコストの低減が要求され
ている。
による電流検出の感度を更に高めること、及び外来ノイ
ズを十分に防止すること、及びコストの低減が要求され
ている。
【０００４】そこで、本発明の第１の目的は、電流検出
感度の高い電流検出装置を提供することにある。本発明
の第２の目的は外来ノイズを防ぐことができる電流検出
装置を提供することにある。本発明の第３の目的はコス
トの低減が可能な電流検出装置を提供することにある。
感度の高い電流検出装置を提供することにある。本発明
の第２の目的は外来ノイズを防ぐことができる電流検出
装置を提供することにある。本発明の第３の目的はコス
トの低減が可能な電流検出装置を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、その一方の主面側の領
域に形成されたホール素子を含む半導体基板と、前記電
気回路の電流を流すためのものであって、前記半導体基
板に対向配置され且つここを流れる電流によって発生し
た磁界を前記ホール素子に作用させることができるよう
に前記半導体基板に対して一定の位置関係を有し且つ前
記電気回路に対する接続部分を有している電流通路形成
用導体と、前記半導体基板と前記電流通路形成用導体の
一部部分とを被覆している絶縁性被覆体と、前記半導体
基板と前記電流通路形成用導体との間の外側に配置され
た磁性体とを備えていることを特徴とする電流検出装置
に係わるものである。
目的を達成するための本発明は、その一方の主面側の領
域に形成されたホール素子を含む半導体基板と、前記電
気回路の電流を流すためのものであって、前記半導体基
板に対向配置され且つここを流れる電流によって発生し
た磁界を前記ホール素子に作用させることができるよう
に前記半導体基板に対して一定の位置関係を有し且つ前
記電気回路に対する接続部分を有している電流通路形成
用導体と、前記半導体基板と前記電流通路形成用導体の
一部部分とを被覆している絶縁性被覆体と、前記半導体
基板と前記電流通路形成用導体との間の外側に配置され
た磁性体とを備えていることを特徴とする電流検出装置
に係わるものである。
【０００６】なお、請求項２に示すように、磁性体を絶
縁性被覆体の内部に提供することができる。また、請求
項３に示すように、磁性体を絶縁性被覆体の表面上に配
置することができる。この絶縁性被覆体の表面上に配置
する磁性体は、半導体基板を基準にして電流通路形成用
導体と反対側の絶縁性被覆体の表面の少なくとも一部に
形成することが望ましく、また、これよりも広い表面に
形成することが実に望ましい。また、請求項４に示すよ
うに、磁性体を、絶縁性被覆体の内側と表面上との両方
に設けることが望ましい。また、請求項５に示すよう
に、ホール素子を半導体基板の電流通路形成用導体に対
向する表面側に設けることが望ましい。また、請求項６
に示すように、非磁性体金属の支持板を設け、ここに磁
性体を積層配置することがのぞましい。なお、支持板は
磁性体の抵抗率よりも小さい抵抗率を有する銅等とする
ことが望ましい。また、請求項７に示すように、ホ−ル
素子形成用半導体基体に増幅器を形成することが望まし
い。また、請求項８に示すように、電流検出の感度を高
めるために第１及び第２のホ−ル素子を設けることがで
きる。また、請求項９に示すように、第１及び第２の部
品を組み合せて電流検出装置を形成することができる。
また、請求項１０に示すように電流通路を狭めるための
溝を電流通路形成用導体に設けることが望ましい。な
お、本願発明における、"ホール素子を外部回路に接続
するための複数のリード端子”は、ホール素子に直接的
に接続されるリード端子のみでなく、ホール素子に対し
て増幅器又は制御電流供給回路等の付加回路を介して間
接的に接続されるリード端子も意味する。
縁性被覆体の内部に提供することができる。また、請求
項３に示すように、磁性体を絶縁性被覆体の表面上に配
置することができる。この絶縁性被覆体の表面上に配置
する磁性体は、半導体基板を基準にして電流通路形成用
導体と反対側の絶縁性被覆体の表面の少なくとも一部に
形成することが望ましく、また、これよりも広い表面に
形成することが実に望ましい。また、請求項４に示すよ
うに、磁性体を、絶縁性被覆体の内側と表面上との両方
に設けることが望ましい。また、請求項５に示すよう
に、ホール素子を半導体基板の電流通路形成用導体に対
向する表面側に設けることが望ましい。また、請求項６
に示すように、非磁性体金属の支持板を設け、ここに磁
性体を積層配置することがのぞましい。なお、支持板は
磁性体の抵抗率よりも小さい抵抗率を有する銅等とする
ことが望ましい。また、請求項７に示すように、ホ−ル
素子形成用半導体基体に増幅器を形成することが望まし
い。また、請求項８に示すように、電流検出の感度を高
めるために第１及び第２のホ−ル素子を設けることがで
きる。また、請求項９に示すように、第１及び第２の部
品を組み合せて電流検出装置を形成することができる。
また、請求項１０に示すように電流通路を狭めるための
溝を電流通路形成用導体に設けることが望ましい。な
お、本願発明における、"ホール素子を外部回路に接続
するための複数のリード端子”は、ホール素子に直接的
に接続されるリード端子のみでなく、ホール素子に対し
て増幅器又は制御電流供給回路等の付加回路を介して間
接的に接続されるリード端子も意味する。
【０００７】
【発明の効果】各請求項の発明によれば次の効果が得ら
れる。 （１） 電流通路形成用導体とホール素子を含む半導体
基板とを対向配置させ且つ絶縁性被覆体で一体化するの
で、両者を接近させて電流検出感度を向上させることが
できる。 （２） 磁性体を電流通路形成用導体と半導体基板との
間の外側に配置することによってホール素子を通る磁束
の通路の磁気抵抗を下げること、及び磁束の不要な広が
りを防ぐことができ、電流検出感度を高めることができ
る。 （３） 外来ノイズがホール素子に作用することを磁性
体によって防ぐことができる。 （４） 電流通路形成用導体とホール素子とを一体化す
ることによってコストの低減を図ることができる。ま
た、電気回路に対するホール素子の配置が容易になる。 なお、請求項４の発明によれば、電流感度及び耐ノイズ
性を更に高めることができる。また、請求項５の発明に
よれば、ホール素子を電流通路形成用導体に近づけ、感
度の向上を図ることができる。また、請求項６の発明に
よれば、支持板の働きによって半導体基板及び磁性体の
機械的安定性の向上、組立て性の向上が図られ、更に、
ノイズの低減が図られる。即ち、高い周波数の磁束から
成る高周波波ノイズによって支持板に渦電流が流れ、ノ
イズ吸収作用が生じ、耐ノイズ性が向上する。なお、磁
性体として支持板よりも抵抗率が高く且つ透磁率が高い
パーマロイ等を使用している場合には、磁性体が外来ノ
イズのバイパスとして作用し、ホール素子に外来ノイズ
が作用するのを防ぐ。また、請求項７の発明によれば、
電流検出装置の小型化を達成することができる。また、
請求項８の発明によれば、電流検出感度の向上及び耐ノ
イズ性の向上を図ることができる。また、請求項９の発
明によれば、良品の第１及び第２の部品を組み合わせる
ことによって完成品の不良が少なくなり、コストの低減
を図ることができる。また、請求項１０の発明によれ
ば、電流の広がりを防いでこの検出感度を高めること又
は過電流時に溶断するヒューズ作用を得ることのいずれ
か一方又は両方の効果が得られる。
れる。 （１） 電流通路形成用導体とホール素子を含む半導体
基板とを対向配置させ且つ絶縁性被覆体で一体化するの
で、両者を接近させて電流検出感度を向上させることが
できる。 （２） 磁性体を電流通路形成用導体と半導体基板との
間の外側に配置することによってホール素子を通る磁束
の通路の磁気抵抗を下げること、及び磁束の不要な広が
りを防ぐことができ、電流検出感度を高めることができ
る。 （３） 外来ノイズがホール素子に作用することを磁性
体によって防ぐことができる。 （４） 電流通路形成用導体とホール素子とを一体化す
ることによってコストの低減を図ることができる。ま
た、電気回路に対するホール素子の配置が容易になる。 なお、請求項４の発明によれば、電流感度及び耐ノイズ
性を更に高めることができる。また、請求項５の発明に
よれば、ホール素子を電流通路形成用導体に近づけ、感
度の向上を図ることができる。また、請求項６の発明に
よれば、支持板の働きによって半導体基板及び磁性体の
機械的安定性の向上、組立て性の向上が図られ、更に、
ノイズの低減が図られる。即ち、高い周波数の磁束から
成る高周波波ノイズによって支持板に渦電流が流れ、ノ
イズ吸収作用が生じ、耐ノイズ性が向上する。なお、磁
性体として支持板よりも抵抗率が高く且つ透磁率が高い
パーマロイ等を使用している場合には、磁性体が外来ノ
イズのバイパスとして作用し、ホール素子に外来ノイズ
が作用するのを防ぐ。また、請求項７の発明によれば、
電流検出装置の小型化を達成することができる。また、
請求項８の発明によれば、電流検出感度の向上及び耐ノ
イズ性の向上を図ることができる。また、請求項９の発
明によれば、良品の第１及び第２の部品を組み合わせる
ことによって完成品の不良が少なくなり、コストの低減
を図ることができる。また、請求項１０の発明によれ
ば、電流の広がりを防いでこの検出感度を高めること又
は過電流時に溶断するヒューズ作用を得ることのいずれ
か一方又は両方の効果が得られる。
【０００８】
【実施形態】次に、図１〜図２３を参照して本発明の実
施形態を説明する。
施形態を説明する。
【０００９】
【第１の実施形態】図１〜図１４に示す第１の実施形態
の電流検出装置は、図５に示す第１の部品１と第２の部
品２とを図１〜図３に示すように接着層３で相互に結合
したものから成る。
の電流検出装置は、図５に示す第１の部品１と第２の部
品２とを図１〜図３に示すように接着層３で相互に結合
したものから成る。
【００１０】第１の部品１は、被測定電流即ち被検出電
流を流すための電流通路形成用導体４と、第１の絶縁性
被覆体としての第１の樹脂成形体５とから成る。
流を流すための電流通路形成用導体４と、第１の絶縁性
被覆体としての第１の樹脂成形体５とから成る。
【００１１】電流通路形成用導体４は、例えば１００Ａ
程度の電流を流すことができる比較的厚い銅板にニッケ
ルメッキ層を設けた金属板をプレス加工したものであ
り、平面的に見て図８に示すように全体としてＵ字状に
形成され、溝６を介して並置された第１及び第２の部分
７、８と、第１及び第２の部分７、８の一方の端を相互
に連結するように配置された第３の部分９とを有してい
る。帯状に延びている第１及び第２の部分７、８は、図
８で破線で区画して示すように第１及び第２の端子部分
７ａ、８ａと、第１及び第２の電流通路形成部分７ｂ、
８ｂとを有する。第１及び第２の端子部分７ａ、８ａに
は、この導体４を電気回路に直列に接続するための貫通
孔１０ａ、１０ｂが設けられている。従って、第１及び
第２の端子部分７ａ、７ｂは電気回路導体（図示せず）
に対してビスで固定される。導体４の第１及び第２の電
流通路形成部分７ｂ、８ｂには、この外周縁から内側に
向うように切り込み溝１１ａ、１１ｂ、１１ｃ、１１ｄ
が形成されている。また、第３の電流通路形成部分とし
て働く第３の部分９にも溝１１ｅ、１１ｆが形成されて
いる。この溝１１ａ〜１１ｅは電流通路を溝６寄りに狭
める働き、及び樹脂成形体５との噛み合いを強めて結合
強度を向上させる働きを有する。また、過電流時に導体
４を溶断させるためのヒューズ機能を得るために溝１１
ｇが導体４に設けられ、この溝１１ｇの部分で導体４の
幅が狭められている。
程度の電流を流すことができる比較的厚い銅板にニッケ
ルメッキ層を設けた金属板をプレス加工したものであ
り、平面的に見て図８に示すように全体としてＵ字状に
形成され、溝６を介して並置された第１及び第２の部分
７、８と、第１及び第２の部分７、８の一方の端を相互
に連結するように配置された第３の部分９とを有してい
る。帯状に延びている第１及び第２の部分７、８は、図
８で破線で区画して示すように第１及び第２の端子部分
７ａ、８ａと、第１及び第２の電流通路形成部分７ｂ、
８ｂとを有する。第１及び第２の端子部分７ａ、８ａに
は、この導体４を電気回路に直列に接続するための貫通
孔１０ａ、１０ｂが設けられている。従って、第１及び
第２の端子部分７ａ、７ｂは電気回路導体（図示せず）
に対してビスで固定される。導体４の第１及び第２の電
流通路形成部分７ｂ、８ｂには、この外周縁から内側に
向うように切り込み溝１１ａ、１１ｂ、１１ｃ、１１ｄ
が形成されている。また、第３の電流通路形成部分とし
て働く第３の部分９にも溝１１ｅ、１１ｆが形成されて
いる。この溝１１ａ〜１１ｅは電流通路を溝６寄りに狭
める働き、及び樹脂成形体５との噛み合いを強めて結合
強度を向上させる働きを有する。また、過電流時に導体
４を溶断させるためのヒューズ機能を得るために溝１１
ｇが導体４に設けられ、この溝１１ｇの部分で導体４の
幅が狭められている。
【００１２】第１の樹脂成形体５は、導体４の機械的安
定性の向上及び電気的絶縁性の向上及び第２の部品２の
位置決め及び保護のためのものであって、対の端子部分
７ａ、８ａと第１及び第２の電流通路形成部分７ｂ、８
ｂ及び第３の部分９の一方の主面の一部を露出させ、こ
れ以外の部分を被覆するように形成されている。更に詳
細には、図２及び図３から最も明らかなように、第１の
樹脂成形体５は、第１及び第２の電流通路形成部分７
ｂ、８ｂと第３の部分９の下面側の全体を覆い、且つこ
れ等の上面側の一部を覆い、且つ第１及び第２の電流通
路形成部分７ｂ、８ｂの相互間及び溝１１ａ〜１１ｆに
充填されている。第１の樹脂成形体５は、図１〜図６か
ら明らかなように、第２の部品２を第１の部品１に位置
決めするための第１及び第２の位置決め部分５ａ、５ｂ
を有する。この第１及び第２の位置決め部分５ａ、５ｂ
の詳細は追って説明する。なお、第１の樹脂成形体５の
導体４の下面側部分の厚みは放熱性を良くするために導
体４の上面側部分の厚みよりも薄く形成されている。第
１の樹脂成形体５は周知のトランスファモールド法又は
インジェクションによって一体に形成することができ
る。
定性の向上及び電気的絶縁性の向上及び第２の部品２の
位置決め及び保護のためのものであって、対の端子部分
７ａ、８ａと第１及び第２の電流通路形成部分７ｂ、８
ｂ及び第３の部分９の一方の主面の一部を露出させ、こ
れ以外の部分を被覆するように形成されている。更に詳
細には、図２及び図３から最も明らかなように、第１の
樹脂成形体５は、第１及び第２の電流通路形成部分７
ｂ、８ｂと第３の部分９の下面側の全体を覆い、且つこ
れ等の上面側の一部を覆い、且つ第１及び第２の電流通
路形成部分７ｂ、８ｂの相互間及び溝１１ａ〜１１ｆに
充填されている。第１の樹脂成形体５は、図１〜図６か
ら明らかなように、第２の部品２を第１の部品１に位置
決めするための第１及び第２の位置決め部分５ａ、５ｂ
を有する。この第１及び第２の位置決め部分５ａ、５ｂ
の詳細は追って説明する。なお、第１の樹脂成形体５の
導体４の下面側部分の厚みは放熱性を良くするために導
体４の上面側部分の厚みよりも薄く形成されている。第
１の樹脂成形体５は周知のトランスファモールド法又は
インジェクションによって一体に形成することができ
る。
【００１３】第２の部品２はホールＩＣ即ちホール素子
を含む半導体装置であって、図７から明らかなようにホ
ール素子を含む半導体チップ２０と、金属製支持板２１
と、この支持板２１に連結された外部リード端子２２
と、支持板２１に連結されていない外部リード端子２
３、２４、２５と、内部接続ワイヤ２６、２７、２８、
２９と、第２の絶縁性被覆体としての第２の樹脂成形体
３０と、第１の磁性体層９１とから成る。
を含む半導体装置であって、図７から明らかなようにホ
ール素子を含む半導体チップ２０と、金属製支持板２１
と、この支持板２１に連結された外部リード端子２２
と、支持板２１に連結されていない外部リード端子２
３、２４、２５と、内部接続ワイヤ２６、２７、２８、
２９と、第２の絶縁性被覆体としての第２の樹脂成形体
３０と、第１の磁性体層９１とから成る。
【００１４】半導体チップ２０は第１の磁性体層９１を
介して金属支持板２１に固着されている。例えばＡｌ線
から成る内部接続ワイヤ２６、２７、２８、２９は、半
導体チップ２０と支持板２１及び外部リード端子２３、
２４、２５との間を電気的に接続している。第２の樹脂
成形体３０は半導体チップ２０、支持板２１、外部リー
ド端子２２、２３、２４、２５の一部、内部接続ワイヤ
２６、２７、２８、２９及び第１の磁性体層９１を覆う
ように周知のトランスファモールド法又はインジェクシ
ョンモールド法によって形成されている。このホールＩ
Ｃ側の第２の樹脂成形体３０は、図５に示すように電流
通路形成体としての第１の部品１の導体４の平坦な露出
主面３１上に配置される主面３２と、第１の樹脂成形体
５の第１の位置決め部分５ａを形成する凹部の１つの壁
面３３に対向させる側面３４とを有する。第２の部品２
の第２の樹脂成形体３０は、平面的に見て第１の部品１
の第１の樹脂成形体５に形成された凹状の第１の位置決
め部分５ａに収容させることができるパターンに形成さ
れている。第１及び第２の部品１，２の組立て時に、第
１の部品１側の導体４の主面３１と第２の部品２側の主
面３２との間及び第１の部品１側の壁面３３と第２の部
品２側の側面３４とが図２に示すように接着層３によっ
て互いに固着される。従って、電流検出装置の組立が終
了した後には、第１及び第２の部品１、２が一体化さ
れ、実質的に単一の電気部品となる。ホール素子３５を
含む半導体チップ２０に接続された４本の外部リード端
子２２，２３，２４，２５は互いに平行になるように第
２の樹脂成形体３０から導出されている。これ等の外部
リード端子２２，２３，２４，２５の一部は、図４から
最も明らかなように第１の樹脂成形体５に溝状に形成さ
れた４つの第２の位置決め部分５ｂに挿入され、相互間
の短絡及びこれ等の変形が防止されている。外部リード
端子２２〜２５の先端側部分は半導体チップ２０を外部
回路に接続するために第１の樹脂成形体５の外側に導出
されている。更に，第１及び第２の部品１，２の一体化
を強めるために、第１及び第２の部品１，２が接着層３
で一体化された後に、第１の位置決め部分５ａと第２の
位置決め部分５ｂとに生じた第１及び第２部品１，２間
の隙間に絶縁性樹脂が注入されて固化され、図１３及び
図１４に示す樹脂層９０が形成されている。
介して金属支持板２１に固着されている。例えばＡｌ線
から成る内部接続ワイヤ２６、２７、２８、２９は、半
導体チップ２０と支持板２１及び外部リード端子２３、
２４、２５との間を電気的に接続している。第２の樹脂
成形体３０は半導体チップ２０、支持板２１、外部リー
ド端子２２、２３、２４、２５の一部、内部接続ワイヤ
２６、２７、２８、２９及び第１の磁性体層９１を覆う
ように周知のトランスファモールド法又はインジェクシ
ョンモールド法によって形成されている。このホールＩ
Ｃ側の第２の樹脂成形体３０は、図５に示すように電流
通路形成体としての第１の部品１の導体４の平坦な露出
主面３１上に配置される主面３２と、第１の樹脂成形体
５の第１の位置決め部分５ａを形成する凹部の１つの壁
面３３に対向させる側面３４とを有する。第２の部品２
の第２の樹脂成形体３０は、平面的に見て第１の部品１
の第１の樹脂成形体５に形成された凹状の第１の位置決
め部分５ａに収容させることができるパターンに形成さ
れている。第１及び第２の部品１，２の組立て時に、第
１の部品１側の導体４の主面３１と第２の部品２側の主
面３２との間及び第１の部品１側の壁面３３と第２の部
品２側の側面３４とが図２に示すように接着層３によっ
て互いに固着される。従って、電流検出装置の組立が終
了した後には、第１及び第２の部品１、２が一体化さ
れ、実質的に単一の電気部品となる。ホール素子３５を
含む半導体チップ２０に接続された４本の外部リード端
子２２，２３，２４，２５は互いに平行になるように第
２の樹脂成形体３０から導出されている。これ等の外部
リード端子２２，２３，２４，２５の一部は、図４から
最も明らかなように第１の樹脂成形体５に溝状に形成さ
れた４つの第２の位置決め部分５ｂに挿入され、相互間
の短絡及びこれ等の変形が防止されている。外部リード
端子２２〜２５の先端側部分は半導体チップ２０を外部
回路に接続するために第１の樹脂成形体５の外側に導出
されている。更に，第１及び第２の部品１，２の一体化
を強めるために、第１及び第２の部品１，２が接着層３
で一体化された後に、第１の位置決め部分５ａと第２の
位置決め部分５ｂとに生じた第１及び第２部品１，２間
の隙間に絶縁性樹脂が注入されて固化され、図１３及び
図１４に示す樹脂層９０が形成されている。
【００１５】半導体チップ２０は、図１０に概略的に示
す底面図から明らかなように周知のホール素子３５と、
増幅器３６と、制御電流供給回路３７と、第１、第２、
第３及び第４の端子３８、３９、４０、４１とを有し、
平面的に見て四角形に形成されている。
す底面図から明らかなように周知のホール素子３５と、
増幅器３６と、制御電流供給回路３７と、第１、第２、
第３及び第４の端子３８、３９、４０、４１とを有し、
平面的に見て四角形に形成されている。
【００１６】ホール素子３５、増幅器３６及び制御電流
供給回路３７は化合物半導体（例えばガリウム砒素）か
ら成る同一の半導体基板４２の中に周知の方法で形成さ
れている。半導体チップ２０の形成方法及び構成は周知
であるので、図１１及び図１２には本発明に係わる電流
通路形成用の第１の部品１と直接に関係するホール素子
３５のみが示され、増幅器３６及び制御電流供給回路３
７の図示は省略されている。
供給回路３７は化合物半導体（例えばガリウム砒素）か
ら成る同一の半導体基板４２の中に周知の方法で形成さ
れている。半導体チップ２０の形成方法及び構成は周知
であるので、図１１及び図１２には本発明に係わる電流
通路形成用の第１の部品１と直接に関係するホール素子
３５のみが示され、増幅器３６及び制御電流供給回路３
７の図示は省略されている。
【００１７】平面的に見て四角形の半導体基板４２の中
には、ホール素子３５を形成するためにｎ型の第１、第
２、第３、第４及び第５の半導体領域４３、４４、４
５、４６、４７と、ｐ型の第６、第７及び第８の半導体
領域４８、４９、５０が形成されている。ｎ型の第５の
半導体領域４７は半導体基体４２の大部分を占めるｐ型
の第８の半導体領域５０の中に島状に形成され、図１１
に示すように平面的に見て十字状のパターンを有する。
ｎ型の第１及び第２の半導体領域４３、４４はｎ型の第
５の半導体領域４７の不純物濃度よりも高い不純物濃度
を有するｎ+ 型半導体領域であって、図１１に示すよう
にＹ軸方向において互いに離間して対向配置され且つ第
５の半導体領域４７の中に島状に形成されている。この
第１及び第２の半導体領域４３、４４には図１０に示す
ように第１及び第２の電極５１、５２がオーミック接触
している。第１及び第２の電極５１、５２は制御電流供
給回路３７に接続されているので、第５の半導体領域４
７に第１の半導体領域４３から第２の半導体領域４４に
向って周知の制御電流Ｉc が流れる。従って、第１及び
第２の半導体領域４３、４４を制御電流供給用半導体領
域と呼ぶこともできる。なお、第１及び第２の電極５
１、５２は周知の制御電流供給回路３７を介して直流電
源接続用の第３及び第４の端子４０、４１に接続されて
いる。
には、ホール素子３５を形成するためにｎ型の第１、第
２、第３、第４及び第５の半導体領域４３、４４、４
５、４６、４７と、ｐ型の第６、第７及び第８の半導体
領域４８、４９、５０が形成されている。ｎ型の第５の
半導体領域４７は半導体基体４２の大部分を占めるｐ型
の第８の半導体領域５０の中に島状に形成され、図１１
に示すように平面的に見て十字状のパターンを有する。
ｎ型の第１及び第２の半導体領域４３、４４はｎ型の第
５の半導体領域４７の不純物濃度よりも高い不純物濃度
を有するｎ+ 型半導体領域であって、図１１に示すよう
にＹ軸方向において互いに離間して対向配置され且つ第
５の半導体領域４７の中に島状に形成されている。この
第１及び第２の半導体領域４３、４４には図１０に示す
ように第１及び第２の電極５１、５２がオーミック接触
している。第１及び第２の電極５１、５２は制御電流供
給回路３７に接続されているので、第５の半導体領域４
７に第１の半導体領域４３から第２の半導体領域４４に
向って周知の制御電流Ｉc が流れる。従って、第１及び
第２の半導体領域４３、４４を制御電流供給用半導体領
域と呼ぶこともできる。なお、第１及び第２の電極５
１、５２は周知の制御電流供給回路３７を介して直流電
源接続用の第３及び第４の端子４０、４１に接続されて
いる。
【００１８】ｎ型の第３及び第４の半導体領域４５、４
６は、ｎ型の第５の半導体領域４７の不純物濃度よりも
高い不純物濃度を有するｎ+ 型半導体領域であって、第
５の半導体領域４７のＹ軸方向の中央部分の両端の近く
に配置されている。この第３及び第４の半導体領域４
５、４６の一部は第５の半導体領域４７に隣接し、残部
はｐ型半導体から成る第６及び第７の半導体領域４８、
４９に隣接している。Ｘ軸方向において互いに対向して
いる第３及び第４の半導体領域４５、４６には図１０及
び図１２に示すように第３及び第４の電極５３、５４が
オーミック接触している。従って、第３及び第４の半導
体領域４５、４６をホール電圧検出用半導体領域と呼ぶ
こともできる。ｐ型の第６及び第７の半導体領域４８、
４９はｎ+型の第３及び第４の半導体領域４５、４６の
第５の半導体領域４７に対する接触面積を制限するもの
である。
６は、ｎ型の第５の半導体領域４７の不純物濃度よりも
高い不純物濃度を有するｎ+ 型半導体領域であって、第
５の半導体領域４７のＹ軸方向の中央部分の両端の近く
に配置されている。この第３及び第４の半導体領域４
５、４６の一部は第５の半導体領域４７に隣接し、残部
はｐ型半導体から成る第６及び第７の半導体領域４８、
４９に隣接している。Ｘ軸方向において互いに対向して
いる第３及び第４の半導体領域４５、４６には図１０及
び図１２に示すように第３及び第４の電極５３、５４が
オーミック接触している。従って、第３及び第４の半導
体領域４５、４６をホール電圧検出用半導体領域と呼ぶ
こともできる。ｐ型の第６及び第７の半導体領域４８、
４９はｎ+型の第３及び第４の半導体領域４５、４６の
第５の半導体領域４７に対する接触面積を制限するもの
である。
【００１９】第１及び第２の半導体領域４３、４４間に
制御電流Ｉc が流れ、この制御電流Ｉc に対して直交す
るように磁界を印加すると、第３及び第４の半導体領域
４５、４６間に周知のホール効果の原理に従ってホール
電圧が得られる。従って、ホール素子３５のホール電圧
を発生させるための主動作領域は、第５の半導体領域４
７における第１及び第２の半導体領域４３、４４の相互
間及び第３及び第４の半導体領域４５、４６の相互間で
ある。しかし、概略的には第５の半導体領域４７の全体
をホール素子の主動作領域と呼ぶことができる。ホール
電圧検出用の第３及び第４の電極５３、５４は、図９に
示すように周知の増幅器３６を介して第１及び第２の端
子３８、３９に接続されている。
制御電流Ｉc が流れ、この制御電流Ｉc に対して直交す
るように磁界を印加すると、第３及び第４の半導体領域
４５、４６間に周知のホール効果の原理に従ってホール
電圧が得られる。従って、ホール素子３５のホール電圧
を発生させるための主動作領域は、第５の半導体領域４
７における第１及び第２の半導体領域４３、４４の相互
間及び第３及び第４の半導体領域４５、４６の相互間で
ある。しかし、概略的には第５の半導体領域４７の全体
をホール素子の主動作領域と呼ぶことができる。ホール
電圧検出用の第３及び第４の電極５３、５４は、図９に
示すように周知の増幅器３６を介して第１及び第２の端
子３８、３９に接続されている。
【００２０】半導体基板４２の一方の主面には例えばシ
リコン酸化膜から成る絶縁膜５５が設けられ、他方の主
面には例えばアルミニウムから成る金属層５６が設けら
れている。絶縁膜５５は多層配線構造とするために第１
及び第２の絶縁膜５５ａ、５５ｂの積層体から成る。第
１及び第２の電極５１、５２は第１及び第２の絶縁膜５
５ａ、５５ｂの開口を介して第１及び第２の半導体領域
４３、４４に接続され、第３及び第４の電極５３、５４
は第１の絶縁膜５５ａの開口を介して第３及び第４の半
導体領域４５、４６に接続されている。図１２に示すよ
うに半導体基板４２の他方の主面には金属層５６が設け
られており、金属層５６が導電性又は絶縁性の接合材５
７によって磁性体層９１に固着されている。磁性体層９
１は比透磁率が５５００、厚さが１００μｍの鉄-ニッ
ケル系合金のパーマロイのシートから成り、支持板２１
にエポキシ樹脂等の接合材９２によって固着されてい
る。磁性体層９１は平面的に見てホール素子３５よりも
大きな面積を有することが望ましく、更に、電流通路形
成用導体４のＵ字状に実際に電流が流れる部分の幅以上
の幅を有することが望ましい。この実施形態では、磁性
体層９１が半導体基板４２よりも大きい支持板２１と同
一の面積を有している。なお、図２、図３、図５、図１
３、図１４においては、図示を簡略化するために、図１
２の接合材５７及び９２が省略されている。この実施形
態では、磁性体層９１を接着したが、この代りに磁性体
を支持板２１に対して蒸着、圧着、溶着することによっ
て磁性体層９１を得ることができる。
リコン酸化膜から成る絶縁膜５５が設けられ、他方の主
面には例えばアルミニウムから成る金属層５６が設けら
れている。絶縁膜５５は多層配線構造とするために第１
及び第２の絶縁膜５５ａ、５５ｂの積層体から成る。第
１及び第２の電極５１、５２は第１及び第２の絶縁膜５
５ａ、５５ｂの開口を介して第１及び第２の半導体領域
４３、４４に接続され、第３及び第４の電極５３、５４
は第１の絶縁膜５５ａの開口を介して第３及び第４の半
導体領域４５、４６に接続されている。図１２に示すよ
うに半導体基板４２の他方の主面には金属層５６が設け
られており、金属層５６が導電性又は絶縁性の接合材５
７によって磁性体層９１に固着されている。磁性体層９
１は比透磁率が５５００、厚さが１００μｍの鉄-ニッ
ケル系合金のパーマロイのシートから成り、支持板２１
にエポキシ樹脂等の接合材９２によって固着されてい
る。磁性体層９１は平面的に見てホール素子３５よりも
大きな面積を有することが望ましく、更に、電流通路形
成用導体４のＵ字状に実際に電流が流れる部分の幅以上
の幅を有することが望ましい。この実施形態では、磁性
体層９１が半導体基板４２よりも大きい支持板２１と同
一の面積を有している。なお、図２、図３、図５、図１
３、図１４においては、図示を簡略化するために、図１
２の接合材５７及び９２が省略されている。この実施形
態では、磁性体層９１を接着したが、この代りに磁性体
を支持板２１に対して蒸着、圧着、溶着することによっ
て磁性体層９１を得ることができる。
【００２１】支持板２１は、図９から明らかなように、
この主面に垂直な方向から見て即ち平面的に見て全体的
に四角形のパターンに形成されており、半導体チップ２
０よりも大きな面積を有する。支持板２１と第１〜第４
の外部リード端子２２〜２５とはリードフレームに基づ
いて形成されており、互いに同一厚み且つ同一の材料の
例えば銅板にニッケルメッキした金属板から成る。支持
板２１及びリード端子２２〜２５は、電流通路形成用導
体４よりも薄く形成されている。支持板２１はワイヤ２
６によって半導体チップ２０の第１の端子３８に接続さ
れている。この支持板２１に連結された外部リード端子
２２は一般にはグランドに接続される。半導体チップ２
０の第２、第３及び第４の端子３９、４０、４１は、ワ
イヤ２７、２８、２９によって外部リード端子２３、２
４、２５に接続されている。
この主面に垂直な方向から見て即ち平面的に見て全体的
に四角形のパターンに形成されており、半導体チップ２
０よりも大きな面積を有する。支持板２１と第１〜第４
の外部リード端子２２〜２５とはリードフレームに基づ
いて形成されており、互いに同一厚み且つ同一の材料の
例えば銅板にニッケルメッキした金属板から成る。支持
板２１及びリード端子２２〜２５は、電流通路形成用導
体４よりも薄く形成されている。支持板２１はワイヤ２
６によって半導体チップ２０の第１の端子３８に接続さ
れている。この支持板２１に連結された外部リード端子
２２は一般にはグランドに接続される。半導体チップ２
０の第２、第３及び第４の端子３９、４０、４１は、ワ
イヤ２７、２８、２９によって外部リード端子２３、２
４、２５に接続されている。
【００２２】支持板２１に対して磁性体層９１を介して
固着された半導体チップ２０のホール素子３５は、図１
から明らかなように平面的に見てその大部分が電流通路
形成用導体４の溝６の内側になるように配置されてい
る。更に詳細には、図１及び図５で破線で示すように少
なくともホール素子３５の主動作領域が平面的に見て溝
６の内側になるように半導体チップ２０が配置されてい
る。この実施形態では、半導体基板４２の厚みが０．３
ｍｍであり、半導体基板４２のホール素子３５が形成さ
れている側の主面と電流通路形成用導体４との間隔が
０．３８ｍｍである。図１３及び図１４に示すように、
第１及び第２の樹脂成形体５、３０と樹脂層９０とから
成る絶縁性被覆体９３の外周面に第２の磁性体層９４が
設けられている。この第２の磁性体層９４は、非透磁率
が５５００、厚みが１００μｍのパーマロイのシートか
ら成り、図示が省略されているエポキシ樹脂から成る接
着材によって絶縁性被覆体９３の表面の一部に固着され
ている。絶縁性被覆体９３は、略箱型に形成されてお
り、第１及び第２の主面９５，９６と第１、第２、第
３、及び第４の側面９７，９８，９９，１００を有す
る。第２の磁性体層９４は、第１及び第２の主面９５，
９６及び第１及び第２の側面９７，９８の全体に形成さ
れ、第３及び第４の側面９９，１００の一部に形成され
ている。外来ノイズを防ぐため、及び電流検出感度を高
めるためには、第２の磁性体層９４を電流通路形成用導
体４及びリード端子２２〜２５との短絡を防いで絶縁性
被覆体９３の出来るだけ広い面積に設けることが望まし
い。また、電流検出感度を向上させるためには、少なく
とも第１の主面９５の半導体チップ２０に対向する領域
に設けることが望ましい。
固着された半導体チップ２０のホール素子３５は、図１
から明らかなように平面的に見てその大部分が電流通路
形成用導体４の溝６の内側になるように配置されてい
る。更に詳細には、図１及び図５で破線で示すように少
なくともホール素子３５の主動作領域が平面的に見て溝
６の内側になるように半導体チップ２０が配置されてい
る。この実施形態では、半導体基板４２の厚みが０．３
ｍｍであり、半導体基板４２のホール素子３５が形成さ
れている側の主面と電流通路形成用導体４との間隔が
０．３８ｍｍである。図１３及び図１４に示すように、
第１及び第２の樹脂成形体５、３０と樹脂層９０とから
成る絶縁性被覆体９３の外周面に第２の磁性体層９４が
設けられている。この第２の磁性体層９４は、非透磁率
が５５００、厚みが１００μｍのパーマロイのシートか
ら成り、図示が省略されているエポキシ樹脂から成る接
着材によって絶縁性被覆体９３の表面の一部に固着され
ている。絶縁性被覆体９３は、略箱型に形成されてお
り、第１及び第２の主面９５，９６と第１、第２、第
３、及び第４の側面９７，９８，９９，１００を有す
る。第２の磁性体層９４は、第１及び第２の主面９５，
９６及び第１及び第２の側面９７，９８の全体に形成さ
れ、第３及び第４の側面９９，１００の一部に形成され
ている。外来ノイズを防ぐため、及び電流検出感度を高
めるためには、第２の磁性体層９４を電流通路形成用導
体４及びリード端子２２〜２５との短絡を防いで絶縁性
被覆体９３の出来るだけ広い面積に設けることが望まし
い。また、電流検出感度を向上させるためには、少なく
とも第１の主面９５の半導体チップ２０に対向する領域
に設けることが望ましい。
【００２３】図１の電流検出装置によって電流を検出す
る時には、被検出電流が流れている電気回路に導体４の
第１及び第２の端子部７ａ、７ｂを接続し、Ｕ字状電流
通路を形成する導体４に電流を流す。電流通路形成用導
体４は平面的に見てホール素子３５の主動作領域となる
第５の半導体領域４７の３方向に近接しているので、電
流通路形成用導体４に電流が流れると、アンペアの右ネ
ジの法則に従って図１２で破線で示す向きの磁界Ｈが発
生し、３方向からホ−ル素子３５に磁界即ち磁束が作用
する。この磁界Ｈの向きは第５の半導体領域４７の制御
電流Ｉc の向きに垂直であるので、第３及び第４の半導
体領域４５、４６間即ち第３及び第４の電極５３、５４
間にホール電圧が発生する。このホール電圧は磁界Ｈに
比例し、磁界Ｈは被検出電流に比例するので、ホール電
圧によって被検出電流を検出することができる。
る時には、被検出電流が流れている電気回路に導体４の
第１及び第２の端子部７ａ、７ｂを接続し、Ｕ字状電流
通路を形成する導体４に電流を流す。電流通路形成用導
体４は平面的に見てホール素子３５の主動作領域となる
第５の半導体領域４７の３方向に近接しているので、電
流通路形成用導体４に電流が流れると、アンペアの右ネ
ジの法則に従って図１２で破線で示す向きの磁界Ｈが発
生し、３方向からホ−ル素子３５に磁界即ち磁束が作用
する。この磁界Ｈの向きは第５の半導体領域４７の制御
電流Ｉc の向きに垂直であるので、第３及び第４の半導
体領域４５、４６間即ち第３及び第４の電極５３、５４
間にホール電圧が発生する。このホール電圧は磁界Ｈに
比例し、磁界Ｈは被検出電流に比例するので、ホール電
圧によって被検出電流を検出することができる。
【００２４】第１及び第２の磁性体層９１，９４の効果
を調べるために、第１及び第２の磁性体層９１，９２の
配置を換えた他は、図１〜図１４の実施形態と実質的に
同一の構成の第１〜第１１のテスト用電流検出装置を作
成した。第１のテスト用電流検出装置は、第１及び第２
の磁性体層９１，９４を省いたものである。第２のテス
ト用電流検出装置は、第１の磁性体層９１のみを設け、
第２の磁性体層９４を省いたものである。第３のテスト
用電流検出装置は、第２の磁性体層９４のみを設け、第
１の磁性体層９１を省いたものである。第４のテスト用
電流検出装置は、第１の磁性体層９１は省き、第２の磁
性体層９４を絶縁性被覆体９３の第１及び第２の主面９
５，９６のみに設けたものである。第５のテスト用電流
検出装置は、第１の主面９５のみに第２の磁性体層９４
を設け、第１の磁性体層９１を省いたものである。第６
のテスト用電流検出装置は、第２の主面９６のみに第２
の磁性体層９４を設け、第１の磁性体層９１を省いたも
のである。第７のテスト用電流検出装置は、第１の部品
の電流通路形成用導体４に対向していない側の主面即ち
図１３及び図１４で第２の樹脂成形体３０の上面のみに
第１の磁性体層９１を設け、第２の磁性体層９４を省い
たものである。第８のテスト用電流検出装置は、第１の
磁性体層９１は図１４の実施形態と同一に形成し、第２
の磁性体層９４を第２の主面９６のみに設けたものであ
る。第９のテスト用電流検出装置は、支持板２１を省
き、半導体チップ２０の電流通路形成用導体４に対向し
ない側の主面に第１の磁性体層９１を配置し、第２の磁
性体層９４は図１４と同一に形成したものである。第１
０のテスト用電流検出装置は、第１の磁性体層９１を第
９のテスト用電流検出装置と同一に形成し、第２の磁性
体層９４を絶縁性被覆体９３の第２の主面９６のみに設
けたものである。第１１のテスト用電流検出装置は、支
持板２１を省き、半導体チップ２０の電流通路形成用導
体４に対向しない側の主面にのみ第１の磁性体層９１を
設け、第２の磁性体層９４を省いたものである。第１及
び第２の磁性体層９１，９４を有さない第１のテスト用
電流検出装置の電流検出感度を基準の１として図１〜図
１４の実施形態の電流検出装置及び第２〜第１１のテス
ト用電流検出装置の電流検出感度を導体４に電流を２０
Ａ流して求めたところ、次のようになった。図１３及び
図１４の本実施形態の電流検出装置の感度は１．７９で
あった。第２のテスト用電流検出装置の電流検出感度は
１．２３であった。第３のテスト用電流検出装置の電流
検出感度は１．３５であった。第４のテスト用電流検出
装置の電流検出感度は１．１８であった。第５のテスト
用電流検出装置の電流検出感度は１．０６であった。第
６のテスト用電流検出装置の電流検出感度は１．１０で
あった。第７のテスト用電流検出装置の電流検出感度は
１．１５であった。第８のテスト用電流検出装置の電流
検出感度は１．５６であった。第９のテスト用電流検出
装置の電流検出感度は１．４６であった。第１０のテス
ト用電流検出装置の電流検出感度は１．２３であった。
第１１のテスト用電流検出装置の電流検出感度は１．１
１であった。この実験結果から明らかなように、図１３
及び図１４の実施形態が最も高い感度を有する。しか
し、第２〜第１１のテスト用電流検出装置の形態であっ
ても、電流感度は向上する。従って、本発明の範囲に
は、図１３及び図１４の実施形態のみでなく、第２〜第
１１のテスト用電流検出装置のような実施形態も含まれ
る。
を調べるために、第１及び第２の磁性体層９１，９２の
配置を換えた他は、図１〜図１４の実施形態と実質的に
同一の構成の第１〜第１１のテスト用電流検出装置を作
成した。第１のテスト用電流検出装置は、第１及び第２
の磁性体層９１，９４を省いたものである。第２のテス
ト用電流検出装置は、第１の磁性体層９１のみを設け、
第２の磁性体層９４を省いたものである。第３のテスト
用電流検出装置は、第２の磁性体層９４のみを設け、第
１の磁性体層９１を省いたものである。第４のテスト用
電流検出装置は、第１の磁性体層９１は省き、第２の磁
性体層９４を絶縁性被覆体９３の第１及び第２の主面９
５，９６のみに設けたものである。第５のテスト用電流
検出装置は、第１の主面９５のみに第２の磁性体層９４
を設け、第１の磁性体層９１を省いたものである。第６
のテスト用電流検出装置は、第２の主面９６のみに第２
の磁性体層９４を設け、第１の磁性体層９１を省いたも
のである。第７のテスト用電流検出装置は、第１の部品
の電流通路形成用導体４に対向していない側の主面即ち
図１３及び図１４で第２の樹脂成形体３０の上面のみに
第１の磁性体層９１を設け、第２の磁性体層９４を省い
たものである。第８のテスト用電流検出装置は、第１の
磁性体層９１は図１４の実施形態と同一に形成し、第２
の磁性体層９４を第２の主面９６のみに設けたものであ
る。第９のテスト用電流検出装置は、支持板２１を省
き、半導体チップ２０の電流通路形成用導体４に対向し
ない側の主面に第１の磁性体層９１を配置し、第２の磁
性体層９４は図１４と同一に形成したものである。第１
０のテスト用電流検出装置は、第１の磁性体層９１を第
９のテスト用電流検出装置と同一に形成し、第２の磁性
体層９４を絶縁性被覆体９３の第２の主面９６のみに設
けたものである。第１１のテスト用電流検出装置は、支
持板２１を省き、半導体チップ２０の電流通路形成用導
体４に対向しない側の主面にのみ第１の磁性体層９１を
設け、第２の磁性体層９４を省いたものである。第１及
び第２の磁性体層９１，９４を有さない第１のテスト用
電流検出装置の電流検出感度を基準の１として図１〜図
１４の実施形態の電流検出装置及び第２〜第１１のテス
ト用電流検出装置の電流検出感度を導体４に電流を２０
Ａ流して求めたところ、次のようになった。図１３及び
図１４の本実施形態の電流検出装置の感度は１．７９で
あった。第２のテスト用電流検出装置の電流検出感度は
１．２３であった。第３のテスト用電流検出装置の電流
検出感度は１．３５であった。第４のテスト用電流検出
装置の電流検出感度は１．１８であった。第５のテスト
用電流検出装置の電流検出感度は１．０６であった。第
６のテスト用電流検出装置の電流検出感度は１．１０で
あった。第７のテスト用電流検出装置の電流検出感度は
１．１５であった。第８のテスト用電流検出装置の電流
検出感度は１．５６であった。第９のテスト用電流検出
装置の電流検出感度は１．４６であった。第１０のテス
ト用電流検出装置の電流検出感度は１．２３であった。
第１１のテスト用電流検出装置の電流検出感度は１．１
１であった。この実験結果から明らかなように、図１３
及び図１４の実施形態が最も高い感度を有する。しか
し、第２〜第１１のテスト用電流検出装置の形態であっ
ても、電流感度は向上する。従って、本発明の範囲に
は、図１３及び図１４の実施形態のみでなく、第２〜第
１１のテスト用電流検出装置のような実施形態も含まれ
る。
【００２５】本実施形態の電流検出装置は次の利点を有
する。 （１） 電流通路形成用導体４とホール素子３５を含む
半導体基板４２とを対向配置させ且つ絶縁性被覆体９３
で一体化するので、両者を接近させて電流検出感度を向
上させることができ、電流の測定精度を高めることがで
きる。 （２） 第１及び第２の磁性体層９１，９４を電流通路
形成用導体４と半導体基板４２との間の外側に配置する
ことによってホール素子３５を通る磁束の通路の磁気抵
抗を下げること、及び磁束の不要な広がりを防ぐことが
でき、電流検出感度を高めることができる。 （３） 第１及び第２の磁性体層９１，９４によって外
来ノイズがホール素子に作用することを防ぐことができ
る。 （４） 支持板２１に一体化された第１の磁性体層９１
に半導体チップ２０を固着し、第１の磁性体層９１と電
流通路形成用導体４との間に半導体チップ２０を配置し
たので、電流通路形成用導体４に流れる電流によって生
じる磁束の通路の磁気抵抗を効果的に低減して半導体チ
ップ２０に含まれるホール素子３５に作用する磁束を増
大させ、電流検出感度を良好に増大させることができ
る。 （５） 抵抗率の低い材料から成る支持板２１と透磁率
の大きい第１の磁性体層９１とを積層しているので、周
波数の比較的高い電磁波又は磁気ノイズが外部から侵入
した時には支持板２１に渦電流が流れ、電磁波ノイズが
吸収される。また、支持板２１に渦電流が流れない範囲
の比較的低い周波数の電磁波又は磁気が外部から侵入し
た時には、第１の磁性体層９１がバイパスとして機能
し、ノイズがホール素子３５に至ることを防ぐことがで
き、ホール素子３５の耐ノイズ性を高めることができ
る。 （６） 支持板２１によってホール素子３５を電界ノイ
ズから防ぐことができる。 （７） 電流通路形成体としての第１の部品１とホール
装置としての第２の部分２とを別の工程で独立に形成
し、その後に組立てるので，それぞれの良品のみを組み
合せることができる。これにより、電流検出装置の製造
歩留りの向上及びコストの低減が達成される。 （８） 第１の部品１に位置決め部分５ａ、５ｂを設
け、ここに第２の部品２を位置決めするので、電流通路
形成用導体４に対するホール素子３５の位置決めを正確
に行うことができ、電流検出のバラツキを防ぐことがで
きる。 （９） 外部リード端子２２〜２５の位置決め部分５ｂ
を設けたので、これ等の相互間の短絡及びこれ等の変形
を防ぐことができる。 （１０） 導体４の溝６によってＵ字状の電流通路が形
成されており、平面的に見てこのＵ字状電流通路の中に
ホール素子３５の主動作領域となる第５の半導体領域４
７が配置されているので、第５の半導体領域４７に対し
て磁束が３方向から作用し、ここに作用する磁束の数が
多くなり、電流の検出感度が高くなる。 （１１） 導体４に補助溝１１ａ〜１１ｅを設けて電流
通路を狭めているので、放熱性及び機械的強度を向上さ
せるために導体４を比較的幅広に形成したにも拘らず、
電流を集中的に流すことができ、ホール素子３５に対し
て有効に作用する磁束を増大させることができる。 （１２） 溝１１ｇによって導体４にヒューズ機能を持
たせることができ、導体４に接続された電気回路を過電
流から保護することができる。 （１３） ホール素子３５を含む第２の部品２と大電流
が流れる電流通路形成用の第１の部品１とを重ねるよう
に組み合せるので、電流検出装置の小型化が達成され
る。 （１４） 第１及び第２の部品１，２を独立に形成する
ので、導体４の厚みに拘束されずに支持板２１及び外部
リード端子２２〜２５を電流通路形成用導体４よりも薄
くすることが可能になり、ホールＩＣ即ち第２の部品２
を低コスト且つ容易に形成することができる。 （１５） 電流通路形成用導体４とホ−ル素子３５とが
一体化されているので、電気回路に対する接続及び配置
が容易になる。
する。 （１） 電流通路形成用導体４とホール素子３５を含む
半導体基板４２とを対向配置させ且つ絶縁性被覆体９３
で一体化するので、両者を接近させて電流検出感度を向
上させることができ、電流の測定精度を高めることがで
きる。 （２） 第１及び第２の磁性体層９１，９４を電流通路
形成用導体４と半導体基板４２との間の外側に配置する
ことによってホール素子３５を通る磁束の通路の磁気抵
抗を下げること、及び磁束の不要な広がりを防ぐことが
でき、電流検出感度を高めることができる。 （３） 第１及び第２の磁性体層９１，９４によって外
来ノイズがホール素子に作用することを防ぐことができ
る。 （４） 支持板２１に一体化された第１の磁性体層９１
に半導体チップ２０を固着し、第１の磁性体層９１と電
流通路形成用導体４との間に半導体チップ２０を配置し
たので、電流通路形成用導体４に流れる電流によって生
じる磁束の通路の磁気抵抗を効果的に低減して半導体チ
ップ２０に含まれるホール素子３５に作用する磁束を増
大させ、電流検出感度を良好に増大させることができ
る。 （５） 抵抗率の低い材料から成る支持板２１と透磁率
の大きい第１の磁性体層９１とを積層しているので、周
波数の比較的高い電磁波又は磁気ノイズが外部から侵入
した時には支持板２１に渦電流が流れ、電磁波ノイズが
吸収される。また、支持板２１に渦電流が流れない範囲
の比較的低い周波数の電磁波又は磁気が外部から侵入し
た時には、第１の磁性体層９１がバイパスとして機能
し、ノイズがホール素子３５に至ることを防ぐことがで
き、ホール素子３５の耐ノイズ性を高めることができ
る。 （６） 支持板２１によってホール素子３５を電界ノイ
ズから防ぐことができる。 （７） 電流通路形成体としての第１の部品１とホール
装置としての第２の部分２とを別の工程で独立に形成
し、その後に組立てるので，それぞれの良品のみを組み
合せることができる。これにより、電流検出装置の製造
歩留りの向上及びコストの低減が達成される。 （８） 第１の部品１に位置決め部分５ａ、５ｂを設
け、ここに第２の部品２を位置決めするので、電流通路
形成用導体４に対するホール素子３５の位置決めを正確
に行うことができ、電流検出のバラツキを防ぐことがで
きる。 （９） 外部リード端子２２〜２５の位置決め部分５ｂ
を設けたので、これ等の相互間の短絡及びこれ等の変形
を防ぐことができる。 （１０） 導体４の溝６によってＵ字状の電流通路が形
成されており、平面的に見てこのＵ字状電流通路の中に
ホール素子３５の主動作領域となる第５の半導体領域４
７が配置されているので、第５の半導体領域４７に対し
て磁束が３方向から作用し、ここに作用する磁束の数が
多くなり、電流の検出感度が高くなる。 （１１） 導体４に補助溝１１ａ〜１１ｅを設けて電流
通路を狭めているので、放熱性及び機械的強度を向上さ
せるために導体４を比較的幅広に形成したにも拘らず、
電流を集中的に流すことができ、ホール素子３５に対し
て有効に作用する磁束を増大させることができる。 （１２） 溝１１ｇによって導体４にヒューズ機能を持
たせることができ、導体４に接続された電気回路を過電
流から保護することができる。 （１３） ホール素子３５を含む第２の部品２と大電流
が流れる電流通路形成用の第１の部品１とを重ねるよう
に組み合せるので、電流検出装置の小型化が達成され
る。 （１４） 第１及び第２の部品１，２を独立に形成する
ので、導体４の厚みに拘束されずに支持板２１及び外部
リード端子２２〜２５を電流通路形成用導体４よりも薄
くすることが可能になり、ホールＩＣ即ち第２の部品２
を低コスト且つ容易に形成することができる。 （１５） 電流通路形成用導体４とホ−ル素子３５とが
一体化されているので、電気回路に対する接続及び配置
が容易になる。
【００２６】
【第２の実施形態】次に、図１５〜図２０を参照して第
２の実施形態の電流検出装置を説明する。但し、図１５
〜図２０及び後述する第３の実施形態の図２２及び図２
３において図１〜図１４と共通する部分には同一の符
号、又はダッシュ又は添字ａ、ｂを伴なった同一の符号
を付してその説明を省略する。また、図１５〜図２０及
び図２２、図２３の説明において、図１〜図１４も参照
する。
２の実施形態の電流検出装置を説明する。但し、図１５
〜図２０及び後述する第３の実施形態の図２２及び図２
３において図１〜図１４と共通する部分には同一の符
号、又はダッシュ又は添字ａ、ｂを伴なった同一の符号
を付してその説明を省略する。また、図１５〜図２０及
び図２２、図２３の説明において、図１〜図１４も参照
する。
【００２７】図１５〜図２０に示す第２の実施形態の電
流検出装置は、図１５に示す第１の部品１’と図１６に
示す第２の部品２’とを図１９に説明的に示す接着層
３’で一体化したものである。図１５の第１の部品１’
は第１の実施形態の図６の第１の部品１と同様に電流通
路形成用導体４ａと第１の樹脂成形体５’とを有し、第
１の樹脂成形体５’は第１及び第２の位置決め部分５
ａ’、５ｂ’を有する。第２の部品２’は図１６に示す
ように第１及び第２のホール素子３５，３５’を有し、
且つ第２の樹脂成形体３０’、外部リード端子２２’〜
２５’を有する。なお、第１及び第２のホール素子３
５、３５’は図１９に示すように同一の半導体基板４２
ａに形成されている。この第１及び第２のホール素子３
５，３５’は同一構造であるので、互いに共通する部分
には同一の符号を付し、第２のホール素子３５’の各部
の符号にダッシュを付して両者を区別する。
流検出装置は、図１５に示す第１の部品１’と図１６に
示す第２の部品２’とを図１９に説明的に示す接着層
３’で一体化したものである。図１５の第１の部品１’
は第１の実施形態の図６の第１の部品１と同様に電流通
路形成用導体４ａと第１の樹脂成形体５’とを有し、第
１の樹脂成形体５’は第１及び第２の位置決め部分５
ａ’、５ｂ’を有する。第２の部品２’は図１６に示す
ように第１及び第２のホール素子３５，３５’を有し、
且つ第２の樹脂成形体３０’、外部リード端子２２’〜
２５’を有する。なお、第１及び第２のホール素子３
５、３５’は図１９に示すように同一の半導体基板４２
ａに形成されている。この第１及び第２のホール素子３
５，３５’は同一構造であるので、互いに共通する部分
には同一の符号を付し、第２のホール素子３５’の各部
の符号にダッシュを付して両者を区別する。
【００２８】図１７に示す電流通路形成用導体４ａは、
第１及び第２のホール素子３５、３５′の主動作領域で
ある第５の半導体領域４７、４７′に隣接するＳ字状電
流通路形成するために、第１及び第２の溝６，６′と複
数の補助溝１１ａ’、１１ｂ’とを有する。第１及び第
２の溝６，６’は互いに逆の方向から切り込まれてい
る。電流通路形成用導体４ａの第１及び第２の端子部分
７ａ’、８ａ’は、図８の第１及び第２の端子部分７
ａ、７ｂと同様に被検出電流が流れる電気回路に接続さ
れる。第１及び第２のホール素子３５、３５’の主動作
領域としての第５の半導体領域４７，４７’は平面的に
見て第１及び第２の溝６，６’の内側に配置されてい
る。第１及び第２のホール素子３５，３５’を含む半導
体チップ２０’は図１７に示すように第１の磁性体層９
１を介して金属支持板２１に固着されている。第２の部
品２’は第１の部品１’に対して第１及び第２の位置決
め部分５ａ’、５ｂ’を使用して位置決めされ、接着層
３’で固着される。
第１及び第２のホール素子３５、３５′の主動作領域で
ある第５の半導体領域４７、４７′に隣接するＳ字状電
流通路形成するために、第１及び第２の溝６，６′と複
数の補助溝１１ａ’、１１ｂ’とを有する。第１及び第
２の溝６，６’は互いに逆の方向から切り込まれてい
る。電流通路形成用導体４ａの第１及び第２の端子部分
７ａ’、８ａ’は、図８の第１及び第２の端子部分７
ａ、７ｂと同様に被検出電流が流れる電気回路に接続さ
れる。第１及び第２のホール素子３５、３５’の主動作
領域としての第５の半導体領域４７，４７’は平面的に
見て第１及び第２の溝６，６’の内側に配置されてい
る。第１及び第２のホール素子３５，３５’を含む半導
体チップ２０’は図１７に示すように第１の磁性体層９
１を介して金属支持板２１に固着されている。第２の部
品２’は第１の部品１’に対して第１及び第２の位置決
め部分５ａ’、５ｂ’を使用して位置決めされ、接着層
３’で固着される。
【００２９】電流通路形成用導体４ａに流れる電流に基
づいて生じる磁界Ｈの向きは第１及び第２のホール素子
３５、３５′に対して図１９で破線で示すように互いに
逆になる。第１及び第２のホール素子３５、３５′に周
知の制御電流Ｉc を流すために第１のホール素子３５の
第１及び第２の電極５１、５２と第２のホール素子３
５′の第１及び第２の電極５１′、５２′とが図２０の
周知の制御電流供給回路３７ａに接続されている。第１
及び第２のホール素子３５、３５′の出力電圧を合成し
て被検出電流に対応する電圧を得るための出力回路３６
ａは、第１、第２及び第３の差動増幅器７１、７２、７
３から成る。第１の差動増幅器７１の正入力端子は第１
のホール素子３５の第３の電極５３に接続され、この負
入力端子は第１のホール素子３５の第４の電極５４に接
続されている。第２の差動増幅器７２の正入力端子は第
２のホール素子３５′の第３の電極５３′に接続され、
この負入力端子は第２のホール素子３５′の第４の電極
５４′に接続されている。従って、第１の差動増幅器７
１から得られる第１のホール電圧Ｖh1と第２の差動増幅
器７２から得られる第２のホール電圧−Ｖh2は互いに逆
の極性を有する。第３の差動増幅器７３の正入力端子は
第１の差動増幅器７１に接続され、この負入力端子は第
２の差動増幅器７２に接続されている。従って、第３の
差動増幅器７３からはＶh1−（−Ｖh2）＝Ｖh1＋Ｖh2の
出力が得られる。即ち、演算手段としての第３の差動増
幅器７３からは、第１の差動増幅器７１の出力Ｖh1の絶
対値と第２の差動増幅器７２の出力−Ｖh2の絶対値との
和が得られる。なお、第２の差動増幅器７２の出力段に
反転回路を設け、第３の差動増幅器７３の代りに加算器
を設けることによってＶh1＋Ｖh2を示す出力を得ること
もできる。
づいて生じる磁界Ｈの向きは第１及び第２のホール素子
３５、３５′に対して図１９で破線で示すように互いに
逆になる。第１及び第２のホール素子３５、３５′に周
知の制御電流Ｉc を流すために第１のホール素子３５の
第１及び第２の電極５１、５２と第２のホール素子３
５′の第１及び第２の電極５１′、５２′とが図２０の
周知の制御電流供給回路３７ａに接続されている。第１
及び第２のホール素子３５、３５′の出力電圧を合成し
て被検出電流に対応する電圧を得るための出力回路３６
ａは、第１、第２及び第３の差動増幅器７１、７２、７
３から成る。第１の差動増幅器７１の正入力端子は第１
のホール素子３５の第３の電極５３に接続され、この負
入力端子は第１のホール素子３５の第４の電極５４に接
続されている。第２の差動増幅器７２の正入力端子は第
２のホール素子３５′の第３の電極５３′に接続され、
この負入力端子は第２のホール素子３５′の第４の電極
５４′に接続されている。従って、第１の差動増幅器７
１から得られる第１のホール電圧Ｖh1と第２の差動増幅
器７２から得られる第２のホール電圧−Ｖh2は互いに逆
の極性を有する。第３の差動増幅器７３の正入力端子は
第１の差動増幅器７１に接続され、この負入力端子は第
２の差動増幅器７２に接続されている。従って、第３の
差動増幅器７３からはＶh1−（−Ｖh2）＝Ｖh1＋Ｖh2の
出力が得られる。即ち、演算手段としての第３の差動増
幅器７３からは、第１の差動増幅器７１の出力Ｖh1の絶
対値と第２の差動増幅器７２の出力−Ｖh2の絶対値との
和が得られる。なお、第２の差動増幅器７２の出力段に
反転回路を設け、第３の差動増幅器７３の代りに加算器
を設けることによってＶh1＋Ｖh2を示す出力を得ること
もできる。
【００３０】第１及び第２のホール素子３５、３５′
は、図１９に示すように共通の半導体基体４２ａに形成
されている。勿論、第１及び第２のホール素子３５、３
５′を個別の半導体基体に形成することもできる。
は、図１９に示すように共通の半導体基体４２ａに形成
されている。勿論、第１及び第２のホール素子３５、３
５′を個別の半導体基体に形成することもできる。
【００３１】第２の実施形態は図１９に示すように第１
及び第２の磁性体層９１，９４を第１の実施形態と同様
に有するので、第１の実施形態と同一の効果を有し、更
に次の効果も有する。 （１） 第１及び第２のホール素子３５、３５′の出力
の絶対値の加算値が得られるので、電流検出感度が大き
くなる。 （２） 電流通路形成用導体４ａの中間部分を第１及び
第２のホール素子３５、３５′で共用しているので、ス
ペースの増大が抑えられている。 （３） 第１及び第２のホール素子３５、３５′を並置
し、この合成出力を得る構成であり、且つ第１及び第２
のホール素子３５、３５′に対する磁界Ｈの方向が逆に
なるので、不要な外部磁界（ノイズ）が第１及び第２の
ホール素子３５、３５′に加わった場合にこれ等の相殺
が生じ、外部磁界の影響の少ない電流検出を行うことが
できる。即ち不要外部磁界に基づくホール電圧をＶ0 と
すると、第１の差動増幅器７１の出力はＶh1＋Ｖ0 、第
２の差動増幅器７２の出力は−Ｖh2＋Ｖ0 となり、第３
の差動増幅器７３の出力はＶh1＋Ｖ0 −（−Ｖh2＋Ｖ0
）＝Ｖh1＋Ｖh2となり、不要外部磁界の影響の少ない
出力を得ることができ、電流Ｉs の検出精度が向上す
る。
及び第２の磁性体層９１，９４を第１の実施形態と同様
に有するので、第１の実施形態と同一の効果を有し、更
に次の効果も有する。 （１） 第１及び第２のホール素子３５、３５′の出力
の絶対値の加算値が得られるので、電流検出感度が大き
くなる。 （２） 電流通路形成用導体４ａの中間部分を第１及び
第２のホール素子３５、３５′で共用しているので、ス
ペースの増大が抑えられている。 （３） 第１及び第２のホール素子３５、３５′を並置
し、この合成出力を得る構成であり、且つ第１及び第２
のホール素子３５、３５′に対する磁界Ｈの方向が逆に
なるので、不要な外部磁界（ノイズ）が第１及び第２の
ホール素子３５、３５′に加わった場合にこれ等の相殺
が生じ、外部磁界の影響の少ない電流検出を行うことが
できる。即ち不要外部磁界に基づくホール電圧をＶ0 と
すると、第１の差動増幅器７１の出力はＶh1＋Ｖ0 、第
２の差動増幅器７２の出力は−Ｖh2＋Ｖ0 となり、第３
の差動増幅器７３の出力はＶh1＋Ｖ0 −（−Ｖh2＋Ｖ0
）＝Ｖh1＋Ｖh2となり、不要外部磁界の影響の少ない
出力を得ることができ、電流Ｉs の検出精度が向上す
る。
【００３２】
【第３の実施形態】図２２に示す第３の実施形態の電流
検出装置は、漏れ電流の検出に好適な構造を有し、第１
の実施形態のＵ字状電流通路形成用導体４の代りに直線
状に延びる第１及び第２の電流通路形成用導体４ｃ、４
ｄを設け、この他は図１と実質的に同一に形成したもの
である。第１及び第２の電流通路形成用導体４ｃ、４ｄ
は、第１の樹脂成形体５によって一部が被覆され、相互
に結合されている。また、第１及び第２の電流通路形成
用導体４ｃ、４ｄは図６の溝６に相当する隙間６’を有
して平行に配置され、ホール素子３５は平面的に見て隙
間６’の中に配置されている。第１及び第２の電流通路
形成用導体４ｃ、４ｄを相互に又は外部回路に接続する
ために第１及び第２の端子部分７ａ、８ａの他に第３及
び第４の端子部分７ｃ、８ｃが設けられ、これ等が第１
の樹脂成形体５から突出している。第３及び第４の端子
部分７ｃ、８ｃには接続用の貫通孔１０ｃ、１０ｄが形
成されている。図２２及び図２３に示す第１及び第２の
位置決め部分５ａ、５ｂに対する第２の部品２の装着は
第１の実施形態と同様になされる。
検出装置は、漏れ電流の検出に好適な構造を有し、第１
の実施形態のＵ字状電流通路形成用導体４の代りに直線
状に延びる第１及び第２の電流通路形成用導体４ｃ、４
ｄを設け、この他は図１と実質的に同一に形成したもの
である。第１及び第２の電流通路形成用導体４ｃ、４ｄ
は、第１の樹脂成形体５によって一部が被覆され、相互
に結合されている。また、第１及び第２の電流通路形成
用導体４ｃ、４ｄは図６の溝６に相当する隙間６’を有
して平行に配置され、ホール素子３５は平面的に見て隙
間６’の中に配置されている。第１及び第２の電流通路
形成用導体４ｃ、４ｄを相互に又は外部回路に接続する
ために第１及び第２の端子部分７ａ、８ａの他に第３及
び第４の端子部分７ｃ、８ｃが設けられ、これ等が第１
の樹脂成形体５から突出している。第３及び第４の端子
部分７ｃ、８ｃには接続用の貫通孔１０ｃ、１０ｄが形
成されている。図２２及び図２３に示す第１及び第２の
位置決め部分５ａ、５ｂに対する第２の部品２の装着は
第１の実施形態と同様になされる。
【００３３】図２２の電流検出装置を漏れ電流検出装置
として使用する時には、第１の電流通路形成用導体４ｃ
を対の電源ラインの一方即ち往路に直列に接続し、第２
の電流通路形成用導体４ｄを対の電源ラインの他方即ち
復路に直列に接続する。また、第１及び第２の電流通路
形成用導体４ｃ、４ｄにおける電流Ｉａ、Ｉｂの流れる
方向を図２２において矢印で示すように同一方向とす
る。電気回路において漏れ電流がなければ、往路の電流
Ｉａと復路の電流Ｉｂとは同一である。ホール素子３５
における電流Ｉａ、Ｉｂに基づく磁束の向きは互いに逆
であるので、ＩａとＩｂとが等しい時にはホール電圧は
発生しない。しかし、漏れ電流が有ると電流ＩａとＩｂ
とが不一致になるので、この差に対応した磁束がホール
素子３５に作用し、漏れ電流に比例したホール電圧が発
生する。
として使用する時には、第１の電流通路形成用導体４ｃ
を対の電源ラインの一方即ち往路に直列に接続し、第２
の電流通路形成用導体４ｄを対の電源ラインの他方即ち
復路に直列に接続する。また、第１及び第２の電流通路
形成用導体４ｃ、４ｄにおける電流Ｉａ、Ｉｂの流れる
方向を図２２において矢印で示すように同一方向とす
る。電気回路において漏れ電流がなければ、往路の電流
Ｉａと復路の電流Ｉｂとは同一である。ホール素子３５
における電流Ｉａ、Ｉｂに基づく磁束の向きは互いに逆
であるので、ＩａとＩｂとが等しい時にはホール電圧は
発生しない。しかし、漏れ電流が有ると電流ＩａとＩｂ
とが不一致になるので、この差に対応した磁束がホール
素子３５に作用し、漏れ電流に比例したホール電圧が発
生する。
【００３４】図２２の電流検出器は電流バランス検出器
としても使用することができる。第１及び第２の被測定
電流を第１及び第２の電流通路形成用導体４ｃ、４ｄに
流すと、この差に比例したホール電圧が得られる。な
お、図２２の第３及び第４の端子部分７ｃ、８ｃを相互
に接続し、第１の実施形態と同様にＵ字状電流通路を形
成し、第１の実施形態と同様に使用することができる。
なお、第３の実施形態の電流検出装置は、上記効果の外
に、第１及び第２の磁性体層９１、９２も第１の実施形
態と同様に設けられているので、第１の実施形態と同一
の効果も有する。
としても使用することができる。第１及び第２の被測定
電流を第１及び第２の電流通路形成用導体４ｃ、４ｄに
流すと、この差に比例したホール電圧が得られる。な
お、図２２の第３及び第４の端子部分７ｃ、８ｃを相互
に接続し、第１の実施形態と同様にＵ字状電流通路を形
成し、第１の実施形態と同様に使用することができる。
なお、第３の実施形態の電流検出装置は、上記効果の外
に、第１及び第２の磁性体層９１、９２も第１の実施形
態と同様に設けられているので、第１の実施形態と同一
の効果も有する。
【００３５】
【変形例】本発明は上述の実施形態に限定されるもので
なく、例えば次の変形が可能なものである。 （１） 図８の溝６及び図１５の溝６，６’の代りに、
図２１に示すようにＪ字状溝６ａを設け、この溝６ａで
囲まれた部分にホール素子３５を配置することができ
る。なお、Ｊ字状溝６ａに囲まれた部分８０は放熱体及
び電界シールドとして機能する。 （２） 半導体基体４２、４２ａ’をシリコン等の別の
半導体で形成することができる。 （３） 半導体チップ２０を支持板２１の導体４又は４
ａに対向しない表面側に配置することができる。 （４） 電流通路形成用導体４の第１及び第２の端子部
分７ａ，８ａをクランク状又はスワン端子状に形成する
ことができる。また、リード端子２２〜２５もクランク
状態に曲げることができる。 （５） 電流通路形成用導体４の第１及び第２の端子部
分７ａ，８ａを電気回路導体に対して溶接によって接続
するように構成することができる。
なく、例えば次の変形が可能なものである。 （１） 図８の溝６及び図１５の溝６，６’の代りに、
図２１に示すようにＪ字状溝６ａを設け、この溝６ａで
囲まれた部分にホール素子３５を配置することができ
る。なお、Ｊ字状溝６ａに囲まれた部分８０は放熱体及
び電界シールドとして機能する。 （２） 半導体基体４２、４２ａ’をシリコン等の別の
半導体で形成することができる。 （３） 半導体チップ２０を支持板２１の導体４又は４
ａに対向しない表面側に配置することができる。 （４） 電流通路形成用導体４の第１及び第２の端子部
分７ａ，８ａをクランク状又はスワン端子状に形成する
ことができる。また、リード端子２２〜２５もクランク
状態に曲げることができる。 （５） 電流通路形成用導体４の第１及び第２の端子部
分７ａ，８ａを電気回路導体に対して溶接によって接続
するように構成することができる。
【図１】第１の実施形態の電流検出装置を示す平面図で
ある。
ある。
【図２】図１の第１の実施形態の電流検出装置のＡ−Ａ
線の一部を示す断面図である。
線の一部を示す断面図である。
【図３】図１のＢ−Ｂ線を示す断面図である。
【図４】図１のＣ−Ｃ線を示す断面図である。
【図５】図１の電流検出装置を第１及び第２の部品に分
解して図２と同様な断面で示す断面図である。
解して図２と同様な断面で示す断面図である。
【図６】図１の第１の部品の平面図である。
【図７】図１の第２の部品を示す平面図である。
【図８】図６の第１の部品の電流通路形成用導体を示す
断面図である。
断面図である。
【図９】図７の第２の部品を樹脂成形体を省いて示す平
面図である。
面図である。
【図１０】図９の半導体チップの底面図である。
【図１１】図１０の半導体基体のホール素子部分を示す
平面図である。
平面図である。
【図１２】図１０のＤ−Ｄ線の一部を示す断面図であ
る。
る。
【図１３】樹脂層を設けた電流検出装置を図２と同様に
示す断面図である。
示す断面図である。
【図１４】樹脂層を設けた電流検出装置を図３と同様に
示す断面図である。
示す断面図である。
【図１５】第２の実施形態の電流検出装置の第１の部品
を示す平面図である。
を示す平面図である。
【図１６】第２の実施形態の第２の部品を示す平面図で
ある。
ある。
【図１７】図１５の電流通路形成用導体を示す平面図で
ある。
ある。
【図１８】第２の実施形態のＳ字状電流通路と第１及び
第２のホール素子とを示す平面図である。
第２のホール素子とを示す平面図である。
【図１９】第２の実施形態の電流検出装置の一部を図１
８のＥ−Ｅ線に相当する部分で示す断面図である。
８のＥ−Ｅ線に相当する部分で示す断面図である。
【図２０】第２の実施形態の電流検出装置を示す電気回
路図である。
路図である。
【図２１】変形例の電流通路形成用導体を示す平面図で
ある。
ある。
【図２２】第３の実施形態の電流検出装置を示す平面図
である。
である。
【図２３】図２２の第１の部品を示す平面図である。
１、２ 第１及び第２の部品 ３ 接着層 ４ 電流通路形成用導体 ５、３０ 樹脂成形体 ５ａ、５ｂ 位置決め部分 ２０ 半導体チップ ２１ 支持板 ２２〜２５ 外部リード端子 ３５ ホール素子 ９１，９２ 第１及び第２の磁性体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 隆志 埼玉県新座市北野三丁目６番３号 サンケ ン電気株式会社内 (72)発明者 熊倉 弘道 埼玉県新座市北野三丁目６番３号 サンケ ン電気株式会社内 Ｆターム(参考） 2G025 AA00 AB02 2G035 AA01 AA08 AB02 AC02 AD20
Claims (10)
- 【請求項１】 その一方の主面側の領域に形成されたホ
ール素子を含む半導体基板と、 前記電気回路の電流を流すためのものであって、前記半
導体基板に対向配置され且つここを流れる電流によって
発生した磁界を前記ホール素子に作用させることができ
るように前記半導体基板に対して一定の位置関係を有し
且つ前記電気回路に対する接続部分を有している電流通
路形成用導体と、 前記半導体基板と前記電流通路形成用導体の一部部分と
を被覆している絶縁性被覆体と、 前記半導体基板と前記電流通路形成用導体との間の外側
に配置された磁性体とを備えていることを特徴とする電
流検出装置。 - 【請求項２】 前記磁性体は前記絶縁性被覆体の内部に
配置されていることを特徴とする請求項１記載の電流検
出装置。 - 【請求項３】 前記磁性体は前記絶縁性被覆体の表面上
に配置されていることを特徴とする請求項１記載の電流
検出装置。 - 【請求項４】 前記磁性体は前記絶縁性被覆体の内部と
表面上との両方に配置されていることを特徴とする請求
項１記載の電流検出装置。 - 【請求項５】 前記ホール素子は前記半導体基板の前記
電流通路形成用導体に対向している表面側領域に形成さ
れ、 前記磁性体は前記半導体基板を基準にして前記電流通路
形成用導体とは反対側に配置されていることを特徴とす
る請求項１記載の電流検出装置。 - 【請求項６】 更に、非磁性体金属から成る支持板を有
し、前記磁性体は前記金属支持板上に積層配置され、前
記半導体基板は前記磁性体を伴なった前記支持板に固着
されていることを特徴とする請求項５記載の電流検出装
置。 - 【請求項７】 更に、前記半導体基体に前記ホール素子
の出力電圧を増幅する増幅器が形成されていることを特
徴とする請求項１乃至７のいずれかに記載の電流検出装
置。 - 【請求項８】 その一方の主面側の領域に形成された第
１及び第２のホール素子を含む半導体基板と、 前記電気回路の電流を流すためのものであって、前記半
導体基板に対向配置され且つここを流れる電流によって
発生した磁界を前記第１及び第２のホール素子に作用さ
せることができるように前記半導体基板に対して一定の
位置関係を有し且つ前記電気回路に対する接続部分を有
している電流通路形成用導体と、 前記半導体基板と前記電流通路形成用導体の一部分とを
被覆している絶縁性被覆体と、 前記半導体基板と前記電流通路形成用導体との間の外側
に配置された磁性体とを備え、前記電流通路形成用導体
は平面的に見てＳ字状電流通路を形成するための第１及
び第２の溝を有し、 平面的に見て前記第１のホール素子は前記第２の溝の内
側に配置され、前記第２のホール素子は前記第２の溝の
内側に配置されていることを特徴とする電流検出装置。 - 【請求項９】 電気回路の電流を検出するための装置で
あって、 第１の部品と、第２の部品と、前記第２の部品を前記第
１の部品に対して固着している接着層とを備え、前記第
１の部品は、前記電気回路の電流を流すための電流通路
形成用導体と、前記電流通路形成用導体の一部分を被覆
し且つ前記第２の部品を位置決めするための位置決め部
分を有している第１の絶縁性被覆体とから成り、前記第
２の部品は、ホール素子を含む半導体基板と、前記ホー
ル素子を外部回路に接続するための複数のリード端子
と、磁性体と、前記半導体基板と前記複数のリード端子
の一部分と前記磁性体とを被覆している第２の絶縁性被
覆体とから成り、前記半導体基板は前記電流通路形成用
導体を流れる電流の基づいて発生する磁界が前記ホール
素子に作用するように前記電流通路形成用導体に対向配
置され、前記第２の部品は前記接着層によって前記第１
の部品に固着され、前記磁性体は前記電流通路形成用導
体と前記半導体基板との間の外側に配置されていること
を特徴とする電流検出装置。 - 【請求項１０】 前記電流通路形成用導体は、ここを流
れる電流の通路を狭めるための溝を有していることを特
徴とする請求項１乃至９のいずれかに記載の電流検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000156507A JP2001339109A (ja) | 2000-05-26 | 2000-05-26 | ホ−ル素子を備えた電流検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000156507A JP2001339109A (ja) | 2000-05-26 | 2000-05-26 | ホ−ル素子を備えた電流検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001339109A true JP2001339109A (ja) | 2001-12-07 |
Family
ID=18661293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000156507A Pending JP2001339109A (ja) | 2000-05-26 | 2000-05-26 | ホ−ル素子を備えた電流検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001339109A (ja) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7476816B2 (en) | 2003-08-26 | 2009-01-13 | Allegro Microsystems, Inc. | Current sensor |
| US7598601B2 (en) | 2003-08-26 | 2009-10-06 | Allegro Microsystems, Inc. | Current sensor |
| US7709754B2 (en) | 2003-08-26 | 2010-05-04 | Allegro Microsystems, Inc. | Current sensor |
| JP2010256316A (ja) * | 2009-04-27 | 2010-11-11 | Kohshin Electric Corp | 電流センサ |
| US8080994B2 (en) | 2006-05-12 | 2011-12-20 | Allegro Microsystems, Inc. | Integrated current sensor |
| US8093670B2 (en) | 2008-07-24 | 2012-01-10 | Allegro Microsystems, Inc. | Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions |
| US8629539B2 (en) | 2012-01-16 | 2014-01-14 | Allegro Microsystems, Llc | Methods and apparatus for magnetic sensor having non-conductive die paddle |
| CN103649762A (zh) * | 2011-07-13 | 2014-03-19 | 旭化成微电子株式会社 | 电流传感器用基板以及电流传感器 |
| US9190606B2 (en) | 2013-03-15 | 2015-11-17 | Allegro Micosystems, LLC | Packaging for an electronic device |
| US9411025B2 (en) | 2013-04-26 | 2016-08-09 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame and a magnet |
| US9494660B2 (en) | 2012-03-20 | 2016-11-15 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| US9666788B2 (en) | 2012-03-20 | 2017-05-30 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| JP2017166927A (ja) * | 2016-03-15 | 2017-09-21 | エスアイアイ・セミコンダクタ株式会社 | 磁気センサおよびその製造方法 |
| US9812588B2 (en) | 2012-03-20 | 2017-11-07 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| WO2018185964A1 (ja) * | 2017-04-04 | 2018-10-11 | 株式会社村田製作所 | 電流センサ |
| US10234513B2 (en) | 2012-03-20 | 2019-03-19 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US10345343B2 (en) | 2013-03-15 | 2019-07-09 | Allegro Microsystems, Llc | Current sensor isolation |
| US10991644B2 (en) | 2019-08-22 | 2021-04-27 | Allegro Microsystems, Llc | Integrated circuit package having a low profile |
| WO2022038902A1 (ja) * | 2020-08-20 | 2022-02-24 | 株式会社村田製作所 | 電流センサ |
| US11320466B1 (en) | 2020-10-29 | 2022-05-03 | Allegro Microsystems, Llc | Differential current sensor |
| US11320463B2 (en) | 2019-12-19 | 2022-05-03 | Kabushiki Kaisha Toshiba | Current detection device |
| US11320464B2 (en) | 2020-01-22 | 2022-05-03 | Kabushiki Kaisha Toshiba | Chip package |
| US11402409B1 (en) | 2021-03-22 | 2022-08-02 | Allegro Microsystems, Llc | Differential current sensor package |
| US11747367B2 (en) | 2020-08-28 | 2023-09-05 | Kabushiki Kaisha Toshiba | Current sensor |
| US11768230B1 (en) | 2022-03-30 | 2023-09-26 | Allegro Microsystems, Llc | Current sensor integrated circuit with a dual gauge lead frame |
| US11800813B2 (en) | 2020-05-29 | 2023-10-24 | Allegro Microsystems, Llc | High isolation current sensor |
| US11852659B2 (en) | 2021-09-16 | 2023-12-26 | Kabushiki Kaisha Toshiba | Current detection device |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5748265A (en) * | 1980-08-29 | 1982-03-19 | Rohm Co Ltd | Magnetic coupler |
| JPH0180973U (ja) * | 1987-11-19 | 1989-05-30 | ||
| JPH0421149A (ja) * | 1990-05-16 | 1992-01-24 | Toshiba Corp | Ｄｍａデータ伝送装置 |
| JPH04106988A (ja) * | 1990-08-27 | 1992-04-08 | Asahi Chem Ind Co Ltd | ＩｎＡｓホール素子 |
| JPH06118102A (ja) * | 1992-10-08 | 1994-04-28 | Fujitsu Ltd | 電流センサ |
| JPH06216432A (ja) * | 1993-01-20 | 1994-08-05 | Sharp Corp | 磁束密度検出装置 |
| JPH08264857A (ja) * | 1995-01-26 | 1996-10-11 | Matsushita Electric Works Ltd | 集積化アイソレータ |
| JPH09211034A (ja) * | 1996-02-02 | 1997-08-15 | Sanken Electric Co Ltd | 電流検出装置 |
| JP2001516031A (ja) * | 1997-08-14 | 2001-09-25 | ハネウエル・インコーポレーテッド | 磁界検出デバイス |
-
2000
- 2000-05-26 JP JP2000156507A patent/JP2001339109A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5748265A (en) * | 1980-08-29 | 1982-03-19 | Rohm Co Ltd | Magnetic coupler |
| JPH0180973U (ja) * | 1987-11-19 | 1989-05-30 | ||
| JPH0421149A (ja) * | 1990-05-16 | 1992-01-24 | Toshiba Corp | Ｄｍａデータ伝送装置 |
| JPH04106988A (ja) * | 1990-08-27 | 1992-04-08 | Asahi Chem Ind Co Ltd | ＩｎＡｓホール素子 |
| JPH06118102A (ja) * | 1992-10-08 | 1994-04-28 | Fujitsu Ltd | 電流センサ |
| JPH06216432A (ja) * | 1993-01-20 | 1994-08-05 | Sharp Corp | 磁束密度検出装置 |
| JPH08264857A (ja) * | 1995-01-26 | 1996-10-11 | Matsushita Electric Works Ltd | 集積化アイソレータ |
| JPH09211034A (ja) * | 1996-02-02 | 1997-08-15 | Sanken Electric Co Ltd | 電流検出装置 |
| JP2001516031A (ja) * | 1997-08-14 | 2001-09-25 | ハネウエル・インコーポレーテッド | 磁界検出デバイス |
Cited By (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7476816B2 (en) | 2003-08-26 | 2009-01-13 | Allegro Microsystems, Inc. | Current sensor |
| US7598601B2 (en) | 2003-08-26 | 2009-10-06 | Allegro Microsystems, Inc. | Current sensor |
| US7709754B2 (en) | 2003-08-26 | 2010-05-04 | Allegro Microsystems, Inc. | Current sensor |
| US8080994B2 (en) | 2006-05-12 | 2011-12-20 | Allegro Microsystems, Inc. | Integrated current sensor |
| US8093670B2 (en) | 2008-07-24 | 2012-01-10 | Allegro Microsystems, Inc. | Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions |
| JP2010256316A (ja) * | 2009-04-27 | 2010-11-11 | Kohshin Electric Corp | 電流センサ |
| EP2733496A1 (en) * | 2011-07-13 | 2014-05-21 | Asahi Kasei Microdevices Corporation | Current sensor substrate and current sensor |
| CN103649762A (zh) * | 2011-07-13 | 2014-03-19 | 旭化成微电子株式会社 | 电流传感器用基板以及电流传感器 |
| EP2733496A4 (en) * | 2011-07-13 | 2014-12-24 | Asahi Kasei Microdevices Corp | CURRENT SENSOR AND CURRENT SENSOR |
| KR101503224B1 (ko) * | 2011-07-13 | 2015-03-16 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | 전류 센서용 기판 및 전류 센서 |
| CN103649762B (zh) * | 2011-07-13 | 2015-09-16 | 旭化成微电子株式会社 | 电流传感器用基板以及电流传感器 |
| US9448256B2 (en) | 2011-07-13 | 2016-09-20 | Asahi Kasei Microdevices Corporation | Current sensor substrate and current sensor |
| US9620705B2 (en) | 2012-01-16 | 2017-04-11 | Allegro Microsystems, Llc | Methods and apparatus for magnetic sensor having non-conductive die paddle |
| US10333055B2 (en) | 2012-01-16 | 2019-06-25 | Allegro Microsystems, Llc | Methods for magnetic sensor having non-conductive die paddle |
| US9299915B2 (en) | 2012-01-16 | 2016-03-29 | Allegro Microsystems, Llc | Methods and apparatus for magnetic sensor having non-conductive die paddle |
| US8629539B2 (en) | 2012-01-16 | 2014-01-14 | Allegro Microsystems, Llc | Methods and apparatus for magnetic sensor having non-conductive die paddle |
| US11961920B2 (en) | 2012-03-20 | 2024-04-16 | Allegro Microsystems, Llc | Integrated circuit package with magnet having a channel |
| US9494660B2 (en) | 2012-03-20 | 2016-11-15 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| US9666788B2 (en) | 2012-03-20 | 2017-05-30 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| US11677032B2 (en) | 2012-03-20 | 2023-06-13 | Allegro Microsystems, Llc | Sensor integrated circuit with integrated coil and element in central region of mold material |
| US11444209B2 (en) | 2012-03-20 | 2022-09-13 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with an integrated coil enclosed with a semiconductor die by a mold material |
| US9812588B2 (en) | 2012-03-20 | 2017-11-07 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US11828819B2 (en) | 2012-03-20 | 2023-11-28 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US10916665B2 (en) | 2012-03-20 | 2021-02-09 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with an integrated coil |
| US10234513B2 (en) | 2012-03-20 | 2019-03-19 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US9865807B2 (en) | 2013-03-15 | 2018-01-09 | Allegro Microsystems, Llc | Packaging for an electronic device |
| US10753963B2 (en) | 2013-03-15 | 2020-08-25 | Allegro Microsystems, Llc | Current sensor isolation |
| US9190606B2 (en) | 2013-03-15 | 2015-11-17 | Allegro Micosystems, LLC | Packaging for an electronic device |
| US10345343B2 (en) | 2013-03-15 | 2019-07-09 | Allegro Microsystems, Llc | Current sensor isolation |
| US9411025B2 (en) | 2013-04-26 | 2016-08-09 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame and a magnet |
| CN107192969A (zh) * | 2016-03-15 | 2017-09-22 | 精工半导体有限公司 | 磁传感器及其制造方法 |
| JP2017166927A (ja) * | 2016-03-15 | 2017-09-21 | エスアイアイ・セミコンダクタ株式会社 | 磁気センサおよびその製造方法 |
| WO2018185964A1 (ja) * | 2017-04-04 | 2018-10-11 | 株式会社村田製作所 | 電流センサ |
| US11047884B2 (en) | 2017-04-04 | 2021-06-29 | Murata Manufacturing Co., Ltd. | Current sensor |
| US10991644B2 (en) | 2019-08-22 | 2021-04-27 | Allegro Microsystems, Llc | Integrated circuit package having a low profile |
| US11320463B2 (en) | 2019-12-19 | 2022-05-03 | Kabushiki Kaisha Toshiba | Current detection device |
| US11320464B2 (en) | 2020-01-22 | 2022-05-03 | Kabushiki Kaisha Toshiba | Chip package |
| US11800813B2 (en) | 2020-05-29 | 2023-10-24 | Allegro Microsystems, Llc | High isolation current sensor |
| WO2022038902A1 (ja) * | 2020-08-20 | 2022-02-24 | 株式会社村田製作所 | 電流センサ |
| US11747367B2 (en) | 2020-08-28 | 2023-09-05 | Kabushiki Kaisha Toshiba | Current sensor |
| US11320466B1 (en) | 2020-10-29 | 2022-05-03 | Allegro Microsystems, Llc | Differential current sensor |
| US11402409B1 (en) | 2021-03-22 | 2022-08-02 | Allegro Microsystems, Llc | Differential current sensor package |
| US11852659B2 (en) | 2021-09-16 | 2023-12-26 | Kabushiki Kaisha Toshiba | Current detection device |
| US11768230B1 (en) | 2022-03-30 | 2023-09-26 | Allegro Microsystems, Llc | Current sensor integrated circuit with a dual gauge lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4164626B2 (ja) | ホ−ル素子を備えた電流検出装置 | |
| JP2001339109A (ja) | ホ−ル素子を備えた電流検出装置 | |
| US6462531B1 (en) | Current detector having a hall-effect device | |
| JP3852554B2 (ja) | ホール素子を備えた電流検出装置 | |
| JP4025958B2 (ja) | ホ−ル素子を備えた電流検出装置 | |
| US6791313B2 (en) | Electrical current detector having a U-shaped current path and hall-effect device | |
| US7106046B2 (en) | Current measuring method and current measuring device | |
| JP3230580B2 (ja) | ホ−ル素子を備えた電流検出装置 | |
| US6545457B2 (en) | Current detector utilizing hall effect | |
| US6769166B1 (en) | Method of making an electrical current sensor | |
| JP2000174357A (ja) | ホ―ル効果素子を有する半導体装置 | |
| US6781358B2 (en) | Hall-effect current detector | |
| JP2002202327A (ja) | ホール素子を備えた電流検出装置 | |
| JP4164629B2 (ja) | ホール素子を備えた電流検出装置 | |
| JP6650045B2 (ja) | 電流センサ | |
| JP4200358B2 (ja) | ホール素子を備えた電流検出装置 | |
| JP4164625B2 (ja) | ホ−ル素子を備えた電流検出装置 | |
| JP4164624B2 (ja) | ホ−ル素子を備えた電流検出装置 | |
| WO2021039264A1 (ja) | 電流センサ | |
| JP2013205201A (ja) | 電流センサ及び電流センサパッケージ | |
| US20230268727A1 (en) | Sensor devices with busbar and sensor chip and dielectrics arranged therebetween | |
| TW202202867A (zh) | 磁性傳感器及磁性檢測方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070425 |