JP2007053179A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007053179A JP2007053179A JP2005236258A JP2005236258A JP2007053179A JP 2007053179 A JP2007053179 A JP 2007053179A JP 2005236258 A JP2005236258 A JP 2005236258A JP 2005236258 A JP2005236258 A JP 2005236258A JP 2007053179 A JP2007053179 A JP 2007053179A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- titanium
- ferroelectric
- orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000010936 titanium Substances 0.000 claims abstract description 102
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 96
- 230000004888 barrier function Effects 0.000 claims abstract description 95
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 93
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 40
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 31
- 239000012298 atmosphere Substances 0.000 claims abstract description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 34
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 abstract description 74
- 239000003990 capacitor Substances 0.000 abstract description 37
- 239000000463 material Substances 0.000 abstract description 16
- 239000010410 layer Substances 0.000 description 307
- 238000002441 X-ray diffraction Methods 0.000 description 23
- 230000000052 comparative effect Effects 0.000 description 13
- 239000012299 nitrogen atmosphere Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 229910052718 tin Inorganic materials 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052741 iridium Inorganic materials 0.000 description 6
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 229910052726 zirconium Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000002178 crystalline material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 強誘電体キャパシタを構成する各層の結晶配向が良好に制御された強半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、（ａ）基板１０の上方にチタン層１１２ａを形成する工程と、（ｂ）チタン層１１２ａの上方にバリア層１４ａを形成する工程と、（ｃ）窒素を含む雰囲気下で熱処理を行なうことにより、チタン層１１２ａを窒化チタン層１２ａに変換する工程と、（ｄ）バリア層１４ａの上方に第１電極３２ａを形成する工程と、（ｅ）第１電極３２ａの上方に強誘電体層３４ａを形成する工程と、（ｆ）強誘電体層３４ａの上方に第２電極３６ａを形成する工程と、を含む。
【選択図】 図１
【解決手段】 半導体装置の製造方法は、（ａ）基板１０の上方にチタン層１１２ａを形成する工程と、（ｂ）チタン層１１２ａの上方にバリア層１４ａを形成する工程と、（ｃ）窒素を含む雰囲気下で熱処理を行なうことにより、チタン層１１２ａを窒化チタン層１２ａに変換する工程と、（ｄ）バリア層１４ａの上方に第１電極３２ａを形成する工程と、（ｅ）第１電極３２ａの上方に強誘電体層３４ａを形成する工程と、（ｆ）強誘電体層３４ａの上方に第２電極３６ａを形成する工程と、を含む。
【選択図】 図１
Description
本発明は、第１電極、強誘電体層、および第２電極を含む半導体装置の製造方法に関する。
強誘電体メモリ装置（ＦｅＲＡＭ）は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できるため、ＤＲＡＭなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向が極めて重要である。
特開２０００−２７７７０１号公報
本発明の目的は、強誘電体キャパシタを構成する各層の結晶配向を良好に制御することができる半導体装置の製造方法を提供することである。
本発明の半導体装置の製造方法は、
（ａ）基板の上方にチタン層を形成する工程と、
（ｂ）前記チタン層の上方にバリア層を形成する工程と、
（ｃ）窒素を含む雰囲気下で熱処理を行なうことにより、前記チタン層を窒化チタン層に変換する工程と、
（ｄ）前記バリア層の上方に第１電極を形成する工程と、
（ｅ）前記第１電極の上方に強誘電体層を形成する工程と、
（ｆ）前記強誘電体層の上方に第２電極を形成する工程と、
を含む。
（ａ）基板の上方にチタン層を形成する工程と、
（ｂ）前記チタン層の上方にバリア層を形成する工程と、
（ｃ）窒素を含む雰囲気下で熱処理を行なうことにより、前記チタン層を窒化チタン層に変換する工程と、
（ｄ）前記バリア層の上方に第１電極を形成する工程と、
（ｅ）前記第１電極の上方に強誘電体層を形成する工程と、
（ｆ）前記強誘電体層の上方に第２電極を形成する工程と、
を含む。
本発明の半導体装置の製造方法によれば、基板の上方にチタン層を形成し、このチタン層の上方にバリア層を形成する。チタン層は自己配向性に優れているため、チタン層の上方にバリア層を形成することにより、バリア層の結晶配向性を劇的に向上させることができ、かつ、チタン層の結晶配向を反映した結晶配向を有するバリア層を形成することができる。また、このバリア層の上方に第１電極を形成することにより、バリア層の結晶配向を反映した第１電極を形成することができる。さらに、この第１電極の上方に強誘電体層を形成することにより、第１電極の結晶配向を反映した強誘電体層を形成することができる。その結果、所定の結晶配向を有する強誘電体層を得ることができるため、ヒステリシス特性に優れた半導体装置を得ることができる。
また、本発明の半導体装置の製造方法によれば、窒素を含む雰囲気下で熱処理を行なって、前記チタン層を窒化チタン層に変換することにより、後の工程（例えば、強誘電体層の特性回復のためのリカバリーアニール（酸素雰囲気下での熱処理））において、チタン層が酸化される結果、下層のプラグが酸化されるのを防止することができる。
さらに、本発明の半導体装置の製造方法によれば、チタン層の結晶配向性を反映して、バリア層を形成することにより、バリア層は酸素バリア性能に優れている。このため、例えば、チタン層上に第１電極を直接形成した後、チタン層から窒化チタン層に変換する場合と比較して、結晶配向性に優れたバリア層を窒化チタン層と第１電極との間に形成することにより、酸化バリア性能に優れた半導体装置を得ることができる。
ここで、上記本発明の半導体装置の製造方法において、前記（ｄ）より前に、前記（ｃ）を行なうことができる。この方法によれば、前記チタン層から窒化チタン層への変換がより容易である。あるいは、前記（ｄ）より後に、前記（ｃ）を行なうことができる。この方法によれば、前記熱処理により、前記チタン層から窒化チタン層へと変換するとともに、第１電極の結晶配向性をより高めることができる。
ここで、上記本発明の半導体装置の製造方法において、前記（ａ）において、膜厚が５〜２０ｎｍである前記チタン層を形成することができる。
ここで、上記本発明の半導体装置の製造方法において、前記バリア層は、チタン、アルミニウム、および窒素を含む層であり、前記窒化チタン層は、ＴｉＮ層であることができる。前記層は酸素バリア性を有するため、酸素バリア層として好適である。この場合、前記バリア層の組成は、Ｔｉ（１−ｘ）ＡｌｘＮｙ（ここで、０＜ｘ≦３０であり、かつ、０＜ｙである）であることができる。
ここで、上記本発明の半導体装置の製造方法において、前記（ａ）において、前記チタン層を、タングステンを含むプラグ導電層の上方に形成することができる。
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
１．半導体装置
図１は、本発明の一実施の形態の半導体装置（強誘電体メモリ装置）１００を模式的に示す断面図である。図１に示すように、半導体装置１００は、強誘電体キャパシタ３０と、プラグ２０と、強誘電体キャパシタ３０のスイッチングトランジスタ１８とを含む。なお、本実施形態においては、１Ｔ／１Ｃ型のメモリセルについて説明するが、本発明が適用されるのは１Ｔ／１Ｃ型のメモリセルに限定されない。
図１は、本発明の一実施の形態の半導体装置（強誘電体メモリ装置）１００を模式的に示す断面図である。図１に示すように、半導体装置１００は、強誘電体キャパシタ３０と、プラグ２０と、強誘電体キャパシタ３０のスイッチングトランジスタ１８とを含む。なお、本実施形態においては、１Ｔ／１Ｃ型のメモリセルについて説明するが、本発明が適用されるのは１Ｔ／１Ｃ型のメモリセルに限定されない。
トランジスタ１８は、ゲート絶縁層１１と、ゲート絶縁層１１上に設けられたゲート導電層１３と、ソース／ドレイン領域である第１および第２不純物領域１７，１９とを含む。また、プラグ２０はスイッチングトランジスタ１８と電気的に接続されている。
強誘電体キャパシタ３０は、窒化チタン層１２と、窒化チタン層１２の上方に設けられたバリア層１４と、バリア層１４の上方に設けられた第１電極３２と、第１電極３２の上方に設けられた強誘電体層３４と、強誘電体層３４の上方に設けられた第２電極３６とを含む。
また、この強誘電体キャパシタ３０は、絶縁層２６に設けられたプラグ２０の上に設けられている。このプラグ２０は、第２不純物領域１９の上に形成されている。プラグ２０は、開口部２４と、開口部２４内に設けられたプラグ導電層２２とを含む。プラグ導電層２２は例えば、タングステン，モリブデン，タンタル，チタン，ニッケルなどの高融点金属からなり、タングステンからなることが好ましい。
窒化チタン層１２は、少なくとも一部がプラグ２０上に設けられている。この窒化チタン層１２は結晶質であり、かつ、（１１１）配向を有することができる。この窒化チタン層１２は、Ｔｉ層を窒化することにより得ることができる。また、この窒化チタン層１２はＴｉＮ層であることができる。窒化チタン層１２の形成方法については後述する。窒化チタン層１２の膜厚は５〜２０ｎｍであるのが好ましい。
バリア層１４は、窒化チタン層１２の上方に設けられている。バリア層１４の材質は、導電性を有し、かつ、酸素バリア性を有する材料からなるのであれば特に限定されないが、結晶質を含むことができ、その結晶質が（１１１）配向を有することが好ましい。
バリア層１４としては、例えば、ＴｉＡｌＮ，ＴｉＡｌ，ＴｉＳｉＮ，ＴｉＮ，ＴａＮ，ＴａＳｉＮを挙げることができ、なかでも、チタン、アルミニウム、および窒素を含む層（ＴｉＡｌＮ）であることがより好ましい。
バリア層１４がＴｉＡｌＮからなる場合、バリア層１４におけるチタン，アルミニウム，窒素の組成（原子比）は、バリア層１４の組成を化学式Ｔｉ（１−ｘ）ＡｌｘＮｙで表すとき、０＜ｘ≦０．３であり、かつ、０＜ｙであるのがより好ましい。
また、成膜時に、バリア層１４の結晶配向を反映した結晶配向を有する第１電極３２をバリア層１４の上方に形成するためには、バリア層１４の膜厚は少なくとも２０ｎｍであることが好ましく、例えば、１００〜２００ｎｍであることがより好ましい。
バリア層１４が結晶質からなる場合、バリア層１４は（１１１）配向を有することが好ましい。バリア層１４の結晶配向が（１１１）配向であることにより、バリア層１４の上方に、バリア層１４の結晶配向を反映した結晶配向を有する第１電極３２を形成することができるため、第１電極３２の結晶配向を（１１１）配向にすることができる。
第１電極３２は白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも１種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくはイリジウムからなる。また、第１電極３２は、単層膜でもよいし、または積層した多層膜でもよい。第１電極３２が結晶質である場合、第１電極３２の結晶配向とバリア層１４との結晶配向は互いに接する界面においてエピタキシャルの方位関係となることが好ましい。この場合、強誘電体層３４の結晶配向と、第１電極３２との結晶配向も互いに接する界面においてエピタキシャルの方位関係となることが好ましい。
例えば、バリア層１４が立方晶系に属し、その結晶配向が（１１１）配向である場合、あるいはバリア層１４が六方晶系に属し、その結晶配向が（００１）配向である場合、第１電極３２の結晶配向が（１１１）配向であることが好ましい。この構成によれば、第１電極３２上に強誘電体層３４を形成する際に、強誘電体層３４の結晶配向を（１１１）配向にすることが容易になる。
強誘電体層３４は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、Ａ１−ｂＢ１−ａＸａＯ３の一般式で示されることができる。Ａは、Ｐｂを含む。ここで、Ｐｂの一部をＬａに置換することもできる。Ｂは、ＺｒおよびＴｉのうちの少なくとも１つからなる。Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｃａ、Ｓｒ、およびＭｇのうちの少なくとも１つからなる。強誘電体層３４に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（ＢＬＴ）が挙げられる。
中でも、強誘電体層３４の材料としてはＰＺＴが好ましく、この場合、素子の信頼性の観点から、第１電極３２はイリジウムであるのがより好ましい。
また、強誘電体層３４としてＰＺＴを用いる場合、より大きな自発分極量を獲得するため、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のＰＺＴは正方晶に属し、その自発分極軸はｃ軸となる。この場合、ｃ軸と直交するａ軸配向成分が同時に存在するため、ＰＺＴをｃ軸配向させたときは、このａ軸配向成分が分極反転に寄与しないため、強誘電特性が損なわれるおそれがある。これに対して、強誘電体層３４に用いられるＰＺＴの結晶配向を（１１１）配向にすることにより、ａ軸を基板法線から一定の角度だけオフした方向に向けることができる。すなわち分極軸が基板法線方向の成分をもつようになるため、分極反転に寄与させることができる。よって、強誘電体層３４がＰＺＴからなり、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であるのが好ましい。
第２電極３６は、第１電極３２に使用可能な材料として例示した上記材料からなることができ、あるいは、アルミニウム，銀，ニッケルなどからなることができる。また、第２電極３６は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第２電極３６は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
本実施の形態の強誘電体キャパシタ３０においては、第１電極３２が窒化チタン層１２およびバリア層１４を介してプラグ２０上に設けられていることにより、下層（プラグ２０）の結晶構造が反映されていない第１電極３２および強誘電体層３４を設けることができる。すなわち、本実施の形態の強誘電体キャパシタ３０は、プラグ２０上に設けられているが、第１電極３２および強誘電体層３４には、下層（プラグ２０）の結晶構造が反映されていない。
ここで、強誘電体キャパシタ３０の第１電極３２がプラグ２０のプラグ導電層２２上に直接配置されている場合を仮に想定する。この場合、プラグ導電層２２が、結晶性が高い材料からなる場合、プラグ導電層２２の結晶配向が第１電極３２の結晶配向に影響を及ぼすことがある。例えば、プラグ２０のプラグ導電層２２がタングステンからなる場合、タングステンは結晶性が高いため、このタングステンからなるプラグ導電層２２上に第１電極３２が直接設けられると、プラグ導電層２２の結晶構造が第１電極３２の結晶構造に影響を及ぼし、第１電極３２を所望の結晶構造にすることが困難となる。さらに、第１電極３２上には強誘電体層３４が設けられているため、第１電極３２の結晶配向が、強誘電体層３４の結晶配向に影響を及ぼすことがある。この場合、強誘電体層３４の結晶配向は第１電極３２の結晶配向を反映しているため、望まない方向に分極が生じる結果、強誘電体キャパシタ３０のヒステリシス特性が低下することがある。
これに対して、本実施の形態の強誘電体キャパシタ３０によれば、第１電極３２が窒化チタン層１２およびバリア層１４を介してプラグ２０上に設けられていることにより、プラグ２０のプラグ導電層２２の結晶配向が、第１電極３２および強誘電体層３４の結晶配向に反映するのを防止することができる。これにより、ヒステリシス特性に優れた強誘電体キャパシタ３０を得ることができる。
なお、プラグ２０の断面積が同じである場合、強誘電体キャパシタ３０の平面面積が小さくなるほど、プラグ２０の断面積に対する強誘電体キャパシタ３０の平面面積の割合が小さくなるため、プラグ導電層２２の結晶配向に起因して、第１電極３２および強誘電体層３４に及ぼされる結晶配向の問題はより深刻化する。これに対して、本実施の強誘電体キャパシタ３０によれば、上述した理由により、強誘電体キャパシタ３０がより微細化された場合においても、ヒステリシス特性の低下を防止することができる点で有用である。
また、本発明の強誘電体キャパシタ３０によれば、結晶質のバリア層１４の上方に第１電極３２が設けられている。これにより、バリア層１４上に設けられる第１電極３２の結晶配向性を高めることができる。その結果、第１電極３２上に、結晶配向性に優れた強誘電体層３４を設けることができるため、ヒステリシス特性に優れている。
特に、上述したように、強誘電体層３４がＰＺＴからなり、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であるのが好ましい。本実施の形態の強誘電体キャパシタ３０によれば、結晶配向が（１１１）配向を有するバリア層１４が設けられていることにより、第１電極３２および強誘電体層３４の結晶配向を（１１１）配向にすることが容易である。これにより、本実施の形態の強誘電体キャパシタ３０はヒステリシス特性に優れている。
２．半導体装置の製造方法
２．１．第１の態様
次に、図１に示す半導体装置１００の製造方法の一例について、図面を参照して説明する。図２（ａ）〜図２（ｆ）はそれぞれ、図１の半導体装置１００の一製造工程を模式的に示す断面図である。なお、図２（ａ）〜図２（ｆ）においては、図１の半導体装置１００のうち、絶縁層２６およびプラグ２０の近傍のみを示している。
２．１．第１の態様
次に、図１に示す半導体装置１００の製造方法の一例について、図面を参照して説明する。図２（ａ）〜図２（ｆ）はそれぞれ、図１の半導体装置１００の一製造工程を模式的に示す断面図である。なお、図２（ａ）〜図２（ｆ）においては、図１の半導体装置１００のうち、絶縁層２６およびプラグ２０の近傍のみを示している。
本態様の半導体装置１００の製造方法は、（ａ）基板１０の上方にチタン層１１２ａを形成する工程と、（ｂ）チタン層１１２ａの上方にバリア層１４ａを形成する工程と、（ｃ）窒素を含む雰囲気下で熱処理を行なうことにより、チタン層１１２ａを窒化チタン層１２ａに変換する工程と、（ｄ）バリア層１４ａの上方に第１電極３２ａを形成する工程と、（ｅ）第１電極３２ａの上方に強誘電体層３４ａを形成する工程と、（ｆ）強誘電体層３４ａの上方に第２電極３６ａを形成する工程と、を含む。
まず、トランジスタ１８およびプラグ２０を形成する（図１参照）。より具体的には、半導体基板１０にトランジスタ１８を形成し、次いでトランジスタ１８上に絶縁層２６を積層する。次いで、例えばドライエッチング法により、絶縁層２６に開口部２４を形成し、この開口部２４にプラグ導電層２２を埋め込むことにより、プラグ２０を形成する。プラグ導電層２２の埋め込みは例えば、ＣＶＤ法またはスパッタリング法を用いて行なうことができ、絶縁層２６の上面に積層されたプラグ導電層２２を、例えば機械的化学的研磨により除去して、プラグ２０が形成される。
次に、強誘電体キャパシタ３０を形成する（図２（ａ）〜図２（ｆ）参照）。
まず、図２（ａ）に示すように、基板１０の上方（具体的には、絶縁層２６およびプラグ２０上）にチタン層１１２ａを成膜する。チタン層１１２ａの成膜方法としては、例えば、スパッタリング法やＣＶＤ法が挙げられる。チタン層は一般に、自己配向性が高く、スパッタリング法やＣＶＤ法によって成膜されて、（００１）配向を有する六方最密構造の層を構成する。よって、チタン層１１２ａは、（００１）配向を有する六方最密構造を有する。
ここで、後述する工程においてチタン層１１２ａの上に成膜されるバリア層１４ａを（１１１）配向にするためには、チタン層１１２ａの膜厚は５〜２０ｎｍであることが好ましい。チタン層１１２ａの膜厚が５ｎｍ未満であると、バリア層１４ａを（１１１）配向に制御するのが困難となり、一方、チタン層１１２ａの膜厚が２０ｎｍを超えると、後述する工程において、チタン層１１２ａの窒化が進行しにくくなる。
次に、図２（ｂ）に示すように、チタン層１１２ａ上にバリア層１４ａを形成する。これにより、チタン層１１２ａの（００１）配向を反映した、（１１１）配向を有するバリア層１４ａを形成することができる。すなわち、チタン層１１２ａとバリア層１４ａとの界面において、チタン層１１２ａの格子構造とバリア層１４ａの格子構造とがマッチングすることにより、エピタキシャル様にバリア層１４ａがチタン層１１２ａ上に成膜される。
バリア層１４ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。上述したように、バリア層１４ａは結晶質であるのが好ましく、（１１１）配向であるのがより好ましい。
例えば、チタン，アルミニウム，および窒素を含む層からなるバリア層１４ａを形成する場合、バリア層１４ａは、（１１１）配向を有するＴｉＡｌＮからなることができる。バリア層１４ａが（１１１）配向を有することにより、第１電極３２の結晶配向を（１１１）配向にすることができる。これにより、第１電極３２上に形成される強誘電体層３４を（１１１）配向にすることができる。
上述したように、強誘電体層３４がＰＺＴからなり、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向は（１１１）配向であるのが好ましい。よって、バリア層１４ａの結晶配向を（１１１）配向にすることにより、第１電極３２ａおよび強誘電体層３４ａともに（１１１）配向にすることができるため、ヒステリシス特性に優れた強誘電体キャパシタ３０を得ることができる。
なお、バリア層１４ａを成膜する際の基板温度は特に限定されず、例えば、室温から５００℃の間で適宜選択可能である。
次いで、図２（ｃ）に示すように、窒素を含む雰囲気下で熱処理を行なって、チタン層１１２ａを窒化することにより、チタン層１１２ａを窒化チタン層（ＴｉＮ層）１２ａに変換する。窒素を含む雰囲気は、チタン層１１２ａを窒化できるのであれば、その割合は特に限定されない。また、熱処理の温度はチタン層１１２ａを窒化できるのでれば特に限定されないが、５００〜６５０℃であるのが好ましい。ここで、熱処理の温度が６５０℃を超えると、トランジスタ１８の特性に影響を及ぼすことがあり、一方、熱処理の温度が５００℃未満であると、チタン層１１２ａの窒化に要する時間が長くなりすぎるため、好ましくない。
なお、チタン層１１２ａを窒化チタン層１２ａに変換できるのであれば、窒素に代えて他の雰囲気（例えばＮＨ３など）を使用してもよい。また、熱処理の方法は特に限定されないが、例えばランプアニールにより熱処理を行なうことができる。
得られた窒化チタン層１２ａは、強誘電体キャパシタ３０を形成した後に行なわれる、強誘電体層３４のリカバリーアニール（酸素雰囲気下での熱処理）における耐酸化性に優れている。
次いで、図２（ｄ）に示すように、バリア層１４ａ上に第１電極３２ａを形成する。ここで、第１電極３２ａを結晶質のバリア層１４ａ上に形成することにより、第１電極３２ａの結晶性が著しく向上し、かつ、バリア層１４ａの結晶配向を第１電極３２ａに反映させることができる。例えば、バリア層１４ａの結晶配向が（１１１）配向である場合、第１電極３２ａを（１１１）配向に形成することができる。
第１電極３２ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。
次いで、図２（ｅ）に示すように、第１電極３２ａ上に強誘電体層３４ａを形成する。ここで、強誘電体層３４ａを第１電極３２ａ上に形成することにより、第１電極３２ａの結晶配向を強誘電体層３４ａに反映させることができる。例えば、第１電極３２ａの少なくとも一部が（１１１）配向を有する結晶質である場合、バリア層１４ａの結晶配向を（１１１）配向に形成することができる。
強誘電体層３４ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スピンオン法，スパッタリング法，ＭＯＣＶＤ法が挙げられる。
次いで、図２（ｆ）に示すように、強誘電体層３４ａ上に第２電極３６ａを形成する。第２電極３６ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。その後、所定のパターンのレジスト層Ｒ１を第２電極３６ａ上に形成し、このレジスト層Ｒ１をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、スタック型の強誘電体キャパシタ３０を含む半導体装置１００が得られる（図１参照）。この半導体装置１００に含まれる強誘電体キャパシタ３０は、バリア層１４上に設けられた第１電極３２と、第１電極３２上に設けられた強誘電体層３４と、強誘電体層３４上に設けられた第２電極３６とを有する。
以上説明したように、本態様の半導体装置１００の製造方法によれば、以下の作用効果を有する。
第１に、基板１０の上方にチタン層１１２ａを形成し、このチタン層１１２ａの上方にバリア層１４ａを形成し、次いで、窒素を含む雰囲気下で熱処理を行なうことにより、チタン層１１２ａを窒化チタン層１２ａに変換することができる。すなわち、自己配向性に優れたチタン層１１２ａを形成し、次いで、このチタン層１１２ａの上にバリア層１４ａを形成することにより、バリア層１４ａの結晶配向性を劇的に向上させることができ、かつ、チタン層１１２ａの結晶配向を反映した結晶配向を有するバリア層１４ａを形成することができる。次いで、このバリア層１４ａ上に第１電極３２ａおよび強誘電体層３４ａを形成することにより、バリア層１４ａの結晶配向を反映した結晶配向を有する第１電極３２ａおよび強誘電体層３４ａを得ることができる。これにより、ヒステリシス特性に優れた半導体装置１００を得ることができる。
特に、結晶配向が（１１１）配向を有するバリア層１４が設けられていることにより、第１電極３２および強誘電体層３４の結晶配向を（１１１）配向にすることが容易である。これにより、ヒステリシス特性が非常に優れた強誘電体キャパシタ３０を形成することができる。
第２に、このバリア層１４ａは、チタン層１１２ａの結晶配向性を反映してエピタキシャル様に形成されるため、酸素バリア性能に優れている。このため、例えば、チタン層１１２ａ上に第１電極３２ａを直接形成した後、チタン層１１２ａを窒化して窒化チタン層を形成する場合と比較して、結晶配向性に優れたバリア層１４を窒化チタン層１２と第１電極３２との間に形成することにより、酸化バリア性能に優れた強誘電体キャパシタ３０を得ることができる。
第３に、１．半導体装置の欄で上述したように、下層（プラグ２０）の結晶構造が反映されておらず、所定の結晶配向を有する第１電極３２および強誘電体層３４を形成することができるため、ヒステリシス特性に優れた強誘電体キャパシタ３０を得ることができる。
第４に、窒素を含む雰囲気下で熱処理を行なって、チタン層１１２ａを窒化チタン層１２ａに変換することにより、後の工程（例えば、強誘電体層３４の特性回復のためのリカバリーアニール（酸素雰囲気下での熱処理））において、チタン層１１２ａが酸化される結果、下層のプラグ２０が酸化されるのを防止することができる。このため、強誘電体キャパシタ３０の電気特性の損失を防止することができる。
２．２．第２の態様
次に、図１に示す半導体装置１００の製造方法の別の一例について、図面を参照して説明する。図３（ａ）〜図３（ｆ）はそれぞれ、図１の半導体装置１００の一製造工程を模式的に示す断面図である。なお、図３（ａ）〜図３（ｆ）においては、図１の半導体装置１００のうち、絶縁層２６およびプラグ２０の近傍のみを示している。
次に、図１に示す半導体装置１００の製造方法の別の一例について、図面を参照して説明する。図３（ａ）〜図３（ｆ）はそれぞれ、図１の半導体装置１００の一製造工程を模式的に示す断面図である。なお、図３（ａ）〜図３（ｆ）においては、図１の半導体装置１００のうち、絶縁層２６およびプラグ２０の近傍のみを示している。
本態様においては、第１電極３２ａを形成した後に、チタン層１１２ａから窒化チタン層１２ａへの変換を行なう点を除いて、上述した第１の態様の半導体装置の製造方法と同様である（図３（ｃ）参照）。すなわち、図３（ａ），図３（ｂ），および図３（ｄ）〜図３（ｆ）はそれぞれ、図２（ａ），図２（ｂ），および図２（ｄ）〜図２（ｆ）に対応する。このため、本態様において、第１の態様と同様の箇所については詳しい説明は省略する。本態様の製造方法によっても、図１に示す半導体装置１００を製造することができる。
本態様の半導体装置１００の製造方法によれば、上述した第１の態様の半導体装置１００の製造方法と同様の作用効果を有する。加えて、本態様の半導体装置１００の製造方法によれば、チタン層１１２ａ，バリア層１４ａおよび第１電極３２ａを順に形成した後（図３（ａ）および図３（ｂ）参照）、窒素を含む雰囲気下で熱処理を行なうことにより、チタン層１１２ａを窒化チタン層１２ａに変換する（図３（ｃ）参照）。この工程によれば、窒素を含む雰囲気下で熱処理を行なうことにより、チタン層１１２ａを窒化チタン層１２ａに変換されるとともに、第１電極３２ａの結晶配向性をより高めることができる。
３．実施例
以下、実施例に基づいて本発明をさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
以下、実施例に基づいて本発明をさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
３．１．実施例１
本実施例においては、図１および図２（ａ）〜図２（ｆ）に示す工程にしたがって、半導体装置１００を製造した。
本実施例においては、図１および図２（ａ）〜図２（ｆ）に示す工程にしたがって、半導体装置１００を製造した。
まず、半導体基板（シリコン基板）１０にトランジスタ１８を形成し、次いでトランジスタ１８上に絶縁層２６を積層した。次いで、ドライエッチング法により絶縁層２６に開口部２４を形成し、この開口部２４にＣＶＤ法によりタングステンを充填した後、化学的機械的研磨により、絶縁層２６および開口部２４より上に存在するタングステンを除去して、プラグ導電層２２を形成した。以上の工程により、プラグ２０を形成した（図１参照）。
次に、スパッタリング法により、チタンをターゲットとして用いて、絶縁層２６およびプラグ２０上に膜厚２０ｎｍのチタン層１１２ａを成膜した（図２（ａ）参照）。チタン層１１２ａの成膜条件は、雰囲気（アルゴン）の流量が５０［ｓｃｃｍ］であり，成膜パワーが１．５［ｋＷ］であり，基板温度が１５０［℃］であった。
得られたチタン層１１２ａのＸＲＤ（Ｘ線回折）パターンを図４に示す。図４によれば、２θ＝３８．５°付近の回折ピークのみが観測された。この回折ピークは、（００１））配向（ｃ軸配向）を有する結晶質のチタンに由来する（００２）ピークと推測される。以上の結果より、（００１）配向（ｃ軸配向）を有する結晶質のチタン層１１２ａが成膜されたこと、ならびにこのチタン層１１２ａはｃ軸単一配向膜であることが確認された。
なお、図４〜図６，図９〜図１１，図１４および図１５において、２θ＝３３°付近に観測されるピークは基板１０のＳｉに由来するものであると推測される。
次に、スパッタリング法により、窒素を含む雰囲気中でチタンおよびアルミニウムをターゲットとして用いて、チタン層１１２ａ上に膜厚１００ｎｍのバリア層１４ａを成膜した（図２（ｂ）参照）。バリア層１４ａの成膜条件は、雰囲気（アルゴンと窒素との混合ガス）の流量が５０［ｓｃｃｍ］であり、この雰囲気中の窒素分圧が１６［％］であり、成膜パワーが１．０［ｋＷ］であり，基板温度が４００［℃］であった。
得られたバリア層１４ａのＸＲＤ（Ｘ線回折）パターンを図５に示す。図５によれば、２θ＝３７°付近に新たな回折ピークが観測された。この新たな回折ピークは、（１１１）配向を有する結晶質のＴｉＡｌＮに由来すると推測される。以上の結果より、下層のチタン層１１２ａの結晶配向（（００１）配向）を反映して、（１１１）配向を有する結晶質のＴｉＡｌＮからなるバリア層１４ａが成膜されたことが確認された。
次いで、窒素雰囲気下で熱処理（ランプアニール）を行なうことにより、チタン層１１２ａを窒化チタン層（ＴｉＮ層）１２ａへと変換した（図２（ｃ）参照）。ここで、熱処理における温度は６５０［℃］であり、熱処理時間は２分間であった。
得られた窒化チタン層１２ａのＸＲＤ（Ｘ線回折）パターンを図６に示す。図６によれば、２θ＝３８．５°付近に存在していたチタン由来のピーク（図４参照）が消失し、２θ＝３６．５°付近に新たな回折ピークが観測された。この新たな回折ピークは、（１１１）配向を有する結晶質のＴｉＮに由来すると推測される。以上の結果より、窒素雰囲気下における熱処理によって、チタン層１１２ａが窒化されて、（１１１）配向を有する結晶質の窒化チタン層１２ａが成膜されたことが確認された。
次いで、スパッタリング法により、イリジウムをターゲットとして、バリア層１４ａ上に膜厚１００ｎｍの第１電極３２ａを成膜した（図２（ｄ）参照）。第１電極３２ａの成膜条件は、雰囲気（アルゴン）の流量が１９９［ｓｃｃｍ］であり，成膜パワーが１．０［ｋＷ］であり，基板温度が５００［℃］であった。
得られた第１電極３２ａのＸＲＤ（Ｘ線回折）パターンを図７に示す。図７によれば、２θ＝４１°付近にピークが新たに観測された。この新たなピークは、（１１１）配向を有する結晶質のＩｒであると推測される。また、このピーク以外に、Ｉｒ由来のピークは観測されなかった。以上の結果より、（１１１）配向を有する結晶質のＩｒからなる第１電極３２ａが成膜されたこと、ならびに第１電極３２ａは単一配向膜であることが確認された。
この第１電極３２ａの結晶配向性を定量的に評価するため、図７に示す（１１１）配向の回折ピークのロッキングカーブを測定した。その結果を図８に示す。図８に示すロッキングカーブの半値幅ＦＷＨＭは約２．７０°であった。なお、ロッキングカーブの半値幅ＦＷＨＭとは、図８に示すように、最大ピーク強度の１／２のピーク強度を有する２つの角度の差である。以上の結果から、図８に示すように、第１電極３２ａは優れた（１１１）配向性を有することが確認された。
次いで、ＭＯＣＶＤ法により、第１電極３２ａ上に、膜厚１００ｎｍのＰＺＴからなる強誘電体層３４ａを成膜した（図２（ｅ）参照）。
得られた強誘電体層３４ａのＸＲＤ（Ｘ線回折）パターンを図９に示す。図９によれば、最も強いＰＺＴの回折ピークは（１１１）配向であることから、ＰＺＴが優先的に（１１１）配向していることが確認された。次に、この強誘電体層３４ａの結晶配向性を定量的に評価するため、強誘電体層３４ａの配向率を調べた。ここで、配向率の定義は以下の通りである。
ｌ（ｈｋｌ）＝（ｈｋｌ）…回折ピークの積分強度
Ｐ（ｈｋｌ）＝パウダーパターンにおいて得られる（ｈｋｌ）回折強度
としたとき、配向率ρは、
ρ＝｛Ｉ（１１１）／Ｐ（１１１）｝／｛Ｉ（１００）／Ｐ（１００）＋Ｉ（１０１）／Ｐ（１０１）＋Ｉ（１１１）／Ｐ（１１１）｝
で表される。上記式および図９によれば、本実施例の強誘電体膜３４ａの配向率は９９％であった。
Ｐ（ｈｋｌ）＝パウダーパターンにおいて得られる（ｈｋｌ）回折強度
としたとき、配向率ρは、
ρ＝｛Ｉ（１１１）／Ｐ（１１１）｝／｛Ｉ（１００）／Ｐ（１００）＋Ｉ（１０１）／Ｐ（１０１）＋Ｉ（１１１）／Ｐ（１１１）｝
で表される。上記式および図９によれば、本実施例の強誘電体膜３４ａの配向率は９９％であった。
次いで、第２電極３６ａを成膜した後、パターニングを行なうことにより、強誘電体キャパシタ３０を形成した（図２（ｆ）および図１参照）。この強誘電体キャパシタ３０のリカバリーアニールとして、酸素雰囲気下で５５０℃にて熱処理を行なったところ、タングステンからなるプラグ導電層２２上に形成された窒化チタン層１２は酸化されることなく、所望のキャパシタ特性を確保することができた。
３．２．実施例２
本実施例においては、第１電極３２ａを形成した後に、窒素雰囲気下で熱処理を行なうことにより、チタン層１１２ａから窒化チタン層１２ａへの変換を行なった点を除いて、上述した実施例１の製造方法と同様の条件にて、半導体装置１００を製造した（図３（ｃ）参照）。なお、窒素雰囲気下での熱処理は、上述した実施例１の製造方法と同様の方法にて行なった。
本実施例においては、第１電極３２ａを形成した後に、窒素雰囲気下で熱処理を行なうことにより、チタン層１１２ａから窒化チタン層１２ａへの変換を行なった点を除いて、上述した実施例１の製造方法と同様の条件にて、半導体装置１００を製造した（図３（ｃ）参照）。なお、窒素雰囲気下での熱処理は、上述した実施例１の製造方法と同様の方法にて行なった。
図１０は、本実施例で成膜された、窒素雰囲気下での熱処理を行なう前における、チタン層１１２ａ，ＴｉＡｌＮからなるバリア層１４ａ，およびＩｒからなる第１電極３２ａの積層体のＸＲＤパターンを示す。また、図１１は、窒素雰囲気下で前記積層体に対して熱処理を行なった後における、積層体のＸＲＤパターンを示す。図１０および図１１を比較すると、窒素雰囲気下で熱処理する前に存在していたピーク（２θ＝３７°付近，図１０参照）が、窒素雰囲気下で熱処理した後に消失し（図１１参照）、新たなピーク（２θ＝３６．５°付近，図１１参照）が確認された。ここで、消失したピークは（００２）配向を有するチタンに由来すると推測され、新たに確認されたピークは（１１１）配向を有するＴｉＮに由来すると推測される。
以上の結果により、第１電極３２ａを形成した後に、窒素雰囲気下での熱処理を行なった場合においても、チタン層１１２ａを窒化チタン層１２ａに変換することができることが確認された。
３．３．比較例１
本比較例においては、チタン層１１２ａを形成せずに、バリア層１１４ａを絶縁層２６およびプラグ層２０上に形成した以外は、上述した実施例１の製造方法と同様の条件にて、半導体装置２００を製造した（図１３（ａ）〜図１３（ｆ）参照）。
本比較例においては、チタン層１１２ａを形成せずに、バリア層１１４ａを絶縁層２６およびプラグ層２０上に形成した以外は、上述した実施例１の製造方法と同様の条件にて、半導体装置２００を製造した（図１３（ａ）〜図１３（ｆ）参照）。
図１２は、本比較例で得られた半導体装置２００の構造を模式的に示す断面図であり、図１３（ａ）〜図１３（ｆ）はそれぞれ、本比較例の半導体装置の一製造工程を模式的に示す断面図である。
図１４に、本比較例で成膜されたバリア層（ＴｉＡｌＮ層）１１４ａのＸＲＤパターンを示し、図１５に、本比較例で成膜された第１電極（Ｉｒ層）１３２ａのＸＲＤパターンを示す。図１４によれば、本比較例のバリア層１１４ａであるＴｉＡｌＮのピーク強度は、実施例１のバリア層１４ａであるＴｉＡｌＮのピーク強度（図５参照）の１／１０以下であった。また、図１４によれば、本比較例の第１電極１３２ａであるＩｒのピーク強度は、実施例１の第１電極３２ａであるＩｒのピーク強度（図７参照）の１／１０以下であった。
以上の結果より、実施例１の半導体装置１００においては、比較例１の半導体装置２００と比較して、バリア層および第１電極の結晶配向性に優れていることから、結晶配向性に優れた強誘電体層３４を有していると推測される。これにより、実施例１の半導体装置１００は、ヒステリシス特性に優れていることが確認された。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
例えば、本実施の形態の強誘電体キャパシタおよびその製造方法は例えば、圧電素子等に含まれるキャパシタに応用することができる。
１０ 半導体基板、 １１ ゲート絶縁層、 １２，１２ａ 窒化チタン層、 １３ ゲート導電層、 １４，１４ａ，１１４，１１４ａ バリア層、 １５ サイドウォール絶縁層、 １６ 素子分離領域、 １７ 第１不純物領域、 １８ トランジスタ、 １９ 第２不純物領域、 ２０ プラグ、 ２２ プラグ導電層、 ２４ 開口部、 ２６ 絶縁層、 ３０，１３０ 強誘電体キャパシタ、 ３２，３２ａ，１３２，１３２ａ 第１電極、 ３４，３４ａ，１３４，１３４ａ 強誘電体層、 ３６，３６ａ，１３６，１３６ａ 第２電極、 １００，２００ 半導体装置（強誘電体メモリ装置）、 １１２ａ チタン層、 Ｒ１ レジスト層
Claims (7)
- （ａ）基板の上方にチタン層を形成する工程と、
（ｂ）前記チタン層の上方にバリア層を形成する工程と、
（ｃ）窒素を含む雰囲気下で熱処理を行なうことにより、前記チタン層を窒化チタン層に変換する工程と、
（ｄ）前記バリア層の上方に第１電極を形成する工程と、
（ｅ）前記第１電極の上方に強誘電体層を形成する工程と、
（ｆ）前記強誘電体層の上方に第２電極を形成する工程と、
を含む、半導体装置の製造方法。 - 請求項１において、
前記（ｄ）より前に、前記（ｃ）を行なう、半導体装置の製造方法。 - 請求項１において、
前記（ｄ）より後に、前記（ｃ）を行なう、半導体装置の製造方法。 - 請求項１ないし３のいずれかにおいて、
前記（ａ）において、膜厚が５〜２０ｎｍである前記チタン層を形成する、半導体装置の製造方法。 - 請求項１ないし４のいずれかにおいて、
前記バリア層は、チタン、アルミニウム、および窒素を含む層であり、
前記窒化チタン層は、ＴｉＮ層である、半導体装置の製造方法。 - 請求項５において、
前記バリア層の組成は、Ｔｉ（１−ｘ）ＡｌｘＮｙ（ここで、０＜ｘ≦０．３であり、かつ、０＜ｙである）である、半導体装置の製造方法。 - 請求項１ないし６のいずれかにおいて、
前記（ａ）において、前記チタン層を、タングステンを含むプラグ導電層の上方に形成する、半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005236258A JP5010121B2 (ja) | 2005-08-17 | 2005-08-17 | 半導体装置の製造方法 |
| US11/464,214 US7485473B2 (en) | 2005-08-17 | 2006-08-14 | Methods for forming semiconducting device with titanium nitride orientation layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005236258A JP5010121B2 (ja) | 2005-08-17 | 2005-08-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007053179A true JP2007053179A (ja) | 2007-03-01 |
| JP5010121B2 JP5010121B2 (ja) | 2012-08-29 |
Family
ID=37767807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005236258A Expired - Fee Related JP5010121B2 (ja) | 2005-08-17 | 2005-08-17 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7485473B2 (ja) |
| JP (1) | JP5010121B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076571A (ja) * | 2007-09-19 | 2009-04-09 | Seiko Epson Corp | 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007105575A1 (en) * | 2006-03-10 | 2007-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and semiconductor device |
| US9231206B2 (en) | 2013-09-13 | 2016-01-05 | Micron Technology, Inc. | Methods of forming a ferroelectric memory cell |
| US10622070B2 (en) | 2016-07-29 | 2020-04-14 | AP Memory Corp, USA | Ferroelectric memory device |
| US10109350B2 (en) * | 2016-07-29 | 2018-10-23 | AP Memory Corp., USA | Ferroelectric memory device |
| CN112928116B (zh) * | 2019-12-06 | 2024-03-22 | 财团法人工业技术研究院 | 铁电记忆体 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09252094A (ja) * | 1996-03-18 | 1997-09-22 | Toshiba Corp | 薄膜キャパシタ及び半導体装置 |
| JPH1056140A (ja) * | 1996-08-08 | 1998-02-24 | Sharp Corp | 強誘電体メモリ素子及びその製造方法 |
| JPH1093041A (ja) * | 1996-09-13 | 1998-04-10 | Toshiba Corp | 半導体記憶装置 |
| JPH10214944A (ja) * | 1997-01-31 | 1998-08-11 | Sharp Corp | 半導体装置の製造方法 |
| JP2001237395A (ja) * | 2000-02-22 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP2001244426A (ja) * | 1999-12-22 | 2001-09-07 | Texas Instr Inc <Ti> | 強誘電メモリ・セルの製造方法 |
| JP2002076298A (ja) * | 2000-08-23 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| JP2002203948A (ja) * | 2001-01-05 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2004186517A (ja) * | 2002-12-05 | 2004-07-02 | Sony Corp | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
| JP2005159165A (ja) * | 2003-11-27 | 2005-06-16 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3422055B2 (ja) * | 1993-11-08 | 2003-06-30 | 株式会社デンソー | 半導体装置の電極配線 |
| US6156619A (en) * | 1998-06-29 | 2000-12-05 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of fabricating |
| US20020047147A1 (en) * | 1998-08-31 | 2002-04-25 | Keiko Kushida | Semiconductor device and process for producing the semiconductor device |
| US20030001189A1 (en) * | 2000-02-24 | 2003-01-02 | Tetsuo Fujiwara | Ferroelectric capacitor and semiconductor device |
| KR100324316B1 (ko) | 1999-03-26 | 2002-02-16 | 김영환 | 반도체 소자의 커패시터 및 그 제조방법 |
| JP2000349255A (ja) * | 1999-06-03 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| US6485988B2 (en) * | 1999-12-22 | 2002-11-26 | Texas Instruments Incorporated | Hydrogen-free contact etch for ferroelectric capacitor formation |
| US6635528B2 (en) * | 1999-12-22 | 2003-10-21 | Texas Instruments Incorporated | Method of planarizing a conductive plug situated under a ferroelectric capacitor |
| US6773930B2 (en) * | 2001-12-31 | 2004-08-10 | Texas Instruments Incorporated | Method of forming an FeRAM capacitor having a bottom electrode diffusion barrier |
| US20060073613A1 (en) * | 2004-09-29 | 2006-04-06 | Sanjeev Aggarwal | Ferroelectric memory cells and methods for fabricating ferroelectric memory cells and ferroelectric capacitors thereof |
| US20070040198A1 (en) * | 2005-08-17 | 2007-02-22 | Fujitsu Limited | Semiconductor device and manufacturing method thereof, and thin film device |
| JP2007115972A (ja) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2007266429A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2005
- 2005-08-17 JP JP2005236258A patent/JP5010121B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-14 US US11/464,214 patent/US7485473B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09252094A (ja) * | 1996-03-18 | 1997-09-22 | Toshiba Corp | 薄膜キャパシタ及び半導体装置 |
| JPH1056140A (ja) * | 1996-08-08 | 1998-02-24 | Sharp Corp | 強誘電体メモリ素子及びその製造方法 |
| JPH1093041A (ja) * | 1996-09-13 | 1998-04-10 | Toshiba Corp | 半導体記憶装置 |
| JPH10214944A (ja) * | 1997-01-31 | 1998-08-11 | Sharp Corp | 半導体装置の製造方法 |
| JP2001244426A (ja) * | 1999-12-22 | 2001-09-07 | Texas Instr Inc <Ti> | 強誘電メモリ・セルの製造方法 |
| JP2001237395A (ja) * | 2000-02-22 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP2002076298A (ja) * | 2000-08-23 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| JP2002203948A (ja) * | 2001-01-05 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2004186517A (ja) * | 2002-12-05 | 2004-07-02 | Sony Corp | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
| JP2005159165A (ja) * | 2003-11-27 | 2005-06-16 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076571A (ja) * | 2007-09-19 | 2009-04-09 | Seiko Epson Corp | 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5010121B2 (ja) | 2012-08-29 |
| US20070042543A1 (en) | 2007-02-22 |
| US7485473B2 (en) | 2009-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4535076B2 (ja) | 強誘電体キャパシタとその製造方法 | |
| JP4320679B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| JP5010121B2 (ja) | 半導体装置の製造方法 | |
| JP4600322B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| JP4124237B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| JP4164700B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| JP4797717B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
| JP4928098B2 (ja) | 強誘電体キャパシタの製造方法 | |
| JP4605056B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| JP2009071144A (ja) | 強誘電体メモリの製造方法 | |
| JP4761031B2 (ja) | 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置 | |
| JP4671039B2 (ja) | 半導体装置の製造方法 | |
| JP4730541B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| JP2009071142A (ja) | 強誘電体メモリ装置の製造方法 | |
| JP6217260B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP4613857B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
| JP2008205114A (ja) | 強誘電体メモリ装置の製造方法 | |
| JP4802781B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| JP2008135620A (ja) | 強誘電体メモリ装置の製造方法 | |
| JP4954614B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| JP4802780B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
| JP4683224B2 (ja) | 強誘電体メモリの製造方法 | |
| JP4858685B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| JP4816916B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| JP2008227217A (ja) | 強誘電体キャパシタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091021 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100114 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100129 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120601 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5010121 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |