JP2007025684A - 表示装置及び映像信号補正方法 - Google Patents

Abstract

【課題】液晶の応答速度を速くしながらブラリング現象を防止することができる液晶表示装置及び映像信号補正方法を提供することを課題とする。
【解決手段】本発明の表示装置は、第１画素及び第２画素を含む複数の画素からなる入力映像信号を補正して表示する表示装置であって、第１画素の直前映像信号と第２画素の入力映像信号とに基づいて、第１画素の入力映像信号を補正して補正映像信号を生成する映像信号補正部を含む。
【選択図】図３

Description

本発明は、表示装置及び映像信号補正方法に関するものである。

一般的な液晶表示装置は、画素電極及び共通電極が備えられた二つの表示板と、その間に入っている誘電率異方性を有する液晶層とを含む。画素電極は行列状に配列されており、薄膜トランジスタ（ＴＦＴ）などスイッチング素子に連結されて、一行ずつ順にデータ信号の印加を受ける。共通電極は表示板の全面にわたって形成されており、共通電圧の印加を受ける。画素電極、共通電極及びその間の液晶層は、回路的に見れば液晶キャパシタを構成し、液晶キャパシタは、これに連結されたスイッチング素子と共に画素を構成する基本単位になる。

このような液晶表示装置では、二つの電極に電圧を印加して液晶層に電界を生成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。この時、液晶層に一方向の電界が長い間印加されることによって発生する劣化現象を防止するために、フレーム別に、行別に、又は画素別に共通電圧に対するデータ信号の電圧極性を反転させる。

このような液晶表示装置は、コンピュータの表示装置だけでなく、テレビなどの表示画面としても広く使用されるようになっているため、動映像を表示する必要が高まっている。しかし、液晶表示装置は液晶の応答速度が遅いために動映像を表示するのは難しい（例えば、特許文献１参照。）。また、液晶表示装置は、ホールドタイプ（ｈｏｌｄ ｔｙｐｅ）の表示装置であるので、動映像を表示する際、映像が不鮮明となるブラリング（ｂｌｕｒｒｉｎｇ）現象が発生する。
特開２０００−３３０５０１号公報

そこで本発明では、液晶の応答速度を速くしながらブラリング現象を防止することができる液晶表示装置及び映像信号補正方法を提供することを課題とする。

本発明の表示装置は、第１画素及び第２画素を含む複数の画素と、第１画素の直前映像信号と第２画素の入力映像信号とに基づいて、第１画素の入力映像信号を補正して補正映像信号を生成する映像信号補正部とを含む。
映像信号補正部は、第２画素の入力映像信号に対する第１画素の入力映像信号の階調変化の程度を示す補正変数を算出する補正変数演算部を含むことができる。

補正変数演算部は、ハイパスフィルター又はエッジ検出器を含むことができる。
補正変数は所定の範囲の値を有し、補正変数は、階調変化が最小であれば所定の範囲の最小値を有し、階調変化が最大であれば所定の範囲の最大値を有することができる。
補正変数は、１以上３以下の値を有することができる。
補正変数演算部は、第１画素に隣接し、第１画素と同一な色を表現することができる第３画素の入力映像信号にさらに基づいて、補正変数を算出することができる。

映像信号補正部は、第１画素の直前映像信号に基づいて、第１画素の入力映像信号を補正して予備補正信号を生成する第１補正部をさらに含み、予備補正信号と第１画素の直前映像信号との差は、第１画素の入力映像信号と第１画素の直前映像信号との差以上であることができる。
映像信号補正部は、第１画素の直前映像信号と第１画素の入力映像信号との対に対する予備補正信号を記憶するルックアップテーブルをさらに含むことができる。

映像信号補正部は、第１補正部からの予備補正信号より第１画素の入力映像信号を引いた値に、補正変数を掛けた値を、第１画素の入力映像信号に足して、補正映像信号を算出する第２補正部をさらに含むことができる。
映像信号補正部は、第１画素の直前映像信号と第１画素の入力映像信号と第２画素の入力映像信号とを記憶するフレームメモリをさらに含むことができる。

映像信号補正部は、第１画素の入力映像信号と第２画素の入力映像信号とを記憶するラインメモリをさらに含むことができる。
表示装置は、補正映像信号をデータ電圧に変換して第１画素に印加するデータ駆動部をさらに含むことができる。
第２画素は、第１画素に隣接し、第１画素と同一な色を表現することができる。

本発明の他の表示装置は、第１画素及び第２画素を含む複数の画素と、第１画素の直前映像信号と第１画素の次の映像信号と第２画素の入力映像信号とに基づいて、第１画素の入力映像信号を補正して補正映像信号を生成する映像信号補正部とを含む。
映像信号補正部は、第２画素の入力映像信号に対する第１画素の入力映像信号の階調変化の程度を示す補正変数を算出する補正変数演算部を含むことができる。

映像信号補正部は、第１画素の直前映像信号と第１画素の次の映像信号とに基づいて、第１画素の入力映像信号を補正して予備補正信号を生成する第１補正部をさらに含むことができる。
映像信号補正部は、第１画素の直前映像信号と第１画素の入力映像信号との対に対する予備補正信号を記憶する第１ルックアップテーブルをさらに含むことができる。

映像信号補正部は、第１画素の入力映像信号と第１画素の次の映像信号との対に対する予備補正信号を記憶する第２ルックアップテーブルをさらに含むこともできる。
映像信号補正部は、第１画素の直前映像信号と第１画素の入力映像信号と第１画素の次の映像信号と第２画素の入力映像信号とを記憶するフレームメモリを含むことができる。
本発明の映像信号補正方法は、第１画素及び第２画素を含む表示装置の映像信号補正方法であって、第１画素の直前映像信号と第１画素の入力映像信号と第２画素の入力映像信号とを読み取る段階と、第１画素の直前映像信号と第２画素の入力映像信号とに基づいて、第１画素の入力映像信号を補正する段階とを含む。

補正段階は、第２画素の入力映像信号に対する第１画素の入力映像信号の階調変化の程度を示す補正変数を算出する段階を含むことができる。
補正変数算出段階は、第１の入力映像信号及び第２画素の入力映像信号に対してハイパスフィルタリングしたりエッジを検出する段階を含むことができる。
補正段階は、第１画素の直前映像信号と第１画素の入力映像信号とに基づいて、予備補正信号を生成する段階をさらに含み、予備補正信号と第１画素の直前映像信号との差は、第１画素の入力映像信号と第１画素の直前映像信号との差以上であることができる。

補正段階は、予備補正信号から第１画素の入力映像信号を引いた値に、補正変数を掛けた値を、第１画素の入力映像信号に足して、補正映像信号を算出する段階をさらに含むことができる。
本発明の他の映像信号補正方法は、第１画素及び第２画素を含む表示装置の映像信号補正方法であって、第１画素の直前映像信号と第１画素の入力映像信号と第１画素の次の映像信号と第２画素の入力映像信号とを読み取る段階と、第１画素の直前映像信号と第１画素の次の映像信号と第２画素の入力映像信号とに基づいて、第１画素の入力映像信号を補正する段階を含む。

補正段階は、第２画素の入力映像信号に対する第１画素の入力映像信号の階調変化の程度を示す補正変数を算出する段階を含むことができる。
補正段階は、第１画素の直前映像信号と第１画素の入力映像信号と第１画素の次の映像信号とに基づいて、予備補正信号を生成する段階をさらに含むことができる。
補正段階は、予備補正信号から第１画素の入力映像信号を引いた値に、補正変数を掛けた値を、第１画素の入力映像信号に足して、補正映像信号を算出する段階をさらに含むことができる。

本発明によれば、周辺画素との階調変化の小さい画素に対しては、一つのフレーム内で目標輝度を出すことができるＤＣＣ補償を行い、周辺画素との階調変化の大きい画素に対しては、ＤＣＣ補償より過度に補償を行って、目標輝度よりさらに高い輝度を出すことによって動画像の境界線部分でのブラリングを減らすことなどができ、表示画像中の物体が移動する際に現れ得る逆像などの画質劣化を防止することができる。

添付した図面を参照して、本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
図面においては、各層及び各領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて同様の構成に対しては、同一の符号を付して示している。また、層、膜、領域、板などの部分が他の部分の“上にある”と説明する場合には、これは他の部分の“直上にある”場合だけでなく、その中間に別の他の部分がある場合も含む。反対に、ある部分が他の部分の“直上にある”とすれば、中間に別の他の部分がないことを意味する。

まず、図１及び図２を参照して、本発明の実施形態による液晶表示装置について詳細に説明する。
図１は、本発明の実施形態による液晶表示装置のブロック図であり、図２は、本発明の実施形態による液晶表示装置の一つの画素に対する等価回路図である。
図１に示すように、本発明の実施形態による液晶表示装置は、液晶表示板組立体３００、及びこれに連結されたゲート駆動部４００、データ駆動部５００、データ駆動部５００に連結された階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。

液晶表示板組立体３００は、等価回路で見れば、複数の信号線（Ｇ₁−Ｇ_n，Ｄ₁−Ｄ_m）と、これに連結されており、ほぼ行列状に配列された複数の画素（ＰＸ）とを含む。一方、図２に示した構造で見れば、液晶表示板組立体３００は、互いに対向する下部及び上部表示板１００，２００とその間に配置された液晶層３とを含む。
信号線（Ｇ₁−Ｇ_n，Ｄ₁−Ｄ_m）は、ゲート信号（“走査信号”とも言う）を伝達する複数のゲート線（Ｇ₁−Ｇ_n）と、データ信号を伝達する複数のデータ線（Ｄ₁−Ｄ_m）とを含む。ゲート線（Ｇ₁−Ｇ_n）は、ほぼ行方向に延びて互いにほとんど平行しており、データ線（Ｄ₁−Ｄ_m）は、ほぼ列方向に延びて互いにほとんど平行している。

各画素（ＰＸ）、例えば、ｉ番目（ｉ＝１，２，…，ｎ）ゲート線（Ｇ_i）とｊ番目（ｊ＝１，２，…，ｍ）データ線（Ｄ_j）とに連結された画素（ＰＸ）は、信号線（Ｇ_i，Ｄ_j）に連結されたスイッチング素子（Ｑ）とこれに連結された液晶キャパシタ（Ｃ_LC）及びストレージキャパシタ（Ｃ_ST）を含む。ストレージキャパシタ（Ｃ_ST）は必要に応じて設けられるものであり、省略できる。

スイッチング素子（Ｑ）は、下部表示板１００に形成されている薄膜トランジスタなどの三端子素子であって、その制御端子はゲート線（Ｇ_i）に連結されており、入力端子はデータ線（Ｄ_j）に連結されており、出力端子は液晶キャパシタ（Ｃ_LC）及びストレージキャパシタ（Ｃ_ST）に連結されている。
液晶キャパシタ（Ｃ_LC）は、下部表示板１００の画素電極１９１と上部表示板２００の共通電極２７０とを二つの端子とし、二つの電極１９１，２７０の間の液晶層３は誘電体として機能する。画素電極１９１は、スイッチング素子（Ｑ）に連結され、共通電極２７０は上部表示板２００の前面に形成されており、共通電圧Ｖｃｏｍの印加を受ける。図２とは違って、共通電極２７０が下部表示板１００に備えられる場合もあり、この場合には、二つの電極１９１，２７０のうちの少なくとも一つを線状又は棒状に形成することができる。

液晶キャパシタ（Ｃ_LC）の補助的な役割を果たすストレージキャパシタ（Ｃ_ST）には、下部表示板１００に備えられた別個の信号線（図示せず）と画素電極１９１とが絶縁体を隔てて重なるように形成され、この別個の信号線には、共通電圧Ｖｃｏｍなどの決められた電圧が印加される。しかし、ストレージキャパシタ（Ｃ_ST）には、画素電極１９１が絶縁体を媒介として真上の前段ゲート線と重なるように形成されてもよい。

一方、色表示を実現するためには、各画素（ＰＸ）が基本色のうちの一つを固有に表示したり（空間分割）、各画素（ＰＸ）が時間に従って交互に原色を表示するように（時間分割）して、これら基本色の空間的、時間的合計で所望の色相が表示されるようにする。基本色の例としては、赤色、緑色、青色などの三原色がある。図２は空間分割の一例であって、各画素（ＰＸ）が画素電極１９１に対応する上部表示板２００の領域に基本色のうちの一つを示す色フィルター２３０を備える。なお、図２とは違って、色フィルター２３０は、下部表示板１００の画素電極１９１上又は下に形成することもできる。

液晶表示板組立体３００の外側面には、光を偏光させる少なくとも一つの偏光子（図示せず）が付着されている。
再び図１を参照すれば、階調電圧生成部８００は、画素（ＰＸ）の透過率と関連した二対の階調電圧集合（又は基準階調電圧集合）を生成する。二対のうちの一対は共通電圧Ｖｃｏｍに対して正の値を有し、他の一対は負の値を有する。

ゲート駆動部４００は、液晶表示板組立体３００のゲート線（Ｇ₁−Ｇ_n）に連結されて、ゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）との組み合わせからなるゲート信号をゲート線（Ｇ₁−Ｇ_n）に印加する。
データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ₁−Ｄ_m）に連結されており、階調電圧生成部８００からの階調電圧を選択し、これをデータ信号としてデータ線（Ｄ₁−Ｄ_m）に印加する。しかし、階調電圧生成部８００が全ての階調に対する電圧を全て提供するのではなく、決められた数の基準階調電圧のみを提供する場合には、データ駆動部５００は、基準階調電圧を分圧して階調全体に対する階調電圧を生成し、この中からデータ信号を選択する。

信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などを制御する。
このようなゲート駆動部４００、データ駆動部５００、信号制御部６００および階調電圧生成部８００の各々は、少なくとも一つの集積回路チップとして液晶表示板組立体３００上に直接装着されたり、可撓性印刷回路膜（図示せず）上に装着されて、ＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）として液晶表示板組立体３００に付着されたり、別途の印刷回路基板（図示せず）上に装着される。これとは異なって、ゲート駆動部４００、データ駆動部５００、信号制御部６００および階調電圧生成部８００は、信号線（Ｇ₁−Ｇ_n，Ｄ₁−Ｄ_m）及び薄膜トランジスタスイッチング素子（Ｑ）などと共に液晶表示板組立体３００に集積されることもできる。また、ゲート駆動部４００、データ駆動部５００、信号制御部６００および階調電圧生成部８００は単一チップに集積されることができ、この場合、これらのうちの少なくとも一つ又はこれらを構成する少なくとも一つの回路素子が単一チップの外側にあることもできる。

以下、このような液晶表示装置の動作について詳細に説明する。
信号制御部６００は、外部のグラフィック制御機（図示せず）から入力映像信号（Ｒ，Ｇ，Ｂ）及びその表示を制御する入力制御信号を受信する。入力映像信号（Ｒ，Ｇ，Ｂ）は各画素（ＰＸ）の輝度情報を含んでおり、輝度は決められた数、例えば、１０２４（＝２¹⁰，２５６（＝２⁸）又は６４（＝２⁶）個の階調を有している。入力制御信号の例としては、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、メインクロック（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などがある。

信号制御部６００は、入力映像信号（Ｒ，Ｇ，Ｂ）と入力制御信号とに基づいて、入力映像信号（Ｒ，Ｇ，Ｂ）を液晶表示板組立体３００及びデータ駆動部５００の動作条件に合うように適切に処理し、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に送信し、データ制御信号（ＣＯＮＴ２）と処理した映像信号（ＤＡＴ）とをデータ駆動部５００に出力する。出力映像信号（ＤＡＴ）は、デジタル信号として決められた数値（又は階調）を有する。

ゲート制御信号（ＣＯＮＴ１）は、走査開始を指示する走査開始信号（ＳＴＶ）と、ゲートオン電圧（Ｖｏｎ）の出力周期を制御する少なくとも一つのクロック信号とを含む。また、ゲート制御信号（ＣＯＮＴ１）は、ゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）をさらに含むことができる。
データ制御信号（ＣＯＮＴ２）は、一つの行の画素（ＰＸ）に対する映像データの伝送開始を知らせる水平同期開始信号（ＳＴＨ）と、データ線（Ｄ₁−Ｄ_m）にデータ信号を印加するようにするロード信号（ＬＯＡＤ）、及びデータクロック信号（ＨＣＬＫ）を含む。また、データ制御信号（ＣＯＮＴ２）は、共通電圧Ｖｃｏｍに対するデータ信号の電圧極性（以下、“共通電圧に対するデータ信号の電圧極性”を略して“データ信号の極性”とする）を反転させる反転信号（ＲＶＳ）をさらに含むことができる。

信号制御部６００からのデータ制御信号（ＣＯＮＴ２）に応じて、データ駆動部５００は、一つの行の画素（ＰＸ）に対するデジタル映像信号（ＤＡＴ）を受信し、各デジタル映像信号（ＤＡＴ）に対応する階調電圧を選択することによって、デジタル映像信号（ＤＡＴ）をアナログデータ信号に変換した後、これを当該データ線（Ｄ₁−Ｄ_m）に印加する。

ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）に応じてゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ₁−Ｇ_n）に印加し、このゲート線（Ｇ₁−Ｇ_n）に連結されたスイッチング素子（Ｑ）をターンオンさせる。そうすると、データ線（Ｄ₁−Ｄ_m）に印加されたデータ信号が、ターンオンされたスイッチング素子（Ｑ）を通して当該画素（ＰＸ）に印加される。

画素（ＰＸ）に印加されたデータ信号の電圧と共通電圧Ｖｃｏｍとの差は、液晶キャパシタ（Ｃ_LC）の充電電圧、つまり、画素電圧として現れる。液晶分子は画素電圧の大きさによってその配列を異ならせ、これによって液晶層３を通過する光の偏光が変化する。このような偏光の変化は、液晶表示板組立体３００に付着された偏光子によって光の透過率変化として現れ、これによって画素（ＰＸ）は、映像信号（ＤＡＴ）の階調が示す輝度を表示する。

１水平周期（“１Ｈ”とも言い、水平同期信号Ｈｓｙｎｃ及びデータイネーブル信号（ＤＥ）の一周期と同一である）を単位としてこのような過程を繰り返すことにより、全てのゲート線（Ｇ₁−Ｇ_n）に対して順にゲートオン電圧（Ｖｏｎ）を印加して、全ての画素（ＰＸ）にデータ信号を印加して一つのフレームの映像を表示する。
一つのフレームが終われば次のフレームが始まり、各画素（ＰＸ）に印加されるデータ信号の極性が直前フレームでの極性と反対になるように、データ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（“フレーム反転”）。この時、一つのフレーム内でも、反転信号（ＲＶＳ）の特性によって一つのデータ線を通して流れるデータ信号の極性を変えたり（例えば、行反転、点反転）、一つの画素行に印加されるデータ信号の極性を互いに異ならせたりすることができる（例えば、列反転、点反転）。

一方、液晶キャパシタ（Ｃ_LC）の両端に電圧を印加すれば、液晶層３の液晶分子はその電圧に対応する安定した状態に再配列しようとするが、液晶分子の応答速度が遅いため、安定した状態に至るまでにはある程度の時間が所要される。液晶キャパシタ（Ｃ_LC）に印加される電圧を引続き維持していれば、液晶分子は安定した状態に至るまでに引続き動き、その間光透過率もまた変化する。液晶分子が安定した状態に至ってそれ以上動かなければ、光透過率もまた一定になる。

このように安定した状態での画素電圧を目標画素電圧とし、この時の光透過率を目標光透過率とすれば、目標画素電圧と目標光透過率とには一対一の対応関係がある。
しかし、各画素（ＰＸ）のスイッチング素子（Ｑ）をターンオンさせてデータ電圧（データ信号の電圧）を印加する時間が制限されているため、データ電圧を印加する間に液晶分子が安定した状態に至るのは難しい。ところが、スイッチング素子（Ｑ）がターンオフされても液晶キャパシタ（Ｃ_LC）両端の電位差は依然として存在し、そのために液晶分子が安定した状態に向かって引続き動く。このように液晶分子の配列状態が変われば液晶層３の誘電率が変わり、従って、液晶キャパシタ（Ｃ_LC）の静電容量が変化する。スイッチング素子（Ｑ）がターンオフされた状態では、液晶キャパシタ（Ｃ_LC）の一方の端子が浮遊（ｆｌｏａｔｉｎｇ）状態にあるので、漏洩電流を考慮しなければ、液晶キャパシタ（Ｃ_LC）に保存された総電荷は変わらずに一定である。したがって、液晶キャパシタ（Ｃ_LC）の静電容量の変化は液晶キャパシタ（Ｃ_LC）両端の電圧、つまり、画素電圧の変化を招く。

したがって、安定した状態を基準に、一つの目標画素電圧に対応するデータ電圧（以下、“目標データ電圧”とする）をそのまま画素（ＰＸ）に印加すれば、実際の画素電圧は目標画素電圧と異なるため、目標透過率を得られない。特に、目標透過率と、その画素（ＰＸ）が当初に有していた透過率との差が大きいほど、実際の画素電圧と目標画素電圧との差は大きくなる。

したがって、画素（ＰＸ）に印加するデータ電圧を目標データ電圧より大きく、又は小さくする必要があり、その方法のうちの一つがＤＣＣ（ｄｙｎａｍｉｃ ｃａｐａｃｉｔａｎｃｅ ｃｏｍｐｅｎｓａｔｉｏｎ）である。
本実施形態では、ＤＣＣは、信号制御部６００又は別途設けられた映像信号補正部で行われ、任意の画素（ＰＸ）に対する一つのフレームの映像信号（以下、“現在映像信号（ｃｕｒｒｅｎｔ ｉｍａｇｅ ｓｉｇｎａｌ）（ｇ_N）”とする）を、その画素（ＰＸ）に対する直前フレームの映像信号（以下、“直前映像信号（ｐｒｅｖｉｏｕｓ ｉｍａｇｅ ｓｉｇｎａｌ）（ｇ_N-1）”とする）に基づいて補正して、補正された現在映像信号（以下、“第１補正映像信号（ｆｉｒｓｔ ｍｏｄｉｆｉｅｄ ｉｍａｇｅ ｓｉｇｎａｌ）（ｇ_N’）”とする）を形成する。第１補正映像信号（ｇ_N’）は、基本的に実験により予め決定されており、、第１補正映像信号（ｇ_N’）と直前映像信号（ｇ_N-1）との差は、補正前の現在映像信号（ｇ_N）と直前映像信号（ｇ_N-1）との差より概して大きい。しかし、現在映像信号（ｇ_N）と直前映像信号（ｇ_N-1）とが同一であったり、両者間の差が小さい場合には、第１補正映像信号（ｇ_N’）は現在映像信号（ｇ_N）と同一であってもよい（つまり、補正しないこともある）。

第１補正映像信号（ｇ_N’）は、［数式１］に示す関数（Ｆ１）として示すことができる。
［数式１］
ｇ_N’＝Ｆ１（ｇ_N，ｇ_N-1）
ここで、関数（Ｆ１）が、直前映像信号（ｇ_N-1）と現在映像信号（ｇ_N）との差が大きくなる方向に現在映像信号（ｇ_N）を補正し、第１補正映像信号（ｇ_N’）を導出する関数であるとすると、データ駆動部５００で各画素（ＰＸ）に印加するデータ電圧は、目標データ電圧より高い又は低い電圧になる。

次の［表１］は、階調の数が２５６個である場合に、いくつかの直前映像信号（ｇ_N-1）及び現在映像信号（ｇ_N）の対に対する第１補正映像信号（ｇ_N’）の例を示す。
このような映像信号補正を行うためには、直前フレームの直前映像信号（ｇ_N-1）を記憶すべき記憶空間が必要であり、フレームメモリがこのような役割を果たす。また、前記の［表１］のような関係を記憶しておくルックアップテーブルなどが必要である。

ところが、現在映像信号（ｇ_N）と直前映像信号（ｇ_N-1）との全ての対（ｇ_N-1，ｇ_N）（現在映像信号（ｇ_N）と直前映像信号（ｇ_N-1）との全ての組み合わせ）に対して第１補正映像信号（ｇ_N’）を記憶しようとすれば、ルックアップテーブルの大きさ（データ容量）が非常に大きくなければならないため、例えば、［表１］のような程度の現在映像信号（ｇ_N）と直前映像信号（ｇ_N-1）との対（ｇ_N-1，ｇ_N）に対してのみ第１補正映像信号（ｇ_N’）を基準補正映像信号として記憶しおき、残りの現在映像信号（ｇ_N）と直前映像信号（ｇ_N-1）との対（ｇ_N-1，ｇ_N）については、補間法で演算して第１補正映像信号（ｇ_N’）を求めるのが好ましい。任意の一つの現在映像信号（ｇ_N）と直前映像信号（ｇ_N-1）との対（ｇ_N-1，ｇ_N）に対する補間は、［表１］で当該映像信号の対（ｇ_N-1，ｇ_N）と近い映像信号の対（ｇ_N-1，ｇ_N）に対する基準補正映像信号を探し、その値に基づいて当該映像信号の対（ｇ_N-1，ｇ_N）に対する第１補正映像信号（ｇ_N’）を求めることである。

例えば、デジタル信号である映像信号を上位ビットと下位ビットに分け、ルックアップテーブルには、下位ビットが０である直前映像信号（ｇ_N-1）と現在映像信号（ｇ_N）との対（ｇ_N-1，ｇ_N）に対する基準補正映像信号（ｇ_N’）を記憶しておく。任意の直前映像信号（ｇ_N-1）と現在映像信号（ｇ_N）との対（ｇ_N-1，ｇ_N）に対してその上位ビットを基礎に、該当する基準補正映像信号（ｇ_N’）をルックアップテーブルから探した後、直前映像信号（ｇ_N-1）と現在映像信号（ｇ_N）との下位ビットとルックアップテーブルから探した基準補正映像信号（ｇ_N’）とを利用して補正映像信号を算出する。

しかし、このような方法によっても目標透過率を得るのが難しくなることもあり、この場合には、直前フレームで中間大きさの電圧などを予め与えて液晶分子を予め傾くようにした後（これをプリティルト（ｐｒｅｔｉｌｔ）とする）、現在フレームで再び電圧を印加する方法を使用する。
このために、信号制御部６００又は映像信号補正部は、現在フレームの映像信号（ｇ_N）を補正する際、直前フレームの映像信号（ｇ_N-1）だけでなく、次のフレームの映像信号（以下、“次の映像信号（ｎｅｘｔ ｉｍａｇｅ ｓｉｇｎａｌ）（ｇ_N+1）”とする）までも考慮する。例えば、現在映像信号（ｇ_N）が直前映像信号（ｇ_N-1）と同一であるが、次の映像信号（ｇ_N+1）が現在映像信号（ｇ_N）と大きく異なる場合、現在映像信号（ｇ_N）を補正して次のフレームを対比する。

この場合、第１補正映像信号（ｇ_N’）は、［数式２］に示す関数（Ｆ２）として示すことができる。ここでは、直前映像信号（ｇ_N-1）と現在映像信号（ｇ_N）とを記憶するフレームメモリが必要であり、直前映像信号（ｇ_N-1）と現在映像信号（ｇ_N）との対（ｇ_N-1，ｇ_N）に対する補正映像信号を記憶するルックアップテーブルが必要であり、場合によって現在映像信号（ｇ_N）と次の映像信号（ｇ_N+1）との対（ｇ_N，ｇ_N+1）に対する補正映像信号を記憶するルックアップテーブルが必要であることもある。
［数式２］
ｇ_N’＝Ｆ２（ｇ_N+1，ｇ_N，ｇ_N-1）
このような映像信号及びデータ電圧の補正は、映像信号が示すことができる階調のうちの最高階調又は最低階調に対して行ってもよいし、行わなくてもよい。最高階調又は最低階調に対して補正をするために、階調電圧生成部８００が生成する階調電圧の範囲を、映像信号の階調が示す目標輝度の範囲（又は目標透過率範囲）を得るために必要な目標データ電圧の範囲より広める方法を使用することができる。

本発明によれば、以下の［数式３］のように、第１補正映像信号（ｇ_N’）と現在映像信号（ｇ_N）との差にαを掛けた値を現在映像信号（ｇ_N）に足して、第２補正映像信号（ｇ_N”）を算出する。
［数式３］
ｇ_N”＝ｇ_N＋α×（ｇ_N’−ｇ_N）
ここで、αは、画面上の各画素（ＰＸ）に伴ってその値が変わる補正変数であって、一つのフレームの内での複数の映像信号を分析して得られる。具体的には、補正変数αは、特定画素とその周辺画素との映像信号の階調変化の程度を示すが、階調変化の程度が大きければ大きい値を有し、階調変化の程度が小さければ小さい値を有する。補正変数αは１以上３以下の範囲を有するのが好ましい。実際に、補正変数αは物体の境界線又は輪郭（ｅｄｇｅ）を示す尺度であり、多様な方式で計算できる。つまり、補正変数αが大きい画素は境界線などを示し、補正変数αが小さい画素は物体の面などを示す。

［数式３］によれば、周辺画素との階調変化の大きい画素に対する第２補正映像信号（ｇ_N”）は第１補正映像信号（ｇ_N’）より大きく、周辺画素との階調変化の小さい画素に対する第２補正映像信号（ｇ_N”）は第１補正映像信号（ｇ_N’）とほとんど同じ値を有する。このように周辺画素との階調変化が大きい画素で、目標透過率より高い透過率を得るように映像信号を補償すれば、物体の境界線などが鮮明になるのでブラリングを減らすことができる。

一方、周辺画素との階調変化の小さい画素で、目標透過率より高い透過率を得るように映像信号を補償すると、物体が移動した領域で逆像が生じるなどの画質劣化が生まれる恐れがある。ところが、本発明のように境界線などでのみ選択的に映像信号を過度に補償し、その以外の部分に対してはＤＣＣ補償のみを行うことによって、このような画質劣化を防止することができる。

整理すれば、本発明によれば、周辺画素との階調変化の小さい画素に対してはＤＣＣ補償を行い、周辺画素との階調変化の大きい画素に対してはＤＣＣ補償より過度に補償を行って、動く画像でブラリング防止することができ、画質劣化を防止することができる。
以下では、このような映像信号補正を実現するための、本発明の実施形態による液晶表示装置の映像信号補正部について、図３乃至図５を参照して詳細に説明する。

図３は、本発明の液晶表示装置の映像信号補正部のブロック図であり、図４は、本発明の映像信号補正方式を説明するための概略図であり、図５は、本発明の入力映像信号と補正映像信号とを示した波形図である。
図３に示したように、本発明の実施形態による映像信号補正部６１０は、現在映像信号（ｇ_N）に連結されているメモリ部６２０、メモリ部６２０に連結されている補正変数演算部６３０、及びこれらに連結されている演算処理部６４０を含む。映像信号補正部６１０又は演算処理部６４０は、図１に示した信号制御部６００に含まれることもでき、別個の装置に実現されることもできる。

メモリ部６２０は、フレームメモリ６２２及びラインメモリ６２４を含み、直前映像信号（ｇ_N-1）及び現在映像信号（ｇ_N）を記憶する。
フレームメモリ６２２は、記憶されている直前映像信号（ｇ_N-1）のうちのｘ番目画素行のｙ番目画素（以下、（ｘ，ｙ）画素とする）の直前映像信号［ｇ_N-1（ｘ，ｙ）］を演算処理部６４０に供給するとともに、入力される現在映像信号（ｇ_N）を記憶する。

ラインメモリ６２４は、入力される現在映像信号（ｇ_N）のうちの複数行の映像信号を記憶し、これを補正変数演算部６３０に供給し、（ｘ，ｙ）画素の現在映像信号［ｇ_N（ｘ，ｙ）］を演算処理部６４０に供給する。
補正変数演算部６３０は、検出部６３２及びスケール調整部６３４を含み、（ｘ，ｙ）画素の現在映像信号［ｇ_N（ｘ，ｙ）］及びその周辺画素の現在映像信号（ｇ_N）に基づいて、（ｘ，ｙ）画素に対する補正変数α（ｘ，ｙ）を算出する。

検出部６３２は、ラインメモリ６２４から現在映像信号（ｇ_N）のうちの（ｘ，ｙ）画素及びその周辺画素の映像信号を受けて、周辺画素に対する（ｘ，ｙ）画素の階調変化の程度を計算してスケール調整部６３４に送る。検出部６３２は、階調変化の程度を計算するハイパスフィルター（ｈｉｇｈ ｐａｓｓ ｆｉｌｔｅｒ）又はエッジ検出器などを含む。周辺画素とは、（ｘ，ｙ）画素の上下左右に配置されている同一な色の画素を意味し、ハイパスフィルターやエッジ検出器によって、演算に参照される周辺画素の数が変わる。エッジ検出器は、エッジ検出のために１次微分方式としてロバーツ（Ｒｏｂｅｒｔｓ）、プリウィット（Ｐｒｅｗｉｔｔ）、ソベル（Ｓｏｂｅｌ）、フライ−チェン（Ｆｒｅｉ−Ｃｈｅｎ）演算子などを使用したり、２次微分方式としてラプラシアン（Ｌａｐｌａｃｉａｎ）演算子などを使用することができる。

スケール調整部６３４は、検出部６３２から階調変化の程度に対する情報を受け、１以上３以下の値を有する補正変数α（ｘ，ｙ）に変換する。補正変数α（ｘ，ｙ）は、階調変化の程度が大きい所では大きい値を有し、階調変化の程度が小さい所では小さい値を有する。スケール調整部６３４は、この算出された補正変数α（ｘ，ｙ）を演算処理部６４０に送る。

演算処理部６４０は、ルックアップテーブル６４２と第１及び第２補正部６４４，６４６を含み、（ｘ，ｙ）画素に対する直前映像信号［ｇ_N-1（ｘ，ｙ）］、現在映像信号［ｇ_N（ｘ，ｙ）］、及び補正変数α（ｘ，ｙ）に基づいて、第２補正映像信号［ｇ_N”（ｘ，ｙ）］を生成する。
ルックアップテーブル６４２は、直前映像信号（ｇ_N-1）及び現在映像信号（ｇ_N）に対する基準補正映像信号（ｆ１）を記憶しており、当該直前映像信号［ｇ_N-1（ｘ，ｙ）］及び現在映像信号［ｇ_N（ｘ，ｙ）］の対に対応する複数の基準補正映像信号（ｆ１）を第１補正部６４４に送る。

第１補正部６４４は、ルックアップテーブル６４２からの基準補正映像信号（ｆ１）と、メモリ部６２０からの直前映像信号［ｇ_N-1（ｘ，ｙ）］、及び現在映像信号［ｇ_N（ｘ，ｙ）］を用い、補間法（ｉｎｔｅｒｐｏｌａｔｉｏｎ）などを利用して第１補正映像信号［ｇ_N’（ｘ，ｙ）］を生成する。
一例として、図４を参照すれば、映像信号が８ビット２５６階調であり、１６階調単位で１７×１７個の直前映像信号（ｇ_N-1）と現在映像信号（ｇ_N）との組み合わせ（ｇ_N-1，ｇ_N）に対する基準補正映像信号（ｆ１）がルックアップテーブル６４２に記憶されている場合、入力された直前映像信号（ｇ_N-1）と現在映像信号（ｇ_N）との対（ｇ_N-1，ｇ_N）が（３６，２１８）であれば、第１補正部６４４は、直前映像信号（ｇ_N-1）と現在映像信号（ｇ_N）との各対［（３２，２０８），（４８，２０８），（３２，２２４），（４８，２２４）］に対する基準補正映像信号（Ｐ１，Ｐ２，Ｐ３，Ｐ４）をルックアップテーブル６４２から受け、これらを基準に線形補間などを行って第１補正映像信号（ｇ_N’）を算出する。なお、基準補正映像信号（ｆ１）は実験などによって予め決定され、ルックアップテーブル６４２に格納されている。

第２補正部６４６は、（ｘ，ｙ）画素に対して第１補正部６４４から第１補正映像信号［ｇ_N’（ｘ，ｙ）］を受け、ラインメモリ６２４から現在映像信号［ｇ_N（ｘ，ｙ）］を受け、スケール調整部６３４から補正変数α（ｘ，ｙ）を受けて、［数式３］の演算を行って第２補正映像信号［ｇ_N”（ｘ，ｙ）］を算出する。
一例として、図５を参照すれば、直前映像信号（ｇ_N-1）の階調値がｄ１であり、現在映像信号（ｇ_N）の階調値がｄ２（＞ｄ１）であるとすれば、第１補正映像信号（ｇ_N’）の階調値ｄ３はｄ２以上になる。さらに、第２補正映像信号（ｇ_N”）の階調値ｄ４は、ｄ４＝ｄ２＋α×（ｄ３−ｄ２）により求められるが、当該画素に対する補正変数α値が１以上であるのでｄ４はｄ３以上となる。ここで、補正変数αの大きさが大きいほどｄ４の値が大きくなるので、ＤＣＣ補正値（ｄ３）を遥かに上回る。次の映像信号（ｇ_N+1）の階調値はｄ２であって、現在映像信号（ｇ_N）の階調値（ｄ２）と同一であるので、次のフレーム（Ｎ＋１）の第１及び第２補正映像信号（ｇ_N+1’，ｇ_N+1”）の階調値はｄ２になる。

以下、本発明の他の実施形態による液晶表示装置の映像信号補正部について、図６乃至図８を参照して詳細に説明する。
図６は、本発明の他の実施形態による液晶表示装置の映像信号補正部のブロック図であり、図７は、図６に示した演算処理部の一例を示したブロック図であり、図８は、図６に示した演算処理部の他の例を示したブロック図である。

図６に示したように、本発明の他の実施形態による映像信号補正部６５０は、次の映像信号（ｇ_N+1）に連結されているメモリ部６６０、メモリ部６６０に連結されている補正変数演算部６７０、及びこれらに連結されている演算処理部６８０を含む。
メモリ部６６０は、少なくとも一つのフレームメモリ（図示せず）と複数のラインメモリ（図示せず）を含み、直前映像信号（ｇ_N-1）、現在映像信号（ｇ_N）、及び次の映像信号（ｇ_N+1）を記憶する。

フレームメモリは、記憶されている直前映像信号［ｇ_N-1（ｘ，ｙ）］及び現在映像信号［ｇ_N（ｘ，ｙ）］を演算処理部６８０に供給し、入力される次の映像信号（ｇ_N+1）を記憶する。複数のフレームメモリがこれら映像信号（ｇ_N-1，ｇ_N，ｇ_N+1）を記憶することもできるが、一つのフレームメモリがこれらを記憶することもできる。
ラインメモリは、フレームメモリからの現在映像信号（ｇ_N）のうちの複数行の映像信号を記憶し、これを補正変数演算部６７０に供給し、（ｘ，ｙ）画素の現在映像信号［ｇ_N（ｘ，ｙ）］を演算処理部６８０に供給する。

補正変数演算部６７０は、検出部６７２及びスケール調整部６７４を含み、（ｘ，ｙ）画素の現在映像信号［ｇ_N（ｘ，ｙ）］及びその周辺画素の現在映像信号（ｇ_N）に基づいて（ｘ，ｙ）画素に対する補正変数α（ｘ，ｙ）を算出した後、これを演算処理部６８０に送る。補正変数演算部６７０は、前述の実施形態の補正変数演算部６３０と実質的に同一であるので詳細な説明を省略する。

まず、図７に示した演算処理部６８０について説明すれば、演算処理部６８０は、ルックアップテーブル６８１と第１及び第２補正部６８３，６９０を含み、（ｘ，ｙ）画素に対する直前映像信号［ｇ_N-1（ｘ，ｙ）］、現在映像信号［ｇ_N（ｘ，ｙ）］、次の映像信号［ｇ_N+1（ｘ，ｙ）］、及び補正変数α（ｘ，ｙ）に基づいて、第２補正映像信号［ｇ_N”（ｘ，ｙ）］を生成する。

ルックアップテーブル６８１は、直前映像信号（ｇ_N-1）及び現在映像信号（ｇ_N）に対する基準補正映像信号（ｆ２）を記憶しており、当該直前映像信号［ｇ_N-1（ｘ，ｙ）］及び現在映像信号［ｇ_N（ｘ，ｙ）］の対に対応する複数の基準補正映像信号（ｆ２）を第１補正部６８３に送る。
第１補正部６８３は、ルックアップテーブル６８１からの基準補正映像信号（ｆ２）、メモリ部６６０からの直前映像信号［ｇ_N-1（ｘ，ｙ）］、現在映像信号［ｇ_N（ｘ，ｙ）］、及び次の映像信号［ｇ_N+1（ｘ，ｙ）］を用い、所定の演算処理を行って第１補正映像信号［ｇ_N’（ｘ，ｙ）］を生成する。

一例として、所定の演算処理は次の通りに行うことができる。まず、前述の実施形態のように、直前映像信号［ｇ_N-1（ｘ，ｙ）］、現在映像信号［ｇ_N（ｘ，ｙ）］、及び基準補正映像信号（ｆ２）を用い、補間を行って一次的に予備補正信号を算出する。そして、予備補正信号が第１設定値より小さく、次の映像信号［ｇ_N+1（ｘ，ｙ）］が第２設定値より大きければ、第１補正映像信号［ｇ_N’（ｘ，ｙ）］を、予備補正信号に第３設定値を足した値とし、そうでなければ、第１補正映像信号［ｇ_N’（ｘ，ｙ）］を、予備補正信号と同一な値とする。しかし、演算処理はこれに限定されず、多様な条件によって第１補正映像信号［ｇ_N’（ｘ，ｙ）］を算出することができる。

第２補正部６９０は、（ｘ，ｙ）画素に対して第１補正部６８３から第１補正映像信号［ｇ_N’（ｘ，ｙ）］を受け、メモリ部６６０から現在映像信号［ｇ_N（ｘ，ｙ）］を受け、スケール調整部６７４から補正変数α（ｘ，ｙ）を受けて、［数式３］の演算を行って第２補正映像信号［ｇ_N”（ｘ，ｙ）］を算出する。
次に、図８に示した演算処理部６８０について説明すれば、演算処理部６８０は、第１及び第２ルックアップテーブル６８５，６８７と第１及び第２補正部６８９，６９０とを含み、（ｘ，ｙ）画素に対する直前映像信号［ｇ_N-1（ｘ，ｙ）］、現在映像信号［ｇ_N（ｘ，ｙ）］、次の映像信号［ｇ_N+1（ｘ，ｙ）］、及び補正変数α（ｘ，ｙ）に基づいて、第２補正映像信号［ｇ_N”（ｘ，ｙ）］を生成する。

第１ルックアップテーブル６８５は、直前映像信号（ｇ_N-1）と現在映像信号（ｇ_N）とに対する基準補正映像信号（ｆ３）を記憶しており、当該直前映像信号［ｇ_N-1（ｘ，ｙ）］と現在映像信号［ｇ_N（ｘ，ｙ）］との対に対応する複数の基準補正映像信号（ｆ３）を第１補正部６８９に送る。
第２ルックアップテーブル６８７は、現在映像信号（ｇ_N）と次の映像信号（ｇ_N+1）とに対する基準補正映像信号（ｆ４）を記憶しており、当該現在映像信号［ｇ_N（ｘ，ｙ）］と次の映像信号［ｇ_N+1（ｘ，ｙ）］との対に対応する複数の基準補正映像信号（ｆ４）を第１補正部６８９に送る。

第１補正部６８９は、第１及び第２ルックアップテーブル６８５，６８７からの基準補正映像信号（ｆ３，ｆ４）、メモリ部６６０からの直前映像信号［ｇ_N-1（ｘ，ｙ）］、現在映像信号［ｇ_N（ｘ，ｙ）］、及び次の映像信号［ｇ_N+1（ｘ，ｙ）］を用い、所定の演算処理を行って第１補正映像信号［ｇ_N’（ｘ，ｙ）］を生成する。
一例として、直前映像信号［ｇ_N-1（ｘ，ｙ）］、現在映像信号［ｇ_N（ｘ，ｙ）］、及び次の映像信号［ｇ_N+1（ｘ，ｙ）］によって、以下の３つに場合分けして、第１補正映像信号［ｇ_N’（ｘ，ｙ）］を生成する。

第１の場合は、直前映像信号［ｇ_N-1（ｘ，ｙ）］と現在映像信号［ｇ_N（ｘ，ｙ）］との差が第４設定値以下であり、現在映像信号［ｇ_N（ｘ，ｙ）］と次の映像信号［ｇ_N+1（ｘ，ｙ）］との差が第５設定値を超える場合であって、この場合、現在映像信号［ｇ_N（ｘ，ｙ）］、次の映像信号［ｇ_N+1（ｘ，ｙ）］、及び基準補正映像信号（ｆ４）を用いて補間を行って、第１補正映像信号［ｇ_N’（ｘ，ｙ）］を算出する。

第２の場合は、直前映像信号［ｇ_N-1（ｘ，ｙ）］と現在映像信号［ｇ_N（ｘ，ｙ）］との差が第４設定値を超える場合であって、この場合、直前映像信号［ｇ_N-1（ｘ，ｙ）］、現在映像信号［ｇ_N（ｘ，ｙ）］、及び基準補正映像信号（ｆ３）を用いて補間を行って、第１補正映像信号［ｇ_N’（ｘ，ｙ）］を算出する。
第３の場合は、直前映像信号［ｇ_N-1（ｘ，ｙ）］と現在映像信号［ｇ_N（ｘ，ｙ）］との差が第４設定値以下であり、現在映像信号［ｇ_N（ｘ，ｙ）］と次の映像信号［ｇ_N+1（ｘ，ｙ）］との差が第５設定値以下である場合であって、この場合、第１補正映像信号［ｇ_N’（ｘ，ｙ）］は現在映像信号［ｇ_N（ｘ，ｙ）］と同一な値を有する。

しかし、演算処理はこれに限定されず、場合の数及び演算方式をさらに細分して第１補正映像信号［ｇ_N’（ｘ，ｙ）］を算出することもできる。
第２補正部６９０は、（ｘ，ｙ）画素に対し、第１補正部６８９から第１補正映像信号［ｇ_N’（ｘ，ｙ）］を受け、メモリ部６６０から現在映像信号［ｇ_N（ｘ，ｙ）］を受け、スケール調整部６７４から補正変数α（ｘ，ｙ）を受けて、［数式３］の演算を行って第２補正映像信号［ｇ_N”（ｘ，ｙ）］を算出する。

ここでは、液晶表示装置を対象にして本発明の実施形態を説明したが、ブラリング現象が発生し得る他の表示装置にも本発明を適用することができる。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、本発明の特許請求の範囲で定義している本発明の基本概念を利用した当業者のいろいろな変形及び改良形態もまた本発明の権利範囲に属する。

液晶の応答速度を速くしながらブラリング現象を防止すること求められる分野において、液晶表示装置や映像信号補正方法として利用可能である。

本発明の実施形態による液晶表示装置のブロック図である。 本発明の実施形態による液晶表示装置の一つの画素に対する等価回路図である。 本発明の実施形態による液晶表示装置の映像信号補正部のブロック図である。 本発明の実施形態による映像信号補正方式を説明するための概略図である。 本発明の実施形態によって入力映像信号と補正映像信号を示した波形図である。 本発明の他の実施形態による液晶表示装置の映像信号補正部のブロック図である。 図６に示した演算処理部の一例を示したブロック図である。 図６に示した演算処理部の他の例を示したブロック図である。

符号の説明

１００ 下部表示板
１９１ 画素電極
２００ 上部表示板
２３０ 色フィルター
２７０ 共通電極
３００ 液晶表示板組立体
４００ ゲート駆動部
５００ データ駆動部
６００ 信号制御部
６１０，６５０ 映像信号補正部
６２０，６６０ メモリ部
６２２ フレームメモリ
６２４ ラインメモリ
６３０，６７０ 補正変数演算部
６３２ 検出部
６３４，６７４ スケール調整部
６４０，６８０ 演算処理部
６４２，６８１，６８５，６８７ ルックアップテーブル
６４４，６８３，６８９ 第１補正部
６４６，６９０ 第２補正部
８００ 階調電圧生成部

Claims (29)

1. 第１画素及び第２画素を含む複数の画素と、
   前記第１画素の直前映像信号と前記第２画素の入力映像信号とに基づいて、前記第１画素の入力映像信号を補正して補正映像信号を生成する映像信号補正部と、
   を含む表示装置。
2. 前記映像信号補正部は、前記第２画素の入力映像信号に対する前記第１画素の入力映像信号の階調変化の程度を示す補正変数を算出する補正変数演算部を含む、
   請求項１に記載の表示装置。
3. 前記補正変数演算部は、ハイパスフィルター又はエッジ検出器を含む、
   請求項２に記載の表示装置。
4. 前記補正変数は所定の範囲の値を有し、
   前記補正変数は、前記階調変化が最小であれば前記所定の範囲の最小値を有し、前記階調変化が最大であれば前記所定の範囲の最大値を有する、
   請求項２に記載の表示装置。
5. 前記補正変数は１以上３以下の値を有する、
   請求項２に記載の表示装置。
6. 前記補正変数演算部は、前記第１画素に隣接し、前記第１画素と同一な色を表現することができる第３画素の入力映像信号にさらに基づいて、前記補正変数を算出する、
   請求項２に記載の表示装置。
7. 前記映像信号補正部は、前記第１画素の直前映像信号に基づいて、前記第１画素の入力映像信号を補正して予備補正信号を生成する第１補正部をさらに含み、
   前記予備補正信号と前記第１画素の直前映像信号との差は、前記第１画素の入力映像信号と前記第１画素の直前映像信号との差以上である、
   請求項２に記載の表示装置。
8. 前記映像信号補正部は、前記第１画素の直前映像信号と前記第１画素の入力映像信号と対に対する前記予備補正信号を記憶するルックアップテーブルをさらに含む、
   請求項７に記載の表示装置。
9. 前記映像信号補正部は、前記第１補正部からの前記予備補正信号より前記第１画素の入力映像信号を引いた値に、前記補正変数を掛けた値を、前記第１画素の入力映像信号に足して、前記補正映像信号を算出する第２補正部をさらに含む、
   請求項７に記載の表示装置。
10. 前記映像信号補正部は、前記第１画素の直前映像信号と前記第１画素の入力映像信号と前記第２画素の入力映像信号とを記憶するフレームメモリをさらに含む、
    請求項１に記載の表示装置。
11. 前記映像信号補正部は、前記第１画素の入力映像信号と第２画素の入力映像信号とを記憶するラインメモリをさらに含む、
    請求項１に記載の表示装置。
12. 前記補正映像信号をデータ電圧に変換して前記第１画素に印加するデータ駆動部をさらに含む、
    請求項１に記載の表示装置。
13. 前記第２画素は、前記第１画素に隣接し、前記第１画素と同一な色を表現することができる、
    請求項１に記載の表示装置。
14. 第１画素及び第２画素を含む複数の画素と、
    前記第１画素の直前映像信号と前記第１画素の次の映像信号と前記第２画素の入力映像信号とに基づいて、前記第１画素の入力映像信号を補正して補正映像信号を生成する映像信号補正部と、
    を含む表示装置。
15. 前記映像信号補正部は、前記第２画素の入力映像信号に対する前記第１画素の入力映像信号の階調変化の程度を示す補正変数を算出する補正変数演算部を含む、
    請求項１４に記載の表示装置。
16. 前記映像信号補正部は、前記第１画素の直前映像信号と前記第１画素の次の映像信号とに基づいて、前記第１画素の入力映像信号を補正して予備補正信号を生成する第１補正部をさらに含む、
    請求項１５に記載の表示装置。
17. 前記映像信号補正部は、前記第１画素の直前映像信号と前記第１画素の入力映像信号との対に対する前記予備補正信号を記憶する第１ルックアップテーブルをさらに含む、
    請求項１６に記載の表示装置。
18. 前記映像信号補正部は、前記第１画素の入力映像信号と前記第１画素の次の映像信号との対に対する前記予備補正信号を記憶する第２ルックアップテーブルをさらに含む、
    請求項１７に記載の表示装置。
19. 前記映像信号補正部は、前記第１補正部からの前記予備補正信号より前記第１画素の入力映像信号を引いた値に、前記補正変数を掛けた値を、前記第１画素の入力映像信号に足して、前記補正映像信号を算出する第２補正部をさらに含む、
    請求項１６に記載の表示装置。
20. 前記映像信号補正部は、前記第１画素の直前映像信号と前記第１画素の入力映像信号と前記第１画素の次の映像信号と前記第２画素の入力映像信号とを記憶するフレームメモリを含む、
    請求項１４に記載の表示装置。
21. 第１画素及び第２画素を含む表示装置の映像信号補正方法であって、
    前記第１画素の直前映像信号と前記第１画素の入力映像信号と前記第２画素の入力映像信号とを読み取る段階と、
    前記第１画素の直前映像信号と前記第２画素の入力映像信号とに基づいて、前記第１画素の入力映像信号を補正する段階と、
    を含む表示装置の映像信号補正方法。
22. 前記補正段階は、前記第２画素の入力映像信号に対する前記第１画素の入力映像信号の階調変化の程度を示す補正変数を算出する段階を含む、
    請求項２１に記載の表示装置の映像信号補正方法。
23. 前記補正変数算出段階は、前記第１の入力映像信号及び第２画素の入力映像信号に対してハイパスフィルタリングしたりエッジを検出する段階を含む、
    請求項２２に記載の表示装置の映像信号補正方法。
24. 前記補正段階は、前記第１画素の直前映像信号と前記第１画素の入力映像信号とに基づいて、予備補正信号を生成する段階をさらに含み、
    前記予備補正信号と前記第１画素の直前映像信号との差は、前記第１画素の入力映像信号と前記第１画素の直前映像信号との差以上である、
    請求項２２に記載の表示装置の映像信号補正方法。
25. 前記補正段階は、前記予備補正信号より前記第１画素の入力映像信号を引いた値に、前記補正変数を掛けた値を、前記第１画素の入力映像信号に足して、補正映像信号を算出する段階をさらに含む、
    請求項２４に記載の表示装置の映像信号補正方法。
26. 第１画素及び第２画素を含む表示装置の映像信号補正方法であって、
    前記第１画素の直前映像信号と前記第１画素の入力映像信号と前記第１画素の次の映像信号と前記第２画素の入力映像信号とを読み取る段階と、
    前記第１画素の直前映像信号と前記第１画素の次の映像信号と前記第２画素の入力映像信号とに基づいて、前記第１画素の入力映像信号を補正する段階と、
    を含む表示装置の映像信号補正方法。
27. 前記補正段階は、前記第２画素の入力映像信号に対する前記第１画素の入力映像信号の階調変化の程度を示す補正変数を算出する段階を含む、
    請求項２６に記載の表示装置の映像信号補正方法。
28. 前記補正段階は、前記第１画素の直前映像信号と前記第１画素の入力映像信号と前記第１画素の次の映像信号とに基づいて、予備補正信号を生成する段階をさらに含む、
    請求項２７に記載の表示装置の映像信号補正方法。
29. 前記補正段階は、前記予備補正信号より前記第１画素の入力映像信号を引いた値に、前記補正変数を掛けた値を、前記第１画素の入力映像信号に足して、補正映像信号を算出する段階をさらに含む、
    請求項２８に記載の表示装置の映像信号補正方法。

Images