JP2004318131A - 画像表示装置の駆動装置、画像表示装置、テレビジョン受像機、画像表示装置の駆動方法、画像表示方法、並びに、そのプログラムおよび記録媒体 - Google Patents

画像表示装置の駆動装置、画像表示装置、テレビジョン受像機、画像表示装置の駆動方法、画像表示方法、並びに、そのプログラムおよび記録媒体 Download PDF

Info

Publication number
JP2004318131A
JP2004318131A JP2004109955A JP2004109955A JP2004318131A JP 2004318131 A JP2004318131 A JP 2004318131A JP 2004109955 A JP2004109955 A JP 2004109955A JP 2004109955 A JP2004109955 A JP 2004109955A JP 2004318131 A JP2004318131 A JP 2004318131A
Authority
JP
Japan
Prior art keywords
data
gradation
noise
gradation data
image display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004109955A
Other languages
English (en)
Other versions
JP4498804B2 (ja
Inventor
Makoto Shiomi
誠 塩見
Tomoaki Furukawa
智朗 古川
Kazunari Tomizawa
一成 冨沢
Koichi Miyaji
弘一 宮地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004109955A priority Critical patent/JP4498804B2/ja
Publication of JP2004318131A publication Critical patent/JP2004318131A/ja
Application granted granted Critical
Publication of JP4498804B2 publication Critical patent/JP4498804B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 各画素に表示される映像の表示品質を見かけ上低下させることなく、画素の応答速度を向上可能で、しかも、構成が簡単な画像表示装置の駆動装置を実現する。
【解決手段】 入力端子Ｔ１へ入力された８ビットの映像データは、ノイズ付加回路３４によりノイズデータが加算されると共に、切り捨て回路３６により下位ビットが切り捨てられ、６ビットの映像データとして出力される。当該６ビットの映像データは、次々フレームまで、フレームメモリ３１に記憶されており、前フレーム階調補正回路３７は、必要に応じて、前々フレームの映像データへ近づくように、前フレームの映像データを補正して出力する。さらに、変調処理部３３は、前フレーム階調補正回路３７が出力する前フレームの映像データからの階調遷移を強調するように、現フレームの映像データを補正する。
【選択図】 図１

Description

本発明は、画像表示装置の駆動装置、画像表示装置、テレビジョン受像機、画像表示装置の駆動方法、画像表示方法、並びに、そのプログラムおよび記録媒体に関するものである。
比較的少ない電力で駆動可能な液晶表示装置は、携帯機器のみならず、据え置き型の機器の画像表示装置としても、広く使用されている。これらの液晶表示装置の中には、各画素の階調を示すデジタル信号をデータ信号線駆動回路へ与え、データ信号線駆動回路が、当該デジタル信号の値に対応する電圧をデータ信号線へ印加することによって、画素の表示階調を制御する液晶表示装置も存在している。
これらの液晶表示装置では、表示パネルの各画素へ印加する電圧を決定するためのデータが、デジタル信号として伝えられるため、より細かな階調を表示しようとして、階調を示す階調データのビット幅を広くすると、デジタル信号を処理する回路の回路規模あるいは演算量が増大してしまう。一方、回路規模あるいは演算量を削減するため、下位ビットを切り捨てることによって、ビット幅を狭くすると、表示パネルに表示される映像に擬似輪郭が発生して、表示品質が大幅に劣化してしまう。
ここで、後述する特許文献１には、擬似輪郭を発生させずに、表示品質を向上可能な画像表示装置を簡単な回路で実現するために、デジタル信号にノイズを付加した後で、下位ビットを切り捨てる技術が開示されている。具体的には、映像信号として、ｎビット（ｎは自然数）のデジタル信号が入力されると、図２６に示す第１信号処理部５１６は、当該ｎビットのデジタル信号をγ補正して、ｍビット（ｍ＞ｎ：ｍは自然数）のデジタル信号に変換する。さらに、第２信号処理部５１７は、第１信号処理部５１６からのｍビットのデジタル信号にノイズ信号を加算した後、下位の（ｍ−Ｑ）ビット（Ｑ≦ｎ：Ｑは自然数）を切り捨てて、残ったＱビットのデジタル信号を、表示パネルのデータ信号線駆動回路５１４へ出力する。さらに、データ信号線駆動回路５１４は、第２信号処理部５１７からのＱビットのデジタル信号に対応する電圧を、データ信号線から出力して、画素の表示階調を制御する。
当該構成では、第２信号処理部５１７が出力するデジタル信号のビット幅（Ｑビット）は、第１信号処理部５１６が出力するデジタル信号のビット幅（ｍビット）よりも短く設定されているので、第１信号処理部５１６が出力するデジタル信号を処理できるように、データ信号線駆動回路５１４を構成するよりも、回路構成が簡略化されている。
また、上記第２信号処理部５１７は、ノイズ信号を加算した後で、下位ビットを切り捨てているので、単に切り捨てる場合とは異なり、隣接する画素間における、表示階調の大幅な相違が発生しない。この結果、擬似輪郭を発生させずに、表示品質を向上可能な画像表示装置を簡単な回路で実現できる。
一方、液晶表示装置は、ＣＲＴ（Cathode-Ray Tube）などと比較すると、応答速度が遅く、遷移階調によって、通常のフレーム周波数（６０Ｈｚ）に対応した書き換え時間（１６．７ｍｓｅｃ）で応答が完了しないこともあるため、前回から今回への階調遷移を強調するように、駆動信号を変調して駆動する方法も採用されている（例えば、後述の特許文献２参照）。
例えば、前フレームＦＲ(k-1) から現フレームＦＲ(k) への階調遷移がライズの場合、前回から今回への階調遷移を強調するように、具体的には、現フレームＦＲ(k) の映像データＤ(i,j,k) が示す電圧レベルよりも高いレベルの電圧を画素へ印加する。
この結果、階調が遷移するとき、現フレームＦＲ(k) の映像データＤ(i,j,k) が示す電圧レベルを最初から印加する場合の輝度レベルと比較して、画素の輝度レベルは、より急峻に増大し、より短い期間で、上記現フレームＦＲ(k) の映像データＤ(i,j,k) に応じた輝度レベル近傍に到達する。これにより、液晶の応答速度が遅い場合であっても、液晶表示装置の応答速度を向上できる。
また、後述の特許文献３では、任意の画素に印加される、少なくとも連続した３フィールド信号データより透過率曲線を作成または予測し、前記透過率曲線が所望透過率曲線よりも所定値以上ずれる場合に、前記連続したフィールドの信号データを補正する表示装置が開示されている。
具体的には、図２７に示すように、上記表示装置５０１ａにおいて、データ入力手段５２１は、フィールドメモリ５２２に各画素への映像データを記憶させる。さらに、データ補正手段５２３は、フィールドメモリ５２２を参照して、理想の透過率と予測される実際の透過率との差が所定の閾値よりも大きいときに、フィールドメモリ５２２の映像データを補正する。さらに、データ出力手段５２４は、補正後のフィールドメモリ５２２の映像データを順次読み出して、図示しない画素を駆動する。
特開２００１−３３７６６７号公報（公開日：2001年１２月７日） 特開２００２−１１６７４３号公報（公開日：2002年４月１９日） 特許第２６５０４７９号公報（発行日：1997年９月３日）
ところで、上記特許文献１の構成における上記第２信号処理部は、表示素子が何階調で表示できるかを把握して、そのビット数になるように切り捨てるとともに、その切り捨て幅にあった大きさのノイズを付加する必要ある。したがって、第２信号処理部は、表示パネルの表示素子の表示可能な階調が特定され、切り捨て幅を特定できるように、表示パネルの近くに配置する方が望ましい。一方、上記特許文献２において、階調遷移を強調する処理部は、表示パネルの画素の表示階調が所望の階調に到達できるように階調遷移を強調する必要がある。したがって、どの程度に階調遷移を強調したら所望の階調に到達できるかが特定され、適切な階調遷移強調の程度を決定できるように、当該処理部を表示パネルの近くに配置する方が望ましい。
また、上記従来の構成では、目標とする階調が最小の階調の場合や最大の階調の場合には、階調遷移を十分に強調できないという問題を生じる。
例えば、前フレームから現フレームへの階調遷移が最大の階調から最小の階調への階調遷移の場合、上記駆動方法において、階調遷移を強調する処理部が階調遷移を強調しようとしても、最大の階調から最小の階調への階調遷移なので、それ以上は、階調遷移を強調できず、画素の応答速度を十分に強調することができない。
本願発明は、上記両処理部によって、少ない回路規模または演算量で、見かけ上の表示品質の劣化が抑えられ、しかも、表示素子を高速に駆動可能な画像表示装置の駆動装置を実現すべく研究を重ね、ノイズを付加する処理の方を階調遷移強調処理よりも先に処理した方が好ましいことを見い出した結果なされたものであって、その目的は、各画素に表示される映像の表示品質を見かけ上低下させることなく、画素の応答速度を向上可能で、しかも、構成が簡単な画像表示装置の駆動装置を実現することにある。
また、本願発明の他の目的は、最小の階調への階調遷移が要求されている場合であっても、画素の応答速度を向上可能な画像表示装置の駆動装置を実現することにある。
本発明に係る画像表示装置の駆動装置は、上記課題を解決するために、各画素の今回の階調を示す第１階調データが入力される入力端子と、上記各第１階調データに、ノイズデータを加算し、さらに、予め定められたビット幅の下位ビットを丸めて、第２階調データを生成するノイズ付加手段と、互いに同じ色で互いに隣接する画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成して、上記ノイズ付加手段へ与えるノイズ生成手段と、各画素の今回の第２階調データを次回まで記憶する記憶手段と、当該記憶手段から読み出した前回の第２階調データから、今回の第２階調データへの階調遷移を強調するように、今回の第２階調データを補正する第１補正手段とを備えていることを特徴としている。
また、本発明に係る画像表示装置の駆動装置は、上記課題を解決するために、ノイズデータを生成するノイズ生成手段と、受け取られた画素への第１階調データに上記生成されたノイズデータを加算し、少なくとも１ビットの下位ビットを丸めて、第２階調データを生成するノイズ付加手段と、上記第２階調データを記憶する記憶手段と、当該記憶手段から読み出された前回の第２階調データに従って、上記前回の第２階調データから今回の第２階調データへの階調遷移を強調するように、上記画素の今回の第２階調データを補正する第１補正手段とを備えていることを特徴としている。
これらの構成において、各画素の今回の階調を示す第１階調データが入力されると、ノイズ付加手段は、当該入力される第１階調データに、ノイズデータを加算し、さらに、下位ビットを丸めて、第２階調データを生成する。ノイズ付加手段によって生成された各画素の今回の第２階調データは、次回まで記憶手段に記憶されており、第１補正手段は、記憶手段から読み出した前回の第２階調データと、ノイズ付加手段から入力される今回の第２階調データとに基づいて、前回から今回への階調遷移を強調するように、今回の第２階調データを補正する。
当該構成では、記憶手段に記憶される第２階調データは、下位ビットの丸め処理によって第１階調データよりもビット幅が短く設定されている。したがって、記憶手段に必要な記憶容量を削減できる。また、ノイズ付加手段以降の回路（記憶手段および第１補正手段など）が処理する階調データのビット幅が削減されているので、これらの回路の回路規模および演算量を削減できると共に、これらの回路を接続するための配線の数および配線の占有面積を削減できる。さらに、上記ノイズ付加手段は、ノイズデータを第１階調データに加算しているので、以下の構成、すなわち、第１階調データの下位ビットを単に切り捨てて第２階調データを生成した結果、各画素に表示される映像に擬似輪郭が発生する構成と異なり、擬似輪郭が発生しない。この結果、第２階調データのビット幅が第１階調データよりも短くなっているにも拘わらず、各画素に表示される映像の表示品質を、第１階調データを表示した場合と見かけ上相違しない程度に保つことができる。
また、第１補正手段によって前回から今回への階調遷移が強調されているので、画素の応答速度を向上できる。ここで、ノイズ付加手段を第１補正手段の後段に設けた場合、階調遷移強調後のデータにノイズが付加されるため、階調遷移を強調し過ぎて、画素の輝度が不所望に増大し、白光りとして画像表示装置の使用者に視認されたり、階調遷移を十分に強調できずに、画素の輝度が不所望に低下して、黒沈みとして視認される虞がある。ところが、上記構成では、上記第１補正手段は、ノイズ付加手段の後段に配置されているので、第１補正手段をノイズ付加手段の前段に配置した場合と異なり、ノイズ付加に起因する白光りや黒沈みを発生させることなく、画素の応答速度を向上できる。
これらの結果、各画素に表示される映像の表示品質を見かけ上低下させることなく、画素の応答速度を向上可能で、しかも、回路規模および演算量の削減が可能な画像表示装置の駆動装置を実現できる。
さらに、上記構成に加えて、上記ノイズ生成手段は、互いに同じ色で互いに隣接する画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成してもよい。
また、上記構成に加えて、上記ノイズ生成手段は、同じ画素への第１階調データに、毎回同じ大きさのノイズデータが加算されるようにノイズデータを生成してもよい。
さらに、上記構成に加えて、上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から３２階調の範囲の値に設定されていると共に、上記ノイズ付加手段、ノイズ生成手段、記憶手段および第１補正手段は、ＲＧＢの色毎に設けられていてもよい。
また、上記構成に加えて、上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から３２階調の範囲の値に設定されていると共に、上記第２階調データは、６ビットで表現されていてもよい。
さらに、上記構成に加えて、上記第１階調データは、１０ビットで表現されており、上記第２階調データは、８ビットで表現されていてもよい。
また、上記構成に加えて、上記ノイズ生成手段は、同じ画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるようにノイズデータを生成してもよい。
さらに、上記構成に加えて、上記第１補正手段は、前回の第２階調データと今回の第２階調データとの差が、ノイズデータの加算のみによって発生し得る差である場合、今回の第２階調データの補正を停止してもよい。
また、上記構成に加えて、上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から８階調の範囲の値に設定されていると共に、上記第２階調データは、６ビットで表現されていてもよい。
さらに、上記構成に加えて、上記ノイズ付加手段、ノイズ生成手段、記憶手段および第１補正手段は、ＲＧＢの色毎に設けられていてもよい。
また、上記構成に加えて、上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から８階調の範囲の値に設定されていると共に、上記ノイズ付加手段、ノイズ生成手段、記憶手段および第１補正手段は、ＲＧＢの色毎に設けられていてもよい。
さらに、上記構成に加えて、同じ画素への第２階調データを平均した階調が、上記ノイズ付加手段によって下位ビットが丸められる前の階調になるように、予め設定されたパターンで各第２階調データの最下位ビットを変化させる最下位ビット制御手段を備えていてもよい。
また、上記構成に加えて、上記第１補正手段は、前回の第２階調データと今回の第２階調データとの差が、ノイズデータの加算と上記最下位ビット制御手段による最下位ビットの変更とのみによって発生し得る差である場合、今回の第２階調データの補正を停止してもよい。
さらに、上記構成に加えて、上記画素は、複数の領域に分割されており、各領域内に含まれる複数の画素への第１階調データを平均し、平均値が低い場合は、高い場合よりもノイズデータの絶対値の最大値が小さくなるように、上記ノイズ生成手段を制御するノイズ量制御手段を備えていてもよい。
また、上記構成に加えて、上記第１階調データを含む映像信号は、映像を複数のブロックに分割し、各ブロック単位で符号化された映像信号であり、上記領域は、当該ブロックと一致していてもよい。
さらに、上記構成に加えて、上記受け取られた第１階調データを含む映像信号は、映像を複数のブロックに分割し、各ブロック単位で符号化された映像信号であってもよい。
また、上記構成に加えて、上記記憶手段は、今回の第２階調データに加えて、前回の第２階調データも次回まで記憶すると共に、上記記憶手段が記憶した前々回および前回の第２階調データの組み合わせが予め定められた組み合わせの場合、上記第１補正手段が参照する前回の第２階調データを、前々回の第２階調データに近づくように補正する第２補正手段を含んでいてもよい。
さらに、上記構成に加えて、上記記憶手段は、前回の第２階調データと今回の第２階調データとを記憶すると共に、上記画像表示装置の駆動装置は、上記記憶手段が記憶した前々回および前回の第２階調データの組み合わせが予め定められた組み合わせの場合、上記第１補正手段の前回の第２階調データを、前々回の第２階調データに近づくように補正する第２補正手段を備えていてもよい。
また、上記構成に加えて、今回の第２階調データと前回の第２階調データとのビット幅の合計が、予め定められた設定値になるように、上記両第２階調データのビット幅の合計を制限するビット幅調整手段を備えていてもよい。
さらに、上記構成に加えて、上記ビット幅調整手段は、上記記憶手段が今回の第２階調データおよび前回の第２階調データを記憶する前に、上記両第２階調データの少なくとも一方の下位ビットを丸めることによって、ビット幅の合計を制限してもよい。
また、上記構成に加えて、上記記憶手段が今回の第２階調データおよび前回の第２階調データを記憶する前に、当該両第２階調データの少なくとも一方の下位ビットを丸めて、両第２階調データのビット幅の合計が、予め定められた設定値になるように制限するビット幅調整手段を備えていてもよい。
さらに、上記構成に加えて、上記ビット幅調整手段は、映像の種類および温度の少なくとも一方に応じて、上記設定値のうち、前回の第２階調データのビット幅が占める割合を変更してもよい。
また、上記構成に加えて、上記ビット幅調整手段は、下位ビットを切り捨てることによって、上記下位ビットを丸めてもよい。
さらに、上記構成に加えて、上記ノイズ付加手段は、上記下位ビットを切り捨てることによって、上記下位ビットを丸めてもよい。
また、上記構成に加えて、上記ノイズ付加手段の前には、上記第１階調データを、そのγ特性よりもより大きなγ特性をもった階調データに変換する変換手段が設けられていてもよい。
さらに、上記構成に加えて、上記第１補正手段は、丸め対象の下位ビットの内容に応じて、画素の今回の第２階調データを補正してもよい。
また、上記構成に加えて、上記第１階調データの変換によって取り得る、γ変換後の階調データの下限値は、上記階調データが表現可能な数値範囲の下限値よりも大きな値に設定されていてもよい。
さらに、上記構成に加えて、上記入力端子とノイズ付加手段との間には、上記第１階調データを、そのγ特性よりも大きなγ特性を持った階調データに変換する階調変換手段が設けられており、上記第１階調データの変換によって取り得る、γ変換後の階調データの下限値は、上記階調データが表現可能な数値範囲の下限値よりも大きな値に設定されていてもよい。
また、上記構成に加えて、上記第１階調データのビット幅は、８ビットであり、上記γ変換後の階調データのビット幅は、１０ビットであり、上記下位ビットのビット幅は、２ビットであってもよい。
さらに、上記構成に加えて、上記第１階調データのビット幅は、８ビットであり、上記γ変換後の階調データのビット幅は、１０ビットであり、上記下位ビットのビット幅は、２ビットであると共に、上記第１補正手段は、上記下位２ビットの内容に応じて、画素の今回の第２階調データを補正してもよい。
ところで、上記画像表示装置の駆動装置は、ハードウェアで実現してもよいし、プログラムをコンピュータに実行させて実現してもよい。具体的には、本発明に係るプログラムは、上記課題を解決するために、各画素の今回の階調を示す第１階調データが入力される入力端子へ入力される各第１階調データに、ノイズデータを加算し、さらに、予め定められたビット幅の下位ビットを丸めて、第２階調データを生成するノイズ付加手段、互いに同じ色で互いに隣接する画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成して、上記ノイズ付加手段へ与えるノイズ生成手段、各画素の今回の第２階調データを次回まで記憶する記憶手段、並びに、当該記憶手段から読み出した前回の第２階調データから、今回の第２階調データへの階調遷移を強調するように、今回の第２階調データを補正する第１補正手段として、コンピュータを動作させることを特徴としている。さらに、上記構成に加えて、上記ノイズ付加手段は、上記下位ビットを切り捨てることによって、上記下位ビットを丸めてもよい。また、本発明に係る記録媒体は、上記プログラムが記録されていることを特徴としている。
上記プログラムがコンピュータによって実行されると、当該コンピュータは、上記画像表示装置の駆動装置として動作する。したがって、上記画像表示装置の駆動装置と同様に、各画素に表示される映像の表示品質を見かけ上低下させることなく、画素の応答速度を向上可能で、しかも、回路規模および演算量の削減が可能な画像表示装置の駆動装置を実現できる。
一方、本発明に係る画像表示装置の駆動装置は、上記課題を解決するために、各画素の今回の階調を示す第１階調データを、そのγ特性よりも大きなγ特性を持った第２階調データに変換する階調変換手段と、各画素の今回の第２階調データを次回まで記憶する記憶手段と、当該記憶手段から読み出した前回の第２階調データから、今回の第２階調データへの階調遷移を強調するように、今回の第２階調データを補正する補正手段とを備え、上記第１階調データの変換によって取り得る第２階調データの下限値は、第２階調データが表現可能な数値範囲の下限値よりも大きな値に設定されていることを特徴としている。
上記構成では、補正手段が前回から今回への階調遷移を強調するように、今回の第２階調データを補正しているので、画素の応答速度を向上できる。加えて、上記構成では、第１階調データは、階調変換手段によって、より大きなγ特性の第２階調データへ変換される。また、上記第１階調データの変換によって取り得る第２階調データの下限値は、第２階調データが表現可能な数値範囲の下限値よりも大きな値に設定されている。
これにより、第２階調データを表示する画素が第２階調データの示す階調を表示する際に黒く潰れる階調は、γ変換しない構成と比較して多くなる。また、それらの第２階調データのうち、最小ではない第２階調データが、第１階調データの下限値（黒レベル）に対応している。したがって、補正手段は、当該第２階調データよりも低い階調の第２階調データを、階調遷移強調のために使用でき、画素の応答速度を向上させることができる。
また、上記構成に加えて、上記第２階調データのビット幅は、第１階調データのビット幅よりも広く設定されていてもよい。
さらに、上記構成に加えて、上記第１階調データのビット幅は、８ビットであり、上記第２階調データのビット幅は、１０ビットであってもよい。
また、上記構成に加えて、上記第２階調データを記憶手段および補正手段へ入力する前に、ノイズデータを加算し、さらに、予め定められたビット幅の下位ビットを丸めるノイズ付加手段と、互いに同じ色で互いに隣接する画素への第２階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成して、上記ノイズ付加手段へ与えるノイズ生成手段とを備えていてもよい。
さらに、上記構成に加えて、上記第１階調データのビット幅は、８ビットであり、上記第２階調データのビット幅は、１０ビットであり、上記下位ビットのビット幅は、２ビットであってもよい。
また、上記構成に加えて、上記ノイズ付加手段は、上記下位ビットを切り捨てることによって、上記下位ビットを丸めてもよい。
さらに、上記構成に加えて、上記第２階調データを記憶手段および補正手段へ入力する前に、ノイズデータを加算するノイズ付加手段と、互いに同じ色で互いに隣接する画素への第２階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成して、上記ノイズ付加手段へ与えるノイズ生成手段とを備え、上記記憶手段は、各画素の今回の第２階調データを圧縮して次回まで記憶すると共に、上記補正手段は、補正後の今回の第２階調データを出力する前に、予め定められたビット幅の下位ビットを丸めてもよい。
また、本発明に係るプログラムは、上記課題を解決するために、各画素の今回の階調を示す第１階調データを、そのγ特性よりも大きなγ特性を持った第２階調データに変換する階調変換手段、各画素の今回の第２階調データを次回まで記憶する記憶手段、並びに、当該記憶手段から読み出した前回の第２階調データから、今回の第２階調データへの階調遷移を強調するように、今回の第２階調データを補正する補正手段としてコンピュータを動作させるプログラムであって、上記第１階調データの変換によって取り得る第２階調データの下限値は、第２階調データが表現可能な数値範囲の下限値よりも大きな値に設定されていることを特徴としている。また、本発明に係る記録媒体は、上記プログラムが記録されていることを特徴としている。
上記プログラムがコンピュータによって実行されると、当該コンピュータは、上述の画像表示装置の駆動装置として動作する。したがって、当該画像表示装置の駆動装置と同様に、画素の応答速度を向上可能な画像表示装置の駆動装置を実現できる。
一方、本発明に係る画像表示装置の駆動装置は、上記課題を解決するために、各画素の今回の階調を示す第１階調データが入力される入力端子と、上記各第１階調データに、ノイズデータを加算して第２階調データを生成するノイズ付加手段と、互いに同じ色で互いに隣接する画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成して、上記ノイズ付加手段へ与えるノイズ生成手段と、各画素の今回の第２階調データを圧縮して次回まで記憶する記憶手段と、当該記憶手段から読み出した前回の第２階調データから、今回の第２階調データへの階調遷移を強調するように、今回の第２階調データを補正すると共に、予め定められたビット幅の下位ビットを丸めて出力する第１補正手段とを備えていることを特徴としている。
また、本発明に係る画像表示装置の駆動装置は、上記課題を解決するために、ノイズデータを生成するノイズ生成手段と、受け取られた画素への第１階調データに上記生成されたノイズデータを加算して、第２階調データを生成するノイズ付加手段と、上記第２階調データを記憶する記憶手段と、当該記憶手段から読み出された前回の第２階調データに従って、上記前回の第２階調データから今回の第２階調データへの階調遷移を強調するように、上記画素の今回の第２階調データを補正すると共に、少なくとも１ビットの下位ビットを丸めて、補正後の第２階調データを出力する第１補正手段とを備えていることを特徴としている。
これらの構成では、第１補正手段によって丸め処理された後の第２階調データが出力される。したがって、丸め処理しない構成と比較して、第１補正手段以降の回路（例えば、画像表示装置のデータ信号線駆動回路や、走査信号線駆動回路など）が処理する必要のある階調データのビット幅を削減できる。この結果、これらの回路の回路規模および演算量を削減できると共に、これらの回路を接続するための配線の数および配線の占有面積を削減できる。
また、上記画像表示装置の駆動装置では、上述した画像表示装置の駆動装置（ノイズ付加手段がノイズデータの加算と丸め処理とを行う構成）と同様に、ノイズデータの加算と、丸め処理とが行われているので、以下の構成、すなわち、第１階調データの下位ビットを単に切り捨てて第２階調データを生成した結果、各画素に表示される映像に擬似輪郭が発生する構成と異なり、擬似輪郭が発生しない。この結果、第２階調データのビット幅が第１階調データよりも短くなっているにも拘わらず、各画素に表示される映像の表示品質を、第１階調データを表示した場合と見かけ上相違しない程度に保つことができる。
また、第１補正手段によって前回から今回への階調遷移が強調されているので、画素の応答速度を向上できる。ここで、ノイズ付加手段を第１補正手段の後段に設けた場合、階調遷移強調後のデータにノイズが付加されるため、階調遷移を強調し過ぎて、画素の輝度が不所望に増大し、白光りとして画像表示装置の使用者に視認されたり、階調遷移を十分に強調できずに、画素の輝度が不所望に低下して、黒沈みとして視認される虞がある。ところが、上記構成では、上記第１補正手段は、ノイズ付加手段の後段に配置されているので、第１補正手段をノイズ付加手段の前段に配置した場合と異なり、ノイズ付加に起因する白光りや黒沈みを発生させることなく、画素の応答速度を向上できる。
これらの結果、各画素に表示される映像の表示品質を見かけ上低下させることなく、画素の応答速度を向上可能で、しかも、回路規模および演算量の削減が可能な画像表示装置の駆動装置を実現できる。
さらに、本発明に係る画像表示装置は、上記各駆動装置を備えていることを特徴としている。また、本発明に係るテレビジョン受像機は、当該画像表示装置を備えていることを特徴としている。
また、本発明に係る画像表示装置の駆動方法は、上記課題を解決するために、ノイズデータを生成するノイズ生成工程と、受け取られた画素への第１階調データに上記生成されたノイズデータを加算し、当該ノイズデータおよび第１階調データの加算結果に対して、少なくとも１ビットの下位ビットを丸めて、第２階調データを生成するノイズ付加工程と、上記第２階調データを記憶する記憶工程と、当該記憶された前回の第２階調データに従って、上記前回の第２階調データから今回の第２階調データへの階調遷移を強調するように、上記画素の今回の第２階調データを補正する第１補正工程とを含んでいることを特徴としている。
当該構成では、記憶工程にて記憶される第２階調データは、下位ビットの丸め処理によって第１階調データよりもビット幅が短く設定されている。したがって、第２階調データを記憶する記憶装置に必要な記憶容量を削減できる。また、ノイズ付加工程以降の工程を実施する回路の処理する階調データのビット幅が削減されているので、これらの回路の回路規模および演算量を削減できると共に、これらの回路を接続するための配線の数および配線の占有面積を削減できる。さらに、上記ノイズ付加工程では、ノイズデータを第１階調データに加算しているので、擬似輪郭が発生しない。この結果、第２階調データのビット幅が第１階調データよりも短くなっているにも拘わらず、各画素に表示される映像の表示品質を、第１階調データを表示した場合と見かけ上相違しない程度に保つことができる。
また、第１補正工程によって前回から今回への階調遷移が強調されているので、画素の応答速度を向上できる。また、上記構成では、上記第１補正工程は、ノイズ付加工程の後で行われるので、第１補正工程をノイズ付加工程の前に実施した場合と異なり、ノイズ付加に起因する白光りや黒沈みを発生させることなく、画素の応答速度を向上できる。
これらの結果、各画素に表示される映像の表示品質を見かけ上低下させることなく、画素の応答速度を向上可能で、しかも、回路規模および演算量の削減が可能な画像表示装置の駆動装置を実現できる。
さらに、上記構成に加えて、上記ノイズ生成工程は、互いに同じ色で互いに隣接する画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成してもよい。
また、上記構成に加えて、上記ノイズ生成工程は、同じ画素への第１階調データに、毎回同じ大きさのノイズデータが加算されるようにノイズデータを生成してもよい。
さらに、上記構成に加えて、上記受け取られた第１階調データを含む映像信号は、映像を複数のブロックに分割し、各ブロック単位で符号化された映像信号であってもよい。
また、上記構成に加えて、上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から３２階調の範囲の値に設定されていると共に、上記第２階調データは、６ビットで表現されていてもよい。
さらに、上記構成に加えて、上記第１階調データは、１０ビットで表現されており、上記第２階調データは、８ビットで表現されていてもよい。
また、上記構成に加えて、上記ノイズ付加工程、ノイズ生成工程、記憶工程および第１補正工程は、ＲＧＢの色毎に行われていてもよい。
さらに、上記構成に加えて、上記ノイズ生成工程は、同じ画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるようにノイズデータを生成してもよい。
また、上記構成に加えて、前回の第２階調データと今回の第２階調データとの差が、ノイズデータの加算のみによって発生し得る差である場合、上記今回の第２階調データの補正を停止してもよい。
さらに、上記構成に加えて、上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から８階調の範囲の値に設定されていると共に、上記第２階調データは、６ビットで表現されていてもよい。
また、上記構成に加えて、上記ノイズ付加工程、ノイズ生成工程、記憶工程および第１補正工程は、ＲＧＢの色毎に行われてもよい。
さらに、上記構成に加えて、上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から８階調の範囲の値に設定されていると共に、上記ノイズ付加工程、ノイズ生成工程、記憶工程および第１補正工程は、ＲＧＢの色毎に行われてもよい。
また、上記構成に加えて、同じ画素への第２階調データを平均した階調が、上記ノイズ付加工程によって下位ビットが丸められる前の階調になるように、予め設定されたパターンで各第２階調データの最下位ビットを変化させる最下位ビット制御工程を含んでいてもよい。
さらに、上記構成に加えて、前回の第２階調データと今回の第２階調データとの差が、ノイズデータの加算と上記最下位ビット制御工程における最下位ビットの変更とのみによって発生し得る差である場合、上記今回の第２階調データの補正を停止してもよい。
また、上記構成に加えて、上記画素は、複数の領域に分割されており、各領域内に含まれる複数の画素への第１階調データを平均し、平均値が低い場合は、高い場合よりもノイズデータの絶対値の最大値が小さくなるように、上記ノイズ生成を制御するノイズ量制御工程を含んでいてもよい。
さらに、上記構成に加えて、上記受け取られた第１階調データを含む映像信号は、映像を複数のブロックに分割し、各ブロック単位で符号化された映像信号であり、上記領域は、当該ブロックと一致していてもよい。
また、上記構成に加えて、上記記憶工程は、前回の第２階調データと今回の第２階調データとを記憶すると共に、上記画像表示装置の駆動方法は、上記記憶された前々回および前回の第２階調データの組み合わせが予め定められた組み合わせの場合、上記第１補正工程の前に、前々回の第２階調データに近づくように前回の第２階調データを補正する第２補正工程を含んでいてもよい。
さらに、上記構成に加えて、今回の第２階調データと前回の第２階調データとのビット幅の合計が、予め定められた設定値になるように、上記両第２階調データのビット幅の合計を制限するビット幅調整工程を含んでいてもよい。
また、上記構成に加えて、上記ビット幅調整工程は、今回の第２階調データおよび前回の第２階調データを記憶する前に、上記両第２階調データの少なくとも一方の下位ビットを丸めることによって、ビット幅の合計を制限してもよい。
さらに、上記構成に加えて、映像の種類および温度の少なくとも一方に応じて、上記設定値のうち、前回の第２階調データのビット幅が占める割合を変更してもよい。
また、上記構成に加えて、上記ノイズ付加工程の前には、上記第１階調データを、そのγ特性よりもより大きなγ特性をもった階調データに変換する変換工程が設けられていてもよい。
さらに、上記構成に加えて、上記第１補正工程は、丸め対象の下位ビットの内容に応じて、画素の今回の第２階調データを補正してもよい。
また、上記構成に加えて、上記第１階調データの変換によって取り得る、γ変換後の階調データの下限値は、上記階調データが表現可能な数値範囲の下限値よりも大きな値に設定されていてもよい。
さらに、上記構成に加えて、上記第１階調データのビット幅は、８ビットであり、上記γ変換後の階調データのビット幅は、１０ビットであり、上記下位ビットのビット幅は、２ビットであってもよい。
また、上記構成に加えて、上記第１補正工程は、上記下位２ビットの内容に応じて、画素の今回の第２階調データを補正してもよい。
一方、本発明に係る画像表示装置の駆動方法は、上記課題を解決するために、ノイズデータを生成するノイズ生成工程と、受け取られた画素への第１階調データに上記生成されたノイズデータを加算して、第２階調データを生成するノイズ付加工程と、上記第２階調データを記憶する記憶工程と、当該記憶された前回の第２階調データに従って、上記前回の第２階調データから今回の第２階調データへの階調遷移を強調するように、上記画素の今回の第２階調データを補正すると共に、少なくとも１ビットの下位ビットを丸めて、補正後の第２階調データを出力する第１補正工程とを含んでいることを特徴としている。
また、本発明に係る画像表示方法は、上記課題を解決するために、上記画像表示装置の駆動方法を含んでいることを特徴としている。さらに、上記構成に加えて、上記画像表示装置は、テレビジョン受像機であってもよい。
また、本発明に係るプログラムは、上記画像表示装置の駆動方法の各工程をコンピュータに実行させることを特徴としている。また、本発明に係る記録媒体は、当該プログラムが記録されていることを特徴と強いている。
本発明によれば、各画素に表示される映像の表示品質を見かけ上低下させることなく、画素の応答速度を向上可能で、しかも、構成が簡単な画像表示装置の駆動装置、あるいは、最小の階調への階調遷移が要求されている場合であっても、画素の応答速度を向上可能な画像表示装置の駆動装置を実現できるので、テレビジョン受像機の駆動装置をはじめとして、種々の画像表示装置の駆動装置として、好適に使用できる。
〔第１の実施形態〕
本発明の一実施形態について図１ないし図９に基づいて説明すると以下の通りである。すなわち、本実施形態に係る画像表示装置１は、各画素に表示される映像の表示品質を見かけ上低下させることなく、画素の応答速度を向上可能で、しかも、回路規模および演算量の削減が可能な画像表示装置であって、例えば、テレビジョン受像機の画像表示装置として、好適に使用できる。なお、当該テレビジョン受像機が受像するテレビジョン放送の一例としては、地上波テレビジョン放送、BS(Broadcasting Satellite)デジタル放送やCS(Communication Satellite) デジタル放送などの人工衛星を用いた放送、あるいは、ケーブルテレビテレビジョン放送などが挙げられる。
上記画像表示装置１のパネル１１は、例えば、Ｒ、Ｇ、Ｂの各色を表示可能なサブ画素から１つの画素を構成し、各サブ画素の輝度を制御することによって、カラー表示可能なパネルであって、例えば、図２に示すように、マトリクス状に配されたサブ画素ＳＰＩＸ(1,1) 〜ＳＰＩＸ(n,m) を有する画素アレイ２と、画素アレイ２のデータ信号線ＳＬ１〜ＳＬｎを駆動するデータ信号線駆動回路３と、画素アレイ２の走査信号線ＧＬ１〜ＧＬｍを駆動する走査信号線駆動回路４とを備えている。また、画像表示装置１には、両駆動回路３・４へ制御信号を供給する制御回路１２と、入力される映像信号に基づいて、上記階調遷移を強調するように、上記制御回路１２へ与える映像信号を変調する変調駆動処理部（駆動装置）２１とが設けられている。なお、これらの回路は、電源回路１３からの電力供給によって動作している。また、本実施形態では、走査信号線ＧＬ１〜ＧＬｍに沿った方向に隣接する３つのサブ画素ＳＰＩＸから、１つの画素ＰＩＸが構成されている。さらに、本実施形態に係るサブ画素ＳＰＩＸ(1,1) …が特許請求の範囲に記載の画素に対応している。
以下では、変調駆動処理部２１の詳細構成について説明する前に、画像表示装置１全体の概略構成および動作を説明する。また、説明の便宜上、例えば、ｉ番目のデータ信号線ＳＬｉのように、位置を特定する必要がある場合にのみ、位置を示す数字または英字を付して参照し、位置を特定する必要がない場合や総称する場合には、位置を示す文字を省略して参照する。
上記画素アレイ２は、複数（この場合は、ｎ本）のデータ信号線ＳＬ１〜ＳＬｎと、各データ信号線ＳＬ１〜ＳＬｎに、それぞれ交差する複数（この場合は、ｍ本）の走査信号線ＧＬ１〜ＧＬｍとを備えており、１からｎまでの任意の整数をｉ、および１からｍまでの任意の整数をｊとすると、データ信号線ＳＬｉおよび走査信号線ＧＬｊの組み合わせ毎に、サブ画素ＳＰＩＸ(i,j) が設けられている。
本実施形態の場合、各サブ画素ＳＰＩＸ(i,j) は、隣接する２本のデータ信号線ＳＬ(i-1) ・ＳＬｉと、隣接する２本の走査信号線ＧＬ(j-1) ・ＧＬｊとで囲まれた部分に配されている。
一例として、画像表示装置１が液晶表示装置の場合について説明すると、上記サブ画素ＳＰＩＸ(i,j) は、例えば、図３に示すように、スイッチング素子として、ゲートが走査信号線ＧＬｊへ、ドレインがデータ信号線ＳＬｉに接続された電界効果トランジスタＳＷ(i,j) と、当該電界効果トランジスタＳＷ(i,j) のソースに、一方電極が接続された画素容量Ｃｐ(i,j) とを備えている。また、画素容量Ｃｐ(i,j) の他端は、全サブ画素ＳＰＩＸ…に共通の共通電極線に接続されている。上記画素容量Ｃｐ(i,j) は、液晶容量ＣＬ(i,j) と、必要に応じて付加される補助容量Ｃｓ(i,j) とから構成されている。
上記サブ画素ＳＰＩＸ(i,j) において、走査信号線ＧＬｊが選択されると、電界効果トランジスタＳＷ(i,j) が導通し、データ信号線ＳＬｉに印加された電圧が画素容量Ｃｐ(i,j) へ印加される。一方、当該走査信号線ＧＬｊの選択期間が終了して、電界効果トランジスタＳＷ(i,j) が遮断されている間、画素容量Ｃｐ(i,j) は、遮断時の電圧を保持し続ける。ここで、液晶の透過率あるいは反射率は、液晶容量ＣＬ(i,j) に印加される電圧によって変化する。したがって、走査信号線ＧＬｊを選択し、当該サブ画素ＳＰＩＸ(i,j) への映像データＤ(i,j,k) に応じた電圧をデータ信号線ＳＬｉへ印加すれば、当該サブ画素ＳＰＩＸ(i,j) の表示状態を、映像データＤ(i,j,k) に合わせて変化させることができる。
本実施形態に係る上記液晶表示装置は、液晶セルとして、垂直配向モードの液晶セル、すなわち、電圧無印加時には、液晶分子が基板に対して略垂直に配向し、サブ画素ＳＰＩＸ(i,j) の液晶容量ＣＬ(i,j) への印加電圧に応じて、液晶分子が垂直配向状態から傾斜する液晶セルを採用しており、当該液晶セルをノーマリブラックモード（電圧無印加時には、黒表示となるモード）で使用している。
上記構成において、図２に示す走査信号線駆動回路４は、各走査信号線ＧＬ１〜ＧＬｍへ、例えば、電圧信号など、選択期間か否かを示す信号を出力している。また、走査信号線駆動回路４は、選択期間を示す信号を出力する走査信号線ＧＬｊを、例えば、制御回路１２から与えられるクロック信号ＧＣＫやスタートパルス信号ＧＳＰなどのタイミング信号に基づいて変更している。これにより、各走査信号線ＧＬ１〜ＧＬｍは、予め定められたタイミングで、順次選択される。
さらに、データ信号線駆動回路３は、映像信号として、時分割で入力される各サブ画素ＳＰＩＸ…への映像データＤ…を、所定のタイミングでサンプリングするなどして、それぞれ抽出する。さらに、データ信号線駆動回路３は、走査信号線駆動回路４が選択中の走査信号線ＧＬｊに対応する各サブ画素ＳＰＩＸ(1,j) 〜ＳＰＩＸ(n,j) へ、各データ信号線ＳＬ１〜ＳＬｎを介して、それぞれへの映像データに応じた出力信号を出力する。
なお、データ信号線駆動回路３は、制御回路１２から入力される、クロック信号ＳＣＫおよびスタートパルス信号ＳＳＰなどのタイミング信号に基づいて、上記サンプリングタイミングや出力信号の出力タイミングを決定している。
一方、各サブ画素ＳＰＩＸ(1,j) 〜ＳＰＩＸ(n,j) は、自らに対応する走査信号線ＧＬｊが選択されている間に、自らに対応するデータ信号線ＳＬ１〜ＳＬｎに与えられた出力信号に応じて、発光する際の輝度や透過率などを調整して、自らの明るさを決定する。
ここで、走査信号線駆動回路４は、走査信号線ＧＬ１〜ＧＬｍを順次選択している。したがって、画素アレイ２の全画素を構成するサブ画素ＳＰＩＸ(1,1) 〜ＳＰＩＸ(n,m) を、それぞれへの映像データが示す明るさ（階調）に設定でき、画素アレイ２へ表示される画像を更新できる。
なお、映像データＤは、サブ画素ＳＰＩＸの階調レベルを特定できれば、階調レベル自体であってもよいし、階調レベルを算出するためのパラメータであってもよいが、以下では、一例として、映像データＤがサブ画素ＳＰＩＸの階調レベル自体である場合について説明する。
また、上記画像表示装置１において、映像信号源ＶＳから変調駆動処理部２１へ与えられる映像信号ＤＡＴは、フレーム単位（画面全体単位）で伝送されていてもよいし、１フレームを複数のフィールドに分割すると共に、当該フィールド単位で伝送されていてもよいが、以下では、一例として、フィールド単位で伝送される場合について説明する。
すなわち、本実施形態において、映像信号源ＶＳから変調駆動処理部２１へ与えられる映像信号ＤＡＴは、１フレームを複数のフィールド（例えば、２フィールド）に分割すると共に、当該フィールド単位で伝送されている。
より詳細には、映像信号源ＶＳは、映像信号線ＶＬを介して、画像表示装置１の変調駆動処理部２１に映像信号ＤＡＴを伝送する際、あるフィールド用の映像データを全て伝送した後に、次のフィールド用の映像データを伝送するなどして、各フィールド用の映像データを時分割伝送している。
また、上記フィールドは、複数の水平ラインから構成されており、上記映像信号線ＶＬでは、例えば、あるフィールドにおいて、ある水平ライン用の映像データ全てが伝送された後に、次に伝送する水平ライン用の映像データを伝送するなどして、各水平ライン用の映像データが時分割伝送されている。
なお、本実施形態では、２フィールドから１フレームを構成しており、偶数フィールドでは、１フレームを構成する各水平ラインのうち、偶数行目の水平ラインの映像データが伝送される。また、奇数フィールドでは、奇数行目の水平ラインの映像データが伝送される。さらに、上記映像信号源ＶＳは、１水平ライン分の映像データを伝送する際も上記映像信号線ＶＬを時分割駆動しており、予め定められた順番で、各映像データが順次伝送される。
一方、変調駆動処理部２１において、図示しない受信回路は、映像信号線ＶＬを伝送される映像データをサンプリングして、各サブ画素ＳＰＩＸ(i,j) への映像データＤ(i,j,k) を取得する。なお、映像信号線ＶＬを各サブ画素ＳＰＩＸ(i,j) への映像データＤ(i,j,k) が伝送されている場合、上記受信回路は、予め定められたタイミングでサンプリングすることによって、当該映像データＤ(i,j,k) 自体を取得する。一方、映像信号線ＶＬを各画素への映像データが伝送されている場合、上記受信回路は、予め定められたタイミングでサンプリングすることによって、各画素への映像データを取得し、当該映像データの示す色を、当該画素の各サブ画素の色成分に分解することによって、各サブ画素ＳＰＩＸ(i,j) への映像データＤ(i,j,k) を取得する。
本実施形態に係る画像表示装置１では、１画素が、Ｒ、Ｇ、Ｂにそれぞれ対応する３つのサブ画素ＳＰＩＸから構成されており、図２に示す変調駆動処理部２１も、Ｒ用の回路、すなわち、Ｒに対応するサブ画素ＳＰＩＸへの映像データＤを処理する回路だけではなく、Ｇ用およびＢ用の回路も設けられているが、各回路は、入力される映像データＤ(i,j,k) を除いて同じ構成なので、以下では、図１を参照しながら、Ｒ用の回路についてのみ説明する。
すなわち、図１に示すように、本実施形態に係る変調駆動処理部２１には、Ｒ用の回路として、Ｒのサブ画素ＳＰＩＸへの映像データの１フレーム分を次のフレームまで記憶するフレームメモリ３１と、現フレームＦＲ(k) の映像データをフレームメモリ３１へ書き込むと共に、フレームメモリ３１から前フレームＦＲ(k-1) の映像データＤ０(i,j,k-1) を読み出し、前フレーム映像信号ＤＡＴ０として出力するメモリ制御回路３２と、現フレームから前フレームへの階調遷移を強調するように、上記現フレームＦＲ(k) の映像データを補正し、補正後の映像データＤ２(i,j,k) を補正映像信号ＤＡＴ２として出力する変調処理部（第１補正手段）３３とを備えている。なお、本実施形態では、説明の便宜上、フレームメモリ３１から出力される映像データのうち、前フレームＦＲ(k-1) の映像データをＤ０(i,j,k-1) で示し、前々フレームＦＲ(k-2) の映像データ（後述）をＤ００(i,j,k-2) として参照する。また、両映像データＤ００(i,j,k-2) およびＤ０(i,j,k-1) に基づいて、後述の前フレーム階調補正回路３７が生成した映像データをＤ０ａ(i,j,k-1) で参照する。なお、本実施形態では、サブ画素ＳＰＩＸ(1,j) 、(4,j) …がＲを表示するので、入力端子Ｔ１には、映像データＤ(1,j,k) 、Ｄ(4,j,k) …が入力されている。
さらに、本実施形態に係る変調駆動処理部２１には、画素アレイ２に表示される映像の表示品質を見かけ上低下させることなく、上記フレームメモリ３１へ格納される映像データＤ(i,j,k) のデータ量を削減するために、上記入力端子Ｔ１とメモリ制御回路３２および変調処理部３３との間に、入力端子Ｔ１に入力される映像データＤ(i,j,k) へノイズ生成回路（ノイズ生成手段）３５が生成したノイズを加算して出力するノイズ付加回路３４と、ノイズ付加回路３４が出力する各映像データの下位ビットを切り捨てて、映像データのビット幅を縮小する切り捨て回路３６とを含むＢＤＥ（Bit-Depth Extension ）回路が設けられており、切り捨て回路３６の出力する映像データＤ１(i,j,k) は、現フレームＦＲ(k) の映像データとして、変調処理部３３およびメモリ制御回路３２へ入力される。なお、上記ノイズ生成回路３５および切り捨て回路３６が特許請求の範囲に記載のノイズ付加手段に対応している。
上記ノイズ生成回路３５は、平均値が０であり、画素アレイ２へ表示される映像に擬似輪郭が発生しない程度にランダムなノイズを出力している。また、ノイズデータの最大値が大き過ぎると、ノイズパターンが画像表示装置１の使用者に認識される虞があるので、上記ノイズの最大値は、ノイズパターンが認識されない程度に設定されている。本実施形態では、入力端子Ｔ１へ入力される各サブ画素ＳＰＩＸ(i,j) への映像データＤ(i,j,k) は、８ビットで表現されており、ノイズデータの大きさは、±５ビット以内に設定されている。また、上記切り捨て回路３６は、ノイズ生成回路３５の出力する８ビットの映像データから、下位２ビットを切り捨て、６ビットの映像データＤ１(i,j,k) として出力する。これに伴ない、上記フレームメモリ３１において、現フレームＦＲ(k) の各映像データＤ１(i,j,k) を記憶するための記憶領域は、１つの映像データＤ１(i,j,k) あたり、６ビットに抑えられている。
これにより、画素アレイ２へ表示される映像にノイズパターンも擬似輪郭も発生せず、切り捨て前の映像データＤを表示した場合と見かけ上相違していないにも拘わらず、切り捨て回路３６以降の回路で処理される映像データのビット数を削減できる。
ここで、付加されたノイズは、画像表示装置１の使用者によって、観察している階調が周囲の画素とどの程度異なっているか（変動率）、および、目指す輝度とどの程度異なっているか（誤差）として認識される。一般に、画像表示装置１のように、１００ｐｐｉを基準にして絵作りする分野では、上記誤差の許容限界は、白輝度の５％程度であり、上記変動率の許容限界は、表示階調の５％程度であることが知られている。ここで、図４は、画素の表示階調をｘ階調だけ増加したときに、画素の透過率が、周囲の輝度（階調を増加する前の透過率）を基準に何％だけ増加するかを示している。また、図５は、画素の表示階調をｘ階調だけ増加したときに、本来の透過率（階調を増加する前の透過率）を基準に何％だけ増加するかを示している。この結果、８〜１２階調のノイズであれば、殆どの階調で上記許容限界を下回り、使用者に見かけ上表示品質が劣化していないと感じさせることができる。なお、上記各図は、一般的な映像信号ＤＡＴとして、γ＝２．２の映像信号が入力された場合の値である。
したがって、１つの画素を単独で視認できない距離で見ることが想定されている場合、２〜３画素（６〜９サブ画素）の間で、上記変動率および誤差が５％を下回るように設定すればよい。ここで、上記ノイズデータが略正規分布であるとすると、８〜１２〔階調〕×６(1/2) 〜９(1/2) ＝２０〜３６〔階調〕となる。したがって、５ビット程度、すなわち、映像データＤよりも３ビット程度少ないビット幅で時系列的に固定のノイズを付加しても、ノイズパターンが画像表示装置の使用者に視認される虞はない。
なお、一般には、画素サイズが大きくなっても、観察距離は、それに比例する程には増大しないことが多いので、画素サイズが大きくなる程、ノイズデータの許容レベルが小さくなる。したがって、１〜３２階調（５ビット以内）という数値範囲の中でも、上記ノイズデータの絶対値の最大値として、多くの画像表示装置１で好ましく使用される数値範囲は、１２〜２０階調の範囲であり、さらに好ましくは、１５階調（４ビット）に設定する方が望ましい。
上記ノイズ生成回路３５は、例えば、線形帰還シフトレジスタ（Ｍ系列やＧｏｌｄ系列など）を含む演算回路など、種々の演算回路であってもよいが、本実施形態に係るノイズ生成回路３５は、１６×１６あるいは３２×３２など、予め定められたブロック分のノイズデータを記憶したメモリ５１と、当該メモリ５１から順次ノイズデータを読み出すアドレスカウンタ５２と、アドレスカウンタ５２をリセットするためのリセット信号を生成する制御回路５３とを備えている。
上記制御回路５３は、同一のサブ画素ＳＰＩＸ(i,j) への映像データＤ(i,j,*) へ、全フレームに渡って、互いに同じ値のノイズデータが印加されるように、アドレスカウンタ５２をリセットしている。例えば、本実施形態では、上記制御回路５３は、図２に示す映像信号源ＶＳから映像データと共に伝送される水平同期信号および垂直同期信号の少なくとも一方に同期してアドレスカウンタ５２をリセットする。この結果、上記ノイズ付加回路３４は、同一のサブ画素ＳＰＩＸ(i,j) への映像データＤ(i,j,*) へ、全フレームに渡って、互いに同じ値のノイズデータを付加できる。したがって、画像表示装置１が画素アレイ２に静止画を表示している場合、各サブ画素ＳＰＩＸ(i,j) への補正映像データＤ２(i,j,*) は、変化せず、補正映像データＤ２(i,j,*) の変化に起因するチラツキやノイズ感のない安定した静止画を表示できる。ここで、＊は、任意の値を示している。
なお、上記メモリ５１には、ランダムなノイズデータが格納されているので、各フレームにおいて、同じブロック内に位置するサブ画素ＳＰＩＸへの映像データには、ランダムなノイズデータが付加され、画素アレイ２に表示される映像に擬似輪郭が発生しない。
さらに、本実施形態では、上記フレームメモリ３１は、前フレームの映像データも、次のフレームまで記憶しており、制御回路３２は、フレームメモリ３１から、前々フレームＦＲ(k-2) の映像データＤ００(i,j,k-2) を読み出し、前々フレーム映像信号ＤＡＴ００として出力できる。
また、本実施形態に係る変調駆動処理部２１には、各サブ画素ＳＰＩＸ(i,j) について、サブ画素ＳＰＩＸ(i,j) が上記映像データＤ００(i,j,k-2) から映像データＤ０(i,j,k-1) への階調遷移によって到達した階調を予測すると共に、前フレームＦＲ(k-1) の映像データＤ０(i,j,k-1) を当該予測値Ｄ０ａ(i,j,k-1) へ補正して出力する前フレーム階調補正回路（第２補正手段）３７が設けられており、上記変調処理部３３は、補正後の前フレーム映像信号ＤＡＴ０ａと上記現フレーム映像信号ＤＡＴとに基づいて、各サブ画素ＳＰＩＸ(i,j) の前フレームから現フレームへの階調遷移を強調するように、現フレームＦＲ(k) の映像データＤ１(i,j,k) を補正できる。
上記構成では、変調処理部３３が前フレームＦＲ(k-1) から現フレームＦＲ(k) への階調遷移を強調するように、現フレームＦＲ(k) の映像データＤ１(i,j,k) を補正しているので、サブ画素ＳＰＩＸの応答速度を向上でき、本来は応答速度が遅いサブ画素ＳＰＩＸを使用している場合であっても、十分な応答速度で映像を表示できる。
また、フレームメモリ３１の前段に、ノイズ付加回路３４および切り捨て回路３６を含むＢＤＥ回路が設けられているので、画素アレイ２に表示される映像の表示品質を見かけ上低下させることなく、上記フレームメモリ３１へ格納される映像データＤ(i,j,k) のデータ量を削減できる。本実施形態では、入力端子Ｔ１へ入力される映像データＤ(i,j,k) のビット幅が８ビットであるにも拘わらず、フレームメモリ３１に格納される映像データＤ１(i,j,k) のビット幅が６ビットにまで削減されている。これにより、フレームメモリ３１に必要なメモリ容量を削減できる。また、切り捨て回路３６以降の回路、すなわち、メモリ制御回路３２、前フレーム階調補正回路３７、変調処理部３３、図２に示す制御回路１２、データ信号線駆動回路３において、映像データのビット幅が８ビットから６ビットに削減されているので、それぞれを接続するための配線の数および占有面積も３／４に削減でき、それらの回路での演算量も削減できる。
なお、映像データは、比較的高速に伝送する必要があるため、比較的遅い回路で、映像データを伝送するためには、複数の回路を並列に設けて交互に動作させる必要があり、映像データのビット数が増大すると、回路の占有面積が増大してしまう。ところが、上記構成では、ビット幅が３／４に削減されているので、８ビットの場合と比較して、並列に動作する回路を設ける場合であっても、回路の占有面積の増大量を抑えることができる。
また、上記構成では、フレームメモリ３１および変調処理部３３の前段に、ノイズ付加回路３４および切り捨て回路３６を含むＢＤＥ回路が設けられている。したがって、ＢＤＥ回路が変調処理部３３の後段に設けられている場合と異なり、以下の不具合、すなわち、変調処理部３３が白光りの発生しない範囲で、できる限り階調遷移を強調した後、ＢＤＥ回路がノイズを付加した結果、白光りが視認されるという不具合が発生しない。この結果、ノイズ付加と階調遷移の強調とを併用しているにも拘わらず、白光りの発生を防止できる。
ところで、サブ画素ＳＰＩＸ(i,j) の応答速度が非常に遅いと、前フレームＦＲ(k-1) において、前々フレームから前フレームへの階調遷移を強調しているにも拘わらず、サブ画素ＳＰＩＸ(i,j) が前フレームＦＲ(k-1) の映像データＤ１(i,j,k-1) の示す階調に到達できないことがある。この場合、現フレームＦＲ(k) において、前々回から前回へ十分に階調遷移できたと見なして階調遷移を強調すると、適切に階調遷移を強調できず、白光りや黒沈みが発生する虞がある。
例えば、図６中、実線で示すように、前々回から今回への階調遷移がディケイ→ライズの場合、図中、破線で示すように、前々回から前回への階調遷移が十分ではなく、現フレームＦＲ(k) の開始時点における輝度レベルが十分に低下していないにも拘わらず、現フレームＦＲ(k) において、十分に階調遷移した場合（図中、一点鎖線）と同様に画素を駆動すると、階調遷移を強調し過ぎて、白光りが発生してしまう。
また、図７中、実線で示すように、前々回から今回への階調遷移がライズ→ディケイの場合、図中、破線で示すように、前々回から前回への階調遷移が十分ではなく、現フレームＦＲ(k) の開始時点における輝度レベルが十分に上昇していないにも拘わらず、現フレームＦＲ(k) において、十分に階調遷移した場合（図中、一点鎖線）と同様に画素を駆動すると、階調遷移を強調し過ぎて、黒沈みが発生してしまう。
上記白光りや黒沈みが発生すると、これらの階調は、前回の階調から今回の階調までの範囲から外れた階調なので、ユーザの目につきやすく、画像表示装置の表示品質を大幅に低下させる。特に、白光りが発生した場合は、発生期間が一瞬であっても、ユーザの目につきやすいため、特に表示品質を低下させてしまう。
これに対して、本実施形態に係る前フレーム階調補正回路３７は、補正前の上記両映像データＤ００(i,j,k-2) およびＤ００(i,j,k-1) に基づいて、前々フレームから前フレームへの階調遷移によってサブ画素ＳＰＩＸ(i,j) が到達した階調を予測し、前フレームＦＲ(k-1) の映像データＤ１(i,j,k-1) を予測値Ｄ０ａ(i,j,k-1) に変更する。この結果、白光りおよび黒沈みの発生を防止でき、画像表示装置１の表示品質を向上できる。
また、フレームメモリ３１は、補正前の映像データＤ１(i,j,k) を記憶しているので、図２７に示す表示装置５０１ａとは異なり、補正時に誤差が発生しても、当該誤差が時間の経過と共に蓄積されることはない。したがって、白光りおよび黒沈みの発生を防止できる程度に、予測演算の精度を低下させたとしても、上記画像表示装置５０１ａと異なり、各サブ画素ＳＰＩＸの階調制御が発散したり、振動したりすることがない。この結果、上記画像表示装置５０１ａよりも小さな回路規模で、白光りおよび黒沈みの発生を防止可能な画像表示装置１を実現できる。
より詳細には、本実施形態に係る前フレーム階調補正回路３７は、図１に示すように、前回の階調と今回の階調との組み合わせ、それぞれについて、当該組み合わせの映像データが変調処理部３３に入力された場合に、サブ画素ＳＰＩＸ(i,j) が次の映像データによって駆動される時点で到達している階調（到達階調）を記録したＬＵＴ（Look Up Table ）７１を備えている。さらに、本実施形態では、ＬＵＴ７１に必要な記憶容量を削減するために、上記ＬＵＴ７１が記憶している到達階調は、全ての階調同士の組み合わせの到達階調ではなく、予め定められた組み合わせに制限されており、前フレーム階調補正回路３７には、ＬＵＴ７１に記憶された各組み合わせに対応する到達階調を補間して、上記両映像データＤ００(i,j,k-2) および映像データＤ０(i,j,k-1) の組み合わせに対応する到達階調を算出し、予測値Ｄ０ａ(i,j,k-1) として当該算出結果を出力する演算回路７２が設けられている。
また、本実施形態では、フレームメモリ３１に必要な記憶容量を削減するために、制御回路３２は、現フレームＦＲ(k) の映像データＤ１(i,j,k) のデータ深度を小さくした後で、フレームメモリ３１に記憶し、次のフレームＦＲ(k+1) において、前フレームＦＲ(k) の映像データＤ０(i,j,k) として出力させる。また、制御回路３２は、前フレームＦＲ(k-1) の映像データＤ０(i,j,k-1) のデータ深度をさらに小さくした後で、フレームメモリ３１に記憶し、次のフレームＦＲ(k+1) において、前々フレームＦＲ(k-1) の映像データＤ００(i,j,k-1) として出力させている。
一例として、本実施形態では、前々フレームＦＲ(k-2) の映像データＤ００(i,j,k-2) のデータ深度、および、前フレームＦＲ(k-1) の映像データＤ０(i,j,k-1) のデータ深度は、４ビットおよび６ビットに設定されている。この場合は、Ｒ、ＧおよびＢのそれぞれを記憶したとしても、３０ビットですむ。したがって、汎用のメモリ（データビットの幅が２n に設定されているメモリ）を使用した場合、前々フレームＦＲ(k-2) の映像データＤ００(i,j,k-2) も記憶しているにも拘わらず、前フレームＦＲ(k-1) の映像データＤ０(i,j,k-1) を記憶するときと同じ記憶容量のメモリを使用できる。
また、本実施形態では、図８に示すように、上記階調の組み合わせで表現される領域を８×８の計算エリアに分けており、ＬＵＴ７１は、図９に示すように、各計算エリアの４隅となる点（９×９の点）について、到達階調を記憶している。なお、図８および図９では、縦軸がスタート階調（前々フレームの階調）、横軸がエンド階調（前フレームの階調）を示しており、右方および下方になる程、階調が大きくなっている。また、図８、図９および後述の図１２では、説明の便宜上、階調を切り捨て前の階調、すなわち、６ビットの映像データＤ１(i,j,k) を８ビットに伸張した値（４倍した値）を示している。
ここで、図９は、サブ画素ＳＰＩＸ(i,j) として、垂直配向モードかつノーマリブラックモードの液晶素子を採用した場合の数値例を示している。この液晶素子は、ディケイの階調遷移に対する応答速度がライズの場合に比べて遅く、階調遷移を強調するように変調して駆動したとしても、前々回から前回へのディケイの階調遷移において、実際の階調遷移と、所望の階調遷移とに差が発生しやすい。したがって、到達すべき階調（Ｅ）よりも実際の到達値が大幅に大きくなっている領域α１は、到達すべき階調よりも到達値が大幅に小さくなっている領域α２と比較して広くなっている。なお、各領域α１・α２は、前フレーム階調補正回路３７が補正せず、変調処理部３３が前フレームＦＲ(k-1) の映像データＤ１(i,j,k-1) に基づいて現フレームＦＲ(k) の映像データＤ１(i,j,k) を補正するとユーザに視認される程度に、映像データＤ１(i,j,k) と実際の階調とが相違する領域である。
さらに、演算回路７２は、上記両映像データＤ００(i,j,k-2) および映像データＤ０(i,j,k-1) の組み合わせ（Ｓ，Ｅ）が入力されたとき、当該組み合わせが、上記計算エリアのいずれに属しているかを特定する。
さらに、演算回路７２は、当該計算エリアの４隅の到達階調を、左上隅、右上隅、右下隅、左下隅の順に、それぞれ、Ａ、Ｂ、Ｃ、Ｄとし、当該計算エリアの広さをＹ×Ｘ、左上隅の組み合わせ（Ｓ０，Ｅ０）と上記両組み合わせ（Ｓ，Ｅ）との差を（１，１）に正規化した値を（Δｙ，Δｘ）＝（（Ｓ−Ｓ０）／Ｙ，（Ｅ−Ｅ０）／Ｘ）とするとき、演算回路７２は、Δｘ＞＝Δｙの場合、ＬＵＴ７１から、上記各到達階調Ａ、ＢおよびＣを読み出し、以下の式（１）に示すように、
Ｄ０ａ(i,j,k-1) ＝Ａ＋Δｘ・（Ｂ−Ａ）＋Δｙ・（Ｃ−Ｂ） …（１）
Ｄ０ａ(i,j,k-1) を算出する。
また、Δｘ＜Δｙの場合、演算回路７２は、ＬＵＴ７１から上記各到達階調Ａ、ＣおよびＤを読み出し、以下の式（２）に示すように、
Ｄ０ａ(i,j,k-1) ＝Ｃ＋Δｘ・(Ｃ−Ｄ)＋(1−Δｙ) ・(Ｄ−Ａ) …（２）
Ｄ０ａ(i,j,k-1) を算出する。
例えば、図８および図９の例では、（Ｓ，Ｅ）が（１４４，４８）の場合、（１２８，３２）、（１２８，６４）、（１６０，６４）および（１６０，３２）で囲まれた計算エリアが特定され、補正後の前フレームＦＲ(k-1) の映像データＤ０ａ(i,j,k-1) が６０となる。したがって、前フレームＦＲ(k-1) の映像データＤ１(i,j,k-1) ＝４８に基づいて、変調処理部３３が現フレームＦＲ(k) の映像データＤ１(i,j,k) を補正する場合と異なり、補正後の映像データＤ０ａ(i,j,k-1) ＝６０に基づいて、映像データＤ１(i,j,k) を補正するので、白光りの発生を防止できる。
なお、上記では、ＬＵＴ７１が記憶している到達階調のデータ深度（ビット幅）が、映像データＤ１(i,j,k) と同一の値（６ビット）の場合を例にして説明したが、ＬＵＴ７１の記憶容量削減が強く求められる場合には、上記ＬＵＴ７１に記憶する各到達階調のデータ深度（ビット幅）を、上記前々フレームＦＲ(k-2) の映像データＤ００(i,j,k-2) のデータ深度、および、前フレームＦＲ(k-1) の映像データＤ０(i,j,k-1) のデータ深度のうちの大きくない方と一致するように設定することが望まれる。
当該構成であっても、前々回および前回の映像データを用いた演算の有効数字と同じビット幅、すなわち、短い方のビット幅に設定されている。したがって、演算精度を落とさない範囲で、ＬＵＴ７１に必要な記憶容量を最も削減できる。
〔第２の実施形態〕
本実施形態に係る変調駆動処理部２１ａには、図１０に示すように、切り捨て回路３６とフレームメモリ３１および変調処理部３３との間に、ＦＲＣ（Frame Rate Control）回路（最下位ビット制御手段）３８が配置されている。
上記ＦＲＣ回路３８は、切り捨て回路３６の出力する映像データの最下位のビットを、映像データＤ(i,j,k) に応じて、予め定められたパターンで変化させた後、映像データＤ１(i,j,k) として出力している。上記パターンは、切り捨て回路３６によって切り捨てられたビットの値とパターンの平均値とが一致するように設定されている。例えば、切り捨てた値（２ビット）が”０１”であれば、その大きさは、切り捨て回路３６の出力する映像データの最下位ビットの１／４なので、上記値に対応するパターンとして、例えば、（０、０、０、１）が設定されている。同様に、”００”、”１０”、”１１”にそれぞれ対応して、（０、０、０、０）、（１、０、１、０）および（１、１、１、０）のパターンが設定されている。
上記構成では、ＦＲＣ回路３８によって、切り捨て回路３６の切り捨てたビットの値とパターンの平均値とが一致するようなパターンで、映像データＤ１(i,j,k) の最下位ビットが変化する。したがって、サブ画素ＳＰＩＸ(i,j) の輝度の平均値を、切り捨て回路３６によって切り捨てられる前の映像データが示す輝度と一致させることができる。
なお、サブ画素ＳＰＩＸ(i,j) の応答速度が遅く、サブ画素ＳＰＩＸ(i,j) が補正映像データＤ２(i,j,k) の変動に追従して輝度を変更できない場合、サブ画素ＳＰＩＸ(i,j) の輝度の平均値は、上記所望の値にならないが、本実施形態に係る変調駆動処理部２１ａでは、ＦＲＣ回路３８によって変更されるビットが映像データＤ１(i,j,k) の最下位ビットであり、変調処理部３３が前フレームＦＲ(k-1) から現フレームＦＲ(k) への階調遷移を強調している。したがって、変調駆動処理部２１ａは、何ら支障なく、サブ画素ＳＰＩＸ(i,j) の輝度の平均値を上記所望の値に設定できる。
ここで、各サブ画素ＳＰＩＸ(i,j) の占有面積が極めて小さく、空間分解能および輝度分解能が、人間の視覚の限界近く、あるいは、限界以上に高い範囲に設定されている画素アレイ２の場合、すなわち、画素の１つ１つを視認できない距離で見ることが想定されている画素アレイ２の場合、ノイズ付加回路３４によって、５ビット程度の大きさで時系列的に固定のノイズを付加しても、ノイズパターンが画像表示装置の使用者に視認される虞はない。このような画像表示装置としては、例えば、１５インチのＸＧＡ（eXtended Graphic Arrauy ）ディスプレイなどが挙げられ、この場合のサブ画素ＳＰＩＸ(i,j) の間隔（精細度）は、３００μｍ程度に設定されている。
ところが、画素アレイ２の空間分解能および輝度分解能が上記範囲を下回ると、時系列的に固定のノイズを付加する構成では、画素アレイ２が表示している映像が特定の状況（例えば、特定の明るさや特定の動き）にあるときに、ノイズパターンが画像表示装置１の使用者に視認される虞がある。このような画像表示装置としては、例えば、１５インチのＶＧＡディスプレイなどが挙げられる。
これに対して、本実施形態に係る変調駆動処理部２１ａでは、ＦＲＣ回路３８が映像データＤ１(i,j,k) の最下位ビットを変更している。したがって、このような画像表示装置に適用した場合であっても、使用者によるノイズパターンの視認を妨害でき、時系列的に固定のノイズを付加する場合と比較して、画像表示装置１ａの見かけ上の表示品質を向上できる。
〔第３の実施形態〕
ところで、上記第１および第２の実施形態では、ノイズ付加回路３４が映像データＤ(i,j,*) へ付加するノイズが時系列的に固定されており、あるサブ画素ＳＰＩＸ(i,j) への映像データＤ(i,j,*) には、常時同一の値のノイズが付加される場合について説明した。これに対して、本実施形態では、ノイズ付加回路３４が映像データＤ(i,j,*) へ付加するノイズを時系列的に変化する構成について説明する。なお、当該構成は、第１および第２の実施形態のいずれにも適用できるが、以下では、図１を参照しながら、第１の実施形態に適用した場合について説明する。
すなわち、本実施形態に係る変調駆動処理部２１ｂでは、ノイズ生成回路３５に代えて、時系列的に変化するノイズを生成するノイズ生成回路３５ｂが設けられている。本実施形態に係るノイズ生成回路３５ｂでは、制御回路５３に代えて設けられた制御回路５３ｂが、アドレスカウンタ５２のリセットタイミングと、フレームＦＲ(k) の最初の映像データＤ(1,1,k) との位相差を、フレーム毎に変更している。
例えば、制御回路５３ｂは、最初のフレームＦＲ(k) では、最初の映像データＤ(1,1,k) が印加される時点で、アドレスカウンタ５２をリセットし、メモリ５１の最初のアドレスに記憶されたノイズデータが、最初の映像データＤ(1,1,k) に付加される。一方、次のフレームＦＲ(k+1) では、制御回路５３ｂは、アドレスカウンタ５２のリセットタイミングを１映像データ分早く設定し、メモリ５１の２番目のアドレスに記憶されたノイズデータが、最初の映像データＤ(1,1,k+1) に付加される。
このように、本実施形態では、ノイズ付加回路３４が映像データＤ(i,j,*) へ付加するノイズを時系列的に変化させている。ここで、上述したように、画素アレイ２の空間分解能および輝度分解能が人間の視覚の限界に近いか、限界以上に高い範囲に設定されている場合は、時系列的に固定のノイズを付加しても、ノイズパターンが画像表示装置１の使用者に視認される虞がない。ところが、画素アレイ２の空間分解能および輝度分解能が人間の視覚の限界を大幅に下回り、１つ１つのサブ画素ＳＰＩＸ(i,j) が画像表示装置の使用者に視認される場合、上述のように、時系列的に固定のノイズを付加すると、ノイズパターンが画像表示装置の使用者に認識されてしまう。このような画像表示装置としては、例えば、２０インチのＶＧＡディスプレイや４０インチのＸＧＡディスプレイなどが挙げられる。
これに対して、本実施形態に係る変調駆動処理部２１ｂでは、ノイズ付加回路３４が映像データＤ(i,j,*) へ付加するノイズを時系列的に変化させている。したがって、このような画像表示装置に適用した場合であっても、使用者によるノイズパターンの視認を妨害でき、時系列的に固定のノイズを付加する場合と比較して、画像表示装置１ｂの見かけ上の表示品質を向上できる。
ところで、上記各実施形態に係る変調処理部３３は、チラツキやノイズ感のない安定した静止画を表示するために、前フレームＦＲ(k-1) の映像データＤ０ａ(i,j,k-1) と現フレームＦＲ(k) の映像データＤ１(i,j,k) との差が予め定められたしきい値よりも小さい場合、階調遷移を強調せず、現フレームＦＲ(k) の映像データＤ１(i,j,k) をそのまま出力している。
この場合、上記しきい値は、ノイズの時系列変化の変動幅に合わせて設定される。より詳細には、しきい値は、ノイズの時系列変化の変動幅と同じか、あるいは、大きい値であって、しかも、階調遷移を強調しなくても、サブ画素ＳＰＩＸ(i,j) の応答速度不足による階調遷移の不足が使用者に視認されない程度に小さな値に設定される。一例として、上述した数値、すなわち、映像データＤ(i,j,k) が８ビットで、ノイズの大きさが±５ビットであり、切り捨て回路３６が２ビットを切り捨てる場合、上記しきい値は８階調（＝２(5-2) ）に設定される。
このように、上記しきい値がノイズの時系列変化の変動幅と同じか、より大きな値に設定されている。したがって、静止画を表示している場合、ノイズによって映像データＤ１(i,j,k) が変動し、階調遷移が発生しても、変調処理部３３は、当該階調遷移を強調せず、現フレームＦＲ(k) の映像データＤ１(i,j,k) をそのまま出力する。このように、第３の実施形態に係る変調処理部３３は、階調遷移がノイズデータの加算のみによって発生し得る階調遷移の場合に、階調遷移を強調せず、第３の実施形態にＦＲＣ回路３８を付加した構成における変調処理部３３は、ノイズデータの加算と上記ＦＲＣ回路３８による最下位ビットの変更とのみによって発生し得る階調遷移である場合に階調遷移を強調しない。したがって、ノイズに起因する階調遷移が強調されることはなく、以下の不具合、すなわち、ノイズに起因する階調遷移を強調した結果、ノイズパターンが使用者に視認されるという不具合の発生を防止できる。
また、本実施形態のように、ノイズ付加回路３４が映像データＤ(i,j,*) へ付加するノイズを時系列的に変化させる場合、すなわち、第１の実施形態よりも、短い距離（１つ１つのサブ画素ＳＰＩＸ(i,j) が画像表示装置の使用者に視認される距離）から見ることが想定される場合、ノイズ生成回路３５が生成するノイズデータの絶対値の最大値は、８階調以下に設定する方が望ましい。
〔第４の実施形態〕
上記では、ノイズ生成回路が生成するノイズの最大値が一定の場合を例にして説明したが、本実施形態では、入力端子Ｔ１に入力される映像データＤ(i,j,k) の示す階調によって、ノイズの最大値を変更する構成について説明する。なお、当該構成は、第１ないし第３のいずれの実施形態にも適用できるが、以下では、図１１を参照しながら、第１の実施形態に適用した場合について説明する。
すなわち、本実施形態に係る変調駆動処理部２１ｃでは、図１に示すノイズ生成回路３５に代えて、出力するノイズデータの大きさを変更可能なノイズ生成回路３５ｃが設けられており、さらに、映像データＤ(i,j,k) の表示階調レベルを検出し、検出結果に応じた大きさのノイズを出力するように、上記ノイズ生成回路３５ｃへ指示する階調判定部（ノイズ量制御手段）３９が設けられている。
上記階調判定部３９は、例えば、ＭＰＥＧ（Moving Picture Expert Group ）ブロックなど、予め定められた大きさのブロックに含まれるサブ画素ＳＰＩＸへの映像データＤを平均し、例えば、平均値に比例した値など、平均値が高い場合は、低い場合よりも最大値が大きな値のノイズを出力するように指示する。
一方、上記ノイズ生成回路３５ｃには、例えば、階調判定部３９から指示された値を、メモリ５１の出力に乗算して、出力する乗算回路５４が設けられており、ノイズ生成回路３５ｃの出力するノイズデータの最大値を、指示された値に変更する。
上記構成では、ブロック内の映像データＤの平均値が高い場合、すなわち、平均値が低いときに比べて、ノイズの相対的な大きさが小さくなるため、ノイズの大きさを大きくしても、使用者にノイズパターンが認識され難い場合には、ノイズの最大値を大きく設定する。一方、映像データＤの平均値が低い場合、すなわち、平均値が高いときと比較して、ノイズの相対的な大きさが大きいため、ノイズの大きさを小さくしないと、使用者にノイズパターンが認識される虞がある場合には、ノイズの最大値を小さく設定する。この結果、ブロックの輝度の平均値がいずれの値であっても、その値に適した値に、ノイズの最大値を設定でき、ノイズの最大値が固定の場合よりも表示品質の高い画像表示装置１ｃを実現できる。
なお、上記では、平均値を算出するためのブロックが、ＭＰＥＧブロックと一致している場合を例にして説明したが、これに限らず、任意の大きさのブロックの平均値を設定してもよい。ただし、ＭＰＥＧ映像のように、ブロック単位で符号化された映像を表示する場合は、符号化のブロックサイズと、平均値を検出するためのブロックサイズとを略同一に設定する方が望ましい。
なお、上記では、ブロックに含まれる全てのサブ画素ＳＰＩＸの映像データＤを平均する場合を例にして説明したが、これに限るものではない。例えば、ブロック内のある走査信号線ＧＬに対応するサブ画素ＳＰＩＸ(i,j) など、ブロック内の一定数のサブ画素ＳＰＩＸへの映像データＤを平均する構成であれば、以下の不具合、すなわち、ブロック内に、周囲と大幅に異なる階調が指示されるサブ画素ＳＰＩＸ(i,j) が存在する場合に、当該サブ画素ＳＰＩＸ(i,j) への映像データＤ(i,j,k) を基準にして、ノイズの最大値を不適切な値に設定してしまうという不具合の発生を防止できる。
〔第５の実施形態〕
ところで、上記では、前フレーム階調補正回路３７が前フレーム映像信号ＤＡＴ０を常時補正する場合を例にして説明した。これに対して、本実施形態に係る変調駆動処理部２１ｄでは、前フレーム階調補正回路３７による予測値Ｄ０ａ(i,j,k-1) と前フレームＦＲ(k-1) の映像データＤ０(i,j,k-1) との差（絶対値）が予め定められた閾値以上の場合、前フレーム階調補正回路３７ｄが予測値Ｄ０ａ(i,j,k-1) を出力し、それ以外の場合には、前フレーム階調補正回路３７ｄが前フレーム映像信号ＤＡＴ０を、そのまま出力している。なお、本構成も、上記各実施形態に適用できるが、以下では、図１を参照しながら、第１の実施形態に適用した場合について説明する。
すなわち、本実施形態では、各映像データＤ１(i,j,k) の階調が６ビットの場合の一例として、上記閾値が２階調程度に設定されている。なお、予測精度を下げる要因としては、例えば量子化ノイズなど、種々の要因が存在するので、これらの影響に応じて、上記閾値は、２〜４階調程度に設定してもよい。
ここで、予測値と目的値（Ｄ０(i,j,k-1) ）との差が小さい場合は、両者の差が大きい場合と比較して、前フレームＦＲ(k-1) において、サブ画素ＳＰＩＸ(i,j) の階調は、前フレームＦＲ(k-1) の映像データＤ０(i,j,k-1) が示す階調に十分近づいている。したがって、前フレーム階調補正回路３７ｄが補正せず、変調処理部３３が上記映像データＤ０(i,j,k-1) に基づいて、現フレームＦＲ(k) の映像データＤ１(i,j,k) を補正したとしても、白光りや黒沈みが発生する虞が少なく、仮に発生したとしても、白光りや黒沈みの程度は小さい。また、予測値と目的値との差が小さい場合は、両者の差が大きい場合よりも、予測時の誤差の相対的な大きさが大きくなる。したがって、変調処理部３３によって階調遷移が強調されると、予測時の誤差による階調の変化がユーザに視認されやすい。
これに対して、予測値と目的値（Ｄ０(i,j,k-1) ）との差が大きい場合は、前フレーム映像信号ＤＡＴ０を補正しないと白光りや黒沈みが発生しやすい。また、予測時の相対的な誤差が小さいため、前フレーム映像信号ＤＡＴ０を補正しても、予測時の誤差に起因する階調の変化がユーザに視認されにくい。
本実施形態では、予測値と目的値（Ｄ０(i,j,k-1) ）との差が閾値よりも小さい場合、すなわち、前フレーム映像信号ＤＡＴ０を補正しなくても、白光りや黒沈みが発生しにくく、しかも、前フレーム映像信号ＤＡＴ０を補正すると、予測時に誤差が発生した場合に表示品質を低下させやすい場合に、前フレーム階調補正回路３７ｄは、前フレーム映像信号ＤＡＴ０を補正せず、前フレーム映像信号ＤＡＴ０を補正しないと、白光りや黒沈みが発生する場合にのみ、前フレーム映像信号ＤＡＴ０を補正する。この結果、予測時の誤差に起因する表示品質の低下を抑制しながら、白光りや黒沈みの発生を防止できる。
〔第６の実施形態〕
上記第５の実施形態では、予測値と目的値との差に基づいて、前フレーム階調補正回路３７ｄが補正の要否を判定する構成について説明したが、本実施形態では、ＬＵＴに予め補正の要否を示す情報を書き込んでおき、前フレーム階調補正回路が当該情報を参照して、補正の要否を判定する構成について説明する。なお、本構成も、上記各実施形態に適用できるが、以下では、図１を参照しながら、第１の実施形態に適用した場合について説明する。
すなわち、本実施形態に係るＬＵＴ７１ｅでは、図１２に示すように、各領域α１・α２、すなわち、前フレーム階調補正回路３７が補正せず、変調処理部３３が前フレームＦＲ(k-1) の映像データＤ１(i,j,k-1) に基づいて現フレームＦＲ(k) の映像データＤ１(i,j,k) を補正するとユーザに視認される程度に、映像データＤ１(i,j,k) と実際の階調とが相違する領域では、図９と同様の値が記憶されているが、残余の領域α３には、目標値（Ｅ）自体が記憶されている。
一方、本実施形態に係る演算回路７２ｅは、上記両映像データＤ００(i,j,k-2) および映像データＤ０(i,j,k-1) の組み合わせ（Ｓ，Ｅ）が入力され、当該組み合わせ（Ｓ，Ｅ）が、上記計算エリアのいずれに属しているかが特定されると、当該計算エリアの四隅の到達階調Ａ〜Ｄのうち、予め定められた到達階調を読み出し、当該到達階調が計算エリアの境界の階調と一致しているか否かを判定して、到達階調として目標値が記録されているか否か、すなわち、上記領域α３か否かを判定する。さらに、領域α３に属していると判定したときに、演算回路７２ｅは、前フレーム映像信号ＤＡＴ０を補正せず、領域α１およびα２に属していると判断したときにのみ、演算回路７２ｅは、前フレーム映像信号ＤＡＴ０を補正する。
したがって、第５の実施形態と同様に、白光りや黒沈みが発生せず、予測時の誤差に起因する表示品質の低下が見込まれる場合には、前フレーム映像信号ＤＡＴ０を補正せず、白光りや黒沈みが発生する場合にのみ、前フレーム映像信号ＤＡＴ０を補正できる。
〔第７の実施形態〕
本実施形態では、温度に応じて、前フレーム階調補正回路による補正処理を変更する構成について説明する。なお、上記第１ないし第６の実施形態のいずれにも適用できるが、以下では、第６の実施形態に適用した場合について説明する。
すなわち、本実施形態に係る変調駆動処理部２１ｆには、図１３に示すように、第６の実施形態の構成に加えて、サブ画素ＳＰＩＸの温度を検出する温度センサ４０が設けられており、前フレーム階調補正回路３７ｆは、ある前々フレームの映像データＤ００および前フレームの映像データＤ０の組み合わせが入力された場合に、映像データＤ０を補正すべきか否かと補正後の映像データＤ０ａとを、温度センサ４０が検出した温度によって変更する。
具体的には、本実施形態に係る前フレーム階調補正回路３７ｆには、予め定められた各温度範囲にそれぞれ対応する複数のＬＵＴ７１ｆが設けられている。各ＬＵＴ７１ｆには、それぞれに対応する温度範囲における到達値がＬＵＴ７１と同様に記憶されている。
一方、前フレーム階調補正回路３７ｆの演算回路７２ｆは、温度センサ４０からの温度情報に応じて、各ＬＵＴ７１ｆの中から、補間演算時に参照するＬＵＴ７１ｆを選択する。
ここで、例えば、サブ画素ＳＰＩＸとして液晶素子を採用した場合、液晶素子の応答速度が温度によって変化する。このように、応答速度が温度によって変化するサブ画素ＳＰＩＸを採用した場合、前フレーム階調補正回路３７ｆが補正しなかったときに変調処理部３３による現フレームの映像データＤ１の補正によって白光りや黒沈みが発生するか否かは、温度によって変化する。
ところが、上記構成では、温度によってサブ画素ＳＰＩＸの応答速度が変化して、白光りや黒沈みを防止するために必要な補正処理が変化したとしても、前フレーム階調補正回路３７ｆが、現在のサブ画素ＳＰＩＸの温度に応じて、前フレーム映像信号ＤＡＴ０を補正できるので、温度に拘らず、白光りや黒沈みの発生を防止することができる。
さらに、本実施形態に係る前フレーム階調補正回路３７ｆは、温度が上昇して、予め定められた温度範囲になると、前フレーム映像信号ＤＡＴ０の補正を停止する。したがって、温度が上昇して、サブ画素ＳＰＩＸ(i,j) が十分な速度で応答できるようになり、応答不足に起因する白光りや黒沈みが発生しなくなると、変調処理部３３は、補正前の前フレーム映像信号ＤＡＴ０と現フレームの映像信号ＤＡＴとに基づいて、前フレームから現フレームへの階調遷移を強調するように、現フレームの映像信号ＤＡＴを補正する。
この結果、以下の現象、すなわち、応答不足に起因する白光りや黒沈みが発生しない温度であるにも拘わらず、前フレーム階調補正回路３７ｆによって階調遷移が抑制されるという現象が発生せず、画像表示装置１の応答速度低下を防止できる。
なお、上記では、ＬＵＴ７１ｆを切り換える場合を例にして説明したが、温度方向の変化に対しても、到達値は、単調に変化するので、演算回路７２ｆが、現在の温度に最も近い２つのＬＵＴ７１ｆから、それぞれの温度での到達値を読み出し、両到達値間を補間して、現在の温度での到達値を算出してもよい。当該構成では、ＬＵＴ７１ｆの数が少なくても、より高精度に白光りおよび黒沈みの発生を防止できる。
〔第８の実施形態〕
本実施形態では、温度に応じて、フレームメモリ３１に記憶する前々フレームの映像データＤ００(i,j,k-2) のビット幅および前フレームの映像データＤ０(i,j,k-1) のビット幅を変更する構成について説明する。なお、上記第１ないし第７の実施形態のいずれにも適用できるが、以下では、第７の実施形態に適用した場合について説明する。
すなわち、本実施形態に係る変調駆動処理部２１ｇでは、図１３に示すように、制御回路３２ｇが温度センサ４０の検出結果に応じて、フレームメモリ３１に記憶する前々フレームの映像データＤ００(i,j,k-2) のビット幅および前フレームの映像データＤ０(i,j,k-1) のビット幅を変更し、より低い温度範囲になるに従って、前々フレームの映像データＤ００(i,j,k-2) のビット幅を拡大すると共に、ビット幅の増大分だけ、前フレームの映像データＤ０(i,j,k-1) のビット幅を縮小している。なお、上記制御回路３２ｇおよび後述の制御回路３２ｉが特許請求の範囲に記載のビット幅制御手段に対応している。
ここで、フレームメモリ３１の記憶容量を削減するために、フレームメモリ３１に記憶されている上記両映像データＤ００(i,j,k-2) およびＤ０(i,j,k-1) のビット幅の合計は、予め定められたビット幅（例えば、１０ビット）に制限されており、各映像データＤ００(i,j,k-2) およびＤ０(i,j,k-1) のビット幅は、最も的確に前フレームの映像データＤ０(i,j,k-1) を補正できるように設定されている。一方、サブ画素ＳＰＩＸ(i,j) の応答速度が遅くなるに従って、前々フレームから前フレームへの階調遷移によって、サブ画素ＳＰＩＸ(i,j) が到達する階調は、前々フレームの映像データの影響を受けやすくなるので、温度が変化すると、各映像データＤ００(i,j,k-2) およびＤ０(i,j,k-1) のビット幅の最適な割り当ても変化してしまう。
本実施形態に係る前フレーム階調補正回路３７ｇは、温度によってサブ画素ＳＰＩＸの応答速度が変化して、最適なビット割り当てが変化すると、現在のサブ画素ＳＰＩＸの温度に応じて、両映像データＤ００(i,j,k-2) およびＤ０(i,j,k-1) のビット幅の割り当てを変更し、より低い温度範囲になるに従って、前々フレームの映像データＤ００(i,j,k-2) のビット幅を拡大する。この結果、温度変化に拘らず、それぞれのビット幅の割り当てを適切な状態に保つことができ、映像データＤ０（i,j,k-1） をより高精度に補正できる。したがって、より的確に白光りや黒沈みの発生を防止できる。
例えば、前々および前フレームの映像データのビット幅の合計値が上述の数値例のように、１０ビットとすると、通常の温度範囲では、前々フレームの映像データＤ００(i,j,k-2) のビット幅が４ビットに設定され、それよりも低い温度になると、５ビットに変更される。
〔第９の実施形態〕
ところで、上記各実施形態では、ＬＵＴ７１（７１ｅ・７１ｆ）に到達値が記憶されている場合を例にして説明したが、これに限るものではない。上述したように、白光りの発生が最も表示品質を低下させやすいので、白光りの発生を確実に防止できるように、ＬＵＴ７１に到達値よりも大きな階調が記述されており、前フレーム階調補正回路３７（３７〜３７ｆ）は、前フレーム映像信号ＤＡＴ０の補正が必要な場合に、到達値よりも大きな階調に補正してもよい。
当該構成では、到達値を記述する場合よりも前フレームから現フレームへの階調遷移強調を抑えることができるので、白光りの発生を確実に防止できる。
さらに、前フレーム階調補正回路による補正処理を映像の種類に応じて変更してもよい。なお、上記第１ないし第８の実施形態のいずれにも適用できるが、以下では、第６の実施形態に適用した場合について説明する。
具体的には、本実施形態に係る変調駆動処理部２１ｈには、図１４に示すように、第６の実施形態の構成に加えて、映像の種類を判定する判定回路４１が設けられており、前フレーム階調補正回路３７ｈは、ある前々フレームの映像データＤ００および前フレームの映像データＤ０の組み合わせが入力された場合に、映像データＤ０を補正すべきか否かと補正後の映像データＤ０ａとを、判定回路４１による判定結果によって変更する。
具体的には、本実施形態に係る前フレーム階調補正回路３７ｈには、予め定められた各温度範囲にそれぞれ対応する複数のＬＵＴ７１ｈが設けられている。各ＬＵＴ７１ｈには、それぞれに対応する種類の映像が入力された場合の到達値がＬＵＴ７１と同様に記憶されている。一方、前フレーム階調補正回路３７ｈの演算回路７２ｈは、判定回路４１からの情報に応じて、各ＬＵＴ７１ｈの中から、補間演算時に参照するＬＵＴ７１ｈを選択する。
ここで、上述したように、前フレーム階調補正回路３７ｈは、前フレーム映像信号ＤＡＴ０の補正が必要な場合に、到達値よりも大きな階調に補正する場合、補正値を到達値よりも大きくし過ぎると、白光りの発生を確実に防止できる一方で、応答速度が低下してしまう。したがって、補正値と到達値との差は、応答速度低下が目立たない範囲で、白光りの発生を抑制できるように設定されている。ところが、両者の差の適切な値は、映像の種類によっても異なるため、両者の差が固定されている場合、多くの種類の映像が入力される場合には、全ての種類の映像で適切な値に設定することが難しい。
これに対して、本実施形態に係る変調駆動処理部２１ｈでは、補正値と到達値との差が映像の種類に応じて変更される。したがって、例えば、動きのはやい映像と動きの遅い映像となど、いずれの種類の映像が入力される場合であっても、応答速度低下が目立たない範囲で、白光りの発生を抑制できる。
さらに、本実施形態に係る前フレーム階調補正回路３７ｈは、映像の種類が動きの遅い映像であることを示しており、前フレーム階調補正回路３７ｈが前フレーム映像信号ＤＡＴ０を補正しなくても、応答不足に起因する白光りや黒沈みが発生しないと見込まれる場合、前フレーム映像信号ＤＡＴ０の補正を停止する。この結果、以下の現象、すなわち、動きが遅く、応答不足に起因する白光りや黒沈みが発生しないような映像を表示しているにも拘わらず、前フレーム階調補正回路３７ｈによって階調遷移が抑制されるという現象が発生せず、画像表示装置１の応答速度低下を防止できる。
〔第１０の実施形態〕
本実施形態では、映像の種類に応じて、フレームメモリ３１に記憶する前々フレームの映像データＤ００(i,j,k-2) のビット幅および前フレームの映像データＤ０(i,j,k-1) のビット幅を変更する構成について説明する。なお、上記第１ないし第９の実施形態のいずれにも適用できるが、以下では、第７の実施形態に適用した場合について説明する。
すなわち、本実施形態に係る変調駆動処理部２１ｉでは、図１４に示すように、制御回路３２ｉが判定回路４１の検出結果に応じて、フレームメモリ３１に記憶する前々フレームの映像データＤ００(i,j,k-2) のビット幅および前フレームの映像データＤ０(i,j,k-1) のビット幅を変更し、映像の種類がより動きの速い映像の場合は、前々フレームの映像データＤ００(i,j,k-2) のビット幅をより拡大すると共に、ビット幅の増大分だけ、前フレームの映像データＤ０(i,j,k-1) のビット幅を縮小している。
ここで、フレームメモリ３１の記憶容量を削減するために、フレームメモリ３１に記憶されている上記両映像データＤ００(i,j,k-2) およびＤ０(i,j,k-1) のビット幅の合計は、予め定められたビット幅（例えば、１０ビット）に制限されており、各映像データＤ００(i,j,k-2) およびＤ０(i,j,k-1) のビット幅は、最も的確に前フレームの映像データＤ０(i,j,k-1) を補正できるように設定されている。一方、前々フレームから前フレームへの階調遷移によって、サブ画素ＳＰＩＸ(i,j) が到達する階調は、動きの速い映像が入力される場合の方が、前々フレームの映像データの影響を受けやすい。したがって、映像の種類が変化して、期待される動きの速さが変化すると、各映像データＤ００(i,j,k-2) およびＤ０(i,j,k-1) のビット幅の最適な割り当ても変化してしまう。
本実施形態に係る前フレーム階調補正回路３７ｉは、映像の種類が変化して、最適なビット割り当てが変化すると、現在の映像の種類に応じて、両映像データＤ００(i,j,k-2) およびＤ０(i,j,k-1) のビット幅の割り当てを変更し、映像の種類がより動きの速い映像の場合は、前々フレームの映像データＤ００(i,j,k-2) のビット幅を拡大する。この結果、映像の種類に拘らず、それぞれのビット幅の割り当てを適切な状態に保つことができ、映像データＤ０（i,j,k-1） をより高精度に補正できる。したがって、より的確に白光りや黒沈みの発生を防止できる。
〔第１１の実施形態〕
以下の各実施形態では、最小の階調への階調遷移の場合であっても、画素の応答速度を向上可能な構成について説明する。
より詳細には、図１５に示すように、本実施形態に係る変調駆動処理部２１ｊには、Ｒ用の回路として、Ｒのサブ画素ＳＰＩＸへの映像データの１フレーム分を次のフレームまで記憶するフレームメモリ（記憶手段）１３１と、現フレームＦＲ(k) の映像データをフレームメモリ１３１へ書き込むと共に、フレームメモリ１３１から前フレームＦＲ(k-1) の映像データＤ０(i,j,k-1) を読み出し、前フレーム映像信号ＤＡＴ０として出力するメモリ制御回路１３２と、現フレームから前フレームへの階調遷移を強調するように、上記現フレームＦＲ(k) の映像データを補正し、補正後の映像データＤ２(i,j,k) を補正映像信号ＤＡＴ２として出力する変調処理部（補正手段）１３３とを備えている。
さらに、本実施形態に係る画素アレイ２ｊ（図２参照）は、入力端子Ｔ１へ入力される各サブ画素ＳＰＩＸへの映像データＤのγよりも大きなγ特性を持つように設定されており、上記変調駆動処理部２１ｊには、入力端子Ｔ１へ入力される各サブ画素ＳＰＩＸへの映像データＤをγ変換して、より大きなγ特性を持った表示デバイスへ表示するための映像データＤａに変換するγ変換回路１４１と、上記映像データＤａが取り得る数値範囲を圧縮して、当該映像データＤａと同じビット幅で、しかも、映像データＤａの黒レベルよりも低い値、および、映像データＤａの白レベルよりも高い値を表現可能な映像データＤｂを生成する階調変換回路１４２と、当該映像データＤｂにノイズ生成回路（ノイズ生成手段）１４４が生成したノイズを加算して出力するノイズ付加回路１４３と、ノイズ付加回路１４３が出力する各映像データの下位ビットを切り捨てて、映像データのビット幅を縮小する切り捨て回路１４５とを含むＢＤＥ（Bit-Depth Extension ）回路が設けられており、切り捨て回路１４５の出力する映像データＤ１(i,j,k) は、現フレームＦＲ(k) の映像データとして、変調処理部１３３およびメモリ制御回路１３２へ入力される。なお、上記γ変換回路１４１および階調変換回路１４２が特許請求の範囲に記載の階調変換手段に対応し、ノイズ付加回路１４３および切り捨て回路１４５がノイズ付加手段に対応する。また、本実施形態では、サブ画素ＳＰＩＸ(1,j) 、(4,j) …がＲを表示するので、入力端子Ｔ１には、映像データＤ(1,j,k) 、Ｄ(4,j,k) …が入力されている。
本実施形態では、上記入力端子Ｔ１には、一般的な映像信号として、γ＝２．２の特性を持った表示デバイスへ表示するための映像データＤが入力されており、上記画素アレイ２ｊのγ特性は、γ＝２．８に設定されている。また、上記γ変換回路１４１は、当該画素アレイ２ｊのγ特性と同じ特性の映像データＤａ、すなわち、γ＝２．８の特性を持った表示デバイスへ表示するための映像データＤａを生成する。また、本実施形態に係るγ変換回路１４１は、γ変換に起因する誤差の発生を抑制するために、映像データＤをより広いビット幅の映像データＤａに変換している。例えば、上記入力端子Ｔ１には、一般的な映像信号として、各色毎に８ビットの映像信号が入力されており、上記γ変換回路１４１は、８ビットの映像データＤを１０ビットの映像データＤａに変換する。
さらに、上記階調変換回路１４２は、図１６に示すように、上記映像データＤａが取り得る数値範囲Ａ１を圧縮して、当該数値範囲よりも狭い数値範囲Ａ２に変換する。また、当該数値範囲Ａ２、すなわち、階調Ｌ１１〜Ｌ１２までの範囲は、映像データＤｂが階調Ｌ１０〜Ｌ１３を表現できるとするとき、Ｌ１０＜Ｌ１１、かつ、Ｌ１２＜Ｌ１３になるように設定されている。本実施形態では、両映像データＤａ・Ｄｂがそれぞれ１０ビットであり、Ｌ１＝Ｌ１０＝０、Ｌ２＝Ｌ１３＝１０２３であり、上記値Ｌ１１およびＬ１２は、例えば、７９および１０１３に設定されている。なお、上記映像データＤａでは、最小の階調（Ｌ１）が黒を示しており、最大の階調（Ｌ２）が白を示している。
一方、上記ノイズ生成回路１４４は、平均値が０であり、画素アレイ２ｊへ表示される映像に擬似輪郭が発生しない程度にランダムなノイズを出力している。また、ノイズデータの最大値が大き過ぎると、ノイズパターンが画像表示装置１ｊの使用者に認識される虞があるので、上記ノイズの最大値は、ノイズパターンが認識されない程度に設定されている。
本実施形態では、ノイズ付加回路１４３へ入力される各サブ画素ＳＰＩＸ(i,j) への映像データＤｂ(i,j,k) は、１０ビットで表現されており、ノイズデータの大きさは、±７ビット以内に設定されている。なお、上記ノイズ生成回路１４４は、生成するノイズの大きさを除けば、第１の実施形態に係るノイズ生成回路３５と同じ構成なので、説明を省略する。
また、上記切り捨て回路１４５は、ノイズ生成回路１４４の出力する１０ビットの映像データから、下位２ビットを切り捨て、８ビットの映像データＤ１(i,j,k) として出力する。これに伴ない、上記フレームメモリ１３１において、現フレームＦＲ(k) の各映像データＤ１(i,j,k) を記憶するための記憶領域は、１つの映像データＤ１(i,j,k) あたり、８ビットに設定されている。
これにより、画素アレイ２ｊへ表示される映像にノイズパターンも擬似輪郭も発生せず、切り捨て前の映像データＤを表示した場合と見かけ上相違していないにも拘わらず、切り捨て回路１４５以降の回路で処理される映像データのビット数を削減できる。
ここで、付加されたノイズは、画像表示装置１ｊの使用者によって、観察している階調が周囲の画素とどの程度異なっているか（変動率）、および、目指す輝度とどの程度異なっているか（誤差）として認識される。一般に、画像表示装置１のように、１００ｐｐｉを基準にして絵作りする分野では、上記誤差の許容限界は、白輝度の５％程度であり、上記変動率の許容限界は、表示階調の５％程度であることが知られている。
サブ画素ＳＰＩＸへの階調をｘ階調だけ増加したときに、画素の透過率が、周囲の輝度（階調を増加する前の透過率）を基準に何％だけ増加するかを計算したところ、画素アレイ２ｊのγ特性がγ＝２．８であり、映像データＤｂが１０ビットで表現される場合、ｘが３２〜４８階調であれば、殆どの階調で上記変動率が上記許容限界に収まることが確認できた。同様に、画素の表示階調をｘ階調だけ増加したときに、本来の透過率（階調を増加する前の透過率）を基準に何％だけ増加するかとを計算したところ、画素アレイ２ｊのγ特性がγ＝２．８であり、映像データＤｂが１０ビットで表現される場合、ｘが３２〜４８階調であれば、殆どの階調で上記変動率が上記許容限界に収まることが確認できた。この結果、３２〜４８階調のノイズであれば、殆どの階調で上記許容限界を下回り、使用者に見かけ上表示品質が劣化していないと感じさせることができる。
したがって、１つの画素を単独で視認できない距離で見ることが想定されている場合、２〜３画素（６〜９サブ画素）の間で、上記変動率および誤差が５％を下回るように設定すればよい。ここで、上記ノイズデータが略正規分布であるとすると、３２〜４８〔階調〕×６(1/2) 〜９(1/2) ＝８０〜１４４〔階調〕となる。したがって、７ビット程度、すなわち、映像データＤｂよりも３ビット程度少ないビット幅で時系列的に固定のノイズを付加しても、ノイズパターンが画像表示装置の使用者に視認される虞はない。
ここで、一般には、画素サイズが大きくなっても、観察距離は、それに比例する程には増大しないことが多いので、画素サイズが大きくなる程、ノイズデータの許容レベルが小さくなる。したがって、１〜１４４階調（７ビット以内）という数値範囲の中でも、上記ノイズデータの絶対値の最大値として、多くの画像表示装置１で好ましく使用される数値範囲は、４８〜８０階調の範囲であり、さらに好ましくは、６３階調（６ビット）に設定する方が望ましい。
上記構成では、変調処理部１３３が前フレームＦＲ(k-1) から現フレームＦＲ(k) への階調遷移を強調するように、現フレームＦＲ(k) の映像データＤ１(i,j,k) を補正しているので、サブ画素ＳＰＩＸの応答速度を向上できる。
加えて、上記構成では、画素アレイ２ｊは、入力端子Ｔ１へ入力される映像データＤよりも大きなγ特性を持つように設定されており、入力端子Ｔ１へ入力された映像データＤは、γ変換回路１４１によって、より大きなγ特性の映像データＤａへ変換され、さらに、階調変換回路１４２によって、映像データＤａの黒レベルよりも低い値を表現可能な映像データＤｂに階調変換された後、変調処理部１３３によって、前フレームから現フレームへの階調遷移が強調される。
当該構成では、γ変換によって、図１７に示すように、サブ画素ＳＰＩＸがその階調を表示する際に黒く潰れる階調がより多くなっており、さらに、階調変換によって、それらの階調中の予め定められた階調（図１６に示す階調Ｌ１０〜Ｌ１１）を映像データＤの黒レベルよりも低い階調に割り当てている。
言い換えると、本実施形態では、少なくとも表示階調領域におけるγ特性は、入力されている映像データのγ特性よりも大きく設定されている。さらに、好ましくは、本実施形態では、低階調の階調遷移強調用の領域も含めて、γ特性がより大きく設定されている。
したがって、変調処理部１３３は、これらの階調Ｌ１０〜Ｌ１１、すなわち、階調遷移強調しなかったときの黒レベルよりも低い階調Ｌ１０〜Ｌ１１を、階調遷移強調のために使用できる。この結果、階調遷移を強調しなかったときの黒レベルを示す補正映像データＤ２と、階調を減少させる方向に最も階調遷移を強調したときの補正映像データＤ２とが一致する構成と比較して、階調を減少させる方向に、より強く階調遷移を強調でき、サブ画素ＳＰＩＸの応答速度を向上させることができる。
ここで、本実施形態のように、垂直配向モードの液晶セルをノーマリブラックモードで使用している場合、階調が大きくなる方向へ階調遷移する際（ライズの階調遷移）、液晶分子は、画素電極へ印加される電圧によって形成される傾斜電界によって、液晶セルの基板に平行な方向から傾斜する方向に傾斜される。一方、階調が小さくなる方向へ階調遷移する際（ディケイの階調遷移）の場合は、基板に形成された垂直配向膜による垂直方向への規制力によって、液晶分子を垂直方向に復帰させている。したがって、上記液晶セルを使用した場合は、ライズ方向の階調遷移に対して、ディケイの階調遷移の方が遅くなりやすい。
ところが、上記構成の変調駆動処理部２１ｊは、ディケイの階調遷移をより強調できるため、ディケイの応答速度をさらに短縮できる。この結果、このような液晶セルを用いた場合であっても、十分な応答速度を持った画像表示装置１ｊを実現できる。
特に、低温時には、液晶の応答速度が遅くなるので、ディケイの階調遷移の遅れがさらに目立ちやすくなるが、上記構成の変調駆動処理部２１ｊは、ディケイの階調遷移時の応答速度を短縮できるので、低温での使用も想定される用途で特に好適に使用できる。
また、本実施形態では、フレームメモリ１３１の前段に、ノイズ付加回路１４３および切り捨て回路１４５を含むＢＤＥ回路が設けられているので、画素アレイ２ｊに表示される映像の表示品質を、見かけ上、低下させることなく、上記フレームメモリ１３１へ格納される映像データＤ１(i,j,k) のデータ量を削減できる。
本実施形態では、ノイズ付加回路１４３へ入力される映像データＤｂのビット幅が１０ビットであるにも拘わらず、フレームメモリ１３１に格納される映像データＤ１(i,j,k) のビット幅が８ビットにまで削減されている。これにより、フレームメモリ１３１に必要なメモリ容量を削減できる。また、切り捨て回路１４５以降の回路、すなわち、メモリ制御回路１３２、前フレーム階調補正回路１３７、変調処理部１３３、図２に示す制御回路１２、データ信号線駆動回路３において、映像データのビット幅が１０ビットから８ビットに削減されているので、それぞれを接続するための配線の数および占有面積も４／５に削減でき、それらの回路での演算量も削減できる。
なお、映像データは、比較的高速に伝送する必要があるため、比較的遅い回路で、映像データを伝送するためには、複数の回路を並列に設けて交互に動作させる必要があり、映像データのビット数が増大すると、回路の占有面積が増大してしまう。ところが、上記構成では、ビット幅が４／５に削減されているので、１０ビットの場合と比較して、並列に動作する回路を設ける場合であっても、回路の占有面積の増大量を抑えることができる。
また、上記構成では、フレームメモリ１３１および変調処理部１３３の前段に、ノイズ付加回路１４３および切り捨て回路１４５を含むＢＤＥ回路が設けられている。したがって、ＢＤＥ回路が変調処理部１３３の後段に設けられている場合と異なり、以下の不具合、すなわち、変調処理部１３３が白光りの発生しない範囲で、できる限り階調遷移を強調した後、ＢＤＥ回路がノイズを付加した結果、白光りが視認されるという不具合が発生しない。この結果、ノイズ付加と階調遷移の強調とを併用しているにも拘わらず、白光りの発生を防止できる。
以下では、図２８および図２９を参照し、いくつかの比較例と比較しながら、上記効果について、より詳細に説明する。
まず、第１の比較例として、各部材１４１〜１４５を省略し、しかも、入力されている映像データのγ特性と同じγ特性の画素アレイ２が使用されている構成では、図２８中、ＤＡＴＡ１に示すように、入力端子Ｔ１へ入力される、８ビットの映像データＤ（第１階調データ）が、そのままメモリ制御回路１３２および変調処理部１３３へ入力される。
この場合、ＤＡＴＡ１には、フル階調に近い大きな階調遷移（例えば、白と黒との間の階調遷移など）を強調するための余裕が設けられていないため、変調処理部１３３は、フル階調に近い大きな階調遷移を充分には強調できない。この結果、画素アレイ２に表示される階調の中には、階調遷移の強調が充分ではなく、サブ画素の応答速度を充分には短縮できない領域Ｒｂ１・Ｒｃ１が発生してしまう。
次に、第２の比較例として、図中、ＤＡＴＡ２に示すように、階調変換回路１４２のみを設け、入力されている映像データＤを、映像データＤよりも狭い領域Ｒａ２に割り当てて出力する構成では、以下のような不具合が発生する虞がある。
より詳細には、変換後の領域Ｒａ２を、以下のように、すなわち、当該領域Ｒａ２内であれば、変調処理部１３３による階調遷移強調によって、入力される映像データＤの範囲全てについて、サブ画素の応答速度を向上可能な領域に設定することによって、いずれの映像データＤが入力された場合でも、サブ画素ＳＰＩＸを充分な応答速度で応答させることができる。
言い換えると、変換後の領域Ｒａ２が、ＤＡＴＡ２に割り当てられたビット幅（この例では、８ビット）で表現可能な領域よりも制限されており、残余の領域Ｒｂ２・Ｒｃ２が設けられている。したがって、変調処理部１３３は、上記領域Ｒａ２内の階調から、領域Ｒａ２内の階調への階調遷移を強調する際、当該領域Ｒｂ２・Ｒｃ２を用いて階調遷移を強調できる。この結果、フル階調に近い階調遷移（例えば、領域Ｒａ２の上限と下限との間の階調遷移など）であったとしても、領域Ｒｂ２・Ｒｃ２を用いて階調遷移を強調でき、サブ画素ＳＰＩＸを充分な応答速度で応答させることができる。
ところが、この構成では、階調変換回路１４２が出力する階調（領域Ｒａ２内の階調）が、映像データＤのビット幅（この例では、８ビット）で表現可能な階調の数よりも少なくなってしまうので、表示品位（階調数、色数）が低下してしまう。
次に、第３の比較例として、図中、ＤＡＴＡ３に示すように、階調変換回路１４２の前段にビット幅変更回路（図示せず）を設け、ビット幅変更回路が、それに入力される映像データＤのビット幅を広げて（例えば、８ビットから１０ビットに広げて）出力する構成では、以下のような不具合が発生する虞がある。
より詳細には、当該構成では、階調変換回路１４２が入力される映像データＤを変換することによって出力される階調の領域Ｒａ３は、ビット幅が広げられた後のデータによって表現可能な領域から、残余の領域Ｒｂ３およびＲ３ｃが除かれた領域であるにも拘わらず、当該領域Ｒａ３によって表現可能な階調の数は、入力される映像データＤが取り得る階調の数（この例では、２５６階調）を大きく上回っている。したがって、第２の比較例とは異なって、表示品位の低下を抑制できる。
ただし、当該構成であっても、低階調側に充分な数の階調を確保できないと、重大な表示エラーが発生する虞がある。より詳細には、人間の視覚は、光のエネルギー（輝度）に対して、対数的な感度スケールを持つため、暗い情報ほど、変換に対して敏感である。言い換えると、相対的に暗い領域では、僅かな誤差があっても、人間に異常な映像として検知されてしまう。したがって、低階調側に充分な階調を確保できないと、表示エラーが発生してしまう。この結果、変調処理部１３３の階調遷移強調のために確保可能な領域の大きさ（Ｒｂ３の大きさ）を充分に広く確保することが難しく、応答速度の向上と表示品質の低下抑制とを両立させることが難しい。特に、本実施形態のように、ノイズ付加回路１４３〜切り捨て回路１４５を設けた構成では、ノイズ付加によって、ある程度の誤差が入ることは避けられない。したがって、相対的に明るい領域（高階調側）では、当該誤差が見過ごされたとしても、低階調側に充分な階調を確保しないと、上記表示エラーによって、表示品質を大幅に低下させる虞がある。
一方、第４の比較例として、図中、ＤＡＴＡ４に示すように、画素アレイ２ｊのγ特性をより大きな値（例えば、２．８）に設定し、階調変換回路１４２の前段にγ変換回路１４１を設けた構成では、表示品質を損なうことなく、サブ画素ＳＰＩＸの応答速度を向上できる一方で、以下の不具合、すなわち、階調変換回路１４２の後段の回路が処理する必要のある映像データのビット幅が大きくなってしまうという不具合が発生する虞がある。
より詳細に説明すると、上記構成では、第３の比較例と比較して、γ変換によって、低階調側により多くの階調数を割り当てることができる。例えば、図１７および図２９に示すように、γ＝２．２の場合に比べて、γ＝２．８の場合の方が、低階調側が拡大されている。ここで、コントラスト比を５００確保できるように、透過率＝０．００２となる階調を黒レベルとすると、図２９に示すように、黒近傍（透過率が０．００２〜０．００６）を表現可能な階調の個数は、γ＝２．２の場合で、４０個、γ＝２．８の場合で、５２個になる。したがって、γが大きくなるように階調変換することによって、変調駆動処理部２１ｊは、低階調において、より正確に入力を表した輝度の階調を選ぶことができる。
また、透過率＝０．００２となる階調を黒レベルとすると、図２９に示すように、黒レベルよりも下の階調の個数は、γ＝２．２の場合で、６２個、γ＝２．８の場合で、１１２個になる。したがって、γが大きくなるように階調変換することによって、変調駆動処理部２１ｊは、低階調において、より確実に階調遷移を強調でき、サブ画素ＳＰＩＸの応答速度をより確実に向上できる。
なお、上記では、透過率＝０．００２になる階調を黒レベルに設定する場合を例にして説明したが、静止画表示を重視する場合には、より透過率が低い階調を黒レベルに設定して、黒近傍の階調の個数を増加させればよい。これとは逆に、動画表示を重視する場合には、より透過率の大きな階調を黒レベルに設定して、黒レベルよりも下の階調の個数を増加させればよい。いずれの場合であっても、γが大きくなるように階調変換することによって、変調処理部１３３の階調遷移強調のために確保可能な領域の大きさ（Ｒｂ４の大きさ）を充分に広く確保できる。したがって、上記表示エラーの発生を抑えることができ、応答速度の向上と表示品質の低下抑制とを両立させることができる。なお、図中、Ｒｃ４は、高階調側に設けられた階調遷移強調用の領域である。
ただし、上記第４の比較例の構成では、本実施形態と異なり、ノイズ付加回路１４３〜切り捨て回路１４５が設けられていないので、階調変換回路１４２以降の回路が、拡張されたビット幅のデータ（例えば、１０ビット幅）を処理する必要がある。したがって、フレームメモリ１３１に、より多くの記憶容量を必要とする。さらに、より広いビット幅（例えば、１０ビット）の映像データを表示できるように画素アレイ２ｊを構成する必要があるので、ドライバＩＣなどのコストが増加してしまう。
これに対して、本実施形態に係る変調駆動処理部２１ｊには、階調変換回路１４２の後段に、ノイズ付加回路１４３〜切り捨て回路１４５が設けられているので、第４の比較例と比較して、階調変換回路１４２以降の回路が処理すべき映像信号のビット幅を削減できる。また、上述したように、ノイズを付加した後、下位ビットを丸めて、映像データＤ１を生成している。したがって、ビット幅が削減されているにも拘わらず、ノイズを付加せずに下位ビットを単に切り捨てた構成とは異なり、擬似輪郭の発生を抑制でき、拡張されたビット幅のデータ（例えば、１０ビット幅）を表示する場合と見かけ上相違しない程度に、表示品質を保つことができる。なお、図中、Ｒｂ５・Ｒｃ５は、低階調側および高階調側に設けられた階調遷移強調用の領域である。
以下では、垂直配向モードの液晶セルをノーマリブラックモードで使用している場合を例にしながら、応答速度の向上について、より詳細に説明する。すなわち、典型的な上記液晶セルは、例えば、図１８に示すような電圧−透過率特性を持っており、白レベルを表示する際に印加される電圧（白電圧）は、例えば、７．５〔Ｖ〕程度に設定される。
ここで、黒電圧を０〔Ｖ〕に設定すると、１０００以上のコントラストを確保できる一方で、各階調に応じた電圧を生成するために使用される抵抗網の設計が面倒になる。したがって、一般のテレビジョン用途のように、５００程度のコントラストを確保できればよい用途では、黒電圧は、０．６〔Ｖ〕〜１．１〔Ｖ〕程度に設定されている。
比較例として、上記γ変換回路１４１および階調変換回路１４２による変換を行わず、γ＝２．２に設定された画素アレイが、γ＝２．２の映像データＤを、そのまま表示する構成では、当該画素アレイのデータ信号線駆動回路における階調−電圧特性は、図１９に示すように設定される。なお、上述したように、黒レベルを引き下げると、抵抗網の設計が面倒になるため、γ＝２．２の場合は、図１９に示すように、黒電圧が１．１〔Ｖ〕に設定されている。
一方、本実施形態に係る画素アレイ２ｊは、γ＝２．８に設定されており、データ信号線駆動回路３における階調−電圧特性は、図２０に示すように設定されている。ここで、上記画素アレイ２ｊは、γ＝２．８なので、γ＝２．２の場合と比較して余り設計時の手間をかけることなく黒電圧を低く設定できる。したがって、図２０の例では、データ信号線駆動回路３が印加可能な最も低い電圧は、例えば、０．８〔Ｖ〕に設定されている。なお、この場合、９００程度のコントラストを確保できている。
また、本実施形態に係るγ変換回路１４１および階調変換回路１４２は、図２１に示すように、映像データＤを映像データＤｂに変換しており、上記データ信号線駆動回路３は、各映像データＤｂに対応して、図２１に示す電圧を印加している。
このように、本実施形態では、静止画を表示している場合のように、変調処理部１３３が現フレームＦＲ(k) の映像データＤ１(i,j,k) をそのまま出力している場合、映像データＤ(i,j,k) が黒レベルを示しているときに、階調変換回路１４２が出力する映像データＤｂ(i,j,k) は、７９階調になり、データ信号線駆動回路３がサブ画素ＳＰＩＸ(i,j) へ印加する電圧は、１．０９〔Ｖ〕になる。一方、ディケイの階調遷移時に最も階調遷移を強調しようとして、変調処理部１３３が０階調の補正映像データＤ２(i,j,k) を出力した場合、データ信号線駆動回路３は、０．８〔Ｖ〕の電圧をサブ画素ＳＰＩＸ(i,j) へ印加する。このように、階調遷移強調時において、階調遷移を強調しない場合の黒電圧よりも、低い電圧を印加できるので、サブ画素ＳＰＩＸ(i,j) の応答速度を向上できる。
同様に、本実施形態では、変調処理部１３３が現フレームＦＲ(k) の映像データＤ１(i,j,k) をそのまま出力している場合、映像データＤ(i,j,k) が白レベルを示しているときに、階調変換回路１４２が出力する映像データＤｂ(i,j,k) は、１０１３階調になり、データ信号線駆動回路３がサブ画素ＳＰＩＸ(i,j) へ印加する電圧は、６．５〔Ｖ〕になる。一方、ライズの階調遷移時に最も階調遷移を強調しようとして、変調処理部１３３が最大階調の補正映像データＤ２(i,j,k) を出力した場合、データ信号線駆動回路３は、７．５〔Ｖ〕の電圧をサブ画素ＳＰＩＸ(i,j) へ印加する。このように、階調遷移強調時において、階調遷移を強調しない場合の白電圧よりも、高い電圧を印加できるので、サブ画素ＳＰＩＸ(i,j) の応答速度を向上できる。
一例として、前フレームＦＲ(k-1) から現フレームＦＲ(k) において、映像データＤが０階調から２５５階調へ変化すると、図２１に示すように、上記比較例の構成では、０階調から２５５階調への遷移がフル階調であり、それ以上階調遷移を強調できないため、データ信号線駆動回路へ与えられる補正映像データＤ２(i,j,k-1) ・Ｄ２(i,j,k) が、それぞれ０階調および２５５階調になり、サブ画素ＳＰＩＸ(i,j) へ印加される電圧は、１．１〔Ｖ〕から７．５〔Ｖ〕へと変化する。したがって、図２２中、破線に示すように、サブ画素ＳＰＩＸ(i,j) の輝度が白レベルの輝度に到達するまでには、ステップ応答特性により、３フレーム程度（０．０３ｓｅｃ程度）必要になる。なお、ステップ応答とは、液晶の応答に伴って液晶層の電気容量が変化することにより、液晶に印加される電位の変位が縮小され、結果的に応答が遅く観察される現象であって、当該現象は、純粋に電気的な現象なので、温度が高い時でも観察される。
これに対して、本実施形態では、図２１に示すように、階調変換回路１４２が出力する映像データＤｂ(i,j,k-1) ・Ｄｂ(i,j,k) は、それぞれ、７９階調および１０１３階調になる。したがって、変調処理部１３３は、例えば、現フレームＦＲ(k) の補正映像データＤ２(i,j,k) を１０２３階調に相当する階調へ変更するなどして、何ら支障なく、階調遷移を強調できる。これにより、図２２中、実線で示すように、サブ画素ＳＰＩＸ(i,j) の輝度は、１フレーム（１６．７ｍｓｅｃ）以内に、白レベルに到達できる。
ところで、液晶表示装置の場合、波長が異なると、同じ電圧を液晶セルの画素電極へ印加したとしても透過率が異なってしまう。したがって、Ｒ，Ｇ，Ｂの各サブ画素ＳＰＩＸを互いに同じ輝度にするために、各サブ画素ＳＰＩＸへ印加すべき電圧も互いに異なっている。ここで、補正映像データＤ２(i,j,*) と各サブ画素ＳＰＩＸ(i,j) へ印加する電圧との対応関係が、Ｒ，Ｇ，Ｂのそれぞれで異なるように、画素アレイ２ｊのデータ信号線駆動回路３を構成すると、データ信号線駆動回路３の回路構成が複雑になってしまう。
ところが、本実施形態では、上記γ変換回路１４１および階調変換回路１４２による階調変換が、互いに異なる変換に設定されている。したがって、画素アレイ２ｊのデータ信号線駆動回路３において、補正映像データＤ２(i,j,*) と各サブ画素ＳＰＩＸ(i,j) へ印加する電圧との対応関係が各色間で共通に設定されているにも拘わらず、それぞれのγ変換回路１４１および階調変換回路１４２が、Ｒ，Ｇ，Ｂのそれぞれに適切に階調を変換することによって、それぞれの色のサブ画素ＳＰＩＸの輝度を正しく設定できる。
このように、本実施形態では、γ変換回路１４１は、入力端子Ｔ１へ入力される各サブ画素への映像データをγ変換して、より大きなγ特性を持った表示デバイスへ表示するための映像データＤａ(i,j,k) に変換する。さらに、階調変換回路１４２は、上記映像データＤａ(i,j,k) が取り得る数値範囲を圧縮して、当該映像データＤａ(i,j,k) と同じビット幅で、しかも、映像データＤａ(i,j,k) の黒レベルよりも低い値を表現可能な映像データＤｂ(i,j,k) を生成する。当該映像データＤｂ(i,j,k) は、ノイズが付された後、下位ビットが切り捨てられて、映像データＤ１(i,j,k) になる。さらに、変調処理部１３３は、前回から今回への階調遷移を強調するように、映像データＤ１(i,j,k) を補正する。これにより、最小の階調への階調遷移が要求されている場合であっても、画素の応答速度を向上可能な画像表示装置の駆動装置を実現できる。
〔第１２の実施形態〕
本実施形態に係る変調駆動処理部２１ｋには、図２３に示すように、第１１の実施形態の構成に加え、切り捨て回路１４５とフレームメモリ１３１および変調処理部１３３との間に、第２の実施形態のＦＲＣ回路３８と同様のＦＲＣ回路１４６が配置されている。
上記ＦＲＣ回路１４６は、第２の実施形態と同様に、切り捨て回路１４５の出力する映像データの最下位のビットを、映像データＤ(i,j,k) に応じて、予め定められたパターンで変化させた後、映像データＤ１(i,j,k) として出力している。上記パターンは、切り捨て回路１４６によって切り捨てられたビットの値とパターンの平均値とが一致するように設定されている。
上記構成では、第２の実施形態と同様に、ＦＲＣ回路１４６によって、切り捨て回路１４５の切り捨てたビットの値とパターンの平均値とが一致するようなパターンで、映像データＤ１(i,j,k) の最下位ビットが変化する。したがって、サブ画素ＳＰＩＸ(i,j) の輝度の平均値を、切り捨て回路１４５によって切り捨てられる前の映像データが示す輝度と一致させることができる。
なお、サブ画素ＳＰＩＸ(i,j) の応答速度が遅く、サブ画素ＳＰＩＸ(i,j) が補正映像データＤ２(i,j,k) の変動に追従して輝度を変更できない場合、サブ画素ＳＰＩＸ(i,j) の輝度の平均値は、上記所望の値にならないが、本実施形態に係る変調駆動処理部２１ｋでは、ＦＲＣ回路１４６によって変更されるビットが映像データＤ１(i,j,k) の最下位ビットであり、変調処理部１３３が前フレームＦＲ(k-1) から現フレームＦＲ(k) への階調遷移を強調している。したがって、変調駆動処理部２１ｋは、何ら支障なく、サブ画素ＳＰＩＸ(i,j) の輝度の平均値を上記所望の値に設定できる。
ここで、各サブ画素ＳＰＩＸ(i,j) の占有面積が極めて小さく、空間分解能および輝度分解能が、人間の視覚の限界近く、あるいは、限界以上に高い範囲に設定されている画素アレイ２ｊの場合、すなわち、画素の１つ１つを視認できない距離で見ることが想定されている画素アレイ２ｊの場合、ノイズ付加回路１４３によって、映像データＤ(i,j,k) よりも３ビット程度狭いビット幅で時系列的に固定のノイズを付加しても、ノイズパターンが画像表示装置の使用者に視認される虞はない。このような画像表示装置としては、例えば、１５インチのＸＧＡ（eXtended Graphic Arrauy ）ディスプレイなどが挙げられ、この場合のサブ画素ＳＰＩＸ(i,j) の間隔（精細度）は、３００μｍ程度に設定されている。
ところが、画素アレイ２ｊの空間分解能および輝度分解能が上記範囲を下回ると、時系列的に固定のノイズを付加する構成では、画素アレイ２ｊが表示している映像が特定の状況（例えば、特定の明るさや特定の動き）にあるときに、ノイズパターンが画像表示装置１ｋの使用者に視認される虞がある。このような画像表示装置としては、例えば、１５インチのＶＧＡディスプレイなどが挙げられる。
これに対して、本実施形態に係る変調駆動処理部２１ｋでは、ＦＲＣ回路１４６が映像データＤ１(i,j,k) の最下位ビットを変更している。したがって、このような画像表示装置に適用した場合であっても、使用者によるノイズパターンの視認を妨害でき、時系列的に固定のノイズを付加する場合と比較して、画像表示装置１ｋの見かけ上の表示品質を向上できる。
〔第１３の実施形態〕
ところで、上記第１１および第１２の実施形態では、ノイズ付加回路１４３が映像データＤ(i,j,*) へ付加するノイズが時系列的に固定されており、あるサブ画素ＳＰＩＸ(i,j) への映像データＤ(i,j,*) には、常時同一の値のノイズが付加される場合について説明した。これに対して、本実施形態では、第３の実施形態と同様に、ノイズ付加回路１４３が映像データＤ(i,j,*) へ付加するノイズを時系列的に変化する構成について説明する。なお、当該構成は、第１１および第１２の実施形態のいずれにも適用できるが、以下では、図１５を参照しながら、第１１の実施形態に適用した場合について説明する。
すなわち、本実施形態に係る変調駆動処理部２１ｍでは、ノイズ生成回路１４４に代えて、第３の実施形態に係るノイズ生成回路３５ｂと略同様のノイズ生成回路１４４ｍが設けられており、当該ノイズ生成回路１４４ｍは、時系列的に変化するノイズを生成している。
本実施形態に係る変調駆動処理部２１ｍでは、ノイズ付加回路１４３が映像データＤ(i,j,*) へ付加するノイズを時系列的に変化させている。したがって、第３の実施形態と同様に、以下のような画像表示装置、すなわち、画素アレイ２ｊの空間分解能および輝度分解能が人間の視覚の限界を大幅に下回り、１つ１つのサブ画素ＳＰＩＸ(i,j) が画像表示装置の使用者に視認されるような画像表示装置（例えば、２０インチのＶＧＡディスプレイや４０インチのＸＧＡディスプレイなど）に適用した場合であっても、使用者によるノイズパターンの視認を妨害でき、時系列的に固定のノイズを付加する場合と比較して、画像表示装置１ｍの見かけ上の表示品質を向上できる。
ところで、上記各実施形態に係る変調処理部１３３は、チラツキやノイズ感のない安定した静止画を表示するために、前フレームＦＲ(k-1) の映像データＤ０ａ(i,j,k-1) と現フレームＦＲ(k) の映像データＤ１(i,j,k) との差が予め定められたしきい値よりも小さい場合、階調遷移を強調せず、現フレームＦＲ(k) の映像データＤ１(i,j,k) をそのまま出力している。
この場合、上記しきい値は、ノイズの時系列変化の変動幅に合わせて設定される。より詳細には、しきい値は、ノイズの時系列変化の変動幅と同じか、あるいは、大きい値であって、しかも、階調遷移を強調しなくても、サブ画素ＳＰＩＸ(i,j) の応答速度不足による階調遷移の不足が使用者に視認されない程度に小さな値に設定される。一例として、上述した数値、すなわち、映像データＤｂ(i,j,k) が１０ビットで、ノイズの大きさが±７ビットであり、切り捨て回路１４５が２ビットを切り捨てる場合、上記しきい値は３２階調（＝２(7-2) ）に設定される。
このように、上記しきい値がノイズの時系列変化の変動幅と同じか、より大きな値に設定されている。したがって、静止画を表示している場合、ノイズによって映像データＤ１(i,j,k) が変動し、階調遷移が発生しても、変調処理部１３３は、当該階調遷移を強調せず、現フレームＦＲ(k) の映像データＤ１(i,j,k) をそのまま出力する。このように、第１３の実施形態に係る変調処理部１３３は、第３の実施形態と同様に、階調遷移がノイズデータの加算のみによって発生し得る階調遷移の場合に、階調遷移を強調せず、第１３の実施形態にＦＲＣ回路１４６を付加した構成における変調処理部１３３は、ノイズデータの加算と上記ＦＲＣ回路１４６による最下位ビットの変更とのみによって発生し得る階調遷移である場合に階調遷移を強調しない。したがって、ノイズに起因する階調遷移が強調されることはなく、以下の不具合、すなわち、ノイズに起因する階調遷移を強調した結果、ノイズパターンが使用者に視認されるという不具合の発生を防止できる。
また、本実施形態のように、ノイズ付加回路１４３が映像データＤ(i,j,*) へ付加するノイズを時系列的に変化させる場合、すなわち、第１１の実施形態よりも、短い距離（１つ１つのサブ画素ＳＰＩＸ(i,j) が画像表示装置の使用者に視認される距離）から見ることが想定される場合、ノイズ生成回路１４４が生成するノイズデータの絶対値の最大値は、３２階調以下に設定する方が望ましい。
〔第１４の実施形態〕
上記では、ノイズ生成回路が生成するノイズの最大値が一定の場合を例にして説明したが、本実施形態では、入力端子Ｔ１に入力される映像データＤ(i,j,k) の示す階調によって、ノイズの最大値を変更する構成について説明する。なお、当該構成は、第１１ないし第１３のいずれの実施形態にも適用できるが、以下では、図２４を参照しながら、第１１の実施形態に適用した場合について説明する。
すなわち、本実施形態に係る変調駆動処理部２１ｎでは、図１１に示すノイズ生成回路１４４に代えて、第４の実施形態に係るノイズ生成回路３５ｃと同様のノイズ生成回路１４４ｎが設けられており、当該ノイズ生成回路１４４ｎは、出力するノイズデータの大きさを変更できる。さらに、第４の実施形態と同様に、映像データＤ(i,j,k) の表示階調レベルを検出し、検出結果に応じた大きさのノイズを出力するように、上記ノイズ生成回路１４４ｎへ指示する階調判定部３９が設けられている。
上記構成では、第４の実施形態と同様に、ブロック内の映像データＤの平均値が高い場合、すなわち、平均値が低いときに比べて、ノイズの相対的な大きさが小さくなるため、ノイズの大きさを大きくしても、使用者にノイズパターンが認識され難い場合には、ノイズの最大値を大きく設定する。一方、映像データＤの平均値が低い場合、すなわち、平均値が高いときと比較して、ノイズの相対的な大きさが大きいため、ノイズの大きさを小さくしないと、使用者にノイズパターンが認識される虞がある場合には、ノイズの最大値を小さく設定する。この結果、第４の実施形態と同様に、ブロックの輝度の平均値がいずれの値であっても、その値に適した値に、ノイズの最大値を設定でき、ノイズの最大値が固定の場合よりも表示品質の高い画像表示装置１ｎを実現できる。
なお、上記第１１〜第１４の実施形態では、第１〜第１０の実施形態とは異なり、変調処理部１３３がフレームメモリ１３１に格納された前フレームＦＲ(k-1) の映像データ映像データＤ０(i,j,k-1) を参照して、現フレームから前フレームへの階調遷移を強調するように、上記現フレームＦＲ(k) の映像データを補正し、補正後の映像データＤ２(i,j,k) を補正映像信号ＤＡＴ２として出力する構成について説明したが、第１１〜第１４の実施形態のように、γ変換回路１４１および階調変換回路１４２を有する構成であっても、図２５に示すように、第１〜第１０の実施形態と同様に、前フレーム階調補正回路（３７〜３７ｉ）を設けると共に、変調処理部１３３が、前フレーム階調補正回路の出力する補正後の前フレーム映像信号ＤＡＴ０ａと現フレーム映像信号ＤＡＴとを参照して、補正映像信号ＤＡＴ２を生成してもよい。なお、図２５では、一例として、第１１の実施形態に第１の実施形態を組み合わせた構成を例示しており、図２５に示す変調駆動処理部２１ｐには、図１５に示す構成に加えて、前フレーム階調補正回路３７と同様の前フレーム階調補正回路１３７ｐが設けられている。また、変調駆動処理部２１ｐでは、フレームメモリ１３１および制御回路１３２に代えて、フレームメモリ３１および制御回路３２と同様のフレームメモリ１３１ｐおよび制御回路１３２ｐが設けられており、制御回路１３２ｐは、制御回路３２と同様に、フレームメモリ１３１ｐから、前々フレームＦＲ(k-2) の映像データＤ００(i,j,k-2) を読み出し、前々フレーム映像信号ＤＡＴ００として出力できる。
当該構成では、第１１の実施形態と同様に、γ変換回路１４１および階調変換回路１４２による階調補正によって、画素の応答速度を向上させることができる。また、第１の実施形態と同様に、前フレーム階調補正回路１３７ｐによって補正された前フレーム映像信号ＤＡＴ０ａに基づいて、変調処理部１３３が階調遷移が強調されるので、白光りおよび黒沈みの発生を防止でき、画像表示装置１の表示品質を向上できる。
なお、上記各実施形態では、垂直配向モードかつノーマリブラックモードの液晶セルを表示素子として用いた場合を例にして説明したが、これに限るものではない。応答速度が遅く、階調遷移を強調するように変調して駆動したとしても、前々回から前回への階調遷移において、実際の階調遷移と、所望の階調遷移とに差が発生する表示素子であれば、略同様の効果が得られる。
ただし、垂直配向モードかつノーマリブラックモードの液晶セルは、ディケイの階調遷移に対する応答速度がライズの場合に比べて遅く、階調遷移を強調するように変調して駆動したとしても、前々回から前回へのディケイの階調遷移において、実際の階調遷移と、所望の階調遷移とに差が発生しやすく、白光りが発生しやすい。したがって、上記実施形態の構成によって、白光りの発生を防止すると特に好適である。
また、上記各実施形態では、変調駆動処理部を構成する各部材がハードウェアのみで実現されている場合を例にして説明したが、これに限るものではない。各部材の全部または一部を、上述した機能を実現するためのプログラムと、そのプログラムを実行するハードウェア（コンピュータ）との組み合わせで実現してもよい。一例として、画像表示装置１に接続されたコンピュータが、画像表示装置１を駆動する際に使用されるデバイスドライバとして、変調駆動処理部（２１〜２１ｐ）を実現してもよい。また、画像表示装置１に内蔵あるいは外付けされる変換基板として、変調駆動処理部が実現され、ファームウェアなどのプログラムの書き換えによって、当該変調駆動処理部を実現する回路の動作を変更できる場合には、当該ソフトウェアが記録された記録媒体を配布したり、当該ソフトウェアを通信路を介して伝送するなどして、当該ソフトウェアを配布し、上記ハードウェアに、そのソフトウェアを実行させることによって、当該ハードウェアを、上記各実施形態の変調駆動処理部として動作させてもよい。
これらの場合は、上述した機能を実行可能なハードウェアが用意されていれば、当該ハードウェアに、上記プログラムを実行させるだけで、上記各実施形態に係る変調駆動処理部を実現できる。
より詳細に説明すると、ソフトウェアを用いて実現する場合、ＣＰＵ、あるいは、上述した機能を実行可能なハードウェアなどからなる演算手段が、ＲＯＭやＲＡＭなどの記憶装置に格納されたプログラムコードを実行し、図示しない入出力回路などの周辺回路を制御することによって上記各実施形態に係る変調駆動処理部２１〜２１ｐを実現できる。
この場合、処理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処理を行うプログラムコードを実行する上記演算手段とを組み合わせても実現することもできる。さらに、上記各部材のうち、ハードウェアとして説明した部材であっても、処理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処理を行うプログラムコードを実行する上記演算手段とを組み合わせても実現することもできる。なお、上記演算手段は、単体であってもよいし、装置内部のバスや種々の通信路を介して接続された複数の演算手段が共同してプログラムコードを実行してもよい。
上記演算手段によって直接実行可能なプログラムコード自体、または、後述する解凍などの処理によってプログラムコードを生成可能なデータとしてのプログラムは、当該プログラム（プログラムコードまたは上記データ）を記録媒体に格納し、当該記録媒体を配付したり、あるいは、上記プログラムを、有線または無線の通信路を介して伝送するための通信手段で送信したりして配付され、上記演算手段で実行される。
なお、通信路を介して伝送する場合、通信路を構成する各伝送媒体が、プログラムを示す信号列を伝搬し合うことによって、当該通信路を介して、上記プログラムが伝送される。また、信号列を伝送する際、送信装置が、プログラムを示す信号列により搬送波を変調することによって、上記信号列を搬送波に重畳してもよい。この場合、受信装置が搬送波を復調することによって信号列が復元される。一方、上記信号列を伝送する際、送信装置が、デジタルデータ列としての信号列をパケット分割して伝送してもよい。この場合、受信装置は、受信したパケット群を連結して、上記信号列を復元する。また、送信装置が、信号列を送信する際、時分割／周波数分割／符号分割などの方法で、信号列を他の信号列と多重化して伝送してもよい。この場合、受信装置は、多重化された信号列から、個々の信号列を抽出して復元する。いずれの場合であっても、通信路を介してプログラムを伝送できれば、同様の効果が得られる。
ここで、プログラムを配付する際の記録媒体は、取外し可能である方が好ましいが、プログラムを配付した後の記録媒体は、取外し可能か否かを問わない。また、上記記録媒体は、プログラムが記憶されていれば、書換え（書き込み）可能か否か、揮発性か否か、記録方法および形状を問わない。記録媒体の一例として、磁気テープやカセットテープなどのテープ、あるいは、フロッピー（登録商標）ディスクやハードディスクなどの磁気ディスク、または、ＣＤ−ＲＯＭや光磁気ディスク（ＭＯ）、ミニディスク（ＭＤ）やデジタルビデオディスク（ＤＶＤ）などのディスクが挙げられる。また、記録媒体は、ＩＣカードや光カードのようなカード、あるいは、マスクＲＯＭやＥＰＲＯＭ、ＥＥＰＲＯＭまたはフラッシュＲＯＭなどのような半導体メモリであってもよい。あるいは、ＣＰＵなどの演算手段内に形成されたメモリであってもよい。
なお、上記プログラムコードは、上記各処理の全手順を上記演算手段へ指示するコードであってもよいし、所定の手順で呼び出すことで、上記各処理の一部または全部を実行可能な基本プログラム（例えば、オペレーティングシステムやライブラリなど）が既に存在していれば、当該基本プログラムの呼び出しを上記演算手段へ指示するコードやポインタなどで、上記全手順の一部または全部を置き換えてもよい。
また、上記記録媒体にプログラムを格納する際の形式は、例えば、実メモリに配置した状態のように、演算手段がアクセスして実行可能な格納形式であってもよいし、実メモリに配置する前で、演算手段が常時アクセス可能なローカルな記録媒体（例えば、実メモリやハードディスクなど）にインストールした後の格納形式、あるいは、ネットワークや搬送可能な記録媒体などから上記ローカルな記録媒体にインストールする前の格納形式などであってもよい。また、プログラムは、コンパイル後のオブジェクトコードに限るものではなく、ソースコードや、インタプリトまたはコンパイルの途中で生成される中間コードとして格納されていてもよい。いずれの場合であっても、圧縮された情報の解凍、符号化された情報の復号、インタプリト、コンパイル、リンク、または、実メモリへの配置などの処理、あるいは、各処理の組み合わせによって、上記演算手段が実行可能な形式に変換可能であれば、プログラムを記録媒体に格納する際の形式に拘わらず、同様の効果を得ることができる。
以上のように、本発明に係る画像表示装置（１）の駆動装置（２１〜２１ｉ）は、各画素（サブ画素ＳＰＩＸ(1,1)…）の今回の階調を示す第１階調データが入力される入力端子（Ｔ１）と、上記入力端子へ入力される各第１階調データに、ノイズデータを加算し、さらに、予め定められたビット幅の下位ビットを丸めて、第２階調データを生成するノイズ付加手段（３４・３６）と、互いに同じ色で互いに隣接する画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成して、上記ノイズ付加手段へ与えるノイズ生成手段（３５〜３５ｃ）と、各画素の今回の第２階調データを次回まで記憶する記憶手段（フレームメモリ３１）と、当該記憶手段から読み出した前回の第２階調データから、今回の第２階調データへの階調遷移を強調するように、今回の第２階調データを補正する第１補正手段（変調処理部３３）とを備えている。なお、上記ノイズ付加手段による丸め処理は、切り捨て処理であってもよいし、切り上げ処理であってもよい。また、１０進数の場合の四捨五入処理（２進数の場合の０捨１入処理）のように、予め定められたしきい値を超えるか否かによって、切り捨てるか切り上げるかを選択する処理であってもよい。
ただし、これらの丸め処理のうち、切り捨て処理であれば、上位の桁を変更する必要がない。したがって、処理の簡略化が求められる場合、上記ノイズ付加手段は、切り捨てによって第２階調データを生成する方が望ましい。
上記構成において、入力端子へ、各画素の今回の階調を示す第１階調データが入力されると、ノイズ付加手段は、入力端子へ入力される第１階調データに、ノイズデータを加算し、さらに、下位ビットを丸めて、第２階調データを生成する。ノイズ付加手段によって生成された各画素の今回の第２階調データは、次回まで記憶手段に記憶されており、第１補正手段は、記憶手段から読み出した前回の第２階調データと、ノイズ付加手段から入力される今回の第２階調データとに基づいて、前回から今回への階調遷移を強調するように、今回の第２階調データを補正する。
当該構成では、記憶手段に記憶される第２階調データは、下位ビットの丸め処理によって第１階調データよりもビット幅が短く設定されている。したがって、記憶手段に必要な記憶容量を削減できる。また、ノイズ付加手段以降の回路（記憶手段および第１補正手段など）が処理する階調データのビット幅が削減されているので、これらの回路の回路規模および演算量を削減できると共に、これらの回路を接続するための配線の数および配線の占有面積を削減できる。さらに、上記ノイズ生成手段は、互いに同じ色で互いに隣接する画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるようなノイズデータを生成しているので、以下の構成、すなわち、第１階調データの下位ビットを単に切り捨てて第２階調データを生成した結果、各画素に表示される映像に擬似輪郭が発生する構成と異なり、擬似輪郭が発生しない。この結果、第２階調データのビット幅が第１階調データよりも短くなっているにも拘わらず、各画素に表示される映像の表示品質を、第１階調データを表示した場合と見かけ上相違しない程度に保つことができる。
また、第１補正手段によって前回から今回への階調遷移が強調されているので、画素の応答速度を向上できる。ここで、ノイズ付加手段を第１補正手段の後段に設けた場合、階調遷移強調後のデータにノイズが付加されるため、階調遷移を強調し過ぎて、画素の輝度が不所望に増大し、白光りとして画像表示装置の使用者に視認されたり、階調遷移を十分に強調できずに、画素の輝度が不所望に低下して、黒沈みとして視認される虞がある。ところが、上記構成では、上記第１補正手段は、ノイズ付加手段の後段に配置されているので、第１補正手段をノイズ付加手段の前段に配置した場合と異なり、ノイズ付加に起因する白光りや黒沈みを発生させることなく、画素の応答速度を向上できる。
これらの結果、各画素に表示される映像の表示品質を見かけ上低下させることなく、画素の応答速度を向上可能で、しかも、回路規模および演算量の削減が可能な画像表示装置の駆動装置を実現できる。
また、上記構成に加えて、上記ノイズ生成手段は、同じ画素への第１階調データに、毎回同じ大きさのノイズデータが加算されるようにノイズデータを生成してもよい。
上記構成によれば、同じ画素への第１階調データの大きさが時系列的に固定されているので、静止画を表示しているとき、各画素への第１階調データにノイズデータが加算されているにも拘わらず、上記各画素への第１補正手段の出力は、毎回同じ値になる。この結果、画像表示装置は、ノイズデータの付加に起因するチラツキやノイズ感のない安定した静止画を表示できる。
また、上記構成に加えて、上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から３２階調の範囲の値に設定されていると共に、上記ノイズ付加手段、ノイズ生成手段、記憶手段および第１補正手段は、ＲＧＢの色毎に設けられていてもよい。
当該構成では、上記駆動装置によって駆動される画像表示装置を、１画素を単独で視認できない距離から見た場合、上記ノイズデータの付加によって、ある画素と、それに隣接する画素との間に発生する輝度の差を、各画素の輝度の５％以内に抑えることができる。また、第１階調データによって指示された画素の輝度と、補正手段の出力によって制御された画素の輝度との差も、各輝度の５％以内に抑えることができる。したがって、カラー表示可能で、しかも、特に表示品質の高い画像表示装置を実現できる。
また、同じ画素への第１階調データの大きさを時系列的に固定する構成に代えて、上記ノイズ生成手段は、同じ画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるようにノイズデータを生成してもよい。
当該構成では、同じ画素への第１階調データに加算されるノイズデータが時系列的に変化する。したがって、１つ１つの画素を十分識別可能な距離から見ることが想定され、ノイズが時系列的に固定されていると、ノイズパターンとして認識される画像表示装置であっても、ノイズデータの時系列的な変化によって、使用者によるノイズパターンの認識を妨げることができる。この結果、このような画像表示装置を駆動する場合に好適な駆動装置を実現できる。
また、上記構成に加えて、上記第１補正手段は、前回の第２階調データと今回の第２階調データとの差が、ノイズデータの加算のみによって発生し得る差である場合、今回の第２階調データの補正を停止してもよい。
当該構成において、上記第１補正手段は、前回の第２階調データと今回の第２階調データとの差が、ノイズデータの加算のみによって発生し得る差である場合、今回の第２階調データの補正を停止する。したがって、ノイズデータによって発生した階調遷移を第１補正手段が強調した結果、ノイズパターンが視認されやすくなるという不具合の発生を防止できる。
さらに、上記構成に加えて、上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から８階調の範囲の値に設定されていると共に、上記ノイズ付加手段、ノイズ生成手段、記憶手段および第１補正手段は、ＲＧＢの色毎に設けられていてもよい。
当該構成では、ノイズデータの絶対値の最大値が上記範囲に設定されているので、上記駆動装置によって駆動される画像表示装置を１画素を単独で視認できる距離から見た場合、上記ノイズデータの付加によって、ある画素と、それに隣接する画素との間に発生する輝度の差、並びに、第１階調データによって指示された画素の輝度と、補正手段の出力によって制御された画素の輝度との差の双方を、各画素の輝度の５％以内に抑えることができる。したがって、カラー表示可能で、しかも、特に表示品質の高い画像表示装置を実現できる。
また、ノイズデータが時系列的に変化するか否かに拘わらず、上記構成に加えて、同じ画素への第２階調データを平均した階調が、上記ノイズ付加手段によって下位ビットが丸められる前の階調になるように、予め設定されたパターンで各第２階調データの最下位ビットを変化させる最下位ビット制御手段（フレーム・レート・コントロール回路３８）を備えていてもよい。
当該構成では、静止画を表示する場合であっても、第２階調データが時系列的に変化する。したがって、表示される映像の明るさや動きによって１画素を単独で視認できるか否かが変化する程度の距離から見ることが想定され、静止画を表示する際に第２階調データが時系列的に固定されていると映像によってはノイズパターンが認識される虞のある画像表示装置において、使用者によるノイズパターンの認識を妨げることができる。また、第２階調データの変化は、最下位ビットに制限されており、しかも、同じ画素への第２階調データを平均した階調が、上記ノイズ付加手段によって下位ビットが丸められる前の階調になるように制御されるので、第２階調データが時系列的に変化しているにも拘わらず、各画素に表示される映像の表示品質の見かけ上の劣化を防止できる。これらの結果、上記画像表示装置を駆動する場合に好適な駆動装置を実現できる。
さらに、上記構成に加えて、上記第１補正手段は、前回の第２階調データと今回の第２階調データとの差が、ノイズデータの加算と上記最下位ビット制御手段による最下位ビットの変更とのみによって発生し得る差である場合、今回の第２階調データの補正を停止してもよい。
上記構成において、上記第１補正手段は、前回の第２階調データと今回の第２階調データとの差が、ノイズデータの加算と上記最下位ビット制御手段による最下位ビットの変更とのみによって発生し得る差である場合、今回の第２階調データの補正を停止する。したがって、ノイズ付加手段および最下位ビット制御手段によって発生した階調遷移を第１補正手段が強調した結果、ノイズパターンが視認されやすくなるという不具合の発生を防止できる。
また、上記構成に加えて、上記画素は、複数の領域に分割されており、各領域内に含まれる複数の画素への第１階調データを平均し、平均値が高い場合は、低い場合よりもノイズの絶対値の最大値が大きくなるように、上記ノイズ生成手段を制御するノイズ量制御手段（階調判定部３９）を備えていてもよい。
ここで、第１階調データに付加されるノイズデータが大き過ぎると、ノイズパターンが画像表示装置の使用者に視認されやすくなり、ノイズデータが小さすぎると、擬似輪郭が発生して各画素に表示される映像の表示品質が劣化してしまう。また、ノイズパターンの視認のされやすさは、映像の明るさによって異なっており、ノイズデータの絶対値の最大値が一定とすると、階調が低い場合、すなわち、より低い輝度が指示されている場合は、階調が高い場合よりも、ノイズデータの相対的な大きさが大きくなるので、ノイズパターンが視認されやすくなってしまう。この結果、上記最大値を固定する場合は、映像が明るいときと暗いときとの双方で支障がないように、上記最大値を設定せざるを得ず、いずれのときにも最適な値に設定することができない。
これに対して、上記構成では、ノイズ生成手段によって生成されるノイズデータの絶対値の最大値が、第１階調データの平均値によって変更される。したがって、上記最大値が固定の場合と比較して、現在表示中の映像に、より適した値に上記最大値を設定でき、表示品質の高い画像表示装置を実現できる。
また、上記では、各領域内に含まれる複数の画素への第１階調データを平均し、その平均値に基づいて、上記最大値を設定している。したがって、ある画素へ指示された階調が周囲の画素の階調と大きく異なっているにも拘わらず、当該画素への階調を基準にして上記最大値を設定した結果、ノイズパターンが視認されやすくなるという不具合の発生を防止できる。
さらに、上記構成に加えて、上記入力端子へ入力される第１階調データからなる映像信号は、映像を複数の小ブロックに分割し、各小ブロック単位で符号化された映像信号であり、上記領域は、当該小ブロックと一致していることを特徴としている。
当該構成では、上記領域が、映像信号を符号化する際の単位（映像として一体として扱われるサイズ、あるいは、符号化の単位であるためノイズが目立ちやすいサイズ）と一致している。したがって、映像信号をスケール変換して表示する場合（例えば、高精細な液晶表示装置に元信号を拡大して表示する場合など）であっても、上記不具合の発生を防止できる。
また、上記構成に加えて、上記記憶手段は、今回の第２階調データに加えて、前回の第２階調データも次回まで記憶すると共に、上記記憶手段が記憶した前々回および前回の第２階調データの組み合わせが予め定められた組み合わせの場合、上記第１補正手段が参照する前回の第２階調データを、前々回の第２階調データに近づくように補正する第２補正手段（前フレーム階調補正回路３７〜３７ｉ）を含んでいてもよい。
上記構成では、前々回および前回の第２階調データの組み合わせが予め定められた組み合わせの場合、上記第１補正手段が参照する前回の第２階調データは、前々回の第２階調データに近づくように補正される。したがって、前々回から前回への階調遷移が予め定められた階調遷移の場合、第２補正手段による補正がない場合と比較して、第１補正手段による補正量を抑えることができる。
この結果、例えば、前々回から今回への階調遷移が、ディケイ→ライズの場合あるいはライズ→ディケイの場合のように、第１補正手段にて通常と同様の補正が行われると、以下の現象、すなわち、前々回から前回への階調遷移における画素の応答不足と、第１補正手段での階調遷移強調との相乗効果によって、今回の画素の階調が今回の第２階調データの示す階調と大きく異なり、白光りや黒沈みが発生するという現象が発生する場合であっても、第１補正手段の補正量を抑えることによって、当該現象の発生を抑制でき、画像表示装置の表示品質を向上できる。また、上記記憶手段が第１補正手段にて補正される前の第２階調データを記憶しているので、補正後の第２階調データを記憶する構成とは異なり、第１補正手段の補正に起因する誤差が重畳、累積されることがない。したがって、比較的回路規模が小さく、補正のための演算の精度が低い回路によって、上記第１おおよび第２補正手段を実施したとしても、画素の階調制御が発散したり、振動したりすることがない。これらの結果、比較的小さな回路規模で、表示品質のよい画像表示装置を実現できる。
また、上記記憶手段が次回まで記憶する前回の第２階調データは、今回の第２階調データと同じビット幅であってもよいが、回路規模の縮小が特に求められる場合には、上記構成に加えて、上記記憶手段が今回の第２階調データおよび前回の第２階調データを記憶する前に、当該両第２階調データの少なくとも一方の下位ビットを丸めて、両第２階調データのビット幅の合計が、予め定められた設定値になるように制限するビット幅調整手段（制御回路３２ｇ・３２ｉ）を備えていてもよい。当該構成では、上記記憶手段が記憶する両第２階調データの合計値が制限されているので、全てを記憶する場合よりも回路規模を縮小できる。なお、上述したように丸め処理としては、種々の丸め処理が考えられるが、処理の簡略化が求められる場合、上記ビット幅調整手段は、切り捨てによって、両第２階調データのビット幅の合計を制限する方が望ましい。
さらに、上記構成に加えて、上記ビット幅調整手段は、映像の種類および温度の少なくとも一方に応じて、上記設定値のうち、次回まで記憶される前回の第２階調データのビット幅が占める割合を変更してもよい。
ここで、上記設定値が今回の第２階調データのビット幅の２倍よりも小さな値に制限されている場合、上記設定値において、前々回の第２階調データのビット幅が占める割合を増大させ過ぎると、補正後の前回の第２階調データに対して、前々回の第２階調データの影響をより正確に反映できる一方で、前回の第２階調データの影響を正確に反映させることができなくなってしまう。したがって、設定値において、前々回の第２階調データのビット幅が占める割合は、両第２階調データの影響に応じた適切な値に設定することが望まれる。一方、動きの速い映像が入力される場合の方が、前々回の映像データの影響を受けやすいので、映像の種類が変化して、期待される動きの速さが変化すると、上記割合の適切な値が変化してしまう。同様に、温度が変化すると画素の応答速度が変化するので、上記割合の適切な値が変化する。
これに対して、上記構成では、映像の種類および温度の少なくとも一方に応じて、上記設定値のうち、前々回の第２階調データとして読み出される第２階調データのビット幅の占める割合が変更されるので、映像の種類や温度に拘わらず、上記割合を適切な値に保ち続けることができる。この結果、画像表示装置の表示品質を高いレベルに維持し続けることができる。
ところで、上記画像表示装置の駆動装置は、ハードウェアで実現してもよいし、プログラムをコンピュータに実行させて実現してもよい。すなわち、本発明に係るプログラムは、上記各手段としてコンピュータを動作させるプログラムである。また、上記プログラムは、上記各手段によって実行される工程と同様の工程（画像表示装置の駆動方法の各工程）をコンピュータに実行させるプログラムであってもよい。さらに、本発明に係る記録媒体には、上記プログラムが記録されている。これらのプログラムが上記コンピュータで実行されると、当該コンピュータは、上記画像表示装置の駆動装置として動作する。なお、上記プログラムが記録媒体に格納されることによって、蓄積や配布できるようになる。
また、上記プログラムは、コンピュータデータ信号によって表現することもできる。例えば、コンピュータは、コンピュータデータ信号を埋め込んだ信号（例えば、搬送波、同期信号、あるいは、他の信号）を受け取り、コンピュータデーター信号によって表されたプログラムを実行すれば、当該コンピュータは、上述の各画像表示装置の駆動装置として動作できる。
したがって、当該画像表示装置の駆動装置と同様に、各画素に表示される映像の表示品質を見かけ上低下させることなく、画素の応答速度を向上可能で、しかも、回路規模および演算量の削減が可能な画像表示装置の駆動装置を実現できる。
また、本発明に係る画像表示装置は、上記各駆動装置を備えていることを特徴としている。さらに、本発明に係るテレビジョン受像機は、当該画像表示装置を備えていることを特徴としている。
当該構成の画像表示装置およびテレビジョン受像機は、上記駆動装置を備えているので、各画素に表示される映像の表示品質を見かけ上低下させることなく、画素の応答速度を向上可能で、しかも、回路規模および演算量を削減できる。
一方、本発明に係る画像表示装置（１）の駆動装置（２１ｊ〜２１ｐ）は、以上のように、各画素（サブ画素ＳＰＩＸ(1,1) …）の今回の階調を示す第１階調データを、そのγ特性よりも大きなγ特性を持った第２階調データに変換する階調変換手段（１４２）と、各画素の今回の第２階調データを次回まで記憶する記憶手段（フレームメモリ１３１）と、当該記憶手段から読み出した前回の第２階調データから、今回の第２階調データへの階調遷移を強調するように、今回の第２階調データを補正する補正手段（変調処理部１３３）とを備え、上記第１階調データの変換によって取り得る第２階調データの下限値は、第２階調データが表現可能な数値範囲の下限値よりも大きな値に設定されている。
上記構成では、補正手段が前回から今回への階調遷移を強調するように、今回の第２階調データを補正しているので、画素の応答速度を向上できる。加えて、上記構成では、第１階調データは、階調変換手段によって、より大きなγ特性の第２階調データへ変換される。また、上記第１階調データの変換によって取り得る第２階調データの下限値は、第２階調データが表現可能な数値範囲の下限値よりも大きな値に設定されている。
これにより、第２階調データを表示する画素が第２階調データの示す階調を表示する際に黒く潰れる階調は、γ変換しない構成と比較して多くなる。また、それらの第２階調データのうち、最小ではない第２階調データが、第１階調データの下限値（黒レベル）に対応している。したがって、補正手段は、当該第２階調データよりも低い階調の第２階調データを、階調遷移強調のために使用でき、画素の応答速度を向上させることができる。
さらに、上記構成に加えて、上記第２階調データのビット幅は、第１階調データのビット幅よりも広く設定されていてもよい。また、上記構成に加えて、上記第１階調データのビット幅は、８ビットであり、上記第２階調データのビット幅は、１０ビットであってもよい。これらの構成では、第２階調データのビット幅が第１階調データのビット幅よりも広く設定されているので、階調変換手段は、より高精度にγ変換できる。
また、上記構成に加えて、上記第２階調データを記憶手段および補正手段へ入力する前に、ノイズデータを加算し、さらに、予め定められたビット幅の下位ビットを丸めるノイズ付加手段と、互いに同じ色で互いに隣接する画素への第２階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成して、上記ノイズ付加手段へ与えるノイズ生成手段とを備えていてもよい。さらに、上記構成に加えて、上記第１階調データのビット幅は、８ビットであり、上記第２階調データのビット幅は、１０ビットであり、上記下位ビットのビット幅は、２ビットであってもよい。なお、上述したように上記ノイズ付加手段による丸め処理としては、種々の丸め処理が考えられるが、処理の簡略化が求められる場合には、上記ノイズ付加手段は、切り捨てによって第２階調データを生成する方が望ましい。
これらの構成では、記憶手段に記憶される第２階調データは、下位ビットの丸め処理によって階調変換手段が生成した第２階調データよりもビット幅が短く設定されている。したがって、記憶手段に必要な記憶容量を削減できる。また、ノイズ付加手段以降の回路（記憶手段および補正手段など）が処理する階調データのビット幅が削減されているので、これらの回路の回路規模および演算量を削減できると共に、これらの回路を接続するための配線の数および配線の占有面積を削減できる。さらに、上記ノイズ生成手段は、互いに同じ色で互いに隣接する画素への第２階調データに加算されるノイズデータ同士がランダムな大きさになるようなノイズデータを生成しているので、以下の構成、すなわち、第２階調データの下位ビットを単に切り捨てた結果、各画素に表示される映像に擬似輪郭が発生する構成と異なり、擬似輪郭が発生しない。この結果、記憶手段に記憶される第２階調データのビット幅が、階調変換手段によって生成される第２階調データよりも短くなっているにも拘わらず、各画素に表示される映像の表示品質を、丸めない場合と見かけ上相違しない程度に保つことができる。
なお、ノイズ付加手段を補正手段の後段に設けた場合、階調遷移強調後のデータにノイズが付加されるため、階調遷移を強調し過ぎて、画素の輝度が不所望に増大し、白光りとして画像表示装置の使用者に視認されたり、階調遷移を十分に強調できずに、画素の輝度が不所望に低下して、黒沈みとして視認される虞がある。ところが、上記構成では、上記補正手段は、ノイズ付加手段の後段に配置されているので、補正手段をノイズ付加手段の前段に配置した場合と異なり、ノイズ付加に起因する白光りや黒沈みを発生させることなく、画素の応答速度を向上できる。
これらの結果、各画素に表示される映像の表示品質を見かけ上低下させることなく、しかも、回路規模および演算量を削減できる。
ところで、上記画像表示装置の駆動装置は、ハードウェアで実現してもよいし、プログラムをコンピュータに実行させて実現してもよい。すなわち、本発明に係るプログラムは、上記各手段としてコンピュータを動作させるプログラムである。また、上記プログラムは、上記各手段によって実行される工程と同様の工程（画像表示装置の駆動方法の各工程）をコンピュータに実行させるプログラムであってもよい。さらに、本発明に係る記録媒体には、上記プログラムが記録されている。これらのプログラムが上記コンピュータで実行されると、当該コンピュータは、上記画像表示装置の駆動装置として動作する。なお、上記プログラムが記録媒体に格納されることによって、蓄積や配布できるようになる。
また、上記プログラムは、コンピュータデータ信号によって表現することもできる。例えば、コンピュータは、コンピュータデータ信号を埋め込んだ信号（例えば、搬送波、同期信号、あるいは、他の信号）を受け取り、コンピュータデーター信号によって表されたプログラムを実行すれば、当該コンピュータは、上述の各画像表示装置の駆動装置として動作できる。
したがって、当該画像表示装置の駆動装置と同様に、画素の応答速度を向上可能な画像表示装置の駆動装置を実現できる。
また、本発明に係る画像表示装置は、上記各駆動装置を備えていることを特徴としている。さらに、本発明に係るテレビジョン受像機は、当該画像表示装置を備えていることを特徴としている。
当該構成の画像表示装置およびテレビジョン受像機は、上記駆動装置を備えているので、画素の応答速度を向上できる。
なお、上記では、記憶手段へ格納する前に丸め処理を行う構成について説明したが、格納する前に丸め処理を行う代わりに、記憶手段が、記憶すべきデータを、公知の圧縮技術を用いて圧縮して記憶すると共に、第１補正手段または補正手段が、補正後の映像データを出力する前に、丸め処理してもよい。
例えば、図１または図１５の構成を例にすると、切り捨て回路（３６・１４５）が削除され、メモリ制御回路（３２・１３２）が入力されたデータを圧縮してフレームメモリ（３１・１３１）へ格納すると共に、当該フレームメモリからのデータを伸長して出力する。また、変調処理部（３３・１３３）は、補正後の映像データを丸め処理した後で、補正映像データＤ２(i,j,k) として出力する。
当該構成でも、第１補正手段または補正手段による補正処理よりも前にノイズが付加されているので、ノイズ付加に起因する白光りや黒沈みを発生させることなく、画素の応答速度を向上できる。
また、圧縮処理によって記憶手段に格納されるデータが圧縮されているので、記憶手段に必要な記憶容量を削減できる。さらに、第１補正手段または補正手段によって丸め処理が行われているので、第１補正手段または補正手段よりも後段の回路（例えば、画像表示装置１のパネル１１のデータ信号線駆動回路３など）が処理する必要のある映像データのビット幅を削減できる。また、ノイズが付加された後で、丸め処理が行われているので、単に、切り捨てる構成と異なり、擬似輪郭の発生を抑制できる。
これらの結果、各画素に表示される映像の表示品質を見かけ上低下させることなく、画素の応答速度を向上可能で、しかも、回路規模および演算量の削減が可能な画像表示装置の駆動装置を実現できる。
ただし、上記各実施形態のように、より前段の手段（ノイズ付加手段など）で丸めた方が、より回路規模を削減できる。
本発明によれば、各画素に表示される映像の表示品質を見かけ上低下させることなく、画素の応答速度を向上可能で、しかも、構成が簡単な画像表示装置の駆動装置、あるいは、最小の階調への階調遷移が要求されている場合であっても、画素の応答速度を向上可能な画像表示装置の駆動装置を実現できるので、テレビジョン受像機の駆動装置をはじめとして、種々の画像表示装置の駆動装置として、好適に使用できる。
本発明の実施形態を示すものであり、画像表示装置の変調駆動処理部の要部構成を示すブロック図である。 上記画像表示装置の要部構成を示すブロック図である。 上記画像表示装置に設けられた画素の構成例を示す回路図である。 画素の表示階調をｘ階調だけ増加したときに、画素の透過率が、周囲の輝度を基準に何％だけ増加するかを示す図面である。 画素の表示階調をｘ階調だけ増加したときに、本来の透過率を基準に何％だけ増加するかを示す図面である。 上記変調駆動処理部の動作を示すものであり、前々回から今回への階調遷移がディケイ→ライズの場合の実際の輝度レベルを示すタイミングチャートである。 上記変調駆動処理部の動作を示すものであり、前々回から今回への階調遷移がライズ→ディケイの場合の実際の輝度レベルを示すタイミングチャートである。 前々フレームの映像データと前フレームの映像データとの組み合わせで表現される領域と計算エリアとの関係を示す図面である。 上記変調駆動処理部に設けられたルックアップテーブルの内容を示す図面である。 本発明のさらに他の実施形態を示すものであり、変調駆動処理部の要部構成を示すブロック図である。 本発明の別の実施形態を示すものであり、変調駆動処理部の要部構成を示すブロック図である。 本発明の他の実施形態を示すものであり、上記変調駆動処理部に設けられたルックアップテーブルの内容を示す図面である。 本発明のまた別の実施形態を示すものであり、変調駆動処理部の要部構成を示すブロック図である。 本発明のさらに他の実施形態を示すものであり、変調駆動処理部の要部構成を示すブロック図である。 本発明の別の実施形態を示すものであり、変調駆動処理部の要部構成を示すブロック図である。 上記変調駆動処理部に設けられた階調変換回路の動作を示すものであり、階調変換前の数値範囲と変換後の数値範囲との関係を示す図である。 上記変調駆動処理部に設けられたγ変換回路の動作を示すものであり、変換前と変換後のγ特性を示す図である。 上記画像表示装置の画素アレイに用いられる液晶セルの電圧−透過率特性を示すグラフである。 比較例を示すものであり、画像表示装置のデータ信号線駆動回路が受け取る階調と画素へ印加する電圧との関係を示すグラフである。 上記実施形態に係る画像表示装置のデータ信号線駆動回路が受け取る階調と画素へ印加する電圧との関係を示すグラフである。 上記変調駆動処理部に設けられた階調変換回路およびデータ信号線駆動回路の動作を示すものであり、階調変換前の数値範囲と変換後の数値範囲と画素へ印加される電圧との関係を示す図である。 画像表示装置へ入力される映像データが黒レベルから白レベルへと変化する際において、白輝度で正規化された画素の輝度の応答特性を示すグラフである。 本発明の他の実施形態を示すものであり、変調駆動処理部の要部構成を示すブロック図である。 本発明のさらに他の実施形態を示すものであり、変調駆動処理部の要部構成を示すブロック図である。 本発明のまた別の実施形態を示すものであり、変調駆動処理部の要部構成を示すブロック図である。 従来技術を示すものであり、画像表示装置の要部構成を示すブロック図である。 他の従来技術を示すものであり、画像表示装置の要部構成を示すブロック図である。 上記図１６をさらに詳細に示す図面である。 上記図１７をさらに詳細に示す図面である。
符号の説明
１ 画像表示装置
２１〜２１ｐ 変調駆動処理部（駆動装置）
３１・１３１・１３１ｐ フレームメモリ（記憶手段）
３２ｇ・３２ｉ 制御回路（ビット幅調整手段）
３３ 変調処理部（第１補正手段）
３４・１４３ ノイズ付加回路（ノイズ付加手段）
３５・１４４ ノイズ生成回路（ノイズ生成手段）
３６・１４５ 切り捨て回路（ノイズ付加手段）
３７〜３７ｉ 前フレーム階調補正回路（第２補正手段）
３８・１４６ フレーム・レート・コントロール回路（最下位ビット制御手段）
３９ 階調判定部（ノイズ量制御手段）
１３３ 変調処理部（補正手段）
１４１ γ変換回路（階調変換手段）
１４２ 階調変換回路（階調変換手段）
ＳＰＩＸ(1,1) … サブ画素（画素）
Ｔ１ 入力端子

Claims (54)

  1. 各画素の今回の階調を示す第１階調データが入力される入力端子と、
    上記各第１階調データに、ノイズデータを加算し、さらに、予め定められたビット幅の下位ビットを丸めて、第２階調データを生成するノイズ付加手段と、
    互いに同じ色で互いに隣接する画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成して、上記ノイズ付加手段へ与えるノイズ生成手段と、
    各画素の今回の第２階調データを次回まで記憶する記憶手段と、
    当該記憶手段から読み出した前回の第２階調データから、今回の第２階調データへの階調遷移を強調するように、今回の第２階調データを補正する第１補正手段とを備えていることを特徴とする画像表示装置の駆動装置。
  2. ノイズデータを生成するノイズ生成手段と、
    受け取られた画素への第１階調データに上記生成されたノイズデータを加算し、少なくとも１ビットの下位ビットを丸めて、第２階調データを生成するノイズ付加手段と、
    上記第２階調データを記憶する記憶手段と、
    当該記憶手段から読み出された前回の第２階調データに従って、上記前回の第２階調データから今回の第２階調データへの階調遷移を強調するように、上記画素の今回の第２階調データを補正する第１補正手段とを備えていることを特徴とする画像表示装置の駆動装置。
  3. 上記ノイズ生成手段は、互いに同じ色で互いに隣接する画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成することを特徴とする請求項２記載の画像表示装置の駆動装置。
  4. 上記ノイズ生成手段は、同じ画素への第１階調データに、毎回同じ大きさのノイズデータが加算されるようにノイズデータを生成することを特徴とする請求項１または３記載の画像表示装置の駆動装置。
  5. 上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から３２階調の範囲の値に設定されていると共に、
    上記ノイズ付加手段、ノイズ生成手段、記憶手段および第１補正手段は、ＲＧＢの色毎に設けられていることを特徴とする請求項４記載の画像表示装置の駆動装置。
  6. 上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から３２階調の範囲の値に設定されていると共に、上記第２階調データは、６ビットで表現されていることを特徴とする請求項２記載の画像表示装置の駆動装置。
  7. 上記第１階調データは、１０ビットで表現されており、上記第２階調データは、８ビットで表現されていることを特徴とする請求項２記載の画像表示装置の駆動装置。
  8. 上記ノイズ生成手段は、同じ画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるようにノイズデータを生成することを特徴とする請求項１または２記載の画像表示装置の駆動装置。
  9. 上記第１補正手段は、前回の第２階調データと今回の第２階調データとの差が、ノイズデータの加算のみによって発生し得る差である場合、今回の第２階調データの補正を停止することを特徴とする請求項８記載の画像表示装置の駆動装置。
  10. 上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から８階調の範囲の値に設定されていると共に、上記第２階調データは、６ビットで表現されていることを特徴とする請求項９記載の画像表示装置の駆動装置。
  11. 上記ノイズ付加手段、ノイズ生成手段、記憶手段および第１補正手段は、ＲＧＢの色毎に設けられていることを特徴とする請求項６または１０記載の画像表示装置の駆動装置。
  12. 上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から８階調の範囲の値に設定されていると共に、
    上記ノイズ付加手段、ノイズ生成手段、記憶手段および第１補正手段は、ＲＧＢの色毎に設けられていることを特徴とする請求項８または９記載の画像表示装置の駆動装置。
  13. 同じ画素への第２階調データを平均した階調が、上記ノイズ付加手段によって下位ビットが丸められる前の階調になるように、予め設定されたパターンで各第２階調データの最下位ビットを変化させる最下位ビット制御手段を備えていることを特徴とする請求項１、２、４、８または１２記載の画像表示装置の駆動装置。
  14. 上記第１補正手段は、前回の第２階調データと今回の第２階調データとの差が、ノイズデータの加算と上記最下位ビット制御手段による最下位ビットの変更とのみによって発生し得る差である場合、今回の第２階調データの補正を停止することを特徴とする請求項１３記載の画像表示装置の駆動装置。
  15. 上記画素は、複数の領域に分割されており、
    各領域内に含まれる複数の画素への第１階調データを平均し、平均値が低い場合は、高い場合よりもノイズデータの絶対値の最大値が小さくなるように、上記ノイズ生成手段を制御するノイズ量制御手段を備えていることを特徴とする請求項１４記載の画像表示装置の駆動装置。
  16. 上記第１階調データを含む映像信号は、映像を複数のブロックに分割し、各ブロック単位で符号化された映像信号であり、
    上記領域は、当該ブロックと一致していることを特徴とする請求項１５記載の画像表示装置の駆動装置。
  17. 上記受け取られた第１階調データを含む映像信号は、映像を複数のブロックに分割し、各ブロック単位で符号化された映像信号であることを特徴とする請求項１または２記載の画像表示装置の駆動装置。
  18. 上記記憶手段は、今回の第２階調データに加えて、前回の第２階調データも次回まで記憶すると共に、
    上記記憶手段が記憶した前々回および前回の第２階調データの組み合わせが予め定められた組み合わせの場合、上記第１補正手段が参照する前回の第２階調データを、前々回の第２階調データに近づくように補正する第２補正手段を含んでいることを特徴とする請求項１または２記載の画像表示装置の駆動装置。
  19. 今回の第２階調データと前回の第２階調データとのビット幅の合計が、予め定められた設定値になるように、上記両第２階調データのビット幅の合計を制限するビット幅調整手段を備えていることを特徴とする請求項１８記載の画像表示装置の駆動装置。
  20. 上記ビット幅調整手段は、上記記憶手段が今回の第２階調データおよび前回の第２階調データを記憶する前に、上記両第２階調データの少なくとも一方の下位ビットを丸めることによって、ビット幅の合計を制限することを特徴とする請求項１９記載の画像表示装置の駆動装置。
  21. 上記ビット幅調整手段は、映像の種類および温度の少なくとも一方に応じて、上記設定値のうち、前回の第２階調データのビット幅が占める割合を変更することを特徴とする請求項１９または２０記載の画像表示装置の駆動装置。
  22. 上記ビット幅調整手段は、下位ビットを切り捨てることによって、上記下位ビットを丸めることを特徴とする請求項１８記載の画像表示装置の駆動装置。
  23. 上記ノイズ付加手段は、上記下位ビットを切り捨てることによって、上記下位ビットを丸めることを特徴とする請求項１または２記載の画像表示装置の駆動装置。
  24. 上記ノイズ付加手段の前には、上記第１階調データを、そのγ特性よりもより大きなγ特性をもった階調データに変換する変換手段が設けられていることを特徴とする請求項１または２記載の画像表示装置の駆動装置。
  25. 上記第１補正手段は、丸め対象の下位ビットの内容に応じて、画素の今回の第２階調データを補正することを特徴とする請求項２４記載の画像表示装置の駆動装置。
  26. 上記第１階調データの変換によって取り得る、γ変換後の階調データの下限値は、上記階調データが表現可能な数値範囲の下限値よりも大きな値に設定されていることを特徴とする請求項２４記載の画像表示装置の駆動装置。
  27. 上記第１階調データのビット幅は、８ビットであり、
    上記γ変換後の階調データのビット幅は、１０ビットであり、
    上記下位ビットのビット幅は、２ビットであることを特徴とする請求項２４または２６記載の画像表示装置の駆動装置。
  28. 各画素の今回の階調を示す第１階調データが入力される入力端子へ入力される各第１階調データに、ノイズデータを加算し、さらに、予め定められたビット幅の下位ビットを丸めて、第２階調データを生成するノイズ付加手段、
    互いに同じ色で互いに隣接する画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成して、上記ノイズ付加手段へ与えるノイズ生成手段、
    各画素の今回の第２階調データを次回まで記憶する記憶手段、並びに、
    当該記憶手段から読み出した前回の第２階調データから、今回の第２階調データへの階調遷移を強調するように、今回の第２階調データを補正する第１補正手段として、コンピュータを動作させることを特徴とするプログラム。
  29. 上記ノイズ付加手段は、上記下位ビットを切り捨てることによって、上記下位ビットを丸めることを特徴とする請求項２８記載のプログラム。
  30. 請求項２８または２９記載のプログラムが記録されていることを特徴とする記録媒体。
  31. 各画素の今回の階調を示す第１階調データを、そのγ特性よりも大きなγ特性を持った第２階調データに変換する階調変換手段と、
    各画素の今回の第２階調データを次回まで記憶する記憶手段と、
    当該記憶手段から読み出した前回の第２階調データから、今回の第２階調データへの階調遷移を強調するように、今回の第２階調データを補正する補正手段とを備え、
    上記第１階調データの変換によって取り得る第２階調データの下限値は、第２階調データが表現可能な数値範囲の下限値よりも大きな値に設定されていることを特徴とする画像表示装置の駆動装置。
  32. 上記第２階調データのビット幅は、第１階調データのビット幅よりも広く設定されていることを特徴とする請求項３１記載の画像表示装置の駆動装置。
  33. 上記第１階調データのビット幅は、８ビットであり、上記第２階調データのビット幅は、１０ビットであることを特徴とする請求項３２記載の画像表示装置の駆動装置。
  34. 各画素の今回の階調を示す第１階調データを、そのγ特性よりも大きなγ特性を持った第２階調データに変換する階調変換手段、
    各画素の今回の第２階調データを次回まで記憶する記憶手段、並びに、
    当該記憶手段から読み出した前回の第２階調データから、今回の第２階調データへの階調遷移を強調するように、今回の第２階調データを補正する補正手段としてコンピュータを動作させるプログラムであって、
    上記第１階調データの変換によって取り得る第２階調データの下限値は、第２階調データが表現可能な数値範囲の下限値よりも大きな値に設定されていることを特徴とするプログラム。
  35. 請求項３４記載のプログラムが記録されていることを特徴とする記録媒体。
  36. 各画素の今回の階調を示す第１階調データが入力される入力端子と、
    上記各第１階調データに、ノイズデータを加算して第２階調データを生成するノイズ付加手段と、
    互いに同じ色で互いに隣接する画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成して、上記ノイズ付加手段へ与えるノイズ生成手段と、
    各画素の今回の第２階調データを圧縮して次回まで記憶する記憶手段と、
    当該記憶手段から読み出した前回の第２階調データから、今回の第２階調データへの階調遷移を強調するように、今回の第２階調データを補正すると共に、予め定められたビット幅の下位ビットを丸めて出力する第１補正手段とを備えていることを特徴とする画像表示装置の駆動装置。
  37. ノイズデータを生成するノイズ生成手段と、
    受け取られた画素への第１階調データに上記生成されたノイズデータを加算して、第２階調データを生成するノイズ付加手段と、
    上記第２階調データを記憶する記憶手段と、
    当該記憶手段から読み出された前回の第２階調データに従って、上記前回の第２階調データから今回の第２階調データへの階調遷移を強調するように、上記画素の今回の第２階調データを補正すると共に、少なくとも１ビットの下位ビットを丸めて、補正後の第２階調データを出力する第１補正手段とを備えていることを特徴とする画像表示装置の駆動装置。
  38. 請求項１〜２７、３１〜３３、３６および３７のいずれか１項記載の駆動装置を備えていることを特徴とする画像表示装置。
  39. 上記画像表示装置は、テレビジョン受像機であることを特徴とする請求項３８記載の画像表示装置。
  40. ノイズデータを生成するノイズ生成工程と、
    受け取られた画素への第１階調データに上記生成されたノイズデータを加算し、当該ノイズデータおよび第１階調データの加算結果に対して、少なくとも１ビットの下位ビットを丸めて、第２階調データを生成するノイズ付加工程と、
    上記第２階調データを記憶する記憶工程と、
    当該記憶された前回の第２階調データに従って、上記前回の第２階調データから今回の第２階調データへの階調遷移を強調するように、上記画素の今回の第２階調データを補正する第１補正工程とを含んでいることを特徴とする画像表示装置の駆動方法。
  41. 上記ノイズ生成工程は、互いに同じ色で互いに隣接する画素への第１階調データに加算されるノイズデータ同士がランダムな大きさになるように、上記ノイズデータを生成することを特徴とする請求項４０記載の画像表示装置の駆動方法。
  42. 上記第１階調データは、８ビットで表現されており、上記各ノイズデータの絶対値の最大値は、１階調から３２階調の範囲の値に設定されていると共に、上記第２階調データは、６ビットで表現されていることを特徴とする請求項４０記載の画像表示装置の駆動方法。
  43. 前回の第２階調データと今回の第２階調データとの差が、ノイズデータの加算のみによって発生し得る差である場合、上記今回の第２階調データの補正を停止することを特徴とする請求項４２記載の画像表示装置の駆動方法。
  44. 同じ画素への第２階調データを平均した階調が、上記ノイズ付加工程によって下位ビットが丸められる前の階調になるように、予め設定されたパターンで各第２階調データの最下位ビットを変化させる最下位ビット制御工程を含んでいることを特徴とする請求項４０記載の画像表示装置の駆動方法。
  45. 前回の第２階調データと今回の第２階調データとの差が、ノイズデータの加算と上記最下位ビット制御工程における最下位ビットの変更とのみによって発生し得る差である場合、上記今回の第２階調データの補正を停止することを特徴とする請求項４４記載の画像表示装置の駆動方法。
  46. 上記受け取られた第１階調データを含む映像信号は、映像を複数のブロックに分割し、各ブロック単位で符号化された映像信号であり、
    上記領域は、当該ブロックと一致していることを特徴とする請求項４５記載の画像表示装置の駆動方法。
  47. 上記記憶工程は、前回の第２階調データと今回の第２階調データとを記憶すると共に、
    上記画像表示装置の駆動方法は、上記記憶された前々回および前回の第２階調データの組み合わせが予め定められた組み合わせの場合、上記第１補正工程の前に、前々回の第２階調データに近づくように前回の第２階調データを補正する第２補正工程を含んでいることを特徴とする請求項４０記載の画像表示装置の駆動方法。
  48. 上記ノイズ付加工程の前には、上記第１階調データを、そのγ特性よりもより大きなγ特性をもった階調データに変換する変換工程が設けられていることを特徴とする請求項４０記載の画像表示装置の駆動方法。
  49. 上記第１補正工程は、丸め対象の下位ビットの内容に応じて、画素の今回の第２階調データを補正することを特徴とする請求項４８記載の画像表示装置の駆動方法。
  50. ノイズデータを生成するノイズ生成工程と、
    受け取られた画素への第１階調データに上記生成されたノイズデータを加算して、第２階調データを生成するノイズ付加工程と、
    上記第２階調データを記憶する記憶工程と、
    当該記憶された前回の第２階調データに従って、上記前回の第２階調データから今回の第２階調データへの階調遷移を強調するように、上記画素の今回の第２階調データを補正すると共に、少なくとも１ビットの下位ビットを丸めて、補正後の第２階調データを出力する第１補正工程とを含んでいることを特徴とする画像表示装置の駆動方法。
  51. 請求項４０〜５０のいずれか一項に記載の画像表示装置の駆動方法を含んでいることを特徴とする画像表示方法。
  52. 上記画像表示装置は、テレビジョン受像機であることを特徴とする請求項５１記載の画像表示方法。
  53. 請求項４０〜５０のいずれか一項に記載の各工程をコンピュータに実行させることを特徴とするプログラム。
  54. 請求項５３記載のプログラムが記録された記録媒体。
JP2004109955A 2003-04-02 2004-04-02 画像表示装置の駆動装置、画像表示装置、テレビジョン受像機、画像表示装置の駆動方法、画像表示方法、並びに、そのプログラムおよび記録媒体 Expired - Fee Related JP4498804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004109955A JP4498804B2 (ja) 2003-04-02 2004-04-02 画像表示装置の駆動装置、画像表示装置、テレビジョン受像機、画像表示装置の駆動方法、画像表示方法、並びに、そのプログラムおよび記録媒体

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003099645 2003-04-02
JP2003099637 2003-04-02
JP2004109955A JP4498804B2 (ja) 2003-04-02 2004-04-02 画像表示装置の駆動装置、画像表示装置、テレビジョン受像機、画像表示装置の駆動方法、画像表示方法、並びに、そのプログラムおよび記録媒体

Publications (2)

Publication Number Publication Date
JP2004318131A true JP2004318131A (ja) 2004-11-11
JP4498804B2 JP4498804B2 (ja) 2010-07-07

Family

ID=33479637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004109955A Expired - Fee Related JP4498804B2 (ja) 2003-04-02 2004-04-02 画像表示装置の駆動装置、画像表示装置、テレビジョン受像機、画像表示装置の駆動方法、画像表示方法、並びに、そのプログラムおよび記録媒体

Country Status (1)

Country Link
JP (1) JP4498804B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006030842A1 (ja) * 2004-09-17 2006-03-23 Sharp Kabushiki Kaisha 表示装置の駆動方法、駆動装置、そのプログラムおよび記録媒体、並びに、表示装置
WO2006062159A1 (ja) * 2004-12-09 2006-06-15 Sharp Kabushiki Kaisha 映像データ処理装置、それを備える液晶表示装置、表示装置の駆動装置、表示装置の駆動方法、並びに、そのプログラムおよび記録媒体
JP2007025684A (ja) * 2005-07-14 2007-02-01 Samsung Electronics Co Ltd 表示装置及び映像信号補正方法
JP2007065670A (ja) * 2005-08-31 2007-03-15 Lg Phillips Lcd Co Ltd 液晶表示装置及びその駆動方法
JP2008003301A (ja) * 2006-06-22 2008-01-10 Matsushita Electric Ind Co Ltd 液晶表示装置および液晶表示方法
JP2013104937A (ja) * 2011-11-11 2013-05-30 Toshiba Corp 表示処理装置及び表示処理方法
US8493299B2 (en) 2004-12-09 2013-07-23 Sharp Kabushiki Kaisha Image data processing device, liquid crystal display apparatus including same, display apparatus driving device, display apparatus driving method, program therefor, and storage medium
JP7445904B2 (ja) 2018-06-22 2024-03-08 パナソニックＩｐマネジメント株式会社 映像出力装置、映像出力方法および映像出力システム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271390A (ja) * 1989-04-12 1990-11-06 Japan Aviation Electron Ind Ltd 液晶表示装置
JPH04365094A (ja) * 1991-06-12 1992-12-17 Casio Comput Co Ltd 液晶表示装置
JPH0756532A (ja) * 1993-08-10 1995-03-03 Casio Comput Co Ltd 液晶パネル駆動装置
JPH07129133A (ja) * 1993-11-02 1995-05-19 Casio Comput Co Ltd 画像表示装置
JPH0918723A (ja) * 1995-06-30 1997-01-17 Dainippon Screen Mfg Co Ltd 階調数変換装置及びその方法
JPH1115444A (ja) * 1997-06-23 1999-01-22 Hitachi Ltd 液晶表示装置およびそれに用いられる液晶制御回路
JP2001337667A (ja) * 2000-03-24 2001-12-07 Sharp Corp 画像処理装置およびそれを備えた画像表示装置
JP2003084743A (ja) * 2001-09-04 2003-03-19 Lg Philips Lcd Co Ltd 液晶表示装置の駆動方法及び装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271390A (ja) * 1989-04-12 1990-11-06 Japan Aviation Electron Ind Ltd 液晶表示装置
JPH04365094A (ja) * 1991-06-12 1992-12-17 Casio Comput Co Ltd 液晶表示装置
JPH0756532A (ja) * 1993-08-10 1995-03-03 Casio Comput Co Ltd 液晶パネル駆動装置
JPH07129133A (ja) * 1993-11-02 1995-05-19 Casio Comput Co Ltd 画像表示装置
JPH0918723A (ja) * 1995-06-30 1997-01-17 Dainippon Screen Mfg Co Ltd 階調数変換装置及びその方法
JPH1115444A (ja) * 1997-06-23 1999-01-22 Hitachi Ltd 液晶表示装置およびそれに用いられる液晶制御回路
JP2001337667A (ja) * 2000-03-24 2001-12-07 Sharp Corp 画像処理装置およびそれを備えた画像表示装置
JP2003084743A (ja) * 2001-09-04 2003-03-19 Lg Philips Lcd Co Ltd 液晶表示装置の駆動方法及び装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006030842A1 (ja) * 2004-09-17 2006-03-23 Sharp Kabushiki Kaisha 表示装置の駆動方法、駆動装置、そのプログラムおよび記録媒体、並びに、表示装置
US7903064B2 (en) 2004-09-17 2011-03-08 Sharp Kabushiki Kaisha Method and apparatus for correcting the output signal for a blanking period
WO2006062159A1 (ja) * 2004-12-09 2006-06-15 Sharp Kabushiki Kaisha 映像データ処理装置、それを備える液晶表示装置、表示装置の駆動装置、表示装置の駆動方法、並びに、そのプログラムおよび記録媒体
US8493299B2 (en) 2004-12-09 2013-07-23 Sharp Kabushiki Kaisha Image data processing device, liquid crystal display apparatus including same, display apparatus driving device, display apparatus driving method, program therefor, and storage medium
JP2007025684A (ja) * 2005-07-14 2007-02-01 Samsung Electronics Co Ltd 表示装置及び映像信号補正方法
JP2007065670A (ja) * 2005-08-31 2007-03-15 Lg Phillips Lcd Co Ltd 液晶表示装置及びその駆動方法
JP2008003301A (ja) * 2006-06-22 2008-01-10 Matsushita Electric Ind Co Ltd 液晶表示装置および液晶表示方法
JP2013104937A (ja) * 2011-11-11 2013-05-30 Toshiba Corp 表示処理装置及び表示処理方法
JP7445904B2 (ja) 2018-06-22 2024-03-08 パナソニックＩｐマネジメント株式会社 映像出力装置、映像出力方法および映像出力システム

Also Published As

Publication number Publication date
JP4498804B2 (ja) 2010-07-07

Similar Documents

Publication Publication Date Title
KR100622682B1 (ko) 화상표시장치의 구동 장치, 그의 프로그램 및 기록 매체, 화상표시장치, 및 텔레비전 수상기
JP4658057B2 (ja) 表示制御方法、表示装置の駆動装置、表示装置、並びに、プログラムおよび記録媒体
JP4828425B2 (ja) 液晶表示装置の駆動方法、駆動装置、そのプログラムおよび記録媒体、並びに、液晶表示装置
JP3763397B2 (ja) 画像処理装置、画像表示装置、パーソナルコンピュータ、画像処理方法
US8605121B2 (en) Dynamic Gamma correction circuit and panel display device
US8345071B2 (en) Display control circuit, liquid crystal display device including the same, and display control method
US7956876B2 (en) Drive method of display device, drive unit of display device, program of the drive unit and storage medium thereof, and display device including the drive unit
JP3717917B2 (ja) 液晶表示装置、液晶表示装置の信号処理装置、そのプログラムおよび記録媒体、並びに、液晶表示制御方法
US7202845B2 (en) Liquid crystal display device
US8493299B2 (en) Image data processing device, liquid crystal display apparatus including same, display apparatus driving device, display apparatus driving method, program therefor, and storage medium
JP4451057B2 (ja) 表示装置の駆動方法、表示装置、および、そのプログラム
JP4601949B2 (ja) 表示装置の駆動方法、表示装置、並びに、そのプログラム、プログラムを記録した記録媒体
JP4498804B2 (ja) 画像表示装置の駆動装置、画像表示装置、テレビジョン受像機、画像表示装置の駆動方法、画像表示方法、並びに、そのプログラムおよび記録媒体
JP4731971B2 (ja) 表示装置の駆動装置および表示装置
KR100493031B1 (ko) 액정 표시 장치를 구동하는 반응 시간 가속 장치 및 그 방법
KR100639148B1 (ko) 표시장치의 구동 방법, 표시장치, 및 그 컴퓨터 프로그램이 기록된 컴퓨터 독출가능한 기록 매체
CN100511411C (zh) 图像显示设备和该图像显示设备的驱动装置
JP4234178B2 (ja) 映像データ処理装置、それを備える液晶表示装置、表示装置の駆動装置、表示装置の駆動方法、並びに、そのプログラムおよび記録媒体
JP2005070796A (ja) 画像処理装置およびそれを備えた画像表示装置
JP4369837B2 (ja) 画像処理装置およびそれを備えた画像表示装置
JP2006292973A (ja) 表示装置の駆動装置、および、それを備える表示装置
JP2009042778A (ja) 表示装置の駆動方法、表示装置、および、そのプログラム
JP2001337642A (ja) ディジタル画像表示装置及びディジタル画像表示方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4498804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees