KR20080064243A - 표시 장치의 구동 장치 - Google Patents

표시 장치의 구동 장치 Download PDF

Info

Publication number
KR20080064243A
KR20080064243A KR1020070000912A KR20070000912A KR20080064243A KR 20080064243 A KR20080064243 A KR 20080064243A KR 1020070000912 A KR1020070000912 A KR 1020070000912A KR 20070000912 A KR20070000912 A KR 20070000912A KR 20080064243 A KR20080064243 A KR 20080064243A
Authority
KR
South Korea
Prior art keywords
image data
frame
output image
previous
current
Prior art date
Application number
KR1020070000912A
Other languages
English (en)
Inventor
오재호
김태성
남형식
신병혁
오관영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070000912A priority Critical patent/KR20080064243A/ko
Publication of KR20080064243A publication Critical patent/KR20080064243A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 표시 장치의 구동 장치에 관한 것이다. 상기 표시 장치는 복수의 화소를 포함하고, 상기 구동 장치는 제1 프레임 주파수를 갖는 이전 프레임의 입력 영상 데이터(이하, "이전 입력 영상 데이터"라 함) 및 현재 프레임의 입력 영상 데이터(이하, "현재 입력 영상 신호"라 함)를 각각 제2 프레임 주파수를 갖는 복수의 이전 출력 영상 데이터와 복수의 현재 출력 영상 데이터로 변환하고, 상기 복수의 이전 출력 영상 데이터와 상기 복수의 현재 출력 영상 데이터에 기초하여 복수의 최종 출력 영상 데이터를 생성하여 출력하는 신호 제어부, 그리고 상기 신호 제어부로부터의 최종 출력 영상 데이터 각각에 대응하는 아날로그 데이터 전압으로 변환하여 상기 화소에 차례로 인가하는 데이터 구동부를 포함한다. 상기 복수의 최종 영상 데이터의 계조값은 이전 프레임과 현재 프레임의 영상 신호의 휘도값 차이에 기초하여 정해진다.
잔상, 화질, 임펄시브, 프레임메모리, 라인메모리

Description

표시 장치의 구동 장치 {DRIVING APPARATUS OF DISPLAY DEVICE}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 신호 제어부(600)의 블록도이다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치에서 프레임 단위로 입력 영상 신호가 프레임 메모리에 기록되고 프레임 메모리로부터 판독되는 타이밍도를 도시한 도면이다.
도 5는 본 발명의 한 실시예에 따른 프레임 메모리의 영역 분할 상태를 도시한 도면이다.
도 6은 본 발명의 한 실시예에 따른 액정 표시 장치에서 화소행 단위로 입력 영상 신호가 프레임 메모리에 기록되고 프레임 메모리로부터 판독되는 타이밍도를 도시한 도면이다.
도 7은 본 발명의 한 실시예에 따라 제1 및 제2 출력 영상 데이터의 계조값을 보정하기 위한 원리를 도시한 도면이다.
도 8은 도 7의 보정 원리에 따라 변환된 입력 영상 신호의 계조에 대한 제1 및 제2 출력 영상 데이터의 계조를 도시한 도면이다.
도 9는 본 발명의 한 실시예에 따른 영상 신호 처리부의 변수값 산출부의 블록도이다.
도 10은 계조의 수효가 256개인 경우 산출된 평균값 및 산출된 분산치의 쌍에 대한 보정 변수의 예를 나타낸 도면이다.
도 11은 도 9의 변수값 산출부에 의해 산출된 제1 및 제2 출력 영상 데이터의 계조값과 DCC 제어를 위해 필요한 이전 프레임의 영상 데이터와 현재 프레임의 영상 데이터를 나타낸 도면이다.
도 12는 본 발명의 한 실시예에 따른 액정 표시 장치에서 영상 신호 처리부의 개략적인 블록도이다.
본 발명은 표시 장치의 구동 장치에 관한 것이다.
일반적인 액정 표시 장치(liquid crystal display, LCD)는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소 전극은 행렬의 형태로 배열되어 있고 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가받는다. 공통 전극은 화소 전극과 다른 표시판 또는 같은 표시판에 구비되며 공통 전압을 인가받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함 께 화소를 이루는 기본 단위가 된다.
이러한 액정 표시 장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이때, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상이나 플리커 등을 방지하기 위하여 프레임 별로, 행 별로, 또는 화소 별로 공통 전압에 대한 데이터 전압의 극성을 반전시킨다.
그런데 이와 같이 데이터 전압의 극성을 반전시키는 경우에 액정 분자의 응답 속도가 느려 액정 축전기가 목표 전압으로 충전되기까지 시간이 오래 걸리어 화면이 선명하지 못하고 흐릿해지는(blurring) 현상이 발생하고, 특히, 동영상일 경우 영상 변화가 신속하게 이루어지지 않아 원하는 영상으로 빨리 바뀌지 않는 끌림 현상 등이 나타난다.
이러한 문제를 해결하기 위하여 짧은 시간 동안 블랙 화면을 삽입하는 임펄시브(impulsive) 구동 방식이 개발되었다.
이러한 임펄시브 구동 방식은 일정 주기로 백라이트 램프를 꺼서 화면 전체를 블랙으로 만드는 방식(impulsive emission type)과 실질적으로 표시에 관여하는 정상 데이터 전압 외에 일정 주기로 블랙 데이터 전압을 화소에 인가하는 방식(cyclic resetting type)이 있다.
하지만 임펄시브 구동 방식의 경우 정해진 시간 동안 블랙 화면이 삽입되므로 화면의 휘도가 떨어진다. 여전히 액정의 느린 응답 속도로 인해, 동영상의 표 시에 어려움이 발생한다.
따라서 본 발명이 이루고자 하는 다른 기술적 과제는 표시 장치의 휘도를 높이면서 화질을 개선하는 것이다.
본 발명의 한 실시예에 따른 복수의 화소를 포함하는 표시 장치의 구동 장치는 제1 프레임 주파수를 갖는 이전 프레임의 입력 영상 데이터(이하, "이전 입력 영상 데이터"라 함) 및 현재 프레임의 입력 영상 데이터(이하, "현재 입력 영상 신호"라 함)를 각각 제2 프레임 주파수를 갖는 복수의 이전 출력 영상 데이터와 복수의 현재 출력 영상 데이터로 변환하고, 상기 복수의 이전 출력 영상 데이터와 상기 복수의 현재 출력 영상 데이터에 기초하여 복수의 최종 출력 영상 데이터를 생성하여 출력하는 신호 제어부, 그리고 상기 신호 제어부로부터의 최종 출력 영상 데이터 각각에 대응하는 아날로그 데이터 전압으로 변환하여 상기 화소에 차례로 인가하는 데이터 구동부를 포함하고, 상기 복수의 최종 영상 데이터의 계조값은 이전 프레임과 현재 프레임의 영상 신호의 휘도값 차이에 기초하여 정해진다.
상기 제2 프레임 주파수는 상기 제1 프레임 주파수의 약 2배인 것이 좋다.
제1 프레임 주파수는 60㎐일 수 있다.
상기 복수의 이전 출력 영상 데이터는 제1 및 제2 이전 출력 영상 데이터를 구비하고, 상기 복수의 현재 출력 영상 데이터는 제1 및 제2 현재 출력 영상 데이터를 구비하며, 상기 복수의 최종 출력 영상 데이터는 제1 및 제2 최종 출력 영상 데이터를 구비할 수 있다.
상기 신호 제어부는 입력되는 이전 입력 영상 데이터와 현재 입력 영상 데이터를 프레임 단위로 기억하는 프레임 메모리, 상기 프레임 메모리로부터 읽어온 상기 이전 입력 영상 데이터와 현재 입력 영상 데이터를 라인 단위로 기억하는 라인 메모리부, 상기 라인 메모리부로부터의 이전 입력 영상 데이터와 현재 입력 영상 데이터를 상기 제1 및 제2 이전 출력 영상 데이터와 상기 제1 및 제2 현재 출력 영상 데이터로 변환하는 영상 신호 보정부, 그리고 상기 영상 신호 보정부로부터의 상기 제1 및 제2 이전 출력 영상 데이터와 상기 제1 및 제2 현재 출력 영상 데이터에 기초하여 상기 제1 및 제2 최종 출력 영상 데이터의 계조값을 결정하여 출력하는 영상 신호 처리부를 포함할 수 있다.
상기 제1 및 제2 이전 출력 영상 데이터의 계조값은 상기 이전 입력 영상 데이터의 계조값과 동일하고, 상기 제1 및 제2 현재 출력 영상 데이터의 계조값은 상기 현재 입력 영상 데이터의 계조값과 동일할 수 있다.
상기 프레임 메모리는 복수의 영역으로 나눠져 있고, 상기 복수의 영역 각각은 한 프레임의 입력 영상 데이터가 기록되는 것이 좋다.
상기 영상 신호 보정부는 상기 프레임 메모리의 상기 복수 영역에 두 프레임의 입력 영상 데이터가 기록된 후 상기 두 프레임의 입력 영상 데이터를 각각 두 번씩 읽어와 상기 제1 및 제2 이전 출력 영상 데이터와 상기 제1 및 제2 현재 출력 영상 데이터로 출력하는 것이 바람직하다.
상기 라인 메모리부는 적어도 두 개의 기록용 라인 메모리와 적어도 4개의 판독용 라인 메모리를 포함할 수 있다.
상기 영상 신호 처리부는 상기 제1 최종 출력 영상 데이터의 계조값은 상기 제1 이전 출력 영상 데이터와 상기 제1 현재 출력 영상 데이터의 계조의 합을 보정 계수로 나눈 값과 동일한 것이 좋다.
상기 영상 신호 처리부는 상기 제2 최종 출력 영상 데이터의 계조값은 상기 제2 현재 출력 영상 데이터의 계조값과 동일한 것이 좋다.
상기 영상 신호 처리부는 상기 이전 프레임의 출력 영상 데이터와 상기 현재 프레임의 출력 영상 데이터를 단위 표시 영역 단위로 각각 YUV 색공간으로 변환하여 복수의 이전 휘도값과 복수의 현재 휘도값을 산출하고, 상기 이전 휘도값과 상기 현재 휘도값간의 차이를 산출하고, 이들 휘도차들의 평균값과 분산치를 산출하여 대응하는 보정 변수를 정하는 것이 바람직하다.
상기 보정 변수의 최소값은 "2"이고 최대값은 "4"일 수 있다.
상기 보정 변수는 상기 평균값과 상기 분산치에 기초하여 상기 최대값과 상기 최대값 사이에서 약 0.25 단위로 변할 수 있다.
상기 신호 제어부는 상기 최종 출력 영상 데이터에 기초하여 DCC 제어를 실시할수 있다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 액정 표시 장치의 구동 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300), 게이트 구동부(gate driver)(400), 데이터 구동부(data driver)(500), 계조 전압 생성부(gray voltage generator)(800) 및 신호 제어부(signal controller)(600)를 포함한다.
도 1을 참고하면, 액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(signal line)(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.
신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 전압을 전달하는 복수의 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1-Dm)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.
각 화소(PX), 예를 들면 i번째(i=1, 2, …, n) 게이트선(Gi)과 j번째(j=1, 2, …, m) 데이터선(Dj)에 연결된 화소(PX)는 신호선(Gi, Dj)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.
스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(Gi)과 연결되어 있고, 입력 단자는 데이터선(Dj)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.
액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며, 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이 때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선(Gi-1)과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 둘 수도 있다.
액정 표시판 조립체(300)에는 적어도 하나의 편광자(도시하지 않음)가 구비되어 있다.
다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 전체 계조 전압 또는 한정된 수효의 계조 전압(앞으로 "기준 계조 전압"이라 한 다)을 생성한다. (기준) 계조 전압은 공통 전압(Vcom)에 대하여 양의 값을 가지는 것과 음의 값을 가지는 것을 포함할 수 있다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)과 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 전압으로서 데이터선(D1-Dm)에 인가한다. 그러나 계조 전압 생성부(800)가 계조 전압을 모두 제공하는 것이 아니라 한정된 수효의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 원하는 데이터 전압을 생성한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.
이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와 는 달리, 이들 구동 장치(400, 500, 600, 800)가 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.
그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=210), 256(=28) 또는 64(=26) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록 신호(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.
신호 제어부(600)의 데이터 처리에는 소정 주파수를 갖는 입력 영상 데이터(R, G, B)를 변환하여 입력 영상 데이터(R, G, B)와 다른 주파수를 갖는 복수의 출력 영상 데이터를 출력하는 것을 포함한다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 아날로그 데이터 전압을 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 아날로그 데이터 전압의 전압 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 전압으로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.
화소(PX)에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 영상 신호(DAT)의 계조가 나타내는 휘도를 표시한다.
1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하고 모든 화소(PX)에 데이터 전압을 인가하여 한 프레임(frame)의 영상을 표시한다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).
다음, 도 3 내지 도 6을 참고로 하여 신호 제어부(600)에서의 데이터 처리에 대하여 설명한다.
도 3은 본 발명의 한 실시예에 따른 신호 제어부(600)의 블록도이고, 도 4는 본 발명의 한 실시예에 따른 액정 표시 장치에서 프레임 단위로 입력 영상 신호가 프레임 메모리에 기록되고 프레임 메모리로부터 판독되는 타이밍도를 도시한 도면이고, 도 5은 본 발명의 한 실시예에 따른 프레임 메모리의 영역 분할 상태를 도시한 도면이고, 도 6은 본 발명의 한 실시예에 따른 액정 표시 장치에서 화소행 단위로 입력 영상 신호가 프레임 메모리에 기록되고 프레임 메모리로부터 판독되는 타이밍도를 도시한 도면이다.
도 3에 도시한 것처럼, 신호 제어부(600)는 프레임 메모리(610), 프레임 메모리(610)에 연결되어 있는 라인 메모리부(620), 그리고 프레임 메모리(610) 및 라인 메모리부(620)에 연결되어 있는 영상 신호 보정부(630), 영상 신호 보정부(630)에 연결되어 있는 영상 신호 처리부(640)를 포함한다.
프레임 메모리(610)는 도 5에 도시한 것처럼, 네 개의 영역(AA-DA)으로 나눠져 있고, 각 영역(AA-DA)에 입력되는 영상 신호의 데이터(이하, "영상 데이터"라 칭함)를 프레임 단위로 기억하고, 이때 프레임 메모리(610)에 기억되어 있는 영상 데이터를 입력 영상 데이터라 한다.
라인 메모리부(620)는 복수의, 예를 들어 6개의 라인 메모리(도시하지 않음)를 구비한다. 즉, 라인 메모리부(620)는 2개의 기록용 라인 메모리와 4개의 판독용 라인 메모리를 구비한다.
영상 신호 보정부(630)는 프레임 메모리(610)에 기억되어 있는 입력 영상 데이터를 차례로 입력받아, 입력 영상 데이터 각각을 복수, 예를 들어 첫 번째 출력 영상 데이터(이하, "제1 출력 영상 데이터"라 칭함) 및 두 번째 출력 영상 데이터 (이하, "제2 출력 영상 데이터"로 칭함)로 변환하여 차례로 출력한다.
영상 신호 처리부(640)는 영상 신호 보정부(630)로부터의 제1 및 제2 출력 영상 데이터의 각 계조값을 설정하고 디지털 영상 신호(DAT)로서 데이터 구동부(500)에 전달한다.
먼저, 하나의 입력 영상 데이터를 두 개의 출력 영상 데이터로 변환하는 영상 신호 보정부(630)의 동작에 대하여 설명한다.
영상 신호 보정부(620)는 입력 영상 데이터를 한 번씩 읽어 들여 첫 번째 출력 영상 데이터로 변환하여 차례로 출력한 다음, 입력 영상 데이터를 다시 한 번씩 읽어들여 두 번째 출력 영상 데이터로 변환하여 차례로 출력한다. 아래에서는 첫 번째 및 두 번째 출력 영상 데이터가 출력되는 기간 및 첫 번째 및 두 번째 출력 영상 데이터에 해당하는 데이터 전압이 인가되는 기간 각각을 필드(field)라 한다. 이 두 필드의 기간은 각각 1/2H이다.
또한, 프레임 메모리(610)에 기억되어 있는 입력 영상 데이터를 두 번씩 읽기 때문에, 프레임 메모리(610)의 읽기 주파수(read frequency)(또는 출력 주파수)는 쓰기 주파수(write frequency)(또는 입력 주파수)의 두 배이다. 이에 따라 프레임 메모리(610)의 입력 프레임 주파수가 60㎐이면 영상 신호 보정부(620)의 출력 필드 주파수 및 데이터 전압의 인가 주파수 또한 120Hz가 된다.
이와 같이, 약 60Hz의 입력 영상 데이터를 두 필드에 걸쳐 각 120Hz로 제1 및 제2 출력 영상 데이터를 출력하는 동작을 도 4을 참고로 하여 좀더 상세하게 설명한다.
도 4의 (a)처럼 60Hz의 입력 영상 데이터가 한 프레임 단위로 순차적으로 입력되면, 프레임 메모리(610)의 해당 영역(AA-DA)에 차례로 기억된다.
이미 설명한 것처럼, 프레임 메모리(610)는 복수의 영역, 예를 들어 4개의 영역(AA-DA)으로 분할되어 있어, 이들 4개의 영역(AA-DA)에 차례로 입력되는 한 프레임의 입력 영상 데이터가 기억된다. 예를 들어, (N-2)번째 프레임의 입력 영상 데이터는 "AA"영역에 입력되고, (N-1)번째 프레임의 입력 영상 데이터는 "BA"영역에 입력되며, N번째 프레임의 입력 영상 데이터는 "CA"영역에 입력되고, (N+1)번째 프레임의 입력 영상 데이터는 "DA"영역에 입력된다. 이들 네 영역(AA-DA)에 대한 한 프레임의 입력 영상 신호가 모두 입력되면 다시 "AA" 영역에서부터 한 프레임분의 입력 영상 신호가 차례로 기억되므로, (N+2)번째 프레임의 입력 영상 데이터는 "AA"영역에 입력된다.
이처럼, 순차적으로 입력되는 입력 영상 데이터가 프레임 단위로 해당 영역(AA-DA)에 차례로 기록될 때, 두 프레임분의 입력 영상 신호가 프레임 메모리(610)의 해당 영역(AA-DA)에 기록된 후부터 영상 신호 보정부(630)는 프레임 메모리(610)에 기록된 입력 영상 데이터를 읽어온다. 이때, 영상 신호 보정부(630)는 어느 한 프레임, 예를 들어 N번째 프레임에 대한 입력 영상 데이터에 대해 두 번씩 읽기 동작을 실시한다. 본 실시예에서 영상 신호 보정부(630)는 DCC(dynamic capacitance compensation) 제어를 실시한다. 그러므로, 영상 신호 보정부(630)는 다음 프레임, 예를 들어 (N+1)번째 프레임에 대한 입력 영상 데이터에 대해서도 두 번씩 읽기 동작을 실시한다.
이로 인해, 세 번째 프레임의 입력 영상 데이터(#3)가 프레임 메모리(610)의 세 번째 영역(CA)에 기록되는 동안, 영상 신호 보정부(630)는 도 4의 (c)에 도시한 것처럼, 프레임 메모리(610)의 첫 번째 영역(AA)에 기록되어 있는 첫 번째 프레임의 입력 영상 데이터(#1)를 두 번 읽어 들여 제1 및 제2 출력 영상 데이터를 생성하고, 도 4의 (d)에 도시한 것처럼, 프레임 메모리(610)의 두 번째 영역(BA)에 기록되어 있는 두 번째 프레임의 입력 영상 데이터(#2)를 두 번 읽어 들여 제1 및 제2 출력 영상 데이터를 생성한다. 이때, 읽혀진 제1 및 제2 출력 영상 데이터의 계조는 입력 영상 데이터의 계조와 동일하다.
즉, 도 5에서, N번째 프레임의 입력 영상 데이터가 영역 "CA"에 기록될 때 영역 "AA"와 "BA"에 기록되어 있는 (N-2)번째 프레임과 (N-1)번째 프레임의 입력 영상 데이터가 판독되고, (N+1)번째 프레임의 입력 영상 데이터(도 3에서 gn +1)가 영역 "DA"에 기록될 때 영역 "BA"와 "CA"에 기록되어 있는 (N-1)번째 프레임과 N번째 프레임의 입력 영상 데이터(도 3에서 gn-1, gn)가 판독되며, (N+2)번째 프레임의 입력 영상 데이터가 영역 "AA"에 기록될 때 영역 "CA"와 "DA"에 기록되어 있는 N번째 프레임과 (N+1)번째 프레임의 입력 영상 데이터가 판독된다.
이때, 영상 신호 보정부(630)는 총 네 번의 읽기 동작과 한번의 쓰기 동작을 동시에 행해야 하므로, 입력 영상 데이터에 비해 약 5배속으로 읽기/쓰기 동작이 행해진다. 예를 들어, 입력 영상 데이터의 입력 속도에 비해, 첫 번째 프레임의 입력 영상 데이터(#1)를 두 번 읽기 위해 약 2배속, 두 번째 프레임의 입력 영상 데이터(#2)를 두 번 읽기 위해 약 2배속, 그리고 세 번째 프레임의 입력 영상 데이터(#3)를 기록하기 위해 1배속이 각각 필요하다.
다음, 도 6을 참고로 하여 어느 한 프레임에서 화소행 단위로 입력 영상 데이터에 대한 쓰기(기록) 및 읽기 동작이 이루어질 때의 동작 타이밍에 대하여 설명한다.
도 6의 (a) 및 (b)에 도시한 것처럼, 입력 데이터 인에이블 신호(IDE)에 펄스가 생성될 때마다 현재 프레임, 예를 들어 N번째 프레임의 한 화소행에 대한 입력 영상 데이터가 신호 제어부(600)에 순차적으로 입력되어 라인 메모리부(620)의 기록용 라인 메모리에 기억된다. 그런 다음, 도 6의 (c) 및 (d)에 도시한 것처럼, 기록 인에이블 신호(WE)에 펄스가 생성될 때마다 기록용 라인 메모리에 기억된 N번째 프레임의 한 화소행의 입력 영상 데이터가 프레임 메모리(610)의 해당 영역(AA-DA)의 해당 번지에 기록된다. 다음, 도 6의 (e)에 도시한 판독 신호(READ)에 펄스가 생성될 때마다 이미 프레임 메모리(610)의 해당 영역(AA-DA)에 기록되어 있는 전전 프레임과 바로 전 프레임, 예를 들어, (N-2)번째 프레임과 (N-1)번째 프레임의 한 화소행에 대한 입력 영상 데이터의 읽기 동작이 행해진 후, 라인 메모리부(620)의 판독용 라인 메모리에 저장된다. 따라서 도 5의 (f)에 도시한 것처럼, (N-2)번째 프레임과 (N-1)번째 프레임의 세 번째 및 네 번째 화소행에 대한 입력 영상 데이터(3, 4)가 읽혀져, 라인 메모리부(620)의 네 개의 판독용 라인 메모리에 저장된다.
다음, 출력 데이터 인에이블 신호(ODE)에 펄스가 생성될 때마다 도 6의 (h) 에 도시한 것처럼 (N-2)번째 프레임의 한 화소행에 대한 입력 영상 데이터가 라인 메모리부(620)의 해당하는 두 개의 판독용 라인 메모리로부터 각각 읽혀지고, 도 6의 (i)처럼, (N-1)번째 프레임의 한 화소행에 대한 입력 영상 데이터가 라인 메모리부(620)의 나머지 두 개의 판독용 라인 메모리로부터 각각 읽혀진다. 이때, 다음 화소행의 입력 영상 데이터가 입력되므로, 이 입력된 입력 영상 데이터는 나머지 하나의 기록용 라인 메모리에 기록된다. 예를 들어, 도 6의 (f)에서 (N-2)와 (N-1) 프레임의 세 번째와 네 번째 화소행의 영상 데이터(3,4)가 판독될 때, 입력 영상 신호는 N번째 프레임의 두 번째 화소행의 영상 데이터(2)가 입력되므로 이 영상 데이터(2)가 기록용 라인 메모리에 저장된다.
따라서 도 6에 도시한 것처럼, 예를 들어 N번째 프레임의 두 번째 화소행의 입력 영상 데이터(2)가 입력될 때, (N-2)번째 프레임과 (N-1)번째 프레임의 첫 번째 화소행의 입력 영상 데이터(1)가 읽힌 후 (N-2)번째 프레임과 (N-1)번째 프레임의 두 번째 화소행의 입력 영상 데이터(1)가 읽힌다. 이미 설명한 것처럼, 읽혀지는 영상 데이터의 주파수는 입력되는 영상 데이터의 주파수의 약 2배이다.
이처럼 영상 신호 보정부(630)에 의해 주파수를 증가시켜 하나의 입력 영상 데이터를 제1 및 제2 출력 영상 데이터로 변환한 후, 영상 신호 처리부(640)는 제1 및 제2 출력 영상 데이터의 계조값을 보정한다. 다음, 도 7 내지 도 11을 참고로 하여 이러한 신호 처리부(640)의 동작에 대하여 설명한다.
도 7은 본 발명의 한 실시예에 따라 제1 및 제2 출력 영상 데이터의 계조값을 보정하기 위한 원리를 도시한 도면이고, 도 8은 도 7의 보정 원리에 따라 변환 된 입력 영상 신호의 계조에 대한 제1 및 제2 출력 영상 데이터의 계조를 도시한 도면이다. 도 9는 본 발명의 한 실시예에 따른 영상 신호 처리부의 변수값 산출부(650)의 블록도이며, 도 10은 계조의 수효가 256개인 경우 산출된 평균값 및 산출된 분산치의 쌍에 대한 보정 변수의 예를 나타낸 도면이고, 도 11은 도 9의 변수값 산출부(650)에 의해 산출된 제1 및 제2 출력 영상 데이터의 계조값과 DCC 제어를 위해 필요한 이전 프레임의 영상 데이터와 현재 프레임의 영상 데이터를 나타낸 도면이다.
먼저, 도 7를 참고로 하여 제1 및 제2 출력 영상 데이터의 계조값을 보정하는 원리에 대하여 설명한다.
도 7의 (a)에 도시한 것처럼 해당 계조(Gn-1, Gn, Gn+1,…)를 갖는 각 프레임의 입력 영상 데이터가 순차적으로 입력되면, 도 7의 (b)에 도시한 것처럼, 해당 계조(Gn-1, Gn, Gn+1,…)를 갖는 제1 및 제2 출력 영상 데이터로서 변경된다. 이때, 도 6의 (c)에 도시한 것처럼, 제1 출력 영상 데이터의 계조를 보정하기 위해, 이전 프레임의 입력 영상 데이터에 대한 계조와 현재 프레임의 입력 영상 데이터의 계조를 더한 후, 보정 변수(D)로 나눈다. 예를 들어, 현재 프레임이 (N-1)번째 프레임일 경우, 이전 프레임인 (N-2) 프레임의 입력 영상 데이터의 계조(Gn-2)와 (N-1) 프레임의 입력 영상 데이터의 계조(Gn -1)를 합산한 후 보정 변수(D)로 나눠 산출된 값을 (N-1)번째 프레임의 제1 출력 영상 데이터의 계조로 보정한다. 이러한 방식으로 각 프레임의 제1 출력 영상 데이터의 계조값을 보정하고, 제2 출력 영상 데이터 의 계조값은 입력 영상 데이터의 계조값으로 한다.
보정 변수(D)는 현재 프레임와 이전 프레임의 영상 데이터의 값, 즉 계조의 차이에 따라 달라지고, 예를 들어 현재 프레임와 이전 프레임의 영상 데이터의 계조가 서로 동일한 경우 보정 변수(D)는 "2"로 정해질 수 있고, 그렇지 않고 서로 다른 계조를 가질 경우에는 계조 차이에 기초하여 보정 변수(D)가 달라진다.
즉, 정지 영상을 표시하는 화소이거나 이전 프레임과 현재 프레임간의 계조 차이가 크게 발생하지 화소일 경우, 입력 영상 데이터의 계조가 거의 그대로 출력되므로 휘도 감소나 플리커 등이 발생하지 않는다.
반면에 동영상 등을 표시하는 화소와 같이 이전 프레임과 현재 프레임간의 계조 차이가 크게 발생하는 화소일 경우 보정 변수(D)의 값이 그 계조 차이에 비례하게 증가하므로 입력 영상 데이터의 계조보다 휠씬 적은 크기의 계조의 영상 데이터가 출력되어 임펄시브 효과가 발생한다.
이런 원리에 제1 및 제2 출력 영상 데이터의 계조값을 보정한 하나의 예를 도 8에 도시한다.
프레임 주파수를 2배로 증가시켜 임의의 한 프레임에 대한 입력 영상 데이터를 제1 및 제2 출력 영상 데이터로 변환시킨 후, 1필드 동안 각각 제1 및 제2 출력 영상 데이터를 표시할 때, 도 8의 (a)는 단지 프레임 주파수의 변경으로 제1 및 제2 출력 영상 데이터가 입력 영상 데이터의 계조와 동일한 계조를 가지는 경우를 도시한 것이다. 하지만 도 8의 (b)는 보정 변수(D)를 적용하여, 1필드 동안 표시되는 제1 및 제2 출력 영상 데이터의 계조를 보정한 경우를 도시한 것이다.
이러한 보정 변수(D)를 결정하기 위한 영상 신호 처리부(640)의 동작에 대하여 설명한다.
신호 처리부(640)는 보정 변수(D)를 정하는 변수값 산출부(650)와 변수값 산출부(650)에 연결되어 있는 최종 계조 결정부(660)를 구비한다.
변수값 산출부(650)는 도 9에 도시한 것처럼, 제1 및 제2 색공간 변환기(51a, 51b), 이들 제1 및 제2 색공간 변환기(51a, 51b)에 각각 연결되어 있는 제1 및 제2 메모리(52a, 52b), 제1 및 제2 메모리(52a, 52b)에 연결되어 있는 비교기(53), 비교기(53)에 연결되어 있는 제3 메모리(54), 제3 메모리(54)에 연결되어 있는 합산기(55), 합산기(55)에 연결되어 있는 평균값 산출기(56), 평균값 산출기(56)에 연결되어 있는 제1 2진 변환기(57), 평균값 산출기(56)와 제3 메모리(54)에 연결되어 있는 분산치 산출기(58), 분산치 산출기(58)에 연결되어 있는 제2 2진 변환기(59), 제1 및 제2 2진 변환기(57, 59)에 연결되어 있는 보정 변수 선택기(60), 보정 변수 선택기(60)에 연결되어 있는 제4 메모리(61), 보정 변수 선택기(60)에 연결되어 있는 제3 2진 변환기(62), 제3 2진 변환기(62)에 연결되어 있는 누산기(accumulator)(63), 제4 메모리(61)와 누진기(63)에 연결되어 있는 보정 변수 결정부(64)를 포함한다.
최종 계조 결정부(660)는 가산기(adder)와 디바이더(divider)를 구비할 수 있다.
이러한 변수값 산출부(650)의 동작은 다음과 같다.
먼저, 영상 신호 보정부(630)를 통해 입력되는 이전 프레임, 예를 들어 (N- 1)번째 프레임 및 현재 프레임, 예를 들어 N번째 프레임의 제1 및 제2 출력 영상 데이터(gn -11, gn -12, gn1, gn2)가 각각 제1 및 제2 색공간 변환기(51a, 51b)에 입력된다. 제1 및 제2 색공간 변환기(51a, 51b)는 각각 적색(R), 녹색(G) 및 청색(B)의 출력 영상 데이터(gn-11, gn-12, gn1, gn2)를 YUV 색공간으로 변환하여 휘도값(Y)을 산출한다. 휘도는 적색(R), 녹색(G) 및 청색(B)로 이루어진 3개의 화소들(이하, "단위 화소군"이라 칭함)마다 하나의 휘도값(Y)이 산출된다. 본 실시예에서는 실제로 영상이 표시되는 화소들을 복수개의 표시 영역(이하, "단위 표시 영역"이라 칭함)으로 분할하여, 이들 단위 표시 영역에 포함되는 화소들의 휘도값(Y)을 산출한다. 예를 들어, 하나의 단위 표시 영역은 (2개의 화소행 ⅹ3개의 단위 화소군)으로 정해질 수 있고, 이 때, 하나의 단위 표시 영역에서 산출되는 휘도값(Y)의 개수는 모두 6개이다. 따라서 순차적으로 인가되는 이전 프레임과 현재 프레임의 출력 영상 데이터(gn-11, gn-12, gn1, gn2)를 이용하여 단위 표시 영역 단위로 휘도값(Y)이 산출되면 각 제1 및 제2 메모리(52a, 52b)에 저장시킨다.
그런 다음, 비교기(53)는 이전 프레임과 현재 프레임의 산출된 단위 표시 영역에 대한 휘도값(Y)들, 예를 들어 6개의 휘도값(Y)들을 제1 및 제2 메모리(52a, 52b)로부터 각각 읽어들어, 각 휘도값(Y)들의 차, 즉 휘도차를 산출한다.
그런 다음, 합산기(55)는 산출된 휘도차들을 모두 합산하고, 평균값 산출기(56)는 이들 휘도차들의 평균값을 산출한 후, 제1 2진 변환기(57)과 분산치 산출기(58)로 보낸다. 제1 2진 변환기(57)는 산출된 평균값을 해당하는 2진수 변환한 다. 또한 분산치 산출기(58)는 휘도차들의 평균값과 제3 메모리(54)에 기억되어 있는 휘도값(Y)들을 이용하여 분산치를 산출한 후 제2 2진 변환기(57)로 보내 산출된 분산치에 해당하는 2진수로 변환한다. 이때, 도 9에 도시한 것처럼, 평균값에 대응하는 2진수는 4비트일 수 있고, 분산치에 해당하는 2진수는 3비트일 수 있다. 예를 들어 0 내지 255의 총 계조 범위를 가질 때, 평균값의 범위 역시 0 ~ 255의 범위를 갖게 되고, 모두 16(24)개의 2진수에 대응되게 총 16개의 범위로 나눠질 수 있다. 또한 분산치는 모두 8개(23)의 2진수에 대응되게 총 8개의 범위로 나눠질 수 있다.
그런 다음, 보정 변수 선택기(60)는 제1 및 제2 2진 변환기(57, 58)에 의해 변환된 값에 대응하는 보정 변수(D)를 선택한다.
도 10에 도시한 바와 같이, 보정 변수(D)는 평균값과 분산치 쌍에 대한 보정 변수(D)가 각각 실험 등에 의해 이미 정해져 있고, 도 10은 평균값과 분산치 쌍에 대한 보정 변수(D)의 한 예이다. 도 10에 도시한 것처럼, 보정 변수(D)의 값의 최소값은 2이고 최대값은 4이며, 이들 최소값과 최대값 사이에서 약 0.25 단위로 변한다. 산출된 평균값과 분산치가 클수록 이전 프레임과 현재 프레임의 영상을 비교할 때 영상의 변화가 복잡하고 휘도 변화가 크다는 것을 의미하므로 보정 변수(D)의 값은 증가하고, 그 반대의 경우 보정 변수(D)의 값은 줄어들어 최소 "2"가 될 수 있다.
도 10에 도시한 것과 같은 평균값과 분산치 쌍에 대한 보정 변수(D)의 값은 룩업 테이블 등에 기억될 수 있다.
이렇게 결정된 한 단위 표시 영역에 대한 보정 변수(D)가 정해지면 제4 메모리(61)에 기억되고, 이 보정 변수(D)는 또한 제3 2진 변환기(62)에 의해 해당하는 2진수로 변환되어, 누산기(63)에 기억된다.
그런 다음, 보정 변수 결정부(640)는 누산기(63)에 기억되어 있는 누적된 보정 변수(D)의 값이 설정값 이하일 경우, 제4 메모리(61)에 기억된 보정 변수(D)를 "2"로 변환하여 최종 보정 변수(D)로 출력하고, 그렇지 않을 경우에는 제4 메모리(61)에 기억된 보정 변수(D)를 최종 보정 변수(D)로 출력한다. 이러한 동작은 단위 표시 영역들 간의 보정 변수(D)의 변화 정도를 고려하여 최종 보정 변수(D)를 결정하기 위한 것으로, 예를 들어 어느 한 단위 표시 영역에서만 휘도 변화가 클 경우 화면 전체적으로 이전 프레임과 영상 프레임의 영상 변화가 거의 없는 것으로 판단하여 출력 영상 데이터의 계조를 보정하지 않는다.
이와 같이 변수값 산출부(650)를 통해 보정 변수(D)가 결정되면, 영상 신호 처리부(640)의 최종 계조 결정부(660)는 이 보정 변수(D)를 이용하여 제1 및 제2 출력 영상 데이터의 계조를 결정한다.
즉, 도 11의 (a) 및 (b)에 도시한 것처럼, 이전 프레임의 제1 출력 영상 데이터(gn-11, gn-12)와 현재 프레임의 제1 및 제2 출력 영상 데이터(gn1 , gn2)가 영상 신호 보정부(630)로부터 영상 신호 처리부(640)로 인가될 때, 최종 계조 결정부(660)는 도 11의 (c)에 도시한 것처럼, 이들 제1 출력 영상 데이터(gn-1, gn)의 계조값을 합산하여 산출된 합산값을 최종 보정 변수(D)로 나눠 최종 제1 출력 영상 데이터(go1)의 계조값으로 정하고, 현재 프레임의 출력 영상 데이터[이때, 입력되는 제1 및 제2 출력 영상 데이터(gn1, gn2)의 계조값은 서로 동일함]의 계조를 최종 제2 출력 영상 데이터(go2)의 계조값으로 정한다.
이미 설명한 것처럼, 액정 축전기(Clc)의 양단에 전압을 인가하면 액정층(3)의 액정 분자들은 그 전압에 대응하는 안정한 상태로 재배열하고자 하는데, 액정 분자의 응답 속도가 늦기 때문에 안정한 상태에 이르기까지는 어느 정도의 시간이 소요된다. 액정 축전기(Clc)에 인가되는 전압을 계속해서 유지하고 있으면 액정 분자는 안정한 상태에 이르기까지 계속해서 움직이고 그 동안 광투과율 또한 변화한다. 액정 분자가 안정한 상태에 이르러 더 이상 움직이지 않으면 광투과율 또한 일정해진다.
이와 같이 안정한 상태에서의 화소 전압을 "목표 화소 전압"이라 하고 이때의 광투과율을 "목표 광투과율"이라 하면, 목표 화소 전압과 목표 광투과율은 일대일 대응 관계가 있다.
그러나 각 화소(PX)의 스위칭 소자(Q)를 턴 온시켜 데이터 전압을 인가하는 시간이 제한되어 있기 때문에, 데이터 전압을 인가하는 동안 액정 분자들이 안정한 상태에 이르기는 어렵다. 그런데 스위칭 소자(Q)가 턴 오프되더라도 액정 축전기(Clc) 양단의 전압차는 여전히 존재하며 이에 따라 액정 분자들이 안정한 상태를 향하여 계속해서 움직인다. 이와 같이 액정 분자들의 배열 상태가 변하면 액정 층(3)의 유전율이 바뀌고 이에 따라 액정 축전기(Clc)의 정전 용량이 변화한다. 스위칭 소자(Q)가 턴 오프된 상태에서는 액정 축전기(Clc)의 한 쪽 단자가 부유(floating) 상태에 있으므로, 누설 전류를 고려하지 않는다면 액정 축전기(Clc)에 저장된 총 전하는 변하지 않고 일정하다. 그러므로 액정 축전기(Clc)의 정전 용량 변화는 액정 축전기(Clc) 양단의 전압, 즉 화소 전압의 변화를 초래한다.
따라서 안정한 상태를 기준으로 한 목표 화소 전압에 대응하는 데이터 전압(앞으로 "목표 데이터 전압"이라 함)을 그대로 화소(PX)에 인가하면, 실제 화소 전압은 목표 화소 전압과 다를 것이고 이에 따라 목표 투과율을 얻을 수 없다. 특히, 목표 투과율이 그 화소(PX)가 애초에 가지고 있던 투과율과 차이가 나면 날수록 실제 화소 전압과 목표 화소 전압의 차이는 더욱 심해진다.
따라서 화소(PX)에 인가하는 데이터 전압을 목표 데이터 전압보다 크거나 작게 할 필요가 있으며 그 방법 중 하나가 바로 DCC(dynamic capacitance compensation)이다.
본 실시예에서 DCC는 신호 제어부(600)의 영상 신호 처리부(640)에서 수행될수 있으며, 임의의 화소(PX)에 대한 한 프레임의 영상 신호[앞으로 "현재 영상 신호(current image signal)를 그 화소(PX)에 대한 직전 프레임의 영상 신호[앞으로 "이전 영상 신호(previous image signal)]를 기초로 하여 보정하여 보정된 현재 영상 신호[앞으로 "보정 영상 신호(modified image signal)를 만들어낸다. 보정 영상 신호는 기본적으로 실험 결과에 의하여 결정되며, 보정 영상 신호와 이전 영상 신호의 차는 보정 전의 현재 영상 신호와 이전 영상 신호의 차보다 대체로 크 다. 그러나 현재 영상 신호와 이전 영상 신호가 동일하거나 둘 사이의 차가 작을 때에는 보정 영상 신호가 현재 영상 신호와 동일할 수 있다(즉, 보정하지 않을 수 있다). 이와 같이 하면, 데이터 구동부(500)에서 각 화소(PX)에 인가하는 데이터 전압은 목표 데이터 전압보다 높거나 낮은 전압이 된다.
도 11의 (a) 내지 (c)처럼 이전 프레임의 제1 및 제2 출력 영상 데이터와 현재 프레임의 제1 및 제2 출력 영상 데이터에 기초하여 제1 및 제2 최종 출력 영상 데이터의 계조가 결정될 때, 영상 신호 처리부(640)가 DCC를 실시할 경우, DCC를 위한 현재 영상 신호와 이전 영상 신호의 선택 방법이 도 11의 (d)와 (e)에 도시되어 있다.
도 11의 (d)와 (e)에 도시한 것처럼, 홀수 번째 프레임일 경우, 보정 변수(D)에 의해 보정 계조값을 갖는 출력 영상 데이터가 현재 영상 신호로서 출력되고, 입력 영상 데이터와 동일한 계조값을 갖는 이전 프레임의 출력 영상 데이터가 이전 영상 신호로서 출력된다.
반면에, 짝수 번째 프레임일 경우, 입력 영상 데이터와 동일한 계조값을 갖는 현재 프레임의 출력 영상 데이터가 현재 영상 신호로서 출력되고, 보정 변수(D)에 의해 보정 계조값을 갖는 출력 영상 데이터가 이전 영상 신호로서 출력된다.
이와 같이 보정 변수(D)를 이용하여 제1 및 제2 최종 출력 영상 데이터(go1, go2)의 계조를 결정한 후, 입력 영상 데이터와 출력 영상 데이터에 의한 광량에 기초하여 이들 두 최종 출력 영상 데이터(go1, go2)의 계조를 변경할 수 있다.
즉, 입력 영상 데이터에 대응하는 휘도를 T(gr)이라 하고, 첫 번째 출력 영상 데이터(gr1)에 대응하는 휘도를 T(gr1)이라 하며, 두 번째 출력 영상 데이터(gr2)에 대응하는 휘도를 T(gr2)라 하면, 2T(gr) = T(gr1) + T(gr2)가 성립하고, 또한 두 개의 출력 영상 데이터(gr1, gr2)의 계조(Gr1, Gr2) 중 하나는 다른 하나보다 크거나 같다. 이때, 낮은 계조의 출력 영상 데이터에 의한 광량은 높은 계조의 출력 영상 데이터에 의한 광량의 약 50%를 넘지 않는 것이 바람직하며, 낮은 계조의 출력 영상 데이터의 계조는 0, 즉, 블랙 계조 또는 그에 가깝게 하여 임펄시브 구동의 효과를 줄 수 있다. 이러한 구동 방식은 QIS(Quasi impulsive scan)구동이라 하고, 2004년 12월 30일에 출원된 출원 번호 제10-2004-0104571호(공개번호: 10-2006-0065955: 공개일 2006년 6월 23일)에 기재되어 있고, 이것의 적어도 일부는 본 발명의 일부를 이룬다.
이처럼, 약 120Hz의 프레임 주파수를 갖는 제1 및 제2 출력 영상 데이터가 출력될 때 DCC 처리를 위해 이전 프레임의 출력 영상 데이터와 현재 프레임의 출력 영상 데이터를 선택하기 위한 영상 신호 처리부의 구조는 도 12와 같다.
도 12는 본 발명의 한 실시예에 따른 액정 표시 장치에서 영상 신호 처리부(640)의 개략적인 블록도이다.
도 12에 도시한 것처럼, 영상 신호 처리부(640)는 이미 설명한 변수값 산출부(650) 및 최종 계조 산출부(660) 이외에, 복수의 D 플립플럽(DFF)와 선택 신호(SEL0-SEL2)의 상태에 따라 출력이 달라지는 복수의 멀티플렉서(MUX), 복수의 QIS 실시부(QIS), 복수의 색 보정부(670a-670c) 및 DCC 처리부(680)를 구비한다.
색 보정부(670a-670b)는 각각 ACC(adaptive color compensation) 등과 같은 처리를 실시하여 입력되는 영상 데이터의 색보정을 실시한다.
도 11에 도시한 것처럼, 홀수 번째 프레임일 경우, 보정 변수(D)에 의해 보정 계조값을 갖는 출력 영상 데이터가 현재 프레임의 영상 데이터로서 출력되고, 입력 영상 데이터와 동일한 계조값을 갖는 이전 프레임의 출력 영상 데이터가 이전 프레임의 영상 데이터로서 출력된다.
반면에, 짝수 번째 프레임일 경우, 입력 영상 데이터와 동일한 계조값을 갖는 현재 프레임의 출력 영상 데이터가 현재 프레임의 영상 데이터로서 출력되고, 보정 변수(D)에 의해 보정 계조값을 갖는 출력 영상 데이터가 이전 프레임의 영상 데이터로서 출력된다.
선택 신호(SEL0-SEL2)는 "0" 또는 "1"의 값을 갖고, 선택 신호(SEL0-SEL2)의 값에 따라 해당 멀티플렉서(MUX)는 두 입력단자로 인가되는 신호 중 하나를 선택하여 출력 단자로 내보낸다.
예를 들어, 선택 신호(SEL1)의 상태는 QIS 제어를 실시할 경우 "0"이고 그렇지 않을 경우 "1"이므로 이 선택 신호(SEL1)의 상태에 따라 QIS 실시부(QIS)를 거쳐갈 것인지 아닐 지가 결정된다. 또한 선택 신호(SEL2)의 상태는 홀수 프레임 또는 짝수 프레임에 따라 "0" 또는 '1"의 값을 갖고, 선택 신호(SEL2)의 상태에 따라 해당 멀티플렉서(MUX)는 해당 단자로 입력되는 데이터를 출력 단자로 내보낸다.
이러한 실시예에 따르면 프레임 메모리의 개수를 증가시키지 않고 프레임 주파수를 변경하고, DCC 제어를 위한 이전 프레임 영상 데이터와 현재 프레임 영상 데이터를 산출하므로, 제조 원가가 줄어든다.
더욱이, 이전 프레임과 현재 프레임의 영상 신호의 휘도 변화를 고려하여 복수의 출력 영상 데이터의 계조값을 보정하므로, 정지 영상을 표시하거나 이전 프레임과 현재 프레임간 사이에 변화가 적은 영상을 표시할 때, 어느 한 출력 영상 데이터의 계조를 거의 블랙 계조 정도로 낮출 경우 발생하게 되는 휘도 저하나 플리거 발생을 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (15)

  1. 복수의 화소를 구비한 표시 장치의 구동 장치로서,
    제1 프레임 주파수를 갖는 이전 프레임의 입력 영상 데이터(이하, "이전 입력 영상 데이터"라 함) 및 현재 프레임의 입력 영상 데이터(이하, "현재 입력 영상 신호"라 함)를 각각 제2 프레임 주파수를 갖는 복수의 이전 출력 영상 데이터와 복수의 현재 출력 영상 데이터로 변환하고, 상기 복수의 이전 출력 영상 데이터와 상기 복수의 현재 출력 영상 데이터에 기초하여 복수의 최종 출력 영상 데이터를 생성하여 출력하는 신호 제어부, 그리고
    상기 신호 제어부로부터의 최종 출력 영상 데이터 각각에 대응하는 아날로그 데이터 전압으로 변환하여 상기 화소에 차례로 인가하는 데이터 구동부
    를 포함하고,
    상기 복수의 최종 영상 데이터의 계조값은 이전 프레임과 현재 프레임의 영상 신호의 휘도값 차이에 기초하여 정해지는
    표시 장치의 구동장치.
  2. 제1항에서,
    상기 제2 프레임 주파수는 상기 제1 프레임 주파수의 약 2배인 표시 장치의 구동장치.
  3. 제2항에서,
    제1 프레임 주파수는 60㎐인 표시 장치의 구동장치.
  4. 제3항에서,
    상기 복수의 이전 출력 영상 데이터는 제1 및 제2 이전 출력 영상 데이터를 구비하고, 상기 복수의 현재 출력 영상 데이터는 제1 및 제2 현재 출력 영상 데이터를 구비하며, 상기 복수의 최종 출력 영상 데이터는 제1 및 제2 최종 출력 영상 데이터를 구비하는 표시 장치의 구동장치.
  5. 제4항에서,
    상기 신호 제어부는 입력되는 이전 입력 영상 데이터와 현재 입력 영상 데이터를 프레임 단위로 기억하는 프레임 메모리,
    상기 프레임 메모리로부터 읽어온 상기 이전 입력 영상 데이터와 현재 입력 영상 데이터를 라인 단위로 기억하는 라인 메모리부,
    상기 라인 메모리부로부터의 이전 입력 영상 데이터와 현재 입력 영상 데이터를 상기 제1 및 제2 이전 출력 영상 데이터와 상기 제1 및 제2 현재 출력 영상 데이터로 변환하는 영상 신호 보정부, 그리고
    상기 영상 신호 보정부로부터의 상기 제1 및 제2 이전 출력 영상 데이터와 상기 제1 및 제2 현재 출력 영상 데이터에 기초하여 상기 제1 및 제2 최종 출력 영상 데이터의 계조값을 결정하여 출력하는 영상 신호 처리부
    를 포함하는 표시 장치의 구동장치.
  6. 제5항에서,
    상기 제1 및 제2 이전 출력 영상 데이터의 계조값은 상기 이전 입력 영상 데이터의 계조값과 동일하고, 상기 제1 및 제2 현재 출력 영상 데이터의 계조값은 상기 현재 입력 영상 데이터의 계조값과 동일한 표시 장치의 구동장치.
  7. 제5항에서,
    상기 프레임 메모리는 복수의 영역으로 나눠져 있고, 상기 복수의 영역 각각은 한 프레임의 입력 영상 데이터가 기록되는 표시 장치의 구동장치.
  8. 제5항에서,
    상기 영상 신호 보정부는 상기 프레임 메모리의 상기 복수 영역에 두 프레임의 입력 영상 데이터가 기록된 후 상기 두 프레임의 입력 영상 데이터를 각각 두 번씩 읽어와 상기 제1 및 제2 이전 출력 영상 데이터와 상기 제1 및 제2 현재 출력 영상 데이터로 출력하는 표시 장치의 구동장치.
  9. 제6항에서,
    상기 라인 메모리부는 적어도 두개의 기록용 라인 메모리와 적어도 4개의 판독용 라인 메모리를 포함하는 표시 장치의 구동장치.
  10. 제9항에서,
    상기 영상 신호 처리부는 상기 제1 최종 출력 영상 데이터의 계조값은 상기 제1 이전 출력 영상 데이터와 상기 제1 현재 출력 영상 데이터의 계조의 합을 보정 계수로 나눈 값인 표시 장치의 구동장치.
  11. 제10항에서,
    상기 영상 신호 처리부는 상기 제2 최종 출력 영상 데이터의 계조값은 상기 제2 현재 출력 영상 데이터의 계조값과 동일한 표시 장치의 구동장치.
  12. 제11항에서,
    상기 영상 신호 처리부는 상기 이전 프레임의 출력 영상 데이터와 상기 현재 프레임의 출력 영상 데이터를 단위 표시 영역 단위로 각각 YUV 색공간으로 변환하여 복수의 이전 휘도값과 복수의 현재 휘도값을 산출하고, 상기 이전 휘도값과 상기 현재 휘도값간의 차이를 산출하고, 이들 휘도차들의 평균값과 분산치를 산출하여 대응하는 보정 변수를 정하는 표시 장치의 구동장치.
  13. 제12항에서,
    상기 보정 변수의 최소값은 "2"이고 최대값은 "4"인 표시 장치의 구동장치.
  14. 제13항에서,
    상기 보정 변수는 상기 평균값과 상기 분산치에 기초하여 상기 최대값과 상기 최대값 사이에서 약 0.25 단위로 변하는 표시 장치의 구동장치.
  15. 제1항에서,
    상기 신호 제어부는 상기 최종 출력 영상 데이터에 기초하여 DCC 제어를 실시하는 표시 장치의 구동장치.
KR1020070000912A 2007-01-04 2007-01-04 표시 장치의 구동 장치 KR20080064243A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070000912A KR20080064243A (ko) 2007-01-04 2007-01-04 표시 장치의 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000912A KR20080064243A (ko) 2007-01-04 2007-01-04 표시 장치의 구동 장치

Publications (1)

Publication Number Publication Date
KR20080064243A true KR20080064243A (ko) 2008-07-09

Family

ID=39815581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000912A KR20080064243A (ko) 2007-01-04 2007-01-04 표시 장치의 구동 장치

Country Status (1)

Country Link
KR (1) KR20080064243A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138457B1 (ko) * 2009-09-17 2012-04-26 주식회사 럭샐 무의식 자각 자기능력개발 기법
KR20140054598A (ko) * 2012-10-29 2014-05-09 엘지디스플레이 주식회사 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 표시장치
KR20180018939A (ko) * 2016-08-11 2018-02-22 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN114501096A (zh) * 2020-10-27 2022-05-13 西安钛铂锶电子科技有限公司 图像显示方法、图像显示装置和图像显示系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138457B1 (ko) * 2009-09-17 2012-04-26 주식회사 럭샐 무의식 자각 자기능력개발 기법
KR20140054598A (ko) * 2012-10-29 2014-05-09 엘지디스플레이 주식회사 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 표시장치
KR20180018939A (ko) * 2016-08-11 2018-02-22 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN114501096A (zh) * 2020-10-27 2022-05-13 西安钛铂锶电子科技有限公司 图像显示方法、图像显示装置和图像显示系统

Similar Documents

Publication Publication Date Title
KR101240645B1 (ko) 표시 장치 및 그 구동 방법
KR100915234B1 (ko) 계조 전압의 선택 범위를 변경할 수 있는 액정 표시장치의 구동 장치 및 그 방법
JP2006171749A (ja) 液晶表示装置及び表示装置の駆動装置
KR101160832B1 (ko) 표시 장치 및 영상 신호 보정 방법
KR20050002428A (ko) 액정표시장치와 그 구동방법
US20070120794A1 (en) Driving apparatus for display device
KR20080042433A (ko) 표시 장치 및 그 구동 장치
KR20060128450A (ko) 표시 장치 및 표시 장치의 구동 장치
KR20140132600A (ko) 표시 장치 및 그 구동 방법
KR101315376B1 (ko) 표시 장치의 구동 장치 및 그 영상 신호 보정 방법
KR20050123417A (ko) 표시 장치, 표시 장치용 구동 장치 및 구동 방법
KR20080089995A (ko) 표시 장치의 구동 장치, 이를 포함하는 표시 장치 및 표시장치의 구동 방법
JP2006171746A (ja) 表示装置及び表示装置の駆動装置
US10909938B2 (en) Display device and method of driving the same
KR20070080290A (ko) 표시 장치 및 그 구동 장치
KR20080064244A (ko) 표시 장치의 구동 장치
KR101230302B1 (ko) 액정 표시 장치 및 영상 신호 보정 방법
JP2007156474A (ja) 液晶表示装置及びその画像信号補正方法
KR20120109890A (ko) 액정 표시 장치의 구동 장치 및 방법
KR20080064243A (ko) 표시 장치의 구동 장치
US20070176878A1 (en) Liquid crystal display device and driving method thereof
US8884860B2 (en) Liquid crystal display having increased response speed, and device and method for modifying image signal to provide increased response speed
KR20080022689A (ko) 구동 장치, 이를 포함하는 액정 표시 장치 및 이의 구동방법
KR20080048163A (ko) 액정 표시 장치 및 그의 영상 보정 방법
KR20070080043A (ko) 표시 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid