JP4520072B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP4520072B2
JP4520072B2 JP2001140867A JP2001140867A JP4520072B2 JP 4520072 B2 JP4520072 B2 JP 4520072B2 JP 2001140867 A JP2001140867 A JP 2001140867A JP 2001140867 A JP2001140867 A JP 2001140867A JP 4520072 B2 JP4520072 B2 JP 4520072B2
Authority
JP
Japan
Prior art keywords
optical axis
shift
image
video signal
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001140867A
Other languages
English (en)
Other versions
JP2002333605A (ja
Inventor
哲哉 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2001140867A priority Critical patent/JP4520072B2/ja
Publication of JP2002333605A publication Critical patent/JP2002333605A/ja
Application granted granted Critical
Publication of JP4520072B2 publication Critical patent/JP4520072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/007Use of pixel shift techniques, e.g. by mechanical shift of the physical pixels or by optical shift of the perceived pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、欠陥画素が目立たないように構成した表示装置に関するものである。
【0002】
【従来の技術】
表示装置において、例えば、リアプロジェクタや直視型ディスプレイとして用いられる各種液晶表示装置(液晶パネル)は、同一パネル上に数十万〜数百万もの画素が集積化されている。したがって、各画素のスイッチング素子〔例えば、薄膜トランジスタやMIM(Metal Insulator Metal)ダイオード〕に素子欠陥や配線パターン欠陥が発生すると、これが画面の欠陥として表れ、製品の歩留まりを低下させる。
【0003】
このような液晶表示装置における表示画面の欠陥の対策として、従来は、例えばアクティブマトリックス方式のLCD(Liquid Crystal Display)では、各画素毎に複数のスイッチング素子を予め配置しておき、欠陥画素において動作不良を起こしたスイッチング素子をレーザー光照射により切り離して、製品を生き返らせるといった冗長回路方式のトリミングが方法が知られている。
【0004】
また、特開平10−62734号公報に開示されているように、欠陥画素にレーザー光を照射して制御性よく光透過率等を補正し、欠陥画素を目立たなくする方法も提案されている。
【0005】
【発明が解決しようとする課題】
しかしながら、従来提案のいずれの方法も、欠陥画素を特定する手間や、レーザー光を照射するための特殊な装置が必要となるため、欠陥画素の補正にコストがかかる。そのため、液晶パネルを量産しているメーカーでは独自に品質基準を設け、欠陥画素数が規定以下であれば良品として出荷することが一般的に行われている。
【0006】
本発明は、従来の欠陥画素補正方法における上記問題点を解消するためになされたもので、欠陥画素を特定する手間や特殊な装置を必要とせず、欠陥画素が目立ちにくいように構成した表示装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記問題点を解決するため、請求項1に係る発明は、マトリクス状に配列された複数の画素を映像信号により走査して映像を表示する表示素子と、該表示素子上の映像の光軸を選択的にシフトする光軸シフト制御手段と、該光軸シフト制御手段の動作に同期して前記表示素子に送出される映像信号を選択的にシフトさせる映像シフト手段を有する表示装置において、前記光軸シフト制御手段による光軸シフト方向と映像シフト手段による映像信号のシフト方向とを、それぞれ逆向きにして双方のシフトが打ち消し合うように、前記映像シフト手段でシフトされた映像信号の前記表示素子への表示に同期して、光軸シフト制御手段で映像信号のシフト方向とは逆向きに映像信号のシフト量に相当する量の光軸シフトを行うことを、映像信号のフレーム毎に各シフト量を変えて複数回行い、表示素子上の隣接する複数画素の映像を観察映像の一点に時分割で表示させるように構成したことを特徴とするものである。
【0008】
このように構成した表示装置においては、表示素子上に表示される映像の光軸は光軸シフト制御手段により選択的にシフトされ、そのシフト動作に同期した映像シフト手段によって表示素子上に表示される映像が選択的にシフトされるが、光軸シフト制御手段による光軸シフト方向と映像シフト手段による映像信号のシフト方向とを、それぞれ逆向きにして双方のシフトを打ち消させ、表示素子上の隣接する複数画素の映像を観察映像上の一点に時分割で表示させるようにしているので、表示素子を構成する画素に欠陥があっても、他の正常な隣接画素からの映像を光軸シフト制御手段により時分割で表示させることができる。すなわち、観察映像上の一点に欠陥画素からの映像が常時固定して表示されることがなくなり、結果として欠陥画素を目立ちにくくすることができる。
【0009】
請求項2に係る発明は、請求項1に係る表示装置において、前記光軸シフト制御手段による選択的な光軸シフト制御は、前記表示素子を構成する隣接する複数の画素のうちの一つと、少なくとも前記一つの画素とは異なる画素の各映像の光軸が同一位置となるように映像信号のフレーム毎にシフトする制御であることを特徴とするものである。
【0010】
このように構成した表示装置においては、表示素子上に表示される映像の光軸は光軸シフト制御手段により選択的にシフトされ、そのシフト動作に同期した映像シフト手段によって表示素子上に表示される映像が選択的にシフトされるが、光軸シフト制御手段による選択的な光軸シフト制御は、前記表示素子を構成する隣接する複数の画素のうちの一つと、少なくとも前記一つの画素とは異なる画素の各映像の光軸が同一位置となるように映像信号のフレーム毎にシフトするようにしているので、表示素子を構成する画素に欠陥があっても、他の正常な画素からの映像を光軸シフト制御手段により表示させることができる。すなわち、観察映像上の一点に欠陥画素からの映像が常時固定して表示されることがなくなり、結果として欠陥画素を目立ちにくくすることができる。
【0011】
【発明の実施の形態】
次に、実施の形態について説明する。図1は、本発明に係る表示装置の第1の実施の形態を示すブロック構成図であるが、説明の都合上、表示素子として正方画素配列の液晶パネル(以下、LCDと称する)11を用い、画面の上から下に順次水平走査することによって映像を表示するものとする。図1において、21は同期分離回路で、該同期分離回路21は図示しない映像再生器からの映像信号を同期信号と映像信号とに分離し、フレーム識別回路22は、分離された同期信号から、順次入力する映像信号のフレームの開始を検出し、各フレームに対する識別子(以下、フレームIDと称する)を出力するようになっている。
【0012】
第1のラインメモリ23は、同期分離回路21から入力する映像信号を1ライン遅延させ、第2のラインメモリ24は第1のラインメモリ23で遅延した映像信号を、更に1ライン遅延させる。そして、セレクタ25はフレーム識別回路22から出力されるフレームIDに基づき、同期分離回路21,第1のラインメモリ23及び第2のラインメモリ24からの映像信号を選択的に出力するようになっている。
【0013】
LCDドライブ回路26は、同期分離回路21から分離された同期信号に基づき、セレクタ25から出力される映像信号を用いてLCD11を走査し、映像を表示させる。そして、第1及び第2のラインメモリ23,24,セレクタ25及びLCDドライブ回路26で映像シフト手段101 を構成している。
【0014】
光軸シフト制御手段27は、フレーム識別回路22からのフレームIDに基づき光軸シフトの量を制御するが、セレクタ25が同期分離回路21から出力される映像信号を選択した場合はスルー(シフトなし)、第1のラインメモリ23から出力される映像信号を選択した場合は1画素ピッチ分上方に、第2のラインメモリ24から出力される映像信号を選択した場合は、2画素ピッチ分上方にシフトするように制御する。
【0015】
次に、上記光軸シフト制御手段27を含む光学ブロック102 の構成を図2に基づいて説明する。光学ブロック102 は、LCD11の背面側に白色光を発するバックライト12を配置し、LCD11の前面側に前記光軸シフト制御手段27を構成する第1の偏光変換用液晶板13,第1の複屈折板14,第2の偏光変換用液晶板15及び第2の複屈折板16とを順次配置して構成している。
【0016】
第1,第2の複屈折板14,16は、一般に、サバール板と呼ばれ、結晶軸が表面に対して45°傾いているもので、入射する偏光が常光であれば、そのまま直進させて射出し、異常光であれば、ずれて射出させるが、そのずれ量はサバール板の厚さで調整することができるようになっている。この実施の形態では、第1,第2の複屈折板14,16の厚さを、ずれ量がそれぞれLCD11の画素ピッチ分となるように設定されている。
【0017】
次に、このように構成されている光学ブロックの動作を、図3を参照して説明する。まず例えば、第1の偏光変換用液晶板13への電圧をオフ、第2の偏光変換用液晶板15への電圧をオンにする。この場合、LCD11上での映像は、第1の偏光変換用液晶板13で偏光方向が90°回転されるので、第1,第2の複屈折板14,16をそのまま透過することになる。
【0018】
次に、第1の偏光変換用液晶板13への電圧をオン、第2の偏光変換用液晶板15への電圧をオフにする。この場合、LCD11上での映像は、第1の複屈折板14で光軸が1画素ピッチ分(x)上方にシフトして透過し、その後、第2の偏光変換用液晶板15で偏光方向が90°回転されて、第2の複屈折板16をそのまま透過することになる。
【0019】
次に、第1,第2の偏光変換用液晶板13,15への電圧をそれぞれオンする。この場合、第1の複屈折板14で光軸が1画素ピッチ分(x)上方にシフトして透過し、第2の複屈折板16で、更に光軸が1画素ピッチ分(x)上方にシフトする。すなわち、LCD11上での表示映像は、全体で2画素ピッチ分(2x)上方にシフトして透過することになる。
【0020】
このようにすることで、映像シフト手段101 による下方への映像のシフトと、光軸シフト制御手段27による光軸の上方へのシフトが打ち消しあい、観察者による観察映像は常に図4のように、映像シフトや光軸シフトを行わない場合と同様になる。すなわち、第1フレームの映像信号は、ラインメモリを介さず遅延なしでセレクタ25から出力され、LCDドライブ回路26の駆動により、LCD11は正方画素配列の第1行目から順に映像信号に対応した表示が行われ、光軸シフト制御手段27ではシフトなしで通過させ、LCD11上の表示のままの映像が観察映像となる。
【0021】
第2フレームの映像信号は、第1のラインメモリ23を介して1ライン遅延させられてセレクタ25から出力され、LCDドライブ回路26の駆動により、LCD11は正方画素配列の第2行目から順に映像信号に対応した表示、つまり1行分下方へシフトされた表示が行われる。一方、光軸シフト制御手段27では1画素ピッチ分上方へシフトされて通過し、LCD11上の表示を1画素ピッチ分上方へシフトした映像、つまり映像シフト手段101 の第1のラインメモリ23による1ラインの遅延が、光軸シフト制御手段27での1画素ピッチ分の上方へのシフトによりキャンセルされ、映像シフトや光軸シフトが行われない観察画像となる。
【0022】
第3フレームの映像信号は、第1及び第2のラインメモリ23,24を介して2ライン遅延させられてセレクタ25から出力され、LCDドライブ回路26の駆動により、LCD11は正方画素配列の第3行目から順に映像信号に対応した表示、つまり2行分下方へシフトされた表示が行われる。一方、光軸シフト制御手段27では2画素ピッチ分上方へシフトされて通過し、LCD11上の表示を2画素ピッチ分上方へシフトした映像、つまり映像シフト手段101 の第1及び第2のラインメモリ23,24による2ラインの遅延が、光軸シフト制御手段27での2画素ピッチ分の上方へのシフトによりキャンセルされ、同様に映像シフトや光軸シフトを行わない観察画像となる。
【0023】
ここでLCD11に欠陥画素が存在する場合、通常の態様で表示を行う表示装置では、観察映像の一点に常時固定した欠陥が表示されてしまう。特に図5の(A),(B)に示すように、欠陥画素と背景の輝度の差が大きい場合は、欠陥画素が非常に目立ち見苦しいものとなる。
【0024】
これに対し、本実施の形態においては、3フレーム毎に観察映像の一点に、LCD11上の垂直方向に隣り合った3つの画素からの情報が時分割で表示されるため、図6の(A),(B)に示すように、欠陥画素の影響が垂直方向に分散されて目立ちにくくなる。
【0025】
なお、本発明は上記実施の形態にのみ限定されるものではなく、幾多の変形又は変更が可能である。例えば、上記実施の形態では、映像シフトと光軸シフトをそれぞれ2段階としたものを示しているが、それぞれを1段階にすることも、3段階以上にすることも可能である。
【0026】
また上記実施の形態では、映像シフトと光軸シフトを、画面に対して垂直方向に行うようにしたものを示しているが、映像シフト手段201 を図7に示すような構成にし、光軸シフトの方向を水平走査方向の逆方向に変更することにより、映像を水平方向にシフトさせることもできる。この第2の実施の形態の場合、ラインメモリを回路規模の小さなDFF(D型フリップフロップ)に置き換えられるというメリットがある。
【0027】
次に、図7に示す第2の実施の形態における映像シフト手段201 の構成について説明する。図7において、第1のDFF41は図示しない同期分離回路から入力する映像信号を1画素レート遅延させる。第2のDFF42は第1のDFF41で遅延した映像信号を、更にもう1画素レート遅延させる。セレクタ25はフレームIDに基づき、同期分離回路及び第1のDFF41,第2のDFF42から出力される映像信号を選択的にLCDドライブ回路26に出力する。これにより、映像は水平方向に1画素分又は2画素分シフトすることができるようになるため、光学ブロックの光軸シフト制御手段で、映像シフトに同期して逆方向に光軸シフトすれば、図8の(A),(B)に示すように、欠陥画素の影響を水平方向に分散させることができる。
【0028】
次に、第3の実施の形態について説明する。この実施の形態は、図9に示すように、映像シフト手段301 を図示のような構成とし、光軸シフトの方向を斜め方向に変更して光軸のシフト量を画素ピッチの1.414 倍とすることで、映像を斜め方向にシフトすることもできるようにしたものである。この実施の形態の場合、欠陥画素の影響が、視覚特性的に解像度の低い斜め方向に分散され、画質改善の効果が大きくなる。
【0029】
次に、この実施の形態の映像シフト手段301 の構成について説明する。図9において、第1のラインメモリ51は図示しない同期分離回路から入力する映像信号を1ライン遅延させ、第2のラインメモリ52は第1のラインメモリ51で遅延した映像信号を更に1ライン遅延させる。第1のDFF53は第1のラインメモリ51で1ライン遅延した映像信号を1画素レート遅延させ、第2のDFF54と第3のDFF55は第1及び第2のラインメモリ51,52で合計2ライン遅延した映像信号を更に合計2画素レート遅延させる。セレクタ25はフレームIDに基づき、図示しない同期分離回路からの映像信号と、この映像信号に対して1ライン+1画素レート分遅延させた第1のDFF53の出力、及び2ライン+2画素レート分遅延させた第3のDFF55の出力を、選択的にLCDドライブ回路26に出力する。
【0030】
映像シフト手段301 を、このように構成することにより、映像は斜め方向にシフトさせることができるようになるため、光学ブロックの光軸シフト制御手段を、映像シフトに同期して逆斜め方向に光軸シフトするように構成すれば、図10の(A),(B)で示すように、欠陥画素の影響を斜め方向に分散させることができる。
【0031】
次に、第4の実施の形態について説明する。この実施の形態は、図11に示すように、映像シフト手段401 を図示のような構成とし、光軸シフト制御手段の初段シフトを垂直方向、2段目シフトを水平走査方向のそれぞれ逆方向にすることで、欠陥画素の影響をより広い面積に分散させることができるようにしたものである。すなわち、図11において、ラインメモリ61は図示しない同期分離回路から入力する映像信号を1ライン遅延させ、第1のDFF62は図示しない同期分離回路から入力する映像信号を1画素レート遅延させる。第2のDFF63はラインメモリ61で遅延した映像信号を更に1画素レート遅延させる。セレクタ25はフレームIDなどの同期信号に基づき、図示しない同期分離回路からの映像信号と、この映像信号に対して1画素レート分遅延させた第1のDFF52の出力、図示しない同期分離回路からの映像信号を1ライン遅延させたラインメモリ51からの映像信号、及びラインメモリ51からの映像信号を更に1画素レート分遅延させた第2のDFF52の出力を選択的にLCDドライブ回路26に出力するように構成する。
【0032】
映像シフト手段401 を、このように構成することにより、映像は垂直及び水平方向にシフトすることができるようになるため、光学ブロックの光軸シフト制御手段を映像シフトに同期して逆方向に光軸シフトするように構成すれば、図12の(A),(B)で示すように、欠陥画素の影響をより広い範囲に分散させることができる。
【0033】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明によれば、光軸シフトと同期して光軸シフトを打ち消すように映像信号のシフトを行い、観察映像の一点に、表示素子を構成する隣接する複数の画素からの映像を時分割で表示させるようにしているので、欠陥画素の影響を分散させて目立ちにくくすることができ、レーザー照射等による修正が不要となり、製品の歩留まりを向上させることができる。
【図面の簡単な説明】
【図1】本発明に係る表示装置の第1の実施の形態を示すブロック構成図である。
【図2】第1の実施の形態における光学ブロックの構成を説明するための図である。
【図3】図2に示した光学ブロックの動作を説明するための図である。
【図4】第1の実施の形態における映像シフトと光軸シフトの関係を示す図である。
【図5】通常の表示装置における欠陥画素の影響を表す表示画面例を示す図である。
【図6】第1の実施の形態における欠陥画素の影響を表す観察画面例を示す図である。
【図7】本発明の第2の実施の形態における映像シフト手段を示すブロック構成図である。
【図8】第2の実施の形態における欠陥画素の影響を表す観察画面例を示す図である。
【図9】本発明の第3の実施の形態における映像シフト手段を示すブロック構成図である。
【図10】第3の実施の形態における欠陥画素の影響を表す観察画面例を示す図である。
【図11】本発明の第4の実施の形態における映像シフト手段を示すブロック構成図である。
【図12】第4の実施の形態における欠陥画素の影響を表す観察画面例を示す図である。
【符号の説明】
11 液晶バネル(LCD)
12 バックライト
13 第1の偏光変換用液晶板
14 第1の複屈折板
15 第2の偏光変換用液晶板
16 第2の複屈折板
21 同期分離回路
22 フレーム識別回路
23,51 第1のラインメモリ
24,52 第2のラインメモリ
25 セレクタ
26 LCDドライブ回路
27 光軸シフト制御手段
41,53,62 第1のDFF
42,54,63 第2のDFF
55 第3のDFF
61 ラインメモリ
101,201,301,401 映像シフト手段
102 光学ブロック

Claims (2)

  1. マトリクス状に配列された複数の画素を映像信号により走査して映像を表示する表示素子と、該表示素子上の映像の光軸を選択的にシフトする光軸シフト制御手段と、該光軸シフト制御手段の動作に同期して前記表示素子に送出される映像信号を選択的にシフトさせる映像シフト手段を有する表示装置において、
    前記光軸シフト制御手段による光軸シフト方向と映像シフト手段による映像信号のシフト方向とを、それぞれ逆向きにして双方のシフトが打ち消し合うように、
    前記映像シフト手段でシフトされた映像信号の前記表示素子への表示に同期して、光軸シフト制御手段で映像信号のシフト方向とは逆向きに映像信号のシフト量に相当する量の光軸シフトを行うことを、映像信号のフレーム毎に各シフト量を変えて複数回行い、
    表示素子上の隣接する複数画素の映像を観察映像の一点に時分割で表示させるように構成したことを特徴とする表示装置。
  2. 前記光軸シフト制御手段による選択的な光軸シフト制御は、前記表示素子を構成する隣接する複数の画素のうちの一つと、少なくとも前記一つの画素とは異なる画素の各映像の光軸が同一位置となるように映像信号のフレーム毎にシフトする制御であることを特徴とする請求項1に係る表示装置。
JP2001140867A 2001-05-11 2001-05-11 表示装置 Expired - Fee Related JP4520072B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001140867A JP4520072B2 (ja) 2001-05-11 2001-05-11 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001140867A JP4520072B2 (ja) 2001-05-11 2001-05-11 表示装置

Publications (2)

Publication Number Publication Date
JP2002333605A JP2002333605A (ja) 2002-11-22
JP4520072B2 true JP4520072B2 (ja) 2010-08-04

Family

ID=18987397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001140867A Expired - Fee Related JP4520072B2 (ja) 2001-05-11 2001-05-11 表示装置

Country Status (1)

Country Link
JP (1) JP4520072B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355612B2 (en) * 2003-12-31 2008-04-08 Hewlett-Packard Development Company, L.P. Displaying spatially offset sub-frames with a display device having a set of defective display pixels
KR101160832B1 (ko) 2005-07-14 2012-06-28 삼성전자주식회사 표시 장치 및 영상 신호 보정 방법
KR20080010689A (ko) * 2006-07-27 2008-01-31 삼성전자주식회사 영상 표시 장치 및 표시 방법
KR101451740B1 (ko) * 2008-02-21 2014-10-16 엘지디스플레이 주식회사 액정표시장치의 구동 장치
JP6492427B2 (ja) * 2014-06-19 2019-04-03 セイコーエプソン株式会社 液晶表示装置、電子機器、及び液晶表示装置の駆動方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000019985A (ja) * 1998-06-17 2000-01-21 Xerox Corp ディスプレイシステム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3590138B2 (ja) * 1995-06-27 2004-11-17 オリンパス株式会社 表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000019985A (ja) * 1998-06-17 2000-01-21 Xerox Corp ディスプレイシステム

Also Published As

Publication number Publication date
JP2002333605A (ja) 2002-11-22

Similar Documents

Publication Publication Date Title
JP3956337B2 (ja) 面順次カラー表示装置
JPH01314084A (ja) マトリスク型カラー液晶表示装置
JP2006139248A (ja) 液晶表示装置及びその駆動方法
US20090128472A1 (en) Liquid crystal display device and related operating method
JPH09101503A (ja) 表示装置
KR100362957B1 (ko) 디스플레이장치및디스플레이시스템
JPH09168171A (ja) 表示装置及びその表示システム
JP2007225898A (ja) 液晶表示装置及びその駆動方法
WO2016117390A1 (ja) 液晶表示装置、液晶表示装置の製造方法
JP2001042283A (ja) 画像表示装置
JP4520072B2 (ja) 表示装置
JP4439178B2 (ja) 液晶表示装置
JP6492427B2 (ja) 液晶表示装置、電子機器、及び液晶表示装置の駆動方法
JP2000175131A (ja) 画像表示装置
JP2006345550A (ja) 映像表示装置
JPS60207118A (ja) マトリクス形フルカラ−液晶表示パネル
US20010035851A1 (en) Liquid crystal display apparatus
JP2003316330A (ja) 映像信号処理装置およびその処理方法、ならびに表示装置
JPH07253566A (ja) 液晶表示装置
US20210076015A1 (en) Liquid crystal projector
JP4620933B2 (ja) 情報表示装置
JPH0868984A (ja) 液晶駆動方法
JP2004021025A (ja) 画像表示装置および画像表示装置の駆動方法
US11659147B2 (en) Liquid crystal projector and method for controlling liquid crystal projector
US20240071271A1 (en) Projection-type display apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees