JP2007012641A - 半導体素子実装方法および半導体素子実装装置 - Google Patents

半導体素子実装方法および半導体素子実装装置 Download PDF

Info

Publication number
JP2007012641A
JP2007012641A JP2005187498A JP2005187498A JP2007012641A JP 2007012641 A JP2007012641 A JP 2007012641A JP 2005187498 A JP2005187498 A JP 2005187498A JP 2005187498 A JP2005187498 A JP 2005187498A JP 2007012641 A JP2007012641 A JP 2007012641A
Authority
JP
Japan
Prior art keywords
semiconductor element
mounting
substrate
heating
temporarily fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005187498A
Other languages
English (en)
Other versions
JP4619209B2 (ja
JP2007012641A5 (ja
Inventor
Kazuhiro Nobori
一博 登
Katsuhiko Watanabe
勝彦 渡邉
Kazumichi Shimizu
一路 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005187498A priority Critical patent/JP4619209B2/ja
Publication of JP2007012641A publication Critical patent/JP2007012641A/ja
Publication of JP2007012641A5 publication Critical patent/JP2007012641A5/ja
Application granted granted Critical
Publication of JP4619209B2 publication Critical patent/JP4619209B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体素子の実装において位置ズレ不良のない装置と方法を提供する。
【解決手段】加熱加圧ツール５が仮止め中の半導体素子１に近接して押圧する工程では、半導体素子１に隣接する実装部品１ｂ，１ｃとの間に熱遮蔽部２４ａ，２４ｂを介装して加熱加圧ツール５から前記実装部品１ｂ，１ｃへの熱伝導を遮蔽して実装する。
【選択図】図１

Description

基板に半導体素子を実装する半導体素子実装方法に関するものである。
近年、携帯電話やデジタルカメラなどの小型軽量化を求められている製品において、電気回路基板の薄型化や、実装構造における小型化へのニーズが高まっている。
このような状況のなか、基板技術においては、多層で貫通ビアを持つ樹脂基板から、多層でインナービアを持つ薄型の樹脂基板に変化し、さらにポリイミドフィルムを用いたフレキシブル基板に進化している。
また半導体技術も、基板の上にパッケージされた半導体素子を半田付けする表面実装技術から、パッケージしない半導体素子を回路基板に直接に実装するベアチップ実装技術分野の中で、半導体素子のアクティブ面をフェイスダウンで回路基板面に実装するフリップチップ実装技術へと進化している。
従来のフリップチップ技術において、位置ズレを防止する方法として仮止め用接着剤を用いた実装方法がある（例えば、特許文献１を参照）。
図５において、半導体素子１をフレキシブル基板２の上に実装する工程を説明する。３は仮止め用接着剤、４は搬送台、５は高温になる加熱加圧ツールである。
最初に、半導体素子１のアクティブ面にあるアルミ電極６に突起電極７を形成し、突起電極７の上に導電性接着剤８を転写する。
次に、仮止め用接着剤３をディスペンス工法によりフレキシブル基板２上の半導体素子１を実装する部分に塗布する。
次に、導電性接着剤８が転写された突起電極７がフレキシブル基板２の上の基板電極９に接触するように位置合わせしながら実装する。その時点で、仮止め用接着剤３と半導体素子１が接触する。
次に、仮止め用接着剤３を加熱により硬化させる。このときに加熱する手段としては、フレキシブル基板２および半導体素子１を含め全体を加熱する場合や、搬送台４に設けた穴４ａを利用して微細なヒーターやレーザーを用いてスポット加熱する場合がある。仮止め用接着剤３が硬化すると、フレキシブル基板２と半導体素子１の実装位置が固定され、位置ズレが発生しにくい。その後、必要に応じて接合信頼性を向上させるために半導体素子１とフレキシブル基板２との隙間に封止樹脂を流し込み、加熱により硬化させる。
特開平９−３３１１４８号公報
しかしこの従来の方法では、仮止め用接着剤３を用いて半導体素子１とフレキシブル基板２とを仮止め固定する工程と、半導体素子１とフレキシブル基板２との隙間に封止樹脂を流し込み加熱により硬化させて接合信頼性を確保するために固定する工程とが、別工程であって工程数が増大している。
また、半導体素子１の面積に対し、仮止め用接着剤３を塗布する面積が小さく、半導体素子１に水平方向の力を与えると、仮止め用接着剤３の弾性により仮止め位置がマイクロメーターのオーダーで移動する問題がある。
また、１枚の回路基板に複数の半導体素子１を実装する場合において、高温になった加熱加圧ツール５からの輻射熱１０のために隣接した半導体素子１ｂ，１ｃの温度が高くなり、接合に用いる接着材の反応が進むため、接合不良になることがある。このため、隣接間距離を狭くすることができず、高密度実装ができない問題がある。
本発明は、半導体素子の仮止めの位置ズレがなく、しかも実装工程を少なくでき、かつ高密度実装ができる半導体素子の実装方法を提供することを目的とする。
本発明の請求項１記載の半導体素子実装方法は、基板に仮止めされた半導体素子を高温の加熱加圧ツールで押圧して実装するに際し、仮止め中の前記半導体素子に接触して基板との平行度を矯正するとともに、前記加熱加圧ツールが仮止め中の前記半導体素子に近接して押圧する工程では、前記半導体素子に隣接する実装部品との間に遮蔽板を介装して前記加熱加圧ツールから前記実装部品への熱伝導を遮蔽して実装することを特徴とする。
本発明の請求項２記載の半導体素子実装方法は、請求項１において、仮止め中の半導体素子に接触して基板との平行度を矯正する工程は、半導体素子をテープにて押圧することを特徴とする。
本発明の請求項３記載の半導体素子実装装置は、基板に仮止めされた半導体素子を高温の加熱加圧ツールで押圧して実装する半導体素子実装装置であって、仮止め中の前記半導体素子を押圧して基板との平行度を矯正する部品姿勢矯正手段と、前記加熱加圧ツールが仮止め中の前記半導体素子に近接して押圧する状態で前記半導体素子に隣接する実装部品との間に遮蔽板を介装して熱伝導を遮蔽する熱遮蔽手段とを設けたことを特徴とする。
本発明の請求項４記載の半導体素子実装装置は、請求項３において、前記部品姿勢矯正手段と熱遮蔽手段が一体構造であることを特徴とする。
本発明の請求項５記載の半導体素子実装装置は、請求項３において、前記部品姿勢矯正手段と熱遮蔽手段は、仮止め中の半導体素子をテープにて押圧して基板との平行度を矯正するよう構成し、かつ前記テープを押圧するテープ支持部を隣接する実装部品との間に介装して熱伝導を遮蔽する熱遮蔽部となるよう構成したことを特徴とする。
この構成によると、半導体素子と回路基板の電気的かつ機械的に接合する工程において位置ズレすることなく、隣接した実装部品への熱影響が無く、高密度実装できる。
以下、本発明の半導体素子実装方法を具体的な実施の形態に基づいて説明する。
図１（ａ）（ｂ）は本発明の半導体素子実装方法の実施に使用する半導体素子実装装置を示す。
フレキシブル基板２が載置された搬送台４に対して、昇降が自在のホルダー１１は、中央に加熱加圧ツール５が通過する連通孔１２が形成されている。また、このホルダー１１には、下降した状態でフレキシブル基板２を押さえる基板当接部１３ａ，１３ｂが設けられている。このホルダー１１には、基板当接部１３ａ，１３ｂの先端に切り欠き１４が形成されている。さらに、基板当接部１３ａ，１３ｂの間隔は、半導体素子１に応じてそれよりも幅広の間隔の所定間隔に配置されており、基板当接部１３ａの切り欠き１４と基板当接部１３ｂの切り欠き１４を通過してテープ１５が架張されている。詳しくは、テープ１５の巻装体は軸１６にセットされており、この巻装体から引き出されたテープ１５が巻き取り軸１７に巻き取られている。軸１６と巻き取り軸１７もホルダー１１に取り付けられている。
なお、テープ１５は１２．５μｍ厚のポリイミドフィルムと５．０μｍ厚のフッ化樹脂フィルムの２層構造で、そのポリイミドフィルムの弾性率は５５０ＭＰａ、フッ化樹脂フィルムの弾性率は３９２ＭＰａのものを使用している。
図２（ａ）（ｂ）（ｃ）は図１に示した実装装置にセットする前のフレキシブル基板２の作成工程を示しており、次のようにして半導体素子１が仮止めされている。
図２（ａ）では、フレキシブル基板２の上に、カットした樹脂シート１８を貼り付ける。具体的には、樹脂シート供給用テープ１９に貼られた樹脂シートにカット部２０を入れた後に、加熱加圧ツール２１を用いて半導体素子の実装領域のみに樹脂シート供給用テープ１９の上から押圧する。この時の加熱加圧ツール２１の温度は樹脂シート１８が硬化反応を起こさず、かつ、樹脂シート１８の軟化を起こさせフレキシブル基板２への貼り付けを容易にする温度が必要であり、通常６０〜１００℃、０．１〜１秒の押圧で貼り付けを行う。
次に図２（ｂ）に示すように、フレキシブル基板２を作業台２２に吸着させてフラットにした状態で、半導体素子１を実装ヘッド２３で真空吸着してホールドし、基板電極９と半導体素子１に形成した突起電極７が接するように荷重１〜３ｋｇｆ程度で±５μｍ以下の精度で半導体素子１を仮止めする。
次に図２（ｃ）では、作業台２２の吸着をオフし、フレキシブル基板２を作業台２２から取り外し、図１の搬送台４に乗せ換える。その時点でフレキシブル基板２は変形し、中央の半導体素子１のようにマウント状態が変化する場合がある。また、フレキシブル基板２のそれ自身の反りが原因でマウント状態が変化する場合がある。
このようにマウント状態が変化した半導体素子１を有したフレキシブル基板２を図１の搬送台４に乗せ換えた直後の状態を図３（ａ）に示す。この際には、前記ホルダー１１と加熱加圧ツール５は共に上昇位置にある。
図３（ｂ）では、ホルダー１１と加熱加圧ツール５が一体に降下を始める。降下中のホルダー１１の前記基板当接部１３ａ，１３ｂの間に所定のテンションで架張された前記テープ１５が半導体素子１の背面に当接し、さらにホルダー１１が降下することによって、前記マウント状態が変化した半導体素子１にテープ１５から半導体素子１へ下向きの力が働き、半導体素子１の傾きが矯正される。なお、ここではテープ１５の弾性が有効に作用して、ホルダー１１の降下量が一定であっても、半導体素子１の各種の傾きを矯正できる。
さらにホルダー１１を降下させると、基板当接部１３ａ，１３ｂの先端が図４（ａ）のようにフレキシブル基板２に接触し、フレキシブル基板２に下方の力を加える。この力でフレキシブル基板２の反りを直し、搬送台４にフレキシブル基板２を密着させ、同時にフレキシブル基板２と半導体素子１を平行にする。
次に、図４（ｂ）に示すように、ホルダー１１でフレキシブル基板２に下方の力を加えたまま、ホルダー１１に対して加熱加圧ツール５を降下させて、テープ１５を介して半導体素子１を押圧して加熱する。接合条件は３０〜７０ｋｇｆの加圧、１８０〜２００℃の加熱を、１０〜２０秒間行う。なお、加熱加圧ツール５のテープ１５との当接面にはダイヤモンドチップ５ａが取り付けられている。
この圧着工程において、突起電極７は基板電極９上で変形しながら接触面積を増加させて電気的接続を得る。同時に樹脂シート１８に加えた熱により、樹脂硬化反応を起こし、突起電極７と基板電極９が電気的に接続した状態を維持する。
さらにこの図４（ｂ）から明らかなように、加熱加圧ツール５が半導体素子１を押圧している１０〜２０秒間の状態に注目すると、隣接する実装部品としての半導体素子１ｂと加熱加圧ツール５との間には、基板当接部１３ａの前記切り欠き部１４よりも上部の熱遮蔽部としてのテープ支持部２４ａが介在して熱輻射を遮蔽している。また隣接する実装部品としての半導体素子１ｃと加熱加圧ツール５との間には、基板当接部１３ｂの前記切り欠き部１４よりも上部の熱遮蔽部としてのテープ支持部２４ｂが介在して熱輻射を遮蔽している。このように加熱加圧ツール５から半導体素子１ｂ，１ｃへの熱輻射を遮ることによって、高密度実装の場合であっても正常な実装状態が得られる。また搬送台４からの熱伝導を抑えるために、本実施例では、搬送台４を１つの半導体素子サイズよりも僅かに大きな小型化したものを使用し、２つの効果により、半導体素子１ｂ，１ｃの樹脂シート１８の熱硬化反応が発生せず、良好な接合を得ている。具体的には、熱遮蔽部２４ａ，２４ｂを設けなかった場合には、図４（ｂ）の工程を実施した場合には、半導体素子１ｂ，１ｃの温度が８０〜１００℃に上昇したが、テープ支持部２４ａ，２４ｂを設けることによって４０〜６０℃に抑制された。
樹脂シート１８の硬化により半導体素子１とフレキシブル基板３とが電気的に接続され、かつ機械的に固定された状態になると、図４（ｃ）に示すように加熱加圧ツール５を上昇させ、加熱と加圧を終了させる。その後にホルダー１１を上昇させて１つの半導体素子の実装を終了する。
なお、単数または複数の半導体素子の実装が完了するたびに、巻き取り軸１７に巻き取られて更新されている。
なお、上記の実施の形態において、仮止め中の前記半導体素子１を押圧してフレキシブル基板２との平行度を矯正する部品姿勢矯正手段は、ホルダー１１に架張されたテープ１５によって構成されている。また、加熱加圧ツール５が仮止め中の前記半導体素子１に近接して押圧する状態で前記半導体素子１に隣接する実装部品との間に熱遮蔽部を介装して熱伝導を遮蔽する熱遮蔽手段は、ホルダー１１に設けられてテープ１５を支持しているテープ支持部２４ａ，２４ｂによって構成されている。
なお、上記の実施の形態では基板の具体例がフレキシブル基板２の場合を例に挙げて説明したが、弾性を有する多層基板の場合にも同様に実施できる。
本発明は、例えば、薄く反り易い樹脂で出来たフレキシブル基板に、複数の半導体素子をフリップチップ実装工法を実施する際に、基板の反りと半導体素子の傾きを矯正し、かつ隣接半導体素子の輻射熱による温度上昇を抑え、位置ズレが無く、良好な接合品質を得ることができ、小型軽量化が要求される携帯電話装置やデジタルカメラなどの製品に使用される半導体パッケージの良好な実装を期待できる。
本発明の半導体素子実装方法の実施に使用する実装装置の正面図と側面図 同実施の形態の実装装置にセットするフレキシブル基板の加工工程図 同実施の形態の実装装置における運転前半の工程図 同実施の形態の実装装置における運転後半の工程図 従来の実装方法の説明図 従来の仮止めした半導体素子の位置ずれ状態の説明図
符号の説明
１ 半導体素子
２ フレキシブル基板
４ 搬送台
５ 加熱加圧ツール
５ａ ダイヤモンドチップ
７ 突起電極
９ 基板電極
１１ ホルダー
１２ 連通孔
１３ａ，１３ｂ 基板当接部
１４ 切り欠き
１５ テープ
１６ 軸
１７ 巻き取り軸
１８ 樹脂シート
１９ 樹脂シート供給用テープ
２０ カット部
２１ 加熱加圧ツール
２２ 作業台
２３ 実装ヘッド
２４ａ，２４ｂ テープ支持部（熱遮蔽部）

Claims (5)

  1. 基板に仮止めされた半導体素子を高温の加熱加圧ツールで押圧して実装するに際し、
    仮止め中の前記半導体素子に接触して基板との平行度を矯正するとともに、
    前記加熱加圧ツールが仮止め中の前記半導体素子に近接して押圧する工程では、前記半導体素子に隣接する実装部品との間に熱遮蔽部を介装して前記加熱加圧ツールから前記実装部品への熱伝導を遮蔽して実装する
    半導体素子実装方法。
  2. 仮止め中の半導体素子に接触して基板との平行度を矯正する工程は、半導体素子をテープにて押圧する
    請求項１記載の半導体素子実装方法。
  3. 基板に仮止めされた半導体素子を高温の加熱加圧ツールで押圧して実装する半導体素子実装装置であって、
    仮止め中の前記半導体素子を押圧して基板との平行度を矯正する部品姿勢矯正手段と、
    前記加熱加圧ツールが仮止め中の前記半導体素子に近接して押圧する状態で前記半導体素子に隣接する実装部品との間に熱遮蔽部を介装して熱伝導を遮蔽する熱遮蔽手段と
    を設けた半導体素子実装装置。
  4. 前記部品姿勢矯正手段と熱遮蔽手段が一体構造であることを特徴とする
    請求項３に記載の半導体素子実装装置。
  5. 前記部品姿勢矯正手段と熱遮蔽手段は、
    仮止め中の半導体素子をテープにて押圧して基板との平行度を矯正するよう構成し、かつ前記テープを支持するテープ支持部を隣接する実装部品との間に介装して熱伝導を遮蔽する熱遮蔽部として構成した
    請求項３記載の半導体素子実装装置。
JP2005187498A 2005-06-28 2005-06-28 半導体素子実装方法および半導体素子実装装置 Expired - Fee Related JP4619209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005187498A JP4619209B2 (ja) 2005-06-28 2005-06-28 半導体素子実装方法および半導体素子実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005187498A JP4619209B2 (ja) 2005-06-28 2005-06-28 半導体素子実装方法および半導体素子実装装置

Publications (3)

Publication Number Publication Date
JP2007012641A true JP2007012641A (ja) 2007-01-18
JP2007012641A5 JP2007012641A5 (ja) 2008-04-17
JP4619209B2 JP4619209B2 (ja) 2011-01-26

Family

ID=37750798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005187498A Expired - Fee Related JP4619209B2 (ja) 2005-06-28 2005-06-28 半導体素子実装方法および半導体素子実装装置

Country Status (1)

Country Link
JP (1) JP4619209B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016544A (ja) * 2007-07-04 2009-01-22 Panasonic Corp 半導体素子実装装置および実装方法
JP2009111326A (ja) * 2007-10-09 2009-05-21 Hitachi Chem Co Ltd 回路部材の実装方法
TWI452666B (zh) * 2010-07-15 2014-09-11 Toshiba Kk 半導體封裝及使用其之行動裝置
KR20200097044A (ko) * 2019-02-07 2020-08-18 (주)에이피텍 정렬판이 포함되는 펄스 히트 파워 디스펜싱 용액 경화 히터
WO2022013995A1 (ja) * 2020-07-16 2022-01-20 株式会社新川 実装装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122531A (ja) * 1988-11-01 1990-05-10 Matsushita Electric Ind Co Ltd 電子部品の実装装置
JPH05144881A (ja) * 1991-11-18 1993-06-11 Matsushita Electric Ind Co Ltd 実装装置及び半導体装置の製造方法
JPH09107008A (ja) * 1995-10-12 1997-04-22 Oki Electric Ind Co Ltd 半導体素子の実装方法及びその装置
JP2000277569A (ja) * 1999-03-25 2000-10-06 Toshiba Corp レベリング装置、レベリング方法、ボンディング装置及びボンディング方法
JP2001068847A (ja) * 1999-08-25 2001-03-16 Fujitsu Ltd 電子部品の実装方法及び電子部品の実装装置
JP2002305214A (ja) * 2001-04-05 2002-10-18 Toray Eng Co Ltd チップボンディング方法およびその装置
JP2003152028A (ja) * 2001-11-12 2003-05-23 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122531A (ja) * 1988-11-01 1990-05-10 Matsushita Electric Ind Co Ltd 電子部品の実装装置
JPH05144881A (ja) * 1991-11-18 1993-06-11 Matsushita Electric Ind Co Ltd 実装装置及び半導体装置の製造方法
JPH09107008A (ja) * 1995-10-12 1997-04-22 Oki Electric Ind Co Ltd 半導体素子の実装方法及びその装置
JP2000277569A (ja) * 1999-03-25 2000-10-06 Toshiba Corp レベリング装置、レベリング方法、ボンディング装置及びボンディング方法
JP2001068847A (ja) * 1999-08-25 2001-03-16 Fujitsu Ltd 電子部品の実装方法及び電子部品の実装装置
JP2002305214A (ja) * 2001-04-05 2002-10-18 Toray Eng Co Ltd チップボンディング方法およびその装置
JP2003152028A (ja) * 2001-11-12 2003-05-23 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016544A (ja) * 2007-07-04 2009-01-22 Panasonic Corp 半導体素子実装装置および実装方法
JP2009111326A (ja) * 2007-10-09 2009-05-21 Hitachi Chem Co Ltd 回路部材の実装方法
TWI452666B (zh) * 2010-07-15 2014-09-11 Toshiba Kk 半導體封裝及使用其之行動裝置
KR20200097044A (ko) * 2019-02-07 2020-08-18 (주)에이피텍 정렬판이 포함되는 펄스 히트 파워 디스펜싱 용액 경화 히터
KR102191179B1 (ko) * 2019-02-07 2020-12-15 (주)에이피텍 정렬판이 포함되는 펄스 히트 파워 디스펜싱 용액 경화 히터
WO2022013995A1 (ja) * 2020-07-16 2022-01-20 株式会社新川 実装装置
JPWO2022013995A1 (ja) * 2020-07-16 2022-01-20
KR20220010771A (ko) * 2020-07-16 2022-01-26 가부시키가이샤 신가와 실장 장치
KR102619955B1 (ko) 2020-07-16 2024-01-02 가부시키가이샤 신가와 실장 장치

Also Published As

Publication number Publication date
JP4619209B2 (ja) 2011-01-26

Similar Documents

Publication Publication Date Title
US8163599B2 (en) Flip-chip mounting method, flip-chip mounting apparatus and tool protection sheet used in flip-chip mounting apparatus
JP4139713B2 (ja) 補強板貼り付け装置および貼り付け方法
JPWO2010050209A1 (ja) 電子部品と可撓性フィルム基板の接合方法および接合装置
JP4619209B2 (ja) 半導体素子実装方法および半導体素子実装装置
US20090023250A1 (en) Apparatus and method for producing semiconductor modules
JP3895703B2 (ja) プリント配線基板の接続装置
WO2019054284A1 (ja) 圧着ヘッドおよび実装装置
US8800137B2 (en) Method of manufacturing printed circuit board
KR100950523B1 (ko) 프린트 기판 조립체 및 전자 장치
JP2009016544A (ja) 半導体素子実装装置および実装方法
TWI392422B (zh) 具電氣零件之基板之製造方法
JP5259564B2 (ja) Ｆｐｄモジュールの組立装置および組立方法
KR20210052774A (ko) 플립칩 본딩 장치 및 이를 이용한 플립칩 본딩 방법
US7743491B2 (en) Mounting method of passive component
JP2013012513A (ja) 電子部品の実装方法
JP2004327944A (ja) 配線基板の実装方法
JP3997838B2 (ja) ドライバｉｃ圧着装置および圧着方法
JP5288898B2 (ja) 接着シートの貼付装置および貼付方法、ならびに電子部品の実装装置および実装方法
JP2011187699A (ja) 半導体装置およびその製造方法
JP4228839B2 (ja) ボンディング装置
JP2001189553A (ja) 基板の接合装置及びその装置を用いた基板の接合方法
JP2004259917A (ja) ボンディング方法および装置
JP2006253179A (ja) 半導体装置の製造方法と製造装置
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
JP2005044870A (ja) ボンディング装置および半導体装置の実装方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080303

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees